專利名稱：具有亞芯片規(guī)模封裝構造的半導體器件及其制造方法
技術領域：
本發(fā)明涉及封裝后的半導體器件和半導體器件的封裝方法，特別是涉及芯片規(guī)模式封裝。
芯片規(guī)模封裝(CSP)是當前令人感興趣的現(xiàn)代半導體封裝。芯片規(guī)模封裝是一種相對新的封裝技術，在該技術中，半導體管芯被鍵合到諸如塑料或陶瓷之類的基板上，而該基板的尺寸和半導體管芯的尺寸大體上相同或比半導體管芯的尺寸稍大一點?，F(xiàn)在把注意力集中到芯片規(guī)模封裝上主要是為了減小這種封裝的占板面積，占板面積的減小使得電子裝置的最后裝配人員可以采用在給定的空間之內(nèi)裝配最大數(shù)目的半導體器件的辦法改善該裝置的功能。
根據(jù)目前的工藝水平，芯片規(guī)模封裝是相對昂貴的并且具有許多主要是由這種封裝的相對復雜性引起的可靠性方面的問題。除此之外，芯片規(guī)模封裝以及任何封裝后的半導體器件的可靠性直接比例于管芯的尺寸。隨著半導體廠家在一個管芯上實現(xiàn)越來越多的功能，管芯尺寸增加，同時缺少能夠減少管芯特征尺寸的技術。隨著管芯尺寸的增加在半導體管芯和基板(即，第1級封裝互連)之間的布線的可靠性變成為更值得懷疑。此外，隨著封裝后的半導體器件的尺寸的增加(因而，占板尺寸增加)，在封裝后的半導體器件和印制電路板之間的連接(即，第2級封裝互連)的可靠性變成為更加令人關心。這樣的可靠性問題基本上是由于在半導體管芯材料，基板，和印制電路板之間的熱膨脹系數(shù)之差引起的，該熱膨脹系數(shù)之差在環(huán)境溫度和功率循環(huán)變化期間在布線上引起應力。
除減小封裝尺寸和保持可靠性不變的問題之外，在晶片級封裝，即在被切割成單個管芯(singulated)之前，以晶片的形式對半導體管芯進行封裝方面的興趣也已有所增加。人們認為通過減少必須用自動機構處理的單個元件的個數(shù)，晶片級封狀可以改善可靠性并可以減少造價。但是，利用現(xiàn)有的封裝技術來產(chǎn)生一種可靠地去除在半導體管芯和封裝基板之間的熱膨脹不匹配應力同時保證BGA(網(wǎng)格焊球陣列)可靠性的低價位方法還沒有發(fā)展成為可以進行晶片級封裝。
因此，在目的為應用標準裝配設備改善芯片規(guī)模封裝的工作中存在著的一種要求是造價低，可靠性高，且允許晶片級封狀。
參考下邊的附圖閱讀下述詳細說明，可以得到對本發(fā)明的更好了解。


圖1和圖2示出了本發(fā)明的實施例，其中管芯已經(jīng)被連接到基板上，而且已經(jīng)用一個下部填充密封層(underfill encapsulation layer)進行了下部填充。
圖3以平面視圖的形式示出了本發(fā)明的一個實施例，其中，在晶片級規(guī)模上多個管芯被同時封裝。
圖4，圖5和圖6示出了本發(fā)明的另外的實施例，它們描繪出半導體管芯/基板尺寸的相對差別。
應當指出，為了圖面的簡單和清楚起見，圖中所畫出的組成部分并未按比例畫出。例如，為了清楚起見，某些組成部分的尺寸相對于其它組成部分被夸大了。還有，那些經(jīng)過恰如其分地考慮的地方，在這些圖中已經(jīng)被多次重復以指明相應的或類似的組成部分。
如圖1所示，提供一個半導體管芯10，該管芯包括有源部分11和在有源部分11上邊的層間電介質(zhì)(ILD)層12，該層間電介質(zhì)層12已被圖形化為提供電路接觸焊盤14的形狀，并被安排為靠近管芯外周30。注意，就象專業(yè)人員所熟知的那樣，有源部分11包括一個硅襯底，在硅襯底上邊形成確定有源表面11a的有源器件，有源器件11a用更高一級的金屬層(沒畫出來)進行布線。就象專業(yè)人員所熟知的那樣，更高一級的金屬層理想的是例如M1(金屬層1)到M6(金屬層6)。有源部分11的細節(jié)，一個普通的專業(yè)人員都會知道，而且，對于完全了解本發(fā)明并非特別重要。重新分布接觸線16被連接到電路接觸焊盤14上，以便確定向著半導體管芯中心方向向內(nèi)進行電連。如圖所示，重新分布接觸線16在下部突出電極金屬化(UBM)焊盤15上端接。之后，淀積一層鈍化層18并圖形化為在UBM焊盤15上留下一個窗口，分別在UBM焊盤15上形成焊錫突出電極20。
倘采用上述半導體管芯10，則焊錫突出電極20被電連到半導體管芯10的有源表面上。就象專業(yè)人員所熟知的那樣，示于圖1的半導體管芯10被看作是‘突出電極式’的管芯。該突出電極式管芯，使有源表面面朝下(如圖所示)進行倒裝以便接著鍵合到基板上。焊錫突出電極可以采用已知的控制熔塌電路連接(C4)技術形成，或者用可供選擇的突出電極成型技術(即模板印制或應用焊錫噴射)形成。此外，沿著管芯外周30描畫出一條劃片線102，這條劃片線在后邊用圖3將會更詳細地說明。ILD層12可以用任何合適的電介質(zhì)材料，諸如二氧化硅、氮化硅、氮氧化硅，聚酰亞胺等形成。鈍化膜18被形成為保護有源表面，而且可以采用包括磷硅玻璃、氮化硅、聚酰亞胺層等的混合物構造。還有，為了參照圖1中所用的說明用的術語，與UBM焊盤15組合到一起的焊錫突出電極20通常一塊被看作是形成在半導體管芯的表面上的電接觸是理想的。很清楚，這樣的電接觸可以用另一種形式實施。例如，焊錫突出電極20可以用例如金絲大頭釘焊球和無電鎳/金電鍍焊球，或者導電聚合物焊球代替。該電接觸還可以作為非突出電極式金屬焊盤來實施，該金屬焊盤用包括一個諸如鎳粉或鍍金聚合物珠的導電性成分的聚合物層層化，該聚合物珠用熱硬化法或熱塑性薄膜或膏的形式進行分配。就象專業(yè)人員所熟知的那樣，電連用在半導體管芯和基板之間加壓，使得在非突出電極式金屬接觸焊盤和襯底上邊成對的接觸線(例如，直接管芯連接(DCA)鍵合焊盤)之間留下一薄層導電性成分的辦法執(zhí)行。這種類型的聚合物材料一般地說理想的是用做一種各向異性導電性粘接劑。這種粘接劑也可以與上述金絲大頭釘焊球，無電鎳/金電鍍焊球，和類似的構造一起使用。
關于圖1和圖2的基板50，圖中示出了一種構造，該構造具備一個理想地說形成于有機聚合物上邊的絕緣層51。但是，絕緣層51也可以就象專業(yè)人員所熟知的那樣用絕緣陶瓷材料以及用具有已在相向表面上形成的絕緣膜和遍布各處的貫通孔的金屬層形成。根據(jù)本發(fā)明的一個實施例，形成絕緣層51的有機聚合物可以由聚酰亞胺柔軟電路或用環(huán)氧樹脂疊層板增強的玻璃纖維構成。諸如芳族聚酰胺纖維之類的有機增強也可以用來代替玻璃纖維成分。如圖1所示，在絕緣層51的第1表面(即，頂部表面)上邊形成多個直接管芯連接(DCA)鍵合焊盤52。它們分別與半導體管芯10的焊錫突出電極20排列成行。焊錫掩模53用來在回流焊工序期間防止不希望的由焊錫突出電極構成的焊錫材料流以便在基板50和半導體管芯10之間形成連接。眾所周知，在基板的第2個表面即底面上邊，形成以通孔54或電鍍貫通孔的形式把DCA鍵合焊盤連接到網(wǎng)格焊球陣列(BGA)鍵合焊盤56上的多條電連布線。在BGA鍵合焊盤56上邊形成第2個焊錫突出電極57，在它上邊用焊錫材料形成網(wǎng)格焊球陣列(BGA)焊球58。參考標號60示出了基板的一個外周表面。就象今后所使用的那樣，術語‘基板’被看成是機械組成部分，它承載半導體管芯，而且它還具有(即支持)通過諸如印制電路板提供從半導體管芯到下一級布線的電連的電連元件(在這里是元件52,54,56和58)。
下面轉向圖2，一個完整的封裝后的半導體器件示于圖2，其中，基板50連接到半導體管芯10上?；?0被放置到半導體管芯10上。下部填充密封層包括一個內(nèi)圓角(fillet)72，該內(nèi)圓角72束縛住在基板近旁露出來的半導體管芯的有源表面和基板外周表面60。內(nèi)圓角因下部填充密封層70的材料的變濕作用沿著基板的外周表面60形成。電連是借助于下部填充密封層70的形成同時形成的，或者也可以在下部填充密封層70的形成之前，用諸如回流法形成。下部填充密封層的材料通常由球形熔化二氧化硅粒子填充式環(huán)氧樹脂構成，該環(huán)氧樹脂是用常規(guī)的技術(即加熱技術)進行固化處理的。下部填充密封層70可以用任何一種已知的技術淀積，例如采用在管芯的最后一個邊沿的周圍淀積該材料并借助于被推進到半導體管芯10和極板50之間的界面中的材料的毛細作用進行淀積的辦法進行淀積。
還有，所有的多個電接觸(即焊錫突出電極20,UBM和焊盤15)都位于基板50的外周之內(nèi)。本發(fā)明的這一特有的特點在使所有的從外部環(huán)境到封裝后的半導體器件的電連方面是有利的。此外，本發(fā)明還允許在半導體管芯和基板之間在CSP內(nèi)進行陣列鍵合而不是在外表面進行鍵合。再有，本發(fā)明的陣列鍵合允許在半導體管芯和基板之間，在應用外表面鍵合技術的已知CSP的整個范圍內(nèi)有相對大的尺寸差別。在這樣的已知CSP中，基板的尺寸的減小將會在管芯和基板之間形成非常長的鍵合引線。這種長的鍵合引線缺乏在現(xiàn)在的外表面鍵合式CSP中使用的相對短的鍵合引線的熱穩(wěn)定性，可能更容易地產(chǎn)生危險。
雖然在示于圖1和圖2的實施例中BGA球58在附加到半導體管芯10上之前就被提供到基板50上，人們很清楚，BGA球58也可以在附加到半導體管芯10上之后以理想的晶片形式或在被切割成管芯之后再附加到基板50上。根據(jù)示于圖1和圖2的實施例，在基板50和半導體管芯10之間利用焊錫突出電極20形成電連，接著用下部填充密封材料進行下部填充密封。下部填充密封可以在形成電連的同一時間形成。在本實施例中，形成下部填充密封層70的材料首先被淀積到半導體管芯上，然后把基板放置到其上邊。在接下來的工藝中，完成在突出電極20和DCA鍵合焊盤52(例如采用回流法)之間的電連，和附加下部填充密封層70(例如采用硬化處理技術)。回流和硬化可以同時進行。
下面轉到圖3，圖3示出了以晶片的形式封裝多個半導體管芯的平面圖。如圖所示，同時封裝進了多個半導體管芯(在本實施例中是16個)?；宓某叽鏧′和Y′以及半導體管芯的尺寸X和Y彼此垂直。在這里，示出的下述兩者皆得到滿足(ⅰ)基板的X′尺寸小于半導體管芯X的尺寸，(ⅱ)基板的Y′尺寸小于半導體管芯Y的尺寸。但是，應當說明的是，根據(jù)本發(fā)明，一個或另一個X′和Y′尺寸可以作成為小于相應的半導體管芯的X和Y尺寸。在本實施例中，在沿著切割線102進行管芯切割期間，伸出到管芯10的邊沿之外的基板邊沿，將以與基板的邊沿對準的形式同時切掉管芯的邊沿。但是，理想的是使基板尺寸X′和Y′都小于半導體管芯的尺寸X和Y。
如圖3所示，半導體晶片100具有使單個管芯彼此分開的切割線102。如圖1和圖2中用虛線所示，沿著切割線的材料基本上已被去掉。
圖4,5和6示出了本發(fā)明的另一實施例，該實施例和上邊用圖1-3所說明的實施例有些相似，半導體管芯10是10mm平方，厚度為0.4mm，并有100個電接觸。基板的厚度為0.5mm。雖然圖4-6示出了一個本質(zhì)上相同的半導體管芯10，但是卻示出了3個不同的重新分布圖。
首先，在圖4中，示出了一種大膽的重新分布圖，其中，81個BGA球58被配置到5mm見方的基板上，步距為0.5mm。圖5示出了配置到7.5mm見方的基板上的120個BGA球58，步距為0.65mm。最后，在圖6中示出了配置到9.5mm見方的基板上的144個BGA球58，步距為0.80mm。根據(jù)圖4，圖中示出了相對大膽的重新分布圖，從減小基板50的占板面積的觀點來看是有好處的。基板50的占板面積的減小將會改善基板50和要裝配基板50的印制電路板之間的布線的可靠性。如圖所示，在基板周圍伸出到基板外邊的半導體管芯10的部分對于由BGA球確定的連到電路板上的連線(沒有畫出來)上的應力沒有什么重要的貢獻，該應力是由熱膨脹系數(shù)不匹配引起的。伸出到極板50的邊沿之外的這一管芯部分僅僅是通過示于圖3的下部填充密封層70的內(nèi)圓角72熱-機械性地耦合到基板50上的。盡管有這一優(yōu)點，假設電路接觸焊盤形成在半導體管芯10的外周附近，就象與圖1-2結合起來示出的實施例那樣，就需要一個相對長的重新分布網(wǎng)絡，而該網(wǎng)絡可能感應出不希望的寄生損耗，而且對于從半導體管芯10到基板50的熱傳輸還可能具有負的沖擊。還應當指出，管腿的數(shù)目從100個電接觸(管芯和基板之間)減少到81個接觸。這樣一種在電接觸數(shù)目上的減少是通過在基板中應用公用電源和接地平面，或者平面段(segment)來實現(xiàn)的。
從具有示于圖1的大膽的重新分布圖的相對設計的緊張狀態(tài)的觀點來看，更高頻率和/或更高功率的器件需要示于圖5和6的那樣的不怎么大膽的重新分布圖。如圖所示，圖5和6在改善電性能和功耗的BGA球的數(shù)目上有了增加。應當指出，所有的實施例都與現(xiàn)代技術水平的散熱片，例如，那些可以附加到半導體管芯10的鈍化表面上的散熱片兼容。
就象上邊所討論過的那樣，很顯然，本發(fā)明提供一種改善后的亞芯片規(guī)模封裝，這種封裝滿足現(xiàn)代技術水平的幾種要求。倘采用本發(fā)明，則不僅在管芯和基板之間的布線的可靠性得到改善，在基板和印制電路板之間的布線的可靠性，借助于減小基板的占板面積也得到改善。從這種意義上說，與基板和管芯的尺寸相同的芯片規(guī)模封裝不一樣，本發(fā)明提供一種下部填充密封內(nèi)圓角形式，該下部填充密封內(nèi)圓角涂敷到伸出到基板邊沿之外的管芯的區(qū)域上，以代替基板段，在典型的CSP中，下部填充密封內(nèi)圓角在該區(qū)域內(nèi)蓋住管芯。在緩和因基板和管芯之間的熱膨脹系數(shù)的不匹配而產(chǎn)生的應力方面這種做法表明是有效的。此外，與現(xiàn)有技術水平的芯片規(guī)模封裝不同，由于其在這里公開的相對簡單易做的構造，本發(fā)明能夠以相對低的成本來制造和完成。再有，本發(fā)明還提供一種歸因于基板尺寸減小而帶來的把基板價格減少到40％～80％的方法。還有，本發(fā)明不需要因為制造半導體而增加額外的或更多的設備支出，因為現(xiàn)有的倒裝管芯封裝設備可以用來形成采用本發(fā)明技術的封裝后的半導體器件。本發(fā)明還能夠進行晶片級封裝，借助于此，所有的半導體管芯可以同時封裝到晶片上。
另外，本發(fā)明在封裝操作期間還提供具有更高產(chǎn)率的已得到增加的吞吐率。特別是與以前的技術不同，以本發(fā)明的實施例為根據(jù)的基板，在被切割之前以晶片的形式被放置到半導體管芯上。歸因于借助于它在晶片上形成半導體管芯的精度，在晶片上邊可以在整個范圍內(nèi)形成高度精確的基準(fiducial)，該基準對于晶片上的管芯本質(zhì)上具有確切的關系。一個性能合適的圖象系統(tǒng)可以檢測晶片上的普適的基準，以便僅僅用該基準就可以把每一片基板放置到垂直的管芯上邊。與此相對，根據(jù)現(xiàn)有的技術，將提供一個將被切割成多個基板的印制電路板，在該印制電路板上裝配切割后的管芯。但是倘采用現(xiàn)有技術，則該印制電路板用精度相對低的普適基準進行制作，該基準不能提供象根據(jù)本發(fā)明的晶片的普適基準所提供的那樣的對準度。這將會減少產(chǎn)品吞吐率，因為觀察系統(tǒng)必須定位于管芯和基板上的本地基準上。
應當指出，可以有許多變形而不背離在后邊的權利要求中確定的本發(fā)明的精神和范圍。例如，盡管在圖中沒有畫出來，基板可以以單片或者幾個多單元段的形式連接到一起然后蓋住整個晶片。接著進行切割以使基板彼此分開。理想的是使用單個基板，因為這樣將消除浪費和降低放到預先經(jīng)過探針測試的晶片上的基板的價格。
權利要求
1.一種半導體器件，其特征是具有一個表面和X及Y尺寸的半導體管芯(10)，半導體管芯的X和Y尺寸彼此互相垂直；在半導體管芯表面上的多個電接觸(20)；覆蓋半導體管芯并且電連到多個電接觸上的基板(50)，其中，基板具有彼此垂直的X′和Y′尺寸，且至少下述二者之一得到滿足(ⅰ)基板的X′尺寸小于半導體管芯的X尺寸，(ⅱ)基板的Y′尺寸小于半導體管芯的Y尺寸；該基板具有外周，多個電接觸位于基板的外周之內(nèi)。
2.權利要求1所述的半導體器件，其特征是下述兩者皆得到滿足(ⅰ)基板的X′尺寸小于半導體管芯的X尺寸，(ⅱ)基板的Y′尺寸小于半導體管芯的Y尺寸。
3.權利要求1所述的半導體器件，其特征是在半導體管芯和基板之間有一個下部填充密封層(70)。
4.權利要求3所述的半導體器件，其特征是基板具有一個外周表面，下部填充密封層形成一個沿著基板的外周表面延伸的內(nèi)圓角(72)。
5.權利要求1所述的半導體器件，其特征是半導體管芯具有一個外周，半導體管芯還有多個被排列到該外周附近的電路接觸焊盤和從多個電路接觸焊盤向著半導體管芯的中心部分伸出的多個重新分布接觸線。
6.一種半導體器件的形成方法，其特征是具有下述工序提供具有多個半導體管芯的晶片，多個半導體管芯的每一半導體管芯都具有一個表面和X及Y尺寸，每一半導體管芯的X和Y尺寸彼此互相垂直；在所述每一半導體管芯的表面上形成多個電接觸；和把多個基板覆蓋到多個半導體管芯上，使得多個基板的每一基板都電連到多個半導體管芯的各自半導體管芯的多個電接觸上，其中，所述每一基板都具有彼此互相垂直的X′和Y′尺寸，且至少下述兩者之一得到滿足(ⅰ)所述每一基板的X′尺寸小于所述各自半導體管芯的X尺寸，(ⅱ)所述每一基板的Y′尺寸小于所述各自半導體管芯的Y尺寸。
7.權利要求6所述的方法，其特征是所述每一基板都具有一個外周，多個電接觸位于所述每一半導體基板的外周之內(nèi)。
8.權利要求6所述的方法，其特征是還具有在所述每一基板和所述每一半導體管芯之間淀積下部填充密封層的工序。
9.權利要求6所述的方法，其特征是在把基板覆蓋到半導體管芯上的工序之后還具有切割所述各自的半導體管芯的工序。
10.權利要求6所述的方法，其特征是下述兩者皆得到滿足(ⅰ)所述每一基板的X′尺寸小于所述各自半導體管芯的X尺寸，(ⅱ)所述每一基板的Y′尺寸小于所述各自半導體管芯的Y尺寸。
全文摘要
半導體器件(1),具有亞芯片規(guī)模封裝構造,其中,基板(50)具有至少一個小于相應半導體管芯(10)尺寸的X和Y尺寸。半導體器件(1)在半導體管芯和基板之間具有多個電連線,該電連線(15,20)在基板的外周之內(nèi)。半導體器件(1)允許在晶片級別即在切割成半導體管芯之前進行半導體管芯封裝。
文檔編號H01L23/12GK1219763SQ9812281
公開日1999年6月16日 申請日期1998年11月26日 優(yōu)先權日1997年12月1日
發(fā)明者里奧·M·海金斯三世 申請人:摩托羅拉公司