自動(dòng)控制噪聲的i/o接口驅(qū)動(dòng)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及IC設(shè)計(jì)技術(shù)領(lǐng)域，尤其是一種自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路。
【背景技術(shù)】
[0002]在大規(guī)模數(shù)字集成電路設(shè)計(jì)中，由于先進(jìn)的外設(shè)如SRAM等對(duì)芯片輸出信號(hào)的高速要求，芯片的I/O接口輸出信號(hào)需要實(shí)現(xiàn)快速的翻轉(zhuǎn)。簡(jiǎn)單的大驅(qū)動(dòng)能力I/O接口雖可滿(mǎn)足輸出信號(hào)的高速變化，但會(huì)造成輸出信號(hào)出現(xiàn)過(guò)多高頻噪聲，并產(chǎn)生其他不利的影響。如電源線(xiàn)和地線(xiàn)上感應(yīng)出的抖動(dòng)(Bounce)，導(dǎo)致信號(hào)到達(dá)穩(wěn)定狀態(tài)的時(shí)延增加，甚至出現(xiàn)錯(cuò)誤信息；輸出信號(hào)之間的出現(xiàn)串?dāng)_(Crosstalk)會(huì)引起錯(cuò)誤觸發(fā)和正確信號(hào)被屏蔽等現(xiàn)象。這些噪聲和干擾的產(chǎn)生原因，往往都是由于I/O接口輸出驅(qū)動(dòng)部分的大尺寸MOS管電路驅(qū)動(dòng)能力過(guò)強(qiáng)且缺乏有效控制，造成了 I/O接口驅(qū)動(dòng)電路上的輸出信號(hào)電壓值產(chǎn)生較大的突變，甚至電壓過(guò)沖(overshoot)和電平抖動(dòng)的現(xiàn)象，這些現(xiàn)象會(huì)使得應(yīng)用于諸如無(wú)線(xiàn)通訊設(shè)備(PDA等)的IC芯片無(wú)法滿(mǎn)足系統(tǒng)對(duì)其輸出信號(hào)的電壓幅度和精度及噪聲限制的要求。
[0003]要在保證1/0接口的輸出能夠?qū)崿F(xiàn)高速翻轉(zhuǎn)的前提下，減少輸出信號(hào)噪聲和對(duì)電源的噪聲及高頻分量對(duì)系統(tǒng)的影響，就必須對(duì)1/0接口的輸出信號(hào)進(jìn)行包括電平變化速率(slew rate)、電壓過(guò)沖和電平抖動(dòng)等方面的控制。在普通的1/0接口電路結(jié)構(gòu)中，只是簡(jiǎn)單地實(shí)現(xiàn)了電平的高速變化，其雖具有一定的噪聲抑制功能，但其實(shí)現(xiàn)方式僅僅依靠對(duì)輸出驅(qū)動(dòng)電路驅(qū)動(dòng)能力、即MOS管尺寸的調(diào)整，在連接不同的輸出負(fù)載時(shí)，其對(duì)電壓過(guò)沖等方面的控制能力差異較大，不能讓設(shè)計(jì)者滿(mǎn)意。
[0004]圖1是現(xiàn)有技術(shù)中1/0接口輸入輸出信號(hào)的仿真波形圖，其中，縱坐標(biāo)為1/0接口的輸入電壓/輸出電壓，用V表不，橫坐標(biāo)為時(shí)間，用t表不，103為輸入波形，104為輸出波形。由圖1可見(jiàn)，1/0接口的輸出信號(hào)在電平翻轉(zhuǎn)過(guò)程中會(huì)出現(xiàn)遠(yuǎn)高于3.3V或遠(yuǎn)低于OV低電平的電壓過(guò)沖情況，且在翻轉(zhuǎn)末期存在相當(dāng)多的高頻諧波分量，從而引發(fā)惡劣的噪聲影響；翻轉(zhuǎn)完成以后，輸出信號(hào)電平依舊存在抖動(dòng)情況，甚至?xí)霈F(xiàn)低于標(biāo)準(zhǔn)的高電平信號(hào)(Voh)或高于標(biāo)準(zhǔn)的低電平信號(hào)(Vol)，從而會(huì)引起對(duì)外設(shè)控制的誤操作。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種自動(dòng)控制噪聲的1/0接口驅(qū)動(dòng)電路，已解決現(xiàn)有技術(shù)中1/0接口電路對(duì)噪聲抑制能力不足的問(wèn)題。
[0006]為了達(dá)到上述目的，本發(fā)明提供了一種自動(dòng)控制噪聲的1/0接口驅(qū)動(dòng)電路，包括:N型晶體管輸出驅(qū)動(dòng)電路和P型晶體管輸出驅(qū)動(dòng)電路，所述N型晶體管輸出驅(qū)動(dòng)電路和所述P型晶體管驅(qū)動(dòng)電路均和I/o接口的輸出端連接；
[0007]所述N型晶體管輸出驅(qū)動(dòng)電路包括:第一 N型晶體管、第二 N型晶體管、第三N型晶體管和第四N型晶體管；
[0008]所述第一 N型晶體管的柵極與1/0接口的輸入端連接，所述第一 N型晶體管的襯底與所述第二 N型晶體管的襯底連接于一第一節(jié)點(diǎn)，所述第一 N型晶體管的源極與所述第一節(jié)點(diǎn)連接；
[0009]所述第二 N型晶體管的源極和所述第一 N型晶體管的漏極連接，所述第二 N型晶體管的漏極與所述I/O接口的輸出端連接，所述第二 N型晶體管的柵極通過(guò)一第一時(shí)延電路與一第一或非門(mén)的輸出端連接，所述I/O接口的輸入端和輸出端分別與所述第一或非門(mén)的兩個(gè)輸入端連接；
[0010]所述第三N型晶體管的柵極與第一 N型晶體管的柵極連接于一第二節(jié)點(diǎn)，所述第二節(jié)點(diǎn)與所述I/o接口的輸入端連接，所述第三N型晶體管的襯底和所述第四N型晶體管的襯底連接于一第三節(jié)點(diǎn)，所述第三N型晶體管的源極與所述第三節(jié)點(diǎn)連接，所述第三節(jié)點(diǎn)和所述第一節(jié)點(diǎn)連接于一第四節(jié)點(diǎn)，所述第四節(jié)點(diǎn)接地；
[0011]所述第四N型晶體管的源極與所述第三N型晶體管的漏極連接，所述第四N型晶體管的漏極與所述I/O接口的輸出端連接，所述第四N型晶體管的柵極與一第一與非門(mén)的輸出端連接，所述第一或非門(mén)的輸出端和所述第四節(jié)點(diǎn)分別與所述第一與非門(mén)的兩個(gè)輸入端連接；
[0012]所述P型晶體管輸出驅(qū)動(dòng)電路包括:第一 P型晶體管、第二 P型晶體管、第三P型晶體管和第四P型晶體管；
[0013]所述第一 P型晶體管的柵極與所述I/O接口的輸入端連接，所述第一 P型晶體管的襯底與所述第二 P型晶體管的襯底連接于一第五節(jié)點(diǎn)，所述第一 P型晶體管的源極與所述第五節(jié)點(diǎn)連接；
[0014]所述第二 P型晶體管的源極與所述第一 P型晶體管的漏極連接，所述第二 P型晶體管的漏極與所述第二 N型晶體管的漏極連接，并與所述I/O接口的輸出端連接，所述第二P型晶體管的柵極通過(guò)一第二時(shí)延電路與一第二與非門(mén)的輸出端連接，所述I/o接口的輸入端和輸出端分別與所述第二與非門(mén)的兩個(gè)輸入端連接；
[0015]所述第三P型晶體管的柵極與所述第一 P型晶體管連接于一第六節(jié)點(diǎn)，所述第六節(jié)點(diǎn)與所述I/o接口的輸入端連接，所述第三P型晶體管的襯底和所述第四P型晶體管的襯底連接于一第七節(jié)點(diǎn)，所述第三P型晶體管的源極與所述第七節(jié)點(diǎn)連接，所述第七節(jié)點(diǎn)和所述第五節(jié)點(diǎn)連接于一第八節(jié)點(diǎn)，所述第八節(jié)點(diǎn)接地；
[0016]所述第四P型晶體管的源極和所述第三P型晶體管的漏極連接，所述第四P型晶體管的漏極與所述第四N型晶體管的漏極連接，并與所述I/O接口的輸出端連接，所述第四P型晶體管的柵極與一第二或非門(mén)的輸出端連接，所述第二與非門(mén)的輸出端和所述第八節(jié)點(diǎn)分別與所述第二或非門(mén)的兩個(gè)輸入端連接。
[0017]優(yōu)選的，在上述的自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路中，所述自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路還包括一第一反相器，所述第一或非門(mén)的輸出端經(jīng)過(guò)所述第一時(shí)延電路后與所述第一反相器的輸入端連接，所述第一反相器的輸出端與所述第二 N型晶體管的柵極連接。
[0018]優(yōu)選的，在上述的自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路中，所述自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路還包括一第二反相器，所述I/O接口的輸入端與所述第二反相器的輸入端連接，所述第二反相器的輸出端與所述第二節(jié)點(diǎn)連接。
[0019]優(yōu)選的，在上述的自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路中，所述自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路還包括一第三反相器，所述第二與非門(mén)的輸出端經(jīng)過(guò)所述第二時(shí)延電路后與所述第三反相器的輸入端連接，所述第三反相器的輸出端與所述第二 P型晶體管的柵極連接。
[0020]優(yōu)選的，在上述的自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路中，所述自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路還包括一第四反相器，所述I/o接口的輸入端與所述第四反相器的輸入端連接，所述第四反相器的輸出端與所述第六節(jié)點(diǎn)連接。
[0021 ] 優(yōu)選的，在上述的自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路中，所述第一 N型晶體管和所述第二 N型晶體管的寬長(zhǎng)比大于所述第三N型晶體管和所述第四N型晶體管的寬長(zhǎng)比。
[0022]優(yōu)選的，在上述的自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路中，所述第一 N型晶體管的寬長(zhǎng)比和所述第二 N型晶體管的寬長(zhǎng)比相等，所述第三N型晶體管的寬長(zhǎng)比和所述第四N型晶體管的寬長(zhǎng)比相等。
[0023]優(yōu)選的，在上述的自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路中，所述第一 P型晶體管和所述第二P型晶體管的寬長(zhǎng)比大于所述第三P型晶體管和所述第四P型晶體管的寬長(zhǎng)比。
[0024]優(yōu)選的，在上述的自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路中，所述第一P型晶體管的寬長(zhǎng)比和所述第二 P型晶體管的寬長(zhǎng)比相等，所述第三P型晶體管的寬長(zhǎng)比和所述第四P型晶體管的寬長(zhǎng)比相等。
[0025]優(yōu)選的，在上述的自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路中，所述自動(dòng)控制噪聲的I/O接口驅(qū)動(dòng)電路還包