專利名稱：半導(dǎo)體器件及其編程方法
技術(shù)領(lǐng)域：
本發(fā)明的一個實施方式涉及一種半導(dǎo)體器件及其編程方法，尤其涉及一種在編程操作中減小相鄰單元之間的干擾的半導(dǎo)體器件及其編程方法。
背景技術(shù)：
圖I為用于示出已知編程操作的問題的存儲器單元陣列的電路圖。
下文將參照圖I描述半導(dǎo)體器件中的NAND快閃存儲器件的存儲器單元陣列。NAND快閃存儲器件的存儲器單元陣列包括多個存儲塊。每個存儲塊包括存儲串STe和STo。存儲串STe和Sto的每個包括串聯(lián)耦接的漏極選擇晶體管、多個存儲器單元和源極選擇晶體管。包括在不同的存儲串STe和STo中的漏極選擇晶體管的柵極耦接到共用漏極選擇線DSL，而包括在不同的存儲串STe和STo中的源極選擇晶體管的柵極耦接到共用源極選擇線SSL。此外，在不同的存儲串STe和STo中，包括在同一行中的存儲器單元的柵極率禹接到對應(yīng)于所述行的各個字線WLn-k至WLn+k。當(dāng)編程操作開始時，包括在選中的存儲塊中的所有存儲器單元被擦除，并按頁(耦接到相同字線的存儲器單元組)對擦除了的存儲器單元進(jìn)行編程。為了抑制在對擦除了的存儲器單元進(jìn)行編程時出現(xiàn)的相鄰存儲串STe和STo之間的干擾，將存儲串分成偶數(shù)存儲串STe和奇數(shù)存儲串STo，并且先對偶數(shù)存儲串Ste執(zhí)行編程操作再對奇數(shù)存儲串STo執(zhí)行編程操作。即，若偶數(shù)存儲串Ste被選中并編程，則奇數(shù)存儲串STo不被編程。為了抑制相鄰存儲器單元之間的干擾，可以通過逐漸升高編程電壓來執(zhí)行使用遞增階躍脈沖(下文稱為‘ISPP’)法的編程操作。盡管如上所述地選擇奇數(shù)或偶數(shù)存儲串并且執(zhí)行使用ISPP方法的編程操作，但是在同一存儲串內(nèi)的相鄰存儲器單元和在同一頁內(nèi)的相鄰存儲器單元之間仍會出現(xiàn)干擾2ΛΧ+2ΛΥ。圖2示出根據(jù)已知編程操作的閾值電壓的偏移。參照圖2，例如，當(dāng)對與存儲器單元10相同的奇數(shù)存儲串STo中所包括的兩個存儲器單元22和24進(jìn)行編程時，耦接到第η字線WLn和奇數(shù)存儲串STo的存儲器單元10受到干擾2 Λ Y，而當(dāng)對與存儲器單元10相同的字線WLn中所包括的兩個存儲器單元32和34進(jìn)行編程時，存儲器單元10還受到干擾2 Δ X。因此，一個存儲器單元10受到干擾'2ΛΧ+2ΛΥ'，因而具有高于目標(biāo)閾值電壓40的閾值電壓42。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個例示性實施例，通過改變對擦除了的存儲器單元的操作順序，例如軟編程操作、最低有效位編程和最高有效位編程，可以減小編程操作中出現(xiàn)的相鄰存儲器單元之間的干擾。根據(jù)本發(fā)明的一個方面，一種對半導(dǎo)體器件進(jìn)行編程的方法包括對選中的存儲器單元執(zhí)行最低有效位(LSB)編程操作；對除已執(zhí)行了 LSB編程操作的存儲器單元以外的其余存儲器單元執(zhí)行軟編程操作；以及對從已執(zhí)行了 LSB編程操作的存儲器單元和已執(zhí)行了軟編程操作的存儲器單元中選擇的存儲器單元執(zhí)行最高有效位(MSB)編程操作。根據(jù)本發(fā)明的另一個方面，一種對半導(dǎo)體器件進(jìn)行編程的方法包括以下步驟對包括來自耦接到選中的字線的存儲器單元中的編號了的存儲器單元的偶數(shù)頁執(zhí)行偶數(shù)LSB編程操作；對包括來自耦接到選中的字線的存儲器單元中的奇數(shù)存儲器單元的奇數(shù)頁執(zhí)行奇數(shù)LSB編程操作；執(zhí)行將來自在偶數(shù)頁中所包括的偶數(shù)存儲器單元的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的偶數(shù)軟編程操作；執(zhí)行將來自在奇數(shù)頁中所包括的奇數(shù)存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的奇數(shù)軟編程操作；對偶數(shù)頁執(zhí)行偶數(shù)MSB編程操作；以及對奇數(shù)頁執(zhí)行奇數(shù)MSB編程操作。 所述方法還包括以下步驟在執(zhí)行奇數(shù)LSB編程操作之前，執(zhí)行包括將來自耦接到與選中的字線相鄰的字線的偶數(shù)存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的偶數(shù)軟編程操作。所述方法還包括以下步驟在執(zhí)行奇數(shù)LSB編程操作之后，執(zhí)行包括將耦接到與選中的字線相鄰的字線的奇數(shù)存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的奇數(shù)軟編程操作。根據(jù)本發(fā)明的又一個方面，一種對半導(dǎo)體器件進(jìn)行編程的方法包括以下步驟對包括來自在存儲串中所包括的多個存儲器單元中的耦接到第一字線的存儲器單元的第一頁執(zhí)行第一 LSB編程操作；對包括耦接到與第一字線相鄰的第二字線的存儲器單元的第二頁執(zhí)行第二 LSB編程操作；對來自在第一頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元執(zhí)行第一軟編程操作；對包括耦接到與第二字線相鄰的第三字線的存儲器單元的第三頁執(zhí)行第三LSB編程操作；對來自在第二頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元執(zhí)行第二軟編程操作；以及對第一頁執(zhí)行第一 MSB編程操作。根據(jù)本發(fā)明的再一個方面，一種對半導(dǎo)體器件進(jìn)行編程的方法包括以下步驟對包括來自在偶數(shù)編號的存儲串中所包括的存儲器單元中的耦接到第一字線的偶數(shù)存儲器單元的第一偶數(shù)頁執(zhí)行LSB編程操作；對包括來自在奇數(shù)編號的存儲串中所包括的存儲器單元中的耦接到第一字線的奇數(shù)存儲器單元的第一奇數(shù)頁執(zhí)行LSB編程操作；對包括來自在偶數(shù)編號的存儲串中所包括的存儲器單元中的耦接到與第一字線相鄰的第二字線的存儲器單元的第二偶數(shù)頁執(zhí)行LSB編程操作；對包括來自在奇數(shù)編號的存儲串中所包括的存儲器單元中的耦接到第二字線的存儲器單元的第二奇數(shù)頁執(zhí)行所述LSB編程操作；執(zhí)行將來自在第一奇數(shù)頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的軟編程操作；執(zhí)行將來自在第二奇數(shù)頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的軟編程操作；以及對第一偶數(shù)頁執(zhí)行最高有效位(MSB)編程操作。所述方法還包括以下步驟在執(zhí)行將來自在第一奇數(shù)頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的軟編程操作之后，對包括來自在偶數(shù)編號的存儲串中所包括的存儲器單元中的耦接到與第二字線相鄰的第三字線的存儲器單元的第三偶數(shù)頁執(zhí)行LSB編程操作。所述方法還包括以下步驟在對第三偶數(shù)頁執(zhí)行LSB編程操作之后，對包括來自在奇數(shù)編號的存儲串中所包括的存儲器單元中的耦接到第三字線的存儲器單元的第三奇數(shù)頁執(zhí)行LSB編程操作。所述方法還包括以下步驟在對第一偶數(shù)頁執(zhí)行MSB編程操作之后，對第一奇數(shù)頁執(zhí)行MSB編程操作。所述方法還包括以下步驟在對第二偶數(shù)頁執(zhí)行LSB編程操作和對第二奇數(shù)頁執(zhí)行LSB編程操作之間，執(zhí)行將來自第一偶數(shù)頁中在所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的軟編程操作。根據(jù)本發(fā)明的一個方面，一種半導(dǎo)體器件包括存儲器單元陣列，被配置成包括多個存儲塊；行譯碼器，經(jīng)由字線耦接到存儲器單元陣列；頁緩沖器組，經(jīng)由位線耦接到存儲器單元陣列；以及控制器，被配置成控制頁緩沖器組，以便對在從存儲塊中選擇的存儲塊中所包括的存儲器單元執(zhí)行LSB編程操作，對來自在選中的存儲塊中所包括的存儲器單元中的除已執(zhí)行了 LSB編程操作的存儲器單元以外的其余存儲器單元執(zhí)行軟編程操作，并對從已執(zhí)行了 LSB編程操作的存儲器單元和已執(zhí)行了軟編程操作的存儲器單元中選擇的存儲器單元執(zhí)行MSB編程操作。


圖I為用于示出已知編程操作的問題的存儲器單元陣列的電路圖；圖2示出根據(jù)已知編程操作的閾值電壓的偏移；圖3為用于示出根據(jù)本發(fā)明的編程操作的半導(dǎo)體器件的框圖；圖4為用于示出根據(jù)本發(fā)明的編程操作的存儲器單元陣列的示意圖；圖5為示出根據(jù)本發(fā)明的編程操作的流程圖；以及圖6示出根據(jù)本發(fā)明的編程操作的閾值電壓的偏移。
具體實施例方式下文將參照附圖詳細(xì)描述本發(fā)明的一些例示性實施例。提供附圖以使本領(lǐng)域的普通技術(shù)人員能夠理解本發(fā)明實施例的范圍。圖3為用于示出根據(jù)本發(fā)明的編程操作的半導(dǎo)體器件的框圖。參照圖3，半導(dǎo)體存儲器件包括存儲器單元陣列110 ;多個電路(130、140、150、160,170和180)，其被配置成對存儲器單元陣列110中所包括的存儲器單元執(zhí)行編程操作或讀取操作；以及控制器120，被配置成控制多個電路(130、140、150、160、170和180)以基于輸入數(shù)據(jù)來設(shè)定選中的存儲器單元的閾值電壓。NAND快閃存儲器件的電路可以包括電壓發(fā)生器130、行譯碼器140、頁緩沖器組150、列選擇器160、輸入/輸出(I/O)電路170和合格/失敗(P/F)檢查電路180。存儲器單元陣列110包括多個存儲塊。為簡單起見，圖3中僅示出一個存儲塊。存儲塊包括多個存儲串STe和STo。存儲串STe和STo中的一些被指定為正常存儲串，而存儲串STe和STo中的一些被指定為標(biāo)記串。存儲串STe和STo具有大致相同的配置。存儲串STe和Sto每個包括耦接到共用源極線CSL的源極選擇晶體管SST ;多個存儲器單元H)至Fn ;以及耦接到位線的漏極選擇晶體管DST。標(biāo)記串中所包括的存儲器單元被稱為標(biāo)記單元，但標(biāo)記單元具有與正常存儲器單元大致相同的配置。源極選擇晶體管SST的柵極耦接到源極選擇線SSL，存儲器單元H)至Fn的柵極耦接到各個字線WLO至WLn，而漏極選擇晶體管DST的柵極耦接到漏極選擇線DSL。存儲串STe和STo耦接在共用源極線CSL與各個位線BLe和BLo之間。在位線BLe和BLo中，偶數(shù)編號的位線被稱為偶數(shù)位線BLe，而奇數(shù)編號的位線被稱為奇數(shù)位線BLo。此外，耦接到偶數(shù)位線BLe的存儲串被稱為偶數(shù)存儲串STe，而耦接到奇數(shù)位線BLo的存儲串被稱為奇數(shù)存儲串STo。控制器120響應(yīng)于命令信號CMD生成編程操作信號PGM、讀取操作信號READ或擦除操作信號ERASE。控制器120還生成頁緩沖器信號PB SIGNAL，用于根據(jù)操作的類型控制頁緩沖器組150的頁緩沖器PB?？刂破?20響應(yīng)于地址信號ADD生成行地址信號RADD和列地址信號CADD。此外，控制器120在編程或擦除驗證操作中響應(yīng)于從P/F檢查電路180生成的計數(shù)信號CS，來檢查選中的存儲器單元的閾值電壓是否上升或下降到目標(biāo)電壓，并且控制器120基于檢查的結(jié)果確定編程或擦除操作的結(jié)果是否合格或確定是否再次執(zhí)行編程或擦除操作。 具體地，控制器120控制對選中的存儲器單元塊的擦除操作以及在編程操作中對選中存儲器單元的軟編程操作、最低有效位(下文稱為LSB)編程操作和最高有效位(下文稱為MSB)編程操作。更具體地，控制器120控制多個電路(130、140、150、160、170和180)，以便在對從擦除了的存儲器單元中選自的存儲器單元執(zhí)行LSB編程操作之后，對尚未完成LSB編程的具有擦除狀態(tài)的存儲器單元執(zhí)行軟編程操作，并對已完成看軟編程操作的存儲器單元執(zhí)行MSB編程操作。電壓供應(yīng)電路(130和140)響應(yīng)于控制器120的信號PGM、ERASE、READ和RADD，向選中的存儲塊的漏極選擇線DSL、字線WLO至WLn和源極選擇線SSL供應(yīng)用于對存儲器單元執(zhí)行編程操作、擦除操作和讀取操作的電壓。電壓供應(yīng)電路包括電壓發(fā)生器130和行譯碼器140。電壓發(fā)生器130響應(yīng)于操作信號PGM、READ和ERASE，即控制器120的對全局線的內(nèi)部命令信號，輸出用于對存儲器單元進(jìn)行編程、讀取或擦除的操作電壓。若對存儲器單元進(jìn)行編程，則電壓發(fā)生器130輸出用于編程全局線的操作電壓(例如，Vpgm、Vpass和Vread)。行譯碼器140響應(yīng)于控制器120的行地址信號RADD，將電壓發(fā)生器130的操作電壓傳遞到選中的存儲塊的線DSL、SSL和WL[η:O]。頁緩沖器組150檢測存儲器單元的編程狀態(tài)或擦除狀態(tài)。頁緩沖器組150包括各自耦接到一對位線BLe和BLo的頁緩沖器PB，并響應(yīng)于控制器120的頁緩沖器信號PBSIGNALS向每個位線BLe和BLo供應(yīng)將數(shù)據(jù)存儲到存儲器單元H)至Fn中所需的電壓。更具體地，在對存儲器單元H)至Fn執(zhí)行的編程操作、擦除操作或讀取操作中，頁緩沖器組150與基于在位線BLe和BLo的電壓中的偏移而檢測到的存儲器單元H)至Fn的閾值電壓相對應(yīng)地，對位線BLe和BLo進(jìn)行預(yù)充電或鎖存數(shù)據(jù)。即，在編程操作中，當(dāng)輸入于鎖存器的編程數(shù)據(jù)為，O'時，頁緩沖器組150中所包括的每個頁緩沖器PB向位線BLe或BLo供應(yīng)編程允許電壓0V;而當(dāng)輸入于鎖存器的編程數(shù)據(jù)為'I'時，每個頁緩沖器PB向位線BLe或BLo供應(yīng)編程禁止電壓Vcc。此外，在讀取操作中，頁緩沖器PB基于存儲在存儲器單元H)至Fn中的數(shù)據(jù)來控制位線BLe或BLo的電壓，并檢測存儲在存儲器單元H)至Fn中的數(shù)據(jù)。列選擇器160響應(yīng)于從控制器120傳遞的列地址信號CADD來選擇頁緩沖器組150的頁緩沖器PB。鎖存在由列選擇器160選擇的頁緩沖器中的數(shù)據(jù)被輸出。此外，列選擇器160經(jīng)由列線CL從頁緩沖器組150接收數(shù)據(jù)，并將數(shù)據(jù)傳遞到P/F檢查電路180。在編程操作中，I/O電路170在控制器120的控制下將外部數(shù)據(jù)DATA傳遞到列選擇器160，從而將外部數(shù)據(jù)DATA輸入頁緩沖器組150的頁緩沖器PB。當(dāng)列選擇器160將外部數(shù)據(jù)DATA順序地傳遞到頁緩沖器組150的頁緩沖器PB時，頁緩沖器PB將數(shù)據(jù)存儲在它們的內(nèi)部鎖存器中。此外，在讀取操作中，I/O電路170經(jīng)由列選擇器160將從頁緩沖器組150的頁緩沖器PB接收到的數(shù)據(jù)DATA輸出到外部。
在編程或擦除操作之后的驗證操作中，P/F檢查電路180檢查是否出現(xiàn)了錯誤，并以檢查信號PFS的形式生成檢查結(jié)果。此外，P/F檢查電路180起到對錯誤單元的數(shù)量進(jìn)行計數(shù)并生成呈計數(shù)信號CS的形式的計數(shù)結(jié)果的作用?？刂破?20控制在對存儲器單元執(zhí)行編程操作中供應(yīng)到選中的字線的編程電壓的電平，并且控制器120控制電壓發(fā)生器130從而在編程驗證操作中向選中的字線選擇性地供應(yīng)驗證電壓。控制器120可以響應(yīng)于P/F檢查電路180的計數(shù)信號CS來控制電壓發(fā)生器130。圖4為用于示出根據(jù)本發(fā)明的編程操作的存儲器單元陣列的示意圖。圖4示意性地示出圖3的存儲器單元陣列110。圖4中示出存儲串STe和STo分別包括的并且耦接到字線WLn-5至WLn的多個存儲器單元El至E6和01至06。其中字線WLn可以與字線WLn-I相鄰，字線WLn-I可以與字線WLn_2相鄰，等等。下文將參照圖4描述編程操作。圖5為示出根據(jù)本發(fā)明的編程操作的流程圖。下文將參照圖5和圖4描述一個存儲器單元(例如圖4中的03)。在執(zhí)行擦除操作之后，執(zhí)行LSB編程操作，而不執(zhí)行軟編程操作。在完成LSB編程操作之后，在MSB編程操作之前執(zhí)行軟編程操作，并隨后執(zhí)行MSB編程操作。當(dāng)編程操作開始時，擦除選中的存儲塊中的所有存儲器單元(502)，并對選中的存儲器單元執(zhí)行LSB編程操作(504)。在完成LSB編程操作之后，對尚未執(zhí)行LSB編程操作的具有擦除狀態(tài)的存儲器單元執(zhí)行軟編程操作(506)。軟編程操是涉及將具有擦除狀態(tài)的存儲器單元的閾值電壓升高至低于OV的范圍內(nèi)的操作，并且可以根據(jù)ISPP法執(zhí)行。當(dāng)執(zhí)行軟編程操作時，具有擦除狀態(tài)的存儲器單元的閾值電壓升高。因此，具有擦除狀態(tài)的存儲器單元的閾值電壓的分布可以升高，而分布寬度可以變窄。因此，可以更易于執(zhí)行隨后的MSB編程操作。接著，對選中的存儲器單元執(zhí)行MSB編程操作(508)。在對選中的存儲器單元執(zhí)行的所有的擦除、LSB編程、軟編程和MSB編程操作之后，對下一個存儲器單元執(zhí)行編程操作，但是以特定的順序?qū)σ恍┐鎯ζ鲉卧獔?zhí)行擦除、LSB編程、軟編程和MSB編程操作。下文將詳細(xì)描述這種編程方法。根據(jù)第一實施例的編程方法在根據(jù)第一實施例的編程方法中，對偶數(shù)存儲串STe和奇數(shù)存儲串STo中所包括的存儲器單元執(zhí)行LSB編程、軟編程和MSB編程操作。當(dāng)編程操作開始時，擦除選中的存儲器單元塊中所包括的所有存儲器單元El至E6和01至06?？梢酝ㄟ^向選中的存儲塊的阱供應(yīng)擦除電壓并通過向所有字線WLn-5至WLn供應(yīng)接地電壓或?qū)⑺凶志€WLn-5至WLn浮置來執(zhí)行擦除操作?？梢愿鶕?jù)通過逐漸升高擦除電壓來執(zhí)行的遞增階躍脈沖擦除(ISPE)法來執(zhí)行擦除操作。在擦除操作中，向所有位線(圖3的BLe和BLo)供應(yīng)對應(yīng)于編程禁止電壓的正電壓，從而提高擦除操作效率。在完成擦除操作之后，以下文表I中所列的數(shù)字1、2、... 36所指示的操作順序執(zhí)行編程操作。[表 I]
權(quán)利要求
1.一種對半導(dǎo)體器件進(jìn)行編程的方法，包括以下步驟 對選中的存儲器單元執(zhí)行最低有效位LSB編程操作； 對除已執(zhí)行了 LSB編程操作的存儲器單元以外的其余的存儲器單元執(zhí)行軟編程操作； 以及 對從已執(zhí)行了 LSB編程操作的存儲器單元和已執(zhí)行了軟編程操作的存儲器單元中選擇的存儲器單元執(zhí)行最高有效位MSB編程操作。
2.一種對半導(dǎo)體器件進(jìn)行編程的方法，包括以下步驟 對包括來自耦接到選中的字線的存儲器單元中的偶數(shù)存儲器單元的偶數(shù)頁執(zhí)行偶數(shù)最低有效位LSB編程操作； 對包括來自耦接到所述選中的字線的所述存儲器單元中的奇數(shù)存儲器單元的奇數(shù)頁執(zhí)行奇數(shù)LSB編程操作； 執(zhí)行偶數(shù)軟編程操作，所述偶數(shù)軟編程操作包括將來自在所述偶數(shù)頁中所包括的所述偶數(shù)存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高； 執(zhí)行奇數(shù)軟編程操作，所述奇數(shù)軟編程操作包括將來自在所述奇數(shù)頁中所包括的所述奇數(shù)存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高； 對所述偶數(shù)頁執(zhí)行偶數(shù)最高有效位MSB編程操作；以及 對所述奇數(shù)頁執(zhí)行奇數(shù)MSB編程操作。
3.如權(quán)利要求2所述的方法，還包括以下步驟在執(zhí)行所述奇數(shù)LSB編程操作之前，執(zhí)行將來自耦接到與選中的字線相鄰的字線的偶數(shù)存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的偶數(shù)軟編程操作。
4.如權(quán)利要求2所述的方法，還包括以下步驟在執(zhí)行所述奇數(shù)LSB編程操作之后，執(zhí)行將來自耦接到與所中的字線相鄰的字線的奇數(shù)存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的奇數(shù)軟編程操作。
5.一種對半導(dǎo)體器件進(jìn)行編程的方法，包括以下步驟 對包括來自在存儲串中所包括的多個存儲器單元中的耦接到第一字線的存儲器單元的第一頁執(zhí)行第一最低有效位LSB編程操作； 對包括耦接到與所述第一字線相鄰的第二字線的存儲器單元的第二頁執(zhí)行第二 LSB編程操作； 對來自在所述第一頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元執(zhí)行第一軟編程操作； 對包括耦接到與所述第二字線相鄰的第三字線的存儲器單元的第三頁執(zhí)行第三LSB編程操作； 對來自在所述第二頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元執(zhí)行第二軟編程操作；以及 對所述第一頁執(zhí)行第一最高有效位MSB編程操作。
6.一種對半導(dǎo)體器件進(jìn)行編程的方法，包括以下步驟 對包括來自在偶數(shù)編號的存儲串中所包括的存儲器單元中的耦接到第一字線的偶數(shù)存儲器單元的第一偶數(shù)頁執(zhí)行最低有效位LSB編程操作； 對包括來自在奇數(shù)編號的存儲串中所包括的存儲器單元中的耦接到所述第一字線的奇數(shù)存儲器單元的第一奇數(shù)頁執(zhí)行所述LSB編程操作； 對包括來自在所述偶數(shù)編號的存儲串中所包括的存儲器單元中的耦接到與所述第一字線相鄰的第二字線的存儲器單元的第二偶數(shù)頁執(zhí)行所述LSB編程操作； 對包括來自在所述奇數(shù)編號的存儲串中所包括的存儲器單元中的耦接到所述第二字線的存儲器單元的第二奇數(shù)頁執(zhí)行所述LSB編程操作； 執(zhí)行將來自在所述第一奇數(shù)頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的軟編程操作； 執(zhí)行將來自在所述第二奇數(shù)頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的軟編程操作；以及 對所述第一偶數(shù)頁執(zhí)行最高有效位MSB編程操作。
7.如權(quán)利要求6所述的方法，還包括以下步驟在執(zhí)行將來自在所述第一奇數(shù)頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的軟編程操作之后，對包括來自在所述偶數(shù)編號的存儲串中所包括的存儲器單元中的耦接到與所述第二字線相鄰的第三字線的存儲器單元的第三偶數(shù)頁執(zhí)行所述LSB編程操作。
8.如權(quán)利要求7所述的方法，還包括以下步驟在對第三偶數(shù)頁執(zhí)行所述LSB編程操作之后，對包括來自在所述奇數(shù)編號的存儲串中所包括的存儲器單元中的耦接到所述第三字線的存儲器單元的第三奇數(shù)頁執(zhí)行所述LSB編程操作。
9.如權(quán)利要求6所述的方法，還包括以下步驟在對所述第一偶數(shù)頁執(zhí)行所述MSB編程操作之后，對所述第一奇數(shù)頁執(zhí)行所述MSB編程操作。
10.如權(quán)利要求6所述的方法，還包括以下步驟在對所述第二偶數(shù)頁執(zhí)行所述LSB編程操作和對所述第二奇數(shù)頁執(zhí)行所述LSB編程操作之間，執(zhí)行將來自在所述第一偶數(shù)頁中所包括的存儲器單元中的具有擦除狀態(tài)的存儲器單元的閾值電壓升高的軟編程操作。
11.一種半導(dǎo)體器件，包括 存儲器單元陣列，所述存儲器單元陣列被配置成包含多個存儲塊； 行譯碼器，所述行譯碼器經(jīng)由字線耦接到所述存儲器單元陣列； 頁緩沖器組，所述頁緩沖器組經(jīng)由位線耦接到所述存儲器單元陣列；以及控制器，所述控制器被配置成控制所述頁緩沖器組，以便對在從所述存儲塊中選擇的存儲塊中所包括的選中的存儲器單元執(zhí)行最低有效位LSB編程操作，對來自在選中的存儲塊中所包括的存儲器單元中的除已執(zhí)行了 LSB編程操作的存儲器單元以外的其余的存儲器單元執(zhí)行軟編程操作，并對從已執(zhí)行了 LSB編程操作的存儲器單元和已執(zhí)行了軟編程操作的存儲器單元中選擇的存儲器單元執(zhí)行最高有效位MSB編程操作。
全文摘要
一種對半導(dǎo)體器件進(jìn)行編程的方法，包括以下步驟對選在的存儲器單元執(zhí)行最低有效位(LSB)編程操作；對除已執(zhí)行了LSB編程操作的存儲器單元以外的其余的存儲器單元執(zhí)行軟編程操作；以及對從已執(zhí)行了LSB編程操作的存儲器單元和已執(zhí)行了軟編程操作的存儲器單元中選擇的存儲器單元執(zhí)行最高有效位(MSB)編程操作。
文檔編號G11C16/10GK102820059SQ20121019113
公開日2012年12月12日 申請日期2012年6月11日 優(yōu)先權(quán)日2011年6月9日
發(fā)明者安圣薰 申請人:愛思開海力士有限公司