專利名稱：S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線接口方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種總線接口方法，特別涉及一種S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線 接口方法。
背景技術(shù)：
由于詢問應(yīng)答方便、高度精度、可靠傳輸方面的優(yōu)越性，S模式已被國際民航組織 (ICAO)接受，作為二次監(jiān)視雷達(dá)的行業(yè)標(biāo)準(zhǔn)，機(jī)載應(yīng)答機(jī)也正在逐漸改裝為S模式應(yīng)答機(jī)。 S模式應(yīng)答機(jī)已在空中交通管制、飛機(jī)防撞、多點定位、ADS-B和軍用敵我識別等系統(tǒng)中得 到了廣泛的應(yīng)用。
現(xiàn)代航空總線要求信息快速共享，需要實現(xiàn)高速大容量數(shù)據(jù)和圖像信號的傳輸， 通訊頻率為(ibt以上，而S模式應(yīng)答機(jī)在實際使用中需要與多種外部設(shè)備互聯(lián)以交換信 息，如與中央大氣數(shù)據(jù)計算機(jī)的通訊采用ARINC4^總線，其數(shù)據(jù)傳輸速率有12. 51ibit/S和 100kbit/s兩種，無法滿足航空總線高傳輸速率的要求，因而需要將ARINC^9總線信息接 入高速智能統(tǒng)一總線進(jìn)行傳輸。
文獻(xiàn)“基于80C196KC的ARINC4^總線接口板設(shè)計，微計算機(jī)信息，2008年第7期” 公開了一種基于Intelie位單片機(jī)80C196KC的ARINC429總線接口板。該接口以單片機(jī)系 統(tǒng)作為中轉(zhuǎn)電路，控制ARINC4^數(shù)據(jù)的收發(fā)和數(shù)據(jù)格式的轉(zhuǎn)換。文獻(xiàn)“基于DSP/BI0S的 ARINC429總線接口設(shè)計，航空計算技術(shù)，2009年第39卷第2期”公開了一種基于DSP芯片 TMS320F2812的ARINC429與計算機(jī)的通訊接口。該接口以DSP芯片為控制核心，采用采用 DE I公司的DE 11016協(xié)議芯片作為AR INC^9航空總線接口電路，以嵌入式系統(tǒng)DSP/BI0S 為平臺設(shè)計AR INC 4 總線接口。目前公開的文獻(xiàn)中沒有ARINC4^直接與高速總線相連 的方法，都必須通過PC104、ARM、DSP、PC等系統(tǒng)與外部總線相連，不能使ARINC4^脫離系 統(tǒng)直接接入高速智能統(tǒng)一總線。發(fā)明內(nèi)容
為克服現(xiàn)有S模式應(yīng)答機(jī)無法直接接入高速智能統(tǒng)一總線的不足，本發(fā)明提供一 種S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線接口方法，本發(fā)明基于信號慢進(jìn)快出的思想，S模式應(yīng) 答機(jī)信號以低速輸入、以高速輸出，實現(xiàn)低速ARINC4^信號向高速智能統(tǒng)一總線信號的轉(zhuǎn) 換。采用普通低頻器件進(jìn)行電平轉(zhuǎn)換、高速智能統(tǒng)一總線編碼，采用高速邏輯器件接收高速 智能統(tǒng)一總線的發(fā)送允許信號，采用高速雙端口 RAM緩存數(shù)據(jù)，設(shè)置選擇開關(guān)切換雙端口 RAM的高低速讀寫時鐘，采用數(shù)據(jù)并轉(zhuǎn)串及控制單元將并行信號進(jìn)行串行轉(zhuǎn)換及控制串行 信號向高速智能統(tǒng)一總線的發(fā)送，以此為基礎(chǔ)實現(xiàn)S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線的接
本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案一種S模式應(yīng)答機(jī)與高速智能統(tǒng)一總 線接口方法，其特點是包括以下步驟
1) S模式應(yīng)答機(jī)通過高速邏輯陣列連續(xù)自動接收并判斷來自智能總線的允許發(fā)送信號和來自其它單元的地址信號，判定向總線發(fā)送信號或者從總線讀取所需信息。
2)若S模式應(yīng)答機(jī)向智能總線發(fā)送信號，則S模式應(yīng)答機(jī)信號首先通過電平轉(zhuǎn)換 單元轉(zhuǎn)換成與高速智能統(tǒng)一總線編碼單元內(nèi)部電平一致的信號；S模式應(yīng)答機(jī)接收模塊將 輸入信號按照S模式應(yīng)答機(jī)信號協(xié)議進(jìn)行數(shù)據(jù)提取，并將提取到的數(shù)據(jù)發(fā)送給智能總線編 碼單元；智能總線編碼單元將本部件地址及待發(fā)送的信號按照總線編碼規(guī)則進(jìn)行編碼，然 后在低頻同步信號控制下將發(fā)送信息送入雙向存儲器等待發(fā)送；接收到向總線發(fā)送指令后 通過選擇開關(guān)關(guān)閉低頻同步信號而開通高頻同步信號，通過數(shù)據(jù)并轉(zhuǎn)串及控制向智能總線 發(fā)送地址和信號；
3)若S模式應(yīng)答機(jī)需要讀取智能總線信號，則在總線同步信號控制下將光纖通道 的信號讀入高速收發(fā)器，高速收發(fā)器將總線的串行信號轉(zhuǎn)換為并行信號，由智能總線控制 單元控制以高速時鐘寫入雙向存儲器，保存所需總線信號；接收完后，通過選擇開關(guān)關(guān)閉總 線同步信號而開通低頻同步信號，將讀取的總線信號送入智能解碼單元進(jìn)行解碼，存貯數(shù) 據(jù)以備使用。
本發(fā)明的有益效果是由于采用普通低頻器件進(jìn)行電平轉(zhuǎn)換、高速智能統(tǒng)一總線 編碼，采用高速邏輯器件接收高速智能統(tǒng)一總線的發(fā)送允許信號，采用高速雙端口 RAM緩 存數(shù)據(jù)，設(shè)置選擇開關(guān)切換雙端口 RAM的高低速讀寫時鐘，采用數(shù)據(jù)并轉(zhuǎn)串及控制單元將 并行信號進(jìn)行串行轉(zhuǎn)換及控制串行信號向高速智能統(tǒng)一總線的發(fā)送，實現(xiàn)了 S模式應(yīng)答機(jī) 與高速智能統(tǒng)一總線的接口。本發(fā)明S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線接口方法不需要通 過PC104、ARM、DSP、PC等系統(tǒng)，可使S模式應(yīng)答機(jī)直接通過高速智能統(tǒng)一總線與各種外部 設(shè)備交換信息，實現(xiàn)信息快速共享。本發(fā)明只是在與高速智能統(tǒng)一總線相接的存儲單元、并 轉(zhuǎn)串、選擇開關(guān)和高速邏輯陣列使用甚高頻器件，而其余部分只需要能滿足本單元要求的 器件即可。
下面結(jié)合附圖和實施例對本發(fā)明作詳細(xì)說明。


圖1是本發(fā)明S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線接口方法原理圖。
圖2是本發(fā)明S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線接口方法信號發(fā)送流程圖。
圖3是本發(fā)明S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線接口方法信號接收流程圖。
具體實施方式
參照附圖1 3，詳細(xì)說明本發(fā)明。
本實施例S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線接口方法，在與S模式應(yīng)答機(jī)相連接 的單元采用普通器件，能滿足自身工作需求即可，與高速智能統(tǒng)一總線相連接的單元采用 甚高頻器件，滿足高速智能統(tǒng)一總線工作需求。本實施例高速智能統(tǒng)一總線編碼單元采用 EP1C12Q240系列的FPGA，高速邏輯陣列采用Hittite公司的高速數(shù)字邏輯，高速雙端口 RAM 采用IDT70V3079，數(shù)據(jù)并轉(zhuǎn)串及控制單元采用高速收發(fā)器BCM8152，支持10(ibpS的數(shù)據(jù)收 發(fā)速度。
本實施例接口方法基于信號慢進(jìn)快出的思想，信號轉(zhuǎn)換流程如下
S模式應(yīng)答機(jī)向智能總線發(fā)送信號時，首先通過高速邏輯陣列連續(xù)自動接收并判斷來自智能總線的允許發(fā)送信號；收到允許發(fā)送信號后，通過電平轉(zhuǎn)換單元將S模式應(yīng)答 機(jī)信號電平轉(zhuǎn)換為FPGA內(nèi)部TTL電平，使得能與FPGA協(xié)調(diào)一致；信號進(jìn)入FPGA后先由低速 收發(fā)單元根據(jù)信號格式接收有效數(shù)據(jù)；有效數(shù)據(jù)及本部件地址輸入智能總線編碼單元，按 照總線數(shù)據(jù)幀格式將有效數(shù)據(jù)封裝成智能總線傳輸格式；在低頻同步信號控制下寫入雙向 RAM緩存單元等待發(fā)送；接收到向總線發(fā)送指令后通過選擇開關(guān)關(guān)閉低頻同步信號而開通 高頻同步信號，通過高速收發(fā)器將待發(fā)送信號并轉(zhuǎn)串及控制向智能總線發(fā)送地址和信號。
S模式應(yīng)答機(jī)接收外部信號時，采用高速收發(fā)器對智能總線網(wǎng)絡(luò)上的信號進(jìn)行電 平格式調(diào)整，然后將結(jié)果輸入給智能總線管理與控制單元。智能總線管理與控制單元采用 高速時鐘將輸入寫入雙端口 RAM，保存所需總線信號；接收完后，通過選擇開關(guān)關(guān)閉總線同 步信號而開通低頻同步信號，將讀取的總線信號送入智能解碼單元進(jìn)行解碼；再傳入電平 轉(zhuǎn)換單元，將FPGA的TTL電平轉(zhuǎn)換為與S模式應(yīng)答機(jī)內(nèi)部一致的電平信號。
整個轉(zhuǎn)換過程采用嵌套狀態(tài)機(jī)實現(xiàn)，按順序流程進(jìn)行，并行過程在順序流程的參 考下進(jìn)行。時鐘控制模塊根據(jù)高速智能統(tǒng)一總線同步信號和S模式應(yīng)答機(jī)信號的速率分別 產(chǎn)生高低速時鐘，作為雙端口 RAM的讀寫時鐘控制信號。
權(quán)利要求
1. 一種S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線的接口方法，其特征包括以下步驟(1)S模式應(yīng)答機(jī)通過高速邏輯陣列連續(xù)自動接收并判斷來自智能總線的允許發(fā)送信 號和來至其它單元的地址信號，判定向總線發(fā)送信號或者從總線讀取所需信息；(2)若S模式應(yīng)答機(jī)向智能總線發(fā)送信號，則S模式應(yīng)答機(jī)信號首先通過電平轉(zhuǎn)換單元 轉(zhuǎn)換成與高速智能統(tǒng)一總線編碼單元內(nèi)部電平一致的信號；S模式應(yīng)答機(jī)接收模塊將輸入 信號按照S模式應(yīng)答機(jī)信號協(xié)議進(jìn)行數(shù)據(jù)提取，并將提取到的數(shù)據(jù)發(fā)送給智能總線編碼單 元；智能總線編碼單元將本部件地址及待發(fā)送的信號按照總線編碼規(guī)則進(jìn)行編碼，然后在 低頻同步信號控制下將發(fā)送信息送入雙向存儲器等待發(fā)送；接收到向總線發(fā)送指令后通過 選擇開關(guān)關(guān)閉低頻同步信號而開通高頻同步信號，通過數(shù)據(jù)并轉(zhuǎn)串及控制向智能總線發(fā)送 地址和信號；(3)若S模式應(yīng)答機(jī)需要讀取智能總線信號，則在總線同步信號控制下將光纖通道的 信號讀入高速收發(fā)器，高速收發(fā)器將總線的串行信號轉(zhuǎn)換為并行信號，由智能總線控制單 元控制以高速時鐘寫入雙向存儲器，保存所需總線信號；接收完后，通過選擇開關(guān)關(guān)閉總線 同步信號而開通低頻同步信號，將讀取的總線信號送入智能解碼單元進(jìn)行解碼，存貯數(shù)據(jù) 以備使用。
全文摘要
本發(fā)明公開了一種S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線的接口方法，用于解決現(xiàn)有的S模式應(yīng)答機(jī)無法直接接入高速智能統(tǒng)一總線的技術(shù)問題。技術(shù)方案是S模式應(yīng)答機(jī)信號以低速輸入、以高速輸出，實現(xiàn)低速ARINC429信號向高速智能統(tǒng)一總線信號的轉(zhuǎn)換。采用普通低頻器件進(jìn)行電平轉(zhuǎn)換、高速智能統(tǒng)一總線編碼，采用高速邏輯器件接收高速智能統(tǒng)一總線的發(fā)送允許信號，采用高速雙端口RAM緩存數(shù)據(jù)，設(shè)置選擇開關(guān)切換雙端口RAM的高低速讀寫時鐘，采用數(shù)據(jù)并轉(zhuǎn)串及控制單元將并行信號進(jìn)行串行轉(zhuǎn)換及控制串行信號向高速智能統(tǒng)一總線的發(fā)送，實現(xiàn)了S模式應(yīng)答機(jī)與高速智能統(tǒng)一總線的接口。
文檔編號G06F13/40GK102033842SQ20101057797
公開日2011年4月27日 申請日期2010年12月2日 優(yōu)先權(quán)日2010年12月2日
發(fā)明者史忠科, 王闖, 賀瑩 申請人:西北工業(yè)大學(xué)