專利名稱：Fc-ae-1553接口傳感器仿真設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種接口傳感器仿真設(shè)備。
背景技術(shù)：
基于光纖通道技術(shù)的FC-AE-1553總線由于在數(shù)據(jù)傳輸帶寬、網(wǎng)絡(luò)性能等方面的 優(yōu)勢(shì)成為繼MIL-STD-1553B總線后的航空電子總線標(biāo)準(zhǔn)，將越來(lái)越多的應(yīng)用于星載、艦載、機(jī)載設(shè)備。FC-AE-1553接口傳感器仿真設(shè)備，可以作為FC-AE-1553仿真驗(yàn)證系統(tǒng)中的NT終端，對(duì)于組建系統(tǒng)具有較高的應(yīng)用價(jià)值和實(shí)際意義。但目前，還沒(méi)有FC-AE-1553接口的傳感器設(shè)備。

發(fā)明內(nèi)容
本發(fā)明是為了對(duì)FC-AE-1553仿真驗(yàn)證系統(tǒng)中的傳感器NT終端進(jìn)行仿真，從而提供一種FC-AE-1553接口傳感器仿真設(shè)備。FC-AE-1553接口傳感器高速仿真設(shè)備，它包括NT接口和傳感器；所述NT接口包括可編程邏輯器件、光電/電光轉(zhuǎn)換模塊和二號(hào)高速接口 ；可編程邏輯器件內(nèi)部構(gòu)建有SOPC系統(tǒng)，所述SOPC系統(tǒng)包括NIOS II處理器、光纖通道接口模塊、高速接口控制模塊、AVALON總線和一號(hào)高速接口 ；NIOS II處理器、光纖通道接口模塊、高速接口控制模塊均掛接在AVALON總線上；NIOS II處理器用于向光纖通道接口模塊和高速接口控制模塊發(fā)送控制命令；高速接口控制模塊用于通過(guò)一號(hào)高速接口和二號(hào)高速接口與傳感器進(jìn)行數(shù)據(jù)交互；光纖通道接口模塊用于將傳感器傳來(lái)的數(shù)據(jù)進(jìn)行編碼，并將編碼后的數(shù)據(jù)通過(guò)光電/電光轉(zhuǎn)換模塊發(fā)送至FC-AE-1553設(shè)備；還用于通過(guò)光電/電光轉(zhuǎn)換模塊接收來(lái)自FC-AE-1553設(shè)備的數(shù)據(jù)，并對(duì)該數(shù)據(jù)進(jìn)行解碼、CRC校驗(yàn)并傳送至NIOS II處理器；光電/電光轉(zhuǎn)換模塊用于實(shí)現(xiàn)光信號(hào)和電信號(hào)的相互轉(zhuǎn)換。 它還包括SRAM存儲(chǔ)器，所述SRAM存儲(chǔ)器掛接在AVALON總線上；SRAM存儲(chǔ)器用于存儲(chǔ)數(shù)據(jù)。SRAM存儲(chǔ)器的是256K*16的SRAM存儲(chǔ)器?？删幊踢壿嬈骷男吞?hào)為EP2AGX45DF29。光電/電光轉(zhuǎn)換模塊的型號(hào)為FTLF8524P2。FC-AE-1553接口傳感器低速仿真設(shè)備，它包括NT接口和M個(gè)傳感器；所述NT接口包括可編程邏輯器件、光電/電光轉(zhuǎn)換模塊和二號(hào)高速接口 ；可編程邏輯器件內(nèi)部構(gòu)建有SOPC系統(tǒng)，所述SOPC系統(tǒng)包括NIOS II處理器、光纖通道接口模塊、低速接口控制模塊、AVALON總線和M個(gè)一號(hào)低速接口 ；NIOS II處理器、光纖通道接口模塊、低速接口控制模塊均掛接在AVALON總線上；NIOS II處理器用于向光纖通道接口模塊和低速接口控制模塊發(fā)送控制命令；
低速接口控制模塊用于通過(guò)一個(gè)一號(hào)低速接口和一個(gè)二號(hào)低速接口與一個(gè)傳感器進(jìn)行數(shù)據(jù)交互；光纖通道接口模塊用于將傳感器傳來(lái)的數(shù)據(jù)進(jìn)行編碼，并將編碼后的數(shù)據(jù)通過(guò)光電/電光轉(zhuǎn)換模塊發(fā)送至FC-AE-1553設(shè)備；還用于通過(guò)光電/電光轉(zhuǎn)換模塊接收來(lái)自FC-AE-1553設(shè)備的數(shù)據(jù)，并對(duì)該數(shù)據(jù)進(jìn)行解碼、CRC校驗(yàn)并傳送至NIOS II處理器；光電/電光轉(zhuǎn)換模塊用于實(shí)現(xiàn)光信號(hào)和電信號(hào)的相互轉(zhuǎn)換；M為正整數(shù)。它還包括SRAM存儲(chǔ)器，所述SRAM存儲(chǔ)器掛接在AVALON總線上；SRAM存儲(chǔ)器用于存儲(chǔ)數(shù)據(jù)。它還包括并串/串并轉(zhuǎn)換模塊，所述并串/串并轉(zhuǎn)換模塊用于可編程邏輯器件與 光電/電光轉(zhuǎn)換模塊之間的串行數(shù)據(jù)與并行數(shù)據(jù)的轉(zhuǎn)換。并串/串并轉(zhuǎn)換模塊采用型號(hào)為HDMP-1636A芯片實(shí)現(xiàn)?？删幊踢壿嬈骷男吞?hào)為EP1C12Q240。有益效果本發(fā)明能夠?qū)C-AE-1553接口傳感器設(shè)備進(jìn)行仿真，進(jìn)而實(shí)現(xiàn)對(duì)FC-AE-1553仿真驗(yàn)證系統(tǒng)的組建，從而驗(yàn)證FC-AE-1553總線適合應(yīng)用于航空電子系統(tǒng)。本發(fā)明可廣泛應(yīng)用于航空電子系統(tǒng)中滿足FC-AE-1553協(xié)議的傳感器設(shè)備的研制與開(kāi)發(fā)，對(duì)實(shí)現(xiàn)航空電子總線的更新?lián)Q代有重要的理論和實(shí)際意義。


圖I是具體實(shí)施方式
一中FC-AE-1553接口傳感器仿真設(shè)備的結(jié)構(gòu)示意圖；圖2是具體實(shí)施方式
一的仿真設(shè)備與系統(tǒng)的連接示意圖；圖3是高速FC-AE-1553傳感器仿真設(shè)備的原理示意圖；圖4是具體實(shí)施方式
六中FC-AE-1553接口傳感器仿真設(shè)備的結(jié)構(gòu)示意圖；圖5是低速FC-AE-1553傳感器仿真設(shè)備的原理示意圖。
具體實(shí)施例方式具體實(shí)施方式
一、結(jié)合圖I說(shuō)明本具體實(shí)施方式
，F(xiàn)C-AE-1553接口傳感器仿真設(shè)備，它是FC-AE-1553接口傳感器高速仿真設(shè)備，它包括NT接口和傳感器5 ;所述NT接口包括可編程邏輯器件I、光電/電光轉(zhuǎn)換模塊2和二號(hào)高速接口 4 ；可編程邏輯器件內(nèi)部構(gòu)建有SOPC系統(tǒng)，所述SOPC系統(tǒng)包括NIOS II處理器11、光纖通道接口模塊12、高速接口控制模塊13、AVALON總線14和一號(hào)高速接口 15 ；NIOS II處理器11、光纖通道接口模塊12、高速接口控制模塊13均掛接在AVALON總線14上；NIOS II處理器11用于向光纖通道接口模塊12和高速接口控制模塊13發(fā)送控制命令；高速接口控制模塊13用于通過(guò)一號(hào)高速接口 15和二號(hào)高速接口 4與傳感器5進(jìn)行數(shù)據(jù)交互；光纖通道接口模塊12用于將傳感器5傳來(lái)的數(shù)據(jù)進(jìn)行編碼，并將編碼后的數(shù)據(jù)通過(guò)光電/電光轉(zhuǎn)換模塊2發(fā)送至FC-AE-1553設(shè)備；還用于通過(guò)光電/電光轉(zhuǎn)換模2塊接收來(lái)自FC-AE-1553設(shè)備的數(shù)據(jù)，并對(duì)該數(shù)據(jù)進(jìn)行解碼、CRC校驗(yàn)并傳送至NIOS II處理器11 ；
光電/電光轉(zhuǎn)換模塊2用于實(shí)現(xiàn)光信號(hào)和電信號(hào)的相互轉(zhuǎn)換。
具體實(shí)施方式
二、本具體實(shí)施方式
與具體實(shí)施方式
一所述的FC-AE-1553接口傳感器仿真設(shè)備的區(qū)別在于，它還包括SRAM存儲(chǔ)器3，所述SRAM存儲(chǔ)器3掛接在AVALON總線14上；SRAM存儲(chǔ)器3用于存儲(chǔ)數(shù)據(jù)。
具體實(shí)施方式
三、本具體實(shí)施方式
與具體實(shí)施方式
二所述的FC-AE-1553接口傳感器仿真設(shè)備的區(qū)別在于，SRAM存儲(chǔ)器3的是256K*16的SRAM存儲(chǔ)器。
具體實(shí)施方式
四、本具體實(shí)施方式
與具體實(shí)施方式
一所述的FC-AE-1553接口傳感器仿真設(shè)備的區(qū)別在于，可編程邏輯器件I的型號(hào)為EP2AGX45DF29。
具體實(shí)施方式
五、本具 體實(shí)施方式與具體實(shí)施方式
一所述的FC-AE-1553接口傳感器仿真設(shè)備的區(qū)別在于，光電/電光轉(zhuǎn)換模塊2的型號(hào)為FTLF8524P2。設(shè)備內(nèi)部的傳感器和NT接口電路通過(guò)高速總線進(jìn)行連接，其中NT接口完成FC底層協(xié)議及FC-AE-1553協(xié)議中的NT功能，它接收來(lái)自傳感器的數(shù)據(jù)，并在NC的控制下將傳感器數(shù)據(jù)通過(guò)光纖發(fā)送給NC節(jié)點(diǎn)。 NT接口由可編程邏輯器件FPGA、靜態(tài)存儲(chǔ)器SRAM和光電/電光轉(zhuǎn)換SFP模塊組成，如圖3所示。NT接口使用大小為256K*16的SRAM存儲(chǔ)數(shù)據(jù)，光電/電光轉(zhuǎn)換SFP模塊選用Finisar公司的FTLF8524P2，實(shí)現(xiàn)光信號(hào)與電信號(hào)之間的轉(zhuǎn)換。由于光纖接口及設(shè)備內(nèi)部高速接口均涉及到高速信號(hào)處理，對(duì)FPGA的性能提出了一定的要求，因此選用Altera公司的內(nèi)部帶有高速收發(fā)器的Arria II系列FPGA，型號(hào)為EP2AGX45DF29。FPGA內(nèi)部的高速收發(fā)器模塊實(shí)現(xiàn)光纖通道I. 0625Gb/s的串行數(shù)據(jù)與106. 25Mb/s的并行數(shù)據(jù)之間的轉(zhuǎn)換。FPGA內(nèi)部采用基于NIOS II軟核處理器的SOPC系統(tǒng)設(shè)計(jì)，由軟硬件共同完成FC-1、FC-2層協(xié)議及NT功能，并完成高速接口控制邏輯設(shè)計(jì)。SOPC系統(tǒng)設(shè)計(jì)如圖I所示，其中光纖通道接口模塊完成FC-I層的8bl0b編解碼、接收字同步和FC-2層的端口狀態(tài)機(jī)、原語(yǔ)序列協(xié)議、幀同步和CRC校驗(yàn)等功能，將傳感器數(shù)據(jù)以FC-AE-1553幀的形式發(fā)送出去，同時(shí)也接收來(lái)自NC的FC-AE-1553幀，并對(duì)其進(jìn)行解碼與CRC校驗(yàn)，然后送到NIOS II處理器進(jìn)行下一步處理；NIOS II處理器用于控制和協(xié)調(diào)各SOPC模塊，在其上運(yùn)行的軟件實(shí)現(xiàn)登錄等擴(kuò)展鏈路服務(wù)以及序列的收發(fā)，完成對(duì)接收到的NC命令做出響應(yīng)等NT功能；高速接口控制模塊通過(guò)設(shè)備內(nèi)部高速總線完成對(duì)傳感器數(shù)據(jù)的接收。
具體實(shí)施方式
六、結(jié)合圖4說(shuō)明本具體實(shí)施方式
，F(xiàn)C-AE-1553接口傳感器仿真設(shè)備，其特征是它是FC-AE-1553接口傳感器低速仿真設(shè)備，它包括NT接口和M個(gè)傳感器5 ;所述NT接口包括可編程邏輯器件I、光電/電光轉(zhuǎn)換模塊2和二號(hào)低速接口 6 ；可編程邏輯器件內(nèi)部構(gòu)建有SOPC系統(tǒng)，所述SOPC系統(tǒng)包括NIOS II處理器11、光纖通道接口模塊12、低速接口控制模塊18、AVALON總線14和M個(gè)一號(hào)低速接口 17 ；NIOS II處理器11、光纖通道接口模塊12、低速接口控制模塊18均掛接在AVALON總線14上；NIOS II處理器11用于向光纖通道接口模塊12和低速接口控制模塊18發(fā)送控制命令；低速接口控制模塊13用于通過(guò)一個(gè)一號(hào)低速接口 17和一個(gè)二號(hào)低速接口 6與一個(gè)傳感器5進(jìn)行數(shù)據(jù)交互；
光纖通道接口模塊12用于將傳感器5傳來(lái)的數(shù)據(jù)進(jìn)行編碼，并將編碼后的數(shù)據(jù)通過(guò)光電/電光轉(zhuǎn)換模塊2發(fā)送至FC-AE-1553設(shè)備；還用于通過(guò)光電/電光轉(zhuǎn)換模2塊接收來(lái)自FC-AE-1553設(shè)備的數(shù)據(jù)，并對(duì)該數(shù)據(jù)進(jìn)行解碼、CRC校驗(yàn)并傳送至NIOS II處理器11 ；光電/電光轉(zhuǎn)換模塊2用于實(shí)現(xiàn)光信號(hào)和電信號(hào)的相互轉(zhuǎn)換；M為正整數(shù)。
具體實(shí)施方式
七、本具體實(shí)施方式
與具體實(shí)施方式
六所述的FC-AE-1553接口傳感器仿真設(shè)備的區(qū)別在于，它還包括SRAM存儲(chǔ)器3，所述SRAM存儲(chǔ)器3掛接在AVALON總線14上；SRAM存儲(chǔ)器3用于存儲(chǔ)數(shù)據(jù)。
具體實(shí)施方式
八、本具體實(shí)施方式
與具體實(shí)施方式
六所述的FC-AE-1553接口傳 感器仿真設(shè)備的區(qū)別在于，它還包括并串/串并轉(zhuǎn)換模塊，所述并串/串并轉(zhuǎn)換模塊用于可編程邏輯器件I與光電/電光轉(zhuǎn)換模塊2之間的串行數(shù)據(jù)與并行數(shù)據(jù)的轉(zhuǎn)換。
具體實(shí)施方式
九、本具體實(shí)施方式
與具體實(shí)施方式
八所述的FC-AE-1553接口傳感器仿真設(shè)備的區(qū)別在于，并串/串并轉(zhuǎn)換模塊采用型號(hào)為HDMP-1636A芯片實(shí)現(xiàn)。
具體實(shí)施方式
十、本具體實(shí)施方式
與具體實(shí)施方式
六所述的FC-AE-1553接口傳感器仿真設(shè)備的區(qū)別在于，可編程邏輯器件I的型號(hào)為EP1C12Q240。NT接口電路可以連接多個(gè)傳感器，如圖5所示。每個(gè)傳感器提供一個(gè)低速接口，如Motorola公司生產(chǎn)的帶有RS-232接口的GPS接收機(jī)M12T等，因此在設(shè)計(jì)NT接口電路時(shí)要提供相應(yīng)的低速接口及控制邏輯以與傳感器通信；從性能要求和成本等方面綜合考慮，可使用Altera公司的低端Cyclone系列FPGA,型號(hào)為EP1C12Q240 ;米用Agilent公司的并串/串并轉(zhuǎn)換芯片HDMP-1636A實(shí)現(xiàn)光纖通道I. 0625Gb/s的串行數(shù)據(jù)與106. 25Mb/s的并行數(shù)據(jù)之間的轉(zhuǎn)換；FPGA內(nèi)部SOPC系統(tǒng)設(shè)計(jì)方案與高速設(shè)備的不同之處在于將高速接口控制模塊換為多個(gè)低速接口控制模塊。
權(quán)利要求
1.FC-AE-1553接口傳感器仿真設(shè)備，其特征是它是FC-AE-1553接口傳感器高速仿真設(shè)備，它包括NT接口和傳感器(5);所述NT接口包括可編程邏輯器件(I)、光電/電光轉(zhuǎn)換模塊(2)和二號(hào)高速接口(4)； 可編程邏輯器件內(nèi)部構(gòu)建有SOPC系統(tǒng)，所述SOPC系統(tǒng)包括NIOS II處理器(11)、光纖通道接口模塊(12)、高速接口控制模塊(13)、AVALON總線(14 )和一號(hào)高速接口( 15 ); NIOS II處理器(11)、光纖通道接口模塊(12)、高速接口控制模塊(13)均掛接在AVALON 總線(14)上； NIOS II處理器(11)用于向光纖通道接口模塊(12)和高速接口控制模塊(13)發(fā)送控制命令； 高速接口控制模塊(13)用于通過(guò)一號(hào)高速接口(15)和二號(hào)高速接口(4)與傳感器(5)進(jìn)行數(shù)據(jù)交互； 光纖通道接口模塊(12)用于將傳感器(5)傳來(lái)的數(shù)據(jù)進(jìn)行編碼，并將編碼后的數(shù)據(jù)通過(guò)光電/電光轉(zhuǎn)換模塊(2)發(fā)送至FC-AE-1553設(shè)備；還用于通過(guò)光電/電光轉(zhuǎn)換模(2)塊接收來(lái)自FC-AE-1553設(shè)備的數(shù)據(jù)，并對(duì)該數(shù)據(jù)進(jìn)行解碼、CRC校驗(yàn)并傳送至NIOS II處理器(11); 光電/電光轉(zhuǎn)換模塊(2)用于實(shí)現(xiàn)光信號(hào)和電信號(hào)的相互轉(zhuǎn)換。
2.根據(jù)權(quán)利要求I所述的FC-AE-1553接口傳感器仿真設(shè)備，其特征在于它還包括SRAM存儲(chǔ)器(3)，所述SRAM存儲(chǔ)器(3)掛接在AVALON總線(14)上；SRAM存儲(chǔ)器(3)用于存儲(chǔ)數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的FC-AE-1553接口傳感器仿真設(shè)備，其特征在于SRAM存儲(chǔ)器(3)的是256K*16的SRAM存儲(chǔ)器。
4.根據(jù)權(quán)利要求2所述的FC-AE-1553接口傳感器仿真設(shè)備，其特征在于可編程邏輯器件(I)的型號(hào)為 EP2AGX45DF29。
5.根據(jù)權(quán)利要求2所述的FC-AE-1553接口傳感器仿真設(shè)備，其特征在于光電/電光轉(zhuǎn)換模塊(2)的型號(hào)為FTLF8524P2。
6.FC-AE-1553接口傳感器仿真設(shè)備，其特征是它是FC-AE-1553接口傳感器低速仿真設(shè)備，它包括NT接口和M個(gè)傳感器5 ;所述NT接口包括可編程邏輯器件(I )、光電/電光轉(zhuǎn)換模塊(2)和二號(hào)低速接口(6)； 可編程邏輯器件內(nèi)部構(gòu)建有SOPC系統(tǒng)，所述SOPC系統(tǒng)包括NIOS II處理器(11)、光纖通道接口模塊(12)、低速接口控制模塊(18 )、AVALON總線(14 )和M個(gè)一號(hào)低速接口( 17 ); NIOS II處理器(11)、光纖通道接口模塊(12)、低速接口控制模塊(18)均掛接在AVALON 總線(14)上； NIOS II處理器(11)用于向光纖通道接口模塊(12)和低速接口控制模塊(18)發(fā)送控制命令； 低速接口控制模塊(13)用于通過(guò)一個(gè)一號(hào)低速接口(17)和一個(gè)二號(hào)低速接口(6)與一個(gè)傳感器(5)進(jìn)行數(shù)據(jù)交互； 光纖通道接口模塊(12)用于將傳感器(5)傳來(lái)的數(shù)據(jù)進(jìn)行編碼，并將編碼后的數(shù)據(jù)通過(guò)光電/電光轉(zhuǎn)換模塊(2)發(fā)送至FC-AE-1553設(shè)備；還用于通過(guò)光電/電光轉(zhuǎn)換模(2)塊接收來(lái)自FC-AE-1553設(shè)備的數(shù)據(jù)，并對(duì)該數(shù)據(jù)進(jìn)行解碼、CRC校驗(yàn)并傳送至NIOS II處理器(11); 光電/電光轉(zhuǎn)換模塊(2)用于實(shí)現(xiàn)光信號(hào)和電信號(hào)的相互轉(zhuǎn)換； M為正整數(shù)。
7.根據(jù)權(quán)利要求6所述的FC-AE-1553接口傳感器仿真設(shè)備，其特征在于它還包括SRAM存儲(chǔ)器(3)，所述SRAM存儲(chǔ)器(3)掛接在AVALON總線(14)上；SRAM存儲(chǔ)器(3)用于存儲(chǔ)數(shù)據(jù)。
8.根據(jù)權(quán)利要求6所述的FC-AE-1553接口傳感器仿真設(shè)備，其特征在于它還包括并串 /串并轉(zhuǎn)換模塊，所述并串/串并轉(zhuǎn)換模塊用于可編程邏輯器件(I)與光電/電光轉(zhuǎn)換模塊(2)之間的串行數(shù)據(jù)與并行數(shù)據(jù)的轉(zhuǎn)換。
9.根據(jù)權(quán)利要求8所述的FC-AE-1553接口傳感器仿真設(shè)備，其特征在于并串/串并轉(zhuǎn)換模塊采用型號(hào)為HDMP-1636A芯片實(shí)現(xiàn)。
10.根據(jù)權(quán)利要求6所述的FC-AE-1553接口傳感器仿真設(shè)備，其特征在于可編程邏輯器件(I)的型號(hào)為EP1C12Q240。
全文摘要
FC-AE-1553接口傳感器仿真設(shè)備，涉及一種接口傳感器仿真設(shè)備。它是為了對(duì)FC-AE-1553仿真驗(yàn)證系統(tǒng)中的傳感器NT終端進(jìn)行仿真。其可編程邏輯器件內(nèi)部構(gòu)建有SOPC系統(tǒng)，NIOS II處理器、光纖接口模塊和高速/低速接口控制模塊均掛接在AVALON總線上。NIOS II處理器用于向光纖接口模塊和高速/低速接口控制模塊發(fā)送控制命令。高速/低速接口控制模塊用于通過(guò)仿真設(shè)備內(nèi)部總線與傳感器進(jìn)行數(shù)據(jù)交互。光纖接口模塊用于將傳感器傳來(lái)的數(shù)據(jù)進(jìn)行編碼，并將編碼后的數(shù)據(jù)通過(guò)光電/電光轉(zhuǎn)換模塊發(fā)送至其他FC-AE-1553設(shè)備；還用于通過(guò)光電/電光轉(zhuǎn)換模塊接收來(lái)自其他FC-AE-1553設(shè)備的數(shù)據(jù)，對(duì)該數(shù)據(jù)進(jìn)行解碼、CRC校驗(yàn)并傳送給NIOS II處理器。本發(fā)明可廣泛應(yīng)用于航空電子系統(tǒng)中滿足FC-AE-1553協(xié)議的傳感器設(shè)備的研制與開(kāi)發(fā)。
文檔編號(hào)G05B17/02GK102841543SQ20121024352
公開(kāi)日2012年12月26日 申請(qǐng)日期2012年7月13日 優(yōu)先權(quán)日2012年7月13日
發(fā)明者尹洪濤, 張佳寧, 喬家慶, 付平, 焦健, 鳳雷, 孟升衛(wèi), 劉冰, 馮收 申請(qǐng)人:哈爾濱工業(yè)大學(xué)