專(zhuān)利名稱(chēng)：一種用于腦電檢測(cè)的數(shù)據(jù)匯集電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于腦電檢測(cè)的數(shù)據(jù)匯集電路，將多路高速的數(shù)據(jù)流按照一個(gè)定義好的數(shù)據(jù)格式(幀結(jié)構(gòu))，匯集成一路更高速的數(shù)據(jù)流，以便于傳輸和方便與計(jì)算機(jī)進(jìn)行連接。
背景技術(shù)：
隨著現(xiàn)代醫(yī)學(xué)診斷技術(shù)的發(fā)展，近幾年人們開(kāi)始對(duì)人類(lèi)大腦思維活動(dòng)所產(chǎn)生的生物電活動(dòng)(即事件相關(guān)電位)進(jìn)行檢測(cè)和研究，這就對(duì)采集腦電信號(hào)的頻帶要求越來(lái)越寬， 而且腦電信號(hào)往往要求多通道同時(shí)采集，每個(gè)通道帶寬最高達(dá)到0—2000Hz，這就要求每個(gè)通道的采樣頻率至少要達(dá)到4KHz以上。對(duì)于微弱的腦電信號(hào)，往往是伴隨著大得多的干擾信號(hào)同時(shí)存在，將腦電信號(hào)放大同時(shí)也不可避免將干擾信號(hào)放大。對(duì)于微伏級(jí)的腦電信號(hào)，要想在16位以下的采樣系統(tǒng)中分辨清楚就必須至少放大1000-10000倍，而這樣干擾信號(hào)又會(huì)使放大器飽和。這對(duì)矛盾在常規(guī)的放大器中難以解決。有效的解決方案就是減小放大倍數(shù)同時(shí)提高AD轉(zhuǎn)換的精度， 經(jīng)過(guò)計(jì)算采用M位的轉(zhuǎn)換精度，放大倍數(shù)只要5-10倍就能滿(mǎn)足要求。大的干擾信號(hào)可以在采樣進(jìn)來(lái)AD轉(zhuǎn)換后通過(guò)數(shù)字濾波的辦法來(lái)去除。但是，提高采樣精度又帶來(lái)新的問(wèn)題； 現(xiàn)有的高精度AD采樣芯片大都是Σ —」型的，它是通過(guò)用過(guò)采樣的辦法犧牲采樣率來(lái)實(shí)現(xiàn)高精度的，因此采樣率不高。常規(guī)數(shù)字化腦電圖儀是將由電極線引入的多路腦電信號(hào)先分別進(jìn)行模擬放大和濾波，然后經(jīng)過(guò)模擬開(kāi)關(guān)的分時(shí)切換，形成一路模擬信號(hào)進(jìn)行AD轉(zhuǎn)換，再把轉(zhuǎn)換后的數(shù)據(jù)通過(guò)各種通訊介質(zhì)傳送到計(jì)算機(jī)中進(jìn)行處理。對(duì)于每個(gè)通道4Κ Hz的采樣率，即使按照16 個(gè)通道計(jì)算，一片AD轉(zhuǎn)換器的采樣率也要達(dá)到64ΚΗζ，這對(duì)于M位精度的Σ —」型AD轉(zhuǎn)換器是無(wú)法做到的。關(guān)鍵在于Σ —」型AD轉(zhuǎn)換器在進(jìn)行高精度轉(zhuǎn)換時(shí)，要求輸入的模擬信號(hào)必須是同一路連續(xù)不斷的，不能經(jīng)過(guò)開(kāi)關(guān)的切換。因此現(xiàn)有的常規(guī)數(shù)字化腦電圖儀并沒(méi)有同時(shí)解決好對(duì)多路腦電信號(hào)進(jìn)行寬帶寬 (0— 2000Hz )，高精度(M位)，高采樣率采樣的問(wèn)題。發(fā)明人為了解決上述問(wèn)題，發(fā)明了一種新型的腦電檢測(cè)裝置，如圖1所示，包括前置放大電路、抗混疊濾波電路、AD轉(zhuǎn)換器和分析用計(jì)算機(jī)，前置放大電路、抗混疊濾波電路和AD轉(zhuǎn)換器分別有若干個(gè)，其中每一個(gè)前置放大電路、一個(gè)抗混疊濾波電路和一個(gè)AD轉(zhuǎn)換器依次連接分別構(gòu)成一條采樣和模數(shù)轉(zhuǎn)換電路，若干條采樣和模數(shù)轉(zhuǎn)換電路并聯(lián)連接，形成若干路數(shù)據(jù)流，先分路進(jìn)行高頻率采樣和高精度AD轉(zhuǎn)換；再通過(guò)一個(gè)高速數(shù)據(jù)匯集電路將各分路轉(zhuǎn)換好的數(shù)據(jù)流按照一定的幀結(jié)構(gòu)匯集成一條高速數(shù)據(jù)流，經(jīng)過(guò)數(shù)據(jù)傳輸電路送到分析用計(jì)算機(jī)進(jìn)行分析和處理。采用該技術(shù)的腦電檢測(cè)裝置可以滿(mǎn)足對(duì)多路腦電信號(hào)同時(shí)進(jìn)行高速率(10 KHz每通道)，高精度(24bit)采樣的要求。從而使該裝置具有穩(wěn)定性好， 抗干擾能力強(qiáng)，頻帶范圍寬等特點(diǎn)，可以應(yīng)用到事件相關(guān)電位的分析領(lǐng)域。由于該腦電檢測(cè)技術(shù)是對(duì)多路腦電信號(hào)分別進(jìn)行高速采樣和高精度AD轉(zhuǎn)換。因而會(huì)同時(shí)產(chǎn)生多路高速的數(shù)據(jù)流。這些大量的多路數(shù)據(jù)必須按照一定的數(shù)據(jù)格式形成一路更高速度的數(shù)據(jù)流才可以方便地輸入計(jì)算機(jī)進(jìn)行處理。

發(fā)明內(nèi)容
發(fā)明目的本發(fā)明的目的在于針對(duì)發(fā)明人設(shè)計(jì)的腦電檢測(cè)裝置，提供一種能夠讓多路數(shù)據(jù)匯集成一條高速數(shù)據(jù)流的數(shù)據(jù)匯集電路。技術(shù)方案本發(fā)明所述的用于腦電檢測(cè)的數(shù)據(jù)匯集電路，包括主時(shí)鐘、時(shí)序邏輯電路、匯集總線、鎖存/串行移位寄存器和若干個(gè)緩沖門(mén)；每條分路分別將采樣的同步數(shù)據(jù)送到一個(gè)緩沖門(mén)；所述時(shí)序邏輯電路基于所述主時(shí)鐘，按照幀結(jié)構(gòu)的要求，在不同的時(shí)刻從不同路的門(mén)控信號(hào)線上送出門(mén)控信號(hào)，控制對(duì)應(yīng)的緩沖門(mén)打開(kāi)，將該分路的同步數(shù)據(jù)送到匯集總線上；每條分路上的同步數(shù)據(jù)被送到匯集總線后，所述時(shí)序邏輯電路都向所述鎖存/ 串行移位寄存器送出鎖存信號(hào)將同步數(shù)據(jù)裝入所述鎖存/串行移位寄存器中，所述鎖存/ 串行移位寄存器在串行時(shí)鐘的控制下將裝入的數(shù)據(jù)以串行的方式輸出形成高速數(shù)據(jù)流。為了配合腦電檢測(cè)裝置的使用，本發(fā)明匯集電路中共有70條分路，每條分路采樣的同步數(shù)據(jù)精度為Mbit ；所述匯集總線為Mbit ；所述主時(shí)鐘為24MHz。有益效果本發(fā)明匯集電路將各分路轉(zhuǎn)換好的數(shù)據(jù)流按照一定的幀結(jié)構(gòu)匯集成一路高速的數(shù)碼流，以便于光纖傳輸和通過(guò)USB接口方便與計(jì)算機(jī)進(jìn)行連接，滿(mǎn)足了腦電檢測(cè)裝置工作的需要。


圖1為腦電檢測(cè)裝置的結(jié)構(gòu)示意圖。圖2為本發(fā)明用于腦電檢測(cè)的數(shù)據(jù)匯集電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面對(duì)本發(fā)明技術(shù)方案進(jìn)行詳細(xì)說(shuō)明，但是本發(fā)明的保護(hù)范圍不局限于所述實(shí)施例。實(shí)施例將本發(fā)明數(shù)據(jù)匯集電路用于腦電檢測(cè)裝置中。如圖1所示，腦電檢測(cè)裝置，包括前置放大電路、抗混疊濾波電路、AD轉(zhuǎn)換器和分析用計(jì)算機(jī)，所述前置放大電路、抗混疊濾波電路和AD轉(zhuǎn)換器分別有70個(gè)，其中每一個(gè)前置放大電路、一個(gè)抗混疊濾波電路和一個(gè)AD轉(zhuǎn)換器依次連接分別構(gòu)成一條采樣和模數(shù)轉(zhuǎn)換電路，70條采樣和模數(shù)轉(zhuǎn)換電路并聯(lián)連接，形成70路數(shù)據(jù)流，再通過(guò)一個(gè)高速數(shù)據(jù)匯集電路匯集成一條高速數(shù)據(jù)流經(jīng)過(guò)數(shù)據(jù)傳輸電路送到分析用計(jì)算機(jī)進(jìn)行分析和處理。所述數(shù)據(jù)傳輸電路采用光纖隔離和USB接口的方式接入分析用計(jì)算機(jī)。前置放大電路腦電信號(hào)首先通過(guò)貼在人體頭皮上的電極引入到前置放大電路， 伴隨著腦電信號(hào)會(huì)有很多干擾和偽跡，這些無(wú)用信號(hào)往往比有用的腦電信號(hào)大幾百甚至上千倍。這就要求前置放大器既能放大腦電信號(hào)又有抑制干擾信號(hào)的能力。因此采用高共模抑制比和高輸入阻抗的儀表放大器AD620。為了不讓干擾信號(hào)將放大器飽和，放大器處于低增益狀態(tài)下應(yīng)用，放大倍數(shù)控制在5-10倍。這樣可以使輸入信號(hào)的動(dòng)態(tài)范圍擴(kuò)大到士300mV。
抗混疊濾波電路為了使后面的AD轉(zhuǎn)換器電路工作在10 KHz采樣率下滿(mǎn)足抽樣定理的條件，必須限制輸入到AD轉(zhuǎn)換器電路信號(hào)的頻率范圍。本實(shí)施例采用了一個(gè)二階低通有源濾波電路，將輸出信號(hào)的頻帶限制到0 2000Hz。AD轉(zhuǎn)換器本實(shí)施例采用高精度的AD轉(zhuǎn)換器來(lái)滿(mǎn)足分辨微伏級(jí)信號(hào)的要求，每路各采用一片低成本高精度的Σ —」型AD轉(zhuǎn)換器ADS1251來(lái)進(jìn)行模數(shù)轉(zhuǎn)換。這樣就避免了模擬信號(hào)的通道間切換給Σ —」型AD轉(zhuǎn)換器帶來(lái)的致命影響，因此每一路的采樣率達(dá)到 10 KHz。高速數(shù)據(jù)匯集電路采用本發(fā)明結(jié)構(gòu)，如圖2所示，將多路轉(zhuǎn)換好的數(shù)據(jù)匯集成一路高速的數(shù)據(jù)流，同時(shí)插入同步信息，以便于電腦收到數(shù)據(jù)后進(jìn)行通道的區(qū)分。從各分路AD 轉(zhuǎn)換器采樣的Mbit數(shù)據(jù)分別被送到一個(gè)緩沖門(mén)，該緩沖門(mén)可在門(mén)控信號(hào)的控制下分別將 24bit數(shù)據(jù)送到Mbit匯集總線上。時(shí)序邏輯電路按照幀結(jié)構(gòu)的要求，在每幀的開(kāi)始先從門(mén)控信號(hào)0送出控制信號(hào)將緩沖門(mén)打開(kāi)，將同步數(shù)據(jù)送到匯集總線，然后時(shí)序邏輯電路送出鎖存信號(hào)將數(shù)據(jù)裝入鎖存/串行移位寄存器中，鎖存/串行移位寄存器在串行時(shí)鐘的控制下將裝入的數(shù)據(jù)以串行的方式高速輸出。此后，在不同的時(shí)刻從不同路的門(mén)控信號(hào)線上送出門(mén)控信號(hào)，控制對(duì)應(yīng)路的緩沖門(mén)打開(kāi)，將該路的采樣數(shù)據(jù)送到匯集總線上，然后時(shí)序邏輯電路送出鎖存信號(hào)將數(shù)據(jù)裝入鎖存/串行移位寄存器中，鎖存/串行移位寄存器在串行時(shí)鐘的控制下將裝入的數(shù)據(jù)以串行的方式高速輸出。這樣就形成了一路高速的數(shù)據(jù)流。以便于光纖傳輸和通過(guò)USB接口方便與計(jì)算機(jī)進(jìn)行連接。所有的控制信號(hào)都是基于一個(gè)24MHz 的主時(shí)鐘。光纖接口 根據(jù)國(guó)家對(duì)醫(yī)療器械強(qiáng)制性標(biāo)準(zhǔn)的要求，與患者接觸的電極和網(wǎng)電源之間的隔離電壓必須要達(dá)到4500伏特以上。本發(fā)明在放大器和電腦之間采用光纖傳輸數(shù)據(jù)使得隔離電壓可以遠(yuǎn)大于國(guó)家標(biāo)準(zhǔn)的要求。USB接口 本實(shí)施例采用高速USB2. 0接口電路，實(shí)現(xiàn)電腦采樣數(shù)據(jù)的接收和控制命令的下發(fā)。如上所述，盡管參照特定的優(yōu)選實(shí)施例已經(jīng)表示和表述了本發(fā)明，但其不得解釋為對(duì)本發(fā)明自身的限制。在不脫離所附權(quán)利要求定義的本發(fā)明的精神和范圍前提下，可對(duì)其在形式上和細(xì)節(jié)上作出各種變化。
權(quán)利要求
1.一種用于腦電檢測(cè)的數(shù)據(jù)匯集電路，其特征在于包括，主時(shí)鐘、時(shí)序邏輯電路、匯集總線、鎖存/串行移位寄存器和若干個(gè)緩沖門(mén)；每條分路分別將采樣的同步數(shù)據(jù)送到一個(gè)緩沖門(mén)；所述時(shí)序邏輯電路基于所述主時(shí)鐘，按照幀結(jié)構(gòu)的要求，在不同的時(shí)刻從不同路的門(mén)控信號(hào)線上送出門(mén)控信號(hào)，控制對(duì)應(yīng)的緩沖門(mén)打開(kāi)，將該分路的同步數(shù)據(jù)送到匯集總線上；每條分路上的同步數(shù)據(jù)被送到匯集總線后，所述時(shí)序邏輯電路都向所述鎖存/串行移位寄存器送出鎖存信號(hào)將同步數(shù)據(jù)裝入所述鎖存/串行移位寄存器中，所述鎖存/串行移位寄存器在串行時(shí)鐘的控制下將裝入的數(shù)據(jù)以串行的方式輸出形成高速數(shù)據(jù)流。
2.根據(jù)權(quán)利要求1所述的用于腦電檢測(cè)的數(shù)據(jù)匯集電路，其特征在于，共有70條分路， 每條分路采樣的同步數(shù)據(jù)精度為Mbit ；所述匯集總線為Mbit ；所述主時(shí)鐘為24MHz。
全文摘要
本發(fā)明公開(kāi)了一種用于腦電檢測(cè)的數(shù)據(jù)匯集電路，包括，主時(shí)鐘、時(shí)序邏輯電路、匯集總線、鎖存/串行移位寄存器和若干個(gè)緩沖門(mén)；每條分路分別將采樣的同步數(shù)據(jù)送到一個(gè)緩沖門(mén)；所述時(shí)序邏輯電路基于所述主時(shí)鐘，按照幀結(jié)構(gòu)的要求，在不同的時(shí)刻從不同路的門(mén)控信號(hào)線上送出門(mén)控信號(hào)，控制對(duì)應(yīng)的緩沖門(mén)打開(kāi)，將該分路的同步數(shù)據(jù)送到匯集總線上；每條分路上的同步數(shù)據(jù)被送到匯集總線后，所述時(shí)序邏輯電路都向所述鎖存/串行移位寄存器送出鎖存信號(hào)將同步數(shù)據(jù)裝入所述鎖存/串行移位寄存器中，所述鎖存/串行移位寄存器在串行時(shí)鐘的控制下將裝入的數(shù)據(jù)以串行的方式輸出形成高速數(shù)據(jù)流。本發(fā)明匯集電路滿(mǎn)足了腦電檢測(cè)裝置工作的需要。
文檔編號(hào)A61B5/0476GK102551709SQ20121003387
公開(kāi)日2012年7月11日 申請(qǐng)日期2012年2月15日 優(yōu)先權(quán)日2012年2月15日
發(fā)明者花懷海 申請(qǐng)人:南京偉思醫(yī)療科技有限責(zé)任公司, 南京偉思瑞翼電子科技有限公司