電阻式存儲器及其制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明有關(guān)于電阻式存儲器及其制造方法，且特別是有關(guān)于一種具有設(shè)于電極對 之間的接觸插塞的電阻式存儲器及其制造方法。
【背景技術(shù)】
[0002] 近年來可攜式電子產(chǎn)品的流行（例如移動電話、數(shù)碼相機、筆記本電腦等）促使存 儲器的使用量大增。一般而言，存儲器元件通?？煞譃閮纱箢?，即易失性存儲器與非易失性 存儲器（non-volatilememory)兩種。易失性存儲器是指存儲器內(nèi)的數(shù)據(jù)需依賴持續(xù)性地 電源供應(yīng)才能維持和保存，而非易失性存儲器即使電源中斷，仍可保持存儲器內(nèi)部的數(shù)據(jù)。 而在各種非易失性存儲器中，一般皆使用可快速寫入與抹除的快閃存儲器（flashRAM)。
[0003] 然而，快閃存儲器中每個存儲區(qū)塊僅可以被抹除一定次數(shù)。當(dāng)一存儲區(qū)塊的抹除 次數(shù)超過一臨界值時，該存儲區(qū)塊將無法被正確地寫入，并且由該存儲區(qū)塊讀取出數(shù)據(jù)時 將可能發(fā)生錯誤。且隨著元件不斷的縮小，快閃存儲器也逐漸面臨到過大的寫入電壓、過長 的寫入時間與柵極過薄而導(dǎo)致存儲時間縮短的困境。
[0004] 為了克服前述缺點，各方不斷努力于開發(fā)新的非易失性存儲器來取代快閃存儲 器，其中電阻式存儲器（resistiverandomaccessmemory,RRAM)為目前業(yè)界所研發(fā)出的 眾多新穎存儲器之一，其利用可變電阻的原理來制作非易失性存儲器，具有寫入抹除時間 短、操作電壓及電流低、存儲時間長、多狀態(tài)存儲、結(jié)構(gòu)簡單、簡化的寫入與讀出方式及所需 面積小等優(yōu)點，是一種極有潛力的產(chǎn)品，受到各界的重視。因此，而如何更進一步縮小電阻 式存儲器中元件的面積并增加存儲器的容量，更是目前業(yè)界亟須發(fā)展的目標(biāo)。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明要解決的技術(shù)問題是：提供一種電阻式存儲器及其制造方法，以解決現(xiàn)有 技術(shù)中非易失性存儲器所存在的缺陷。
[0006] 本發(fā)明解決上述技術(shù)問題的方案包括：提供一種電阻式存儲器，包括一基底；一 堆疊，此堆疊包括第一絕緣層、第一電極、及第二絕緣層；電阻轉(zhuǎn)態(tài)層，順應(yīng)性覆蓋于堆疊與 基底上；多個第二電極對，上述第二電極對各具有兩個第二電極，分別順應(yīng)性覆蓋于電阻轉(zhuǎn) 態(tài)層的相反側(cè)壁及相反邊的基底上；第一接觸插塞，設(shè)于多個第二電極對之間且電連接第 一電極；以及多個第二接觸插塞，分別電連接上述各第二電極。
[0007] 本發(fā)明還提供一種電阻式存儲器的制造方法，包括：提供一基底；形成一堆疊于 基底上，堆疊包括第一絕緣層、第一電極及第二絕緣層；形成一電阻轉(zhuǎn)態(tài)層，此電阻轉(zhuǎn)態(tài)層 順應(yīng)性覆蓋于堆疊與基底上；形成多個第二電極對，上述第二電極對各具有兩個第二電極， 分別順應(yīng)性覆蓋于電阻轉(zhuǎn)態(tài)層的相反側(cè)壁及相反邊的基底上；形成第一接觸插塞于多個第 二電極對之間，此第一接觸插塞電連接第一電極；以及形成多個第二接觸插塞，上述第二接 觸插塞分別電連接上述各第二電極。
[0008] 由于本發(fā)明的第一接觸插塞設(shè)于多個第二電極對之間，其并不需要占據(jù)堆疊以外 的面積，故可減少存儲器元件所占的空間，更進一步微小化此存儲器元件并增加此電阻式 存儲器的容量。另外，本發(fā)明與一般電阻式存儲器工藝一樣，皆使用三道圖案化工藝步驟， 故本發(fā)明的制造方法并未增加額外的工藝成本，即可達到增加存儲器容量的目的。
[0009]為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施 例，并配合所附圖式，作詳細說明如下。
【附圖說明】
[0010] 圖1是根據(jù)本發(fā)明實施例的電阻式存儲器的立體圖；
[0011] 圖2、3、4A、4B、5A、5B、6、7是根據(jù)本發(fā)明實施例所繪制的電阻式存儲器于各工藝 階段的剖面圖或立體圖。
[0012] 主要元件標(biāo)號說明
【主權(quán)項】
1. 一種電阻式存儲器，其特征在于，所述電阻式存儲器包括： 一基底； 一堆疊，包括： 一第一絕緣層，設(shè)于該基底上； 一第一電極，設(shè)于該第一絕緣層上；及 一第二絕緣層，設(shè)于該第一電極上； 一電阻轉(zhuǎn)態(tài)層，順應(yīng)性覆蓋于該堆疊與該基底上； 多個第二電極對，上述第二電極對各具有兩個第二電極，分別順應(yīng)性覆蓋于該電阻轉(zhuǎn) 態(tài)層的相反側(cè)壁及相反邊的該基底上； 一第一接觸插塞，設(shè)于該多個第二電極對之間且電連接該第一電極；以及 多個第二接觸插塞，分別電連接上述各第二電極。
2. 根據(jù)權(quán)利要求1所述的電阻式存儲器，其特征在于，該第一電極及該第二電極的材 質(zhì)各自獨立地包括TaN、TiN、TiAIN、TiW、Ag、Cu、AlCu、Pt、W、Ru、Al、Ni或上述的組合。
3. 根據(jù)權(quán)利要求I所述的電阻式存儲器，其特征在于，該電阻轉(zhuǎn)態(tài)層的材質(zhì)包括Al、 Hf、Cr、Cu、Ti、Co、Zn、Mo、Nb、Fe、Ni、W、Pb、Ta、La、Zr的氧化物、PrCaMn03、SrTi03、SrZr03、 或上述的組合。
4. 根據(jù)權(quán)利要求I所述的電阻式存儲器，其特征在于，該第一電極、該第二電極及該電 阻轉(zhuǎn)態(tài)層的厚度分別為Inm至50nm。
5. 根據(jù)權(quán)利要求1所述的電阻式存儲器，其特征在于，該第一接觸插塞及該第二接觸 插塞各自獨立地包括Cu、Al或W。
6. 根據(jù)權(quán)利要求1所述的電阻式存儲器，其特征在于，該第一接觸插塞貫穿該第一電 極并接觸該第一絕緣層的上表面。
7. 根據(jù)權(quán)利要求1所述的電阻式存儲器，其特征在于，該第一接觸插塞貫穿該第一絕 緣層并接觸該基底的上表面。
8. -種電阻式存儲器的制造方法，其特征在于，所述電阻式存儲器的制造方法包括： 提供一基底； 形成一堆疊于該基底上，該堆疊包括： 一第一絕緣層，設(shè)于該基底上； 一第一電極，設(shè)于該第一絕緣層上；及 一第二絕緣層，設(shè)于該第一電極上； 形成一電阻轉(zhuǎn)態(tài)層，該電阻轉(zhuǎn)態(tài)層順應(yīng)性覆蓋于該堆疊與該基底上； 形成多個第二電極對，上述第二電極對各具有兩個第二電極，分別順應(yīng)性覆蓋于該電 阻轉(zhuǎn)態(tài)層的相反側(cè)壁及相反邊的該基底上； 形成一第一接觸插塞于該多個第二電極對之間，該第一接觸插塞電連接該第一電極； 以及 形成多個第二接觸插塞，上述第二接觸插塞分別電連接上述各第二電極。
9. 根據(jù)權(quán)利要求8所述的電阻式存儲器的制造方法，其特征在于，該第一電極及該第 二電極的材質(zhì)各自獨立地包括TaN、TiN、TiAIN、TiW、Ag、Cu、AlCu、Pt、W、Ru、Al、Ni或上述 的組合。
10. 根據(jù)權(quán)利要求8所述的電阻式存儲器的制造方法，其特征在于，該電阻轉(zhuǎn)態(tài)層的 材質(zhì)包括Al、Hf、Cr、Cu、Ti、Co、Zn、Mo、Nb、Fe、Ni、W、Pb、Ta、La、Zr的氧化物、PrCaMn03、 51'1103、5拉1'03、或上述的組合。
11. 根據(jù)權(quán)利要求8所述的電阻式存儲器的制造方法，其特征在于，該第一電極、該第 二電極及該電阻轉(zhuǎn)態(tài)層的厚度分別為Inm至50nm。
12. 根據(jù)權(quán)利要求8所述的電阻式存儲器的制造方法，其特征在于，該第一接觸插塞及 該第二接觸插塞各自獨立地包括Cu、Al或W。
【專利摘要】本發(fā)明提供一種電阻式存儲器及其制造方法，該存儲器包括一基底；一堆疊，該堆疊包括第一絕緣層、第一電極、及第二絕緣層；電阻轉(zhuǎn)態(tài)層，順應(yīng)性覆蓋于該堆疊與該基底上；多個第二電極對，上述第二電極對各具有兩個第二電極，分別順應(yīng)性覆蓋于電阻轉(zhuǎn)態(tài)層的相反側(cè)壁及相反邊的基底上；第一接觸插塞，設(shè)于多個第二電極對之間且電連接第一電極；以及多個第二接觸插塞，分別電連接上述各第二電極。通過本發(fā)明可縮小電阻式存儲器中元件的面積并增加存儲器的容量。
【IPC分類】H01L27-24, H01L45-00
【公開號】CN104733608
【申請?zhí)枴緾N201310699111
【發(fā)明人】蔡耀庭
【申請人】華邦電子股份有限公司
【公開日】2015年6月24日
【申請日】2013年12月18日