專利名稱：高成品率高密度芯片上電容器設(shè)計(jì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片上的電容器。更具體地說，本發(fā)明涉
及包括多個(gè)并聯(lián)漸擴(kuò)(divergent )電容器的硅半導(dǎo)體芯片電容器結(jié)構(gòu)。
背景技術(shù)：
為了增強(qiáng)對(duì)以下論述的理解，下面列出的縮略語和術(shù)語將具有所 示的定義，對(duì)于電路板電容器結(jié)構(gòu)領(lǐng)域的技術(shù)人員，其含義和意義將 是容易明白的。
ADC-模數(shù)轉(zhuǎn)換器；
BEOL-后段制程；
CA-金屬和多晶硅之間的鎢接觸；
Csub-可調(diào)電容器；
DAC-數(shù)模轉(zhuǎn)換器；
FEOL-前段制程；
MIMCAP-金屬-絕緣體-金屬電容器；
MOS-金屬氧化物硅；
RF-射頻；
VNCAP-垂直原生電容器(Vertical native capacitor )。 芯片上電容器是在硅半導(dǎo)體上制造的集成電路的關(guān)鍵部件。這些 電容器用于各種用途，包括旁路和電容性匹配以及耦合和去耦。例如， 圖1圖示了三種不同硅半導(dǎo)體芯片功能的電容器結(jié)構(gòu)(a)旁路電 容器結(jié)構(gòu)BPC; (b) AC-耦合的電容器結(jié)構(gòu)ACCC;以及(c)用于 高頻匹配的反應(yīng)電容器結(jié)構(gòu)RC。更具體地說，在圖1 U)中的旁路 電容器結(jié)構(gòu)BPC中，電容器100被配置為從電源101旁路AC噪聲信 號(hào)103。眾所周知，來自電源101的電源信號(hào)102可以包括AC噪聲信號(hào)103，包括來自其他相鄰電路(未示出)的噪聲信號(hào)103。優(yōu)選 在提供電源到電路結(jié)構(gòu)105之前從電源信號(hào)101去除AC噪聲信號(hào) 103。由此，提供旁路電容器100，以使AC噪聲信號(hào)103流到地G 中，并提供干凈的DC電源信號(hào)104到電路105。
圖1 (b)圖示了 AC-耦合電容器結(jié)構(gòu)ACCC，用以去耦合DC 信號(hào)107并耦合AC信號(hào)109到電路輸入端口 110中。通過在兩個(gè)端 口 108和110之間串聯(lián)設(shè)置DC去耦/AC耦合電容器106，電容器106 阻擋了 DC信號(hào)107流動(dòng)，由此僅僅允許AC信號(hào)109進(jìn)入電路110。 以及，圖1 (c)圖示了電抗性的電容器結(jié)構(gòu)RC,其中電容器lll提 供用于電路輸入113的高頻電容分量，基于特性阻抗匹配，該信號(hào)在 高頻區(qū)耦合，以減小端口 114和115之間的反射功率。
硅半導(dǎo)體芯片上的旁路電容器、AC-耦合電容器和電抗性電容器 結(jié)構(gòu)的設(shè)計(jì)和實(shí)現(xiàn)可以取決于一個(gè)或多個(gè)對(duì)稱結(jié)構(gòu)、目標(biāo)電路質(zhì)量和 低寄生電阻工作特性。具體的，旁路電容器結(jié)構(gòu)典型地需要提供相對(duì) 于電路和器件的物理結(jié)構(gòu)而言盡可能最高的電容量。但是，對(duì)于目標(biāo) AC噪聲信號(hào)頻率來說，通常要求旁路電容器的電抗電阻盡可能低。 更具體地說，可以通過以下公式1計(jì)算電抗電阻/ 一c"/7(/):
公式1
<formula>formula see original document page 9</formula>
其中/;/是常數(shù)，為圓的圓周與其直徑的比(即約3.14) ; /是流 過該電路的AC頻率；以及C是該電路中的電容器元件的電容值，例 如圖1 (a)中的電容器100。
對(duì)于電容器元件100，使用金屬氧化物硅(MOS)電容器或 MOSCAP是已知的。但是，在集成電路(IC)中，MOSCAP電容器 需要大的芯片占用面積。由此，現(xiàn)有技術(shù)設(shè)計(jì)需求典型地導(dǎo)致旁路電 容器結(jié)構(gòu)需要大的半導(dǎo)體芯片占用面積或占用區(qū)域(real estate)，導(dǎo) 致高成本并減小了其他電路結(jié)構(gòu)的可利用的半導(dǎo)體芯片面積。IC的生 產(chǎn)成本通常與需要的占用區(qū)域成比例，因此通過減小MOSCAP結(jié)構(gòu) 需要的占用面積來減小IC芯片成本是希望的。而且，已知半導(dǎo)體電路空閑模式期間的電流泄漏導(dǎo)致了增加的功
耗。硅半導(dǎo)體芯片電容器結(jié)構(gòu)通常需要大的MOSCAP電容器結(jié)構(gòu)， 以i更避免電流泄漏問題。
為了為集成電路——更具體地說——為基于硅的半導(dǎo)體芯片提 供高密度、高產(chǎn)量的芯片上電容器結(jié)構(gòu)，需要一種方法和結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的多個(gè)方面解決這些問題和其它問題。
提供一種安裝在半導(dǎo)體芯片上的電容電路組件和用于形成該電 容電路組件的方法，該電容電路組件包括在第一和第二端口之間并聯(lián) 電路連接的多個(gè)漸擴(kuò)電容器，該多個(gè)漸擴(kuò)電容器包括，至少一個(gè)金屬 氧化物硅電容器和從包括垂直原生電容器和金屬-絕緣體-金屬電容器 的組中選出的至少一個(gè)電容器。
在一個(gè)方面，該多個(gè)并聯(lián)的漸擴(kuò)電容器相對(duì)于半導(dǎo)體芯片具有垂 直結(jié)構(gòu)取向，金屬氧化物硅電容器位于該垂直結(jié)構(gòu)的底部并限定了半 導(dǎo)體芯片上的電容電路組件的占用面積。在一個(gè)方面，該多個(gè)并聯(lián)的 漸擴(kuò)電容器限定了小于具有該組件占用面積的單個(gè)MOS電容器的大 約一半的復(fù)合電容密度值。
在另 一方面，該多個(gè)并聯(lián)的漸擴(kuò)電容器包括在半導(dǎo)體芯片的前段 制程中的底部金屬氧化物硅電容器，以及在半導(dǎo)體芯片的后段制程中 的中間垂直原生電容器和頂部金屬-絕緣體-金屬電容器。在一個(gè)方面 中，金屬氧化物硅電容器具有約4fF/nn^的電容密度；垂直原生電容 器具有約2fF/nm2的電容密度；以及金屬-絕緣體-金屬電容器具有約 2fF/nm2的電容密度。
在另一方面中，中間垂直原生電容器包括多個(gè)水平金屬層，包括 與多個(gè)平行負(fù)極板交替的多個(gè)平行正極板。每個(gè)垂直原生電容器平行 正極板與第一端口 、頂部金屬-絕緣體-金屬電容器正極板以及底部金 屬氧化物硅電容器正漏極或源極電路連接；以及每個(gè)垂直原生電容器 平行負(fù)極板與第二端口、頂部金屬-絕緣體-金屬電容器負(fù)極板、底部金屬氧化物硅電容器柵極以及底部金屬氧化物硅電容器負(fù)漏極或源 極電路連接。
在另 一方面中，該多個(gè)垂直原生電容器水平金屬層還包括第一和 第二多個(gè)水平金屬層。第一下平行金屬層的每一個(gè)具有第一金屬層垂
直厚度，其交替的正極板和負(fù)極板具有第一水平寬度；以及多個(gè)第二 上平行金屬層布置在下平行金屬層上并平行于該下平行金屬層，每個(gè) 第二上平行金屬層具有第二金屬層垂直厚度并且交替的正極板和負(fù) 極板的每一個(gè)具有第二水平寬度。在另一方面中，多個(gè)第一下垂直原 生電容器金屬層包括垂直原生電容器第一電容器部件，以及多個(gè)第二 上垂直原生電容器金屬層包括垂直原生電容器第二電容器部件，以及 該垂直原生電容器電容是該垂直原生電容器第一電容器部件和并聯(lián) 垂直原生電容器第二電容器部件的產(chǎn)物。
在另一方面中，底部金屬氧化物硅電容器、中間垂直原生電容器 和頂部金屬-絕緣體-金屬電容器被垂直排列，以相對(duì)于半導(dǎo)體芯片呈 現(xiàn)垂直不對(duì)稱的復(fù)合電容電路組件。在一個(gè)方面中，該底部金屬氧化 物硅電容器還包括布置在金屬氧化物硅電容器和第一端口之間的相 關(guān)的第一端口寄生電容器元件以及布置在金屬氧化物硅電容器和第
二端口之間的相關(guān)的第二端口寄生電容器元件；該中間垂直原生電容 器還包括布置在該垂直原生電容器和第一端口之間的相關(guān)的第一端 口寄生電容器元件和布置在該垂直原生電容器和第二端口之間的相 關(guān)的第二端口寄生電容器元件；以及該頂部金屬-絕緣體-金屬電容器
還包括布置在該金屬-絕緣體-金屬電容器和第 一端口之間的相關(guān)的第 一端口寄生電容器元件和布置在該金屬-絕緣體-金屬電容器和第二端 口之間的相關(guān)的第二端口寄生電容器元件。該電容電路組件具有等于 金屬硅氧化物金屬氧化物硅電容器第一端口寄生電容器元件、垂直原 生電容器第一端口寄生電容器元件和金屬-絕緣體-金屬電容器第一端 口寄生電容器元件的總和的總寄生電容量。


各個(gè)附圖是用來幫助完全理解本發(fā)明的特點(diǎn)，并不限制其范圍。 圖l是不同的現(xiàn)有技術(shù)的硅半導(dǎo)體芯片電容器結(jié)構(gòu)的電示意圖。
圖2是現(xiàn)有技術(shù)的旁路電容器結(jié)構(gòu)的電示意圖。 圖3是根據(jù)本發(fā)明的旁路電容器結(jié)構(gòu)的電示意圖。 圖4是根據(jù)本發(fā)明的MOS電容器的俯視圖。 圖5是根據(jù)本發(fā)明的MIM電容器的俯視圖。 圖6是根據(jù)本發(fā)明的VNCAP電容器的透視圖。 圖7是根據(jù)本發(fā)明的電容器結(jié)構(gòu)的透視圖。 圖8 (a)是圖7的電容器結(jié)構(gòu)的透視圖。 圖8 (b)是圖8 (a)的電容器結(jié)構(gòu)的電示意圖。 圖8 ( c )是根據(jù)本發(fā)明的VNCAP元件的透視圖。 圖8 (d)是圖8 (c)的VNCAP的電示意圖。 圖9是^^據(jù)本發(fā)明的電容器結(jié)構(gòu)的電示意圖。
具體實(shí)施例方式
圖2圖示了現(xiàn)有技術(shù)的旁路電容器結(jié)構(gòu)200，其中MOSCAP210 被配置為在提供電源到電路結(jié)構(gòu)205之前，將從來自電源201的噪聲 電源信號(hào)202旁路AC噪聲信號(hào)203。該旁路MOSCAP 210使AC噪 聲信號(hào)203流到地G中，由此提供干凈的DC電源信號(hào)204到電路 205。 一些噪聲電源信號(hào)202當(dāng)前也被MOSCAP 210作為泄漏206而 損耗。
圖3圖示了根據(jù)本發(fā)明的旁路電容器結(jié)構(gòu)300，其具有多電容器 電路元件310，該多個(gè)電容器元件310包括在噪聲電源信號(hào)302和地 G之間并聯(lián)布置的三個(gè)電容器312、 314和316。在提供電源到電路結(jié) 構(gòu)305之前，多電容器元件310從電源301的噪聲電源信號(hào)302旁路 AC噪聲信號(hào)303到地中，由此提供干凈的DC電源信號(hào)304到電路 305。 一些噪聲功率信號(hào)302電流也被多電容器元件310作為泄漏307 而損耗。
在一個(gè)方面，與現(xiàn)有技術(shù)單個(gè)電容器元件210相比，多電容器元件310需要較少的半導(dǎo)體芯片占用區(qū)域，由此成比例地減小了芯片生 產(chǎn)成本。在另一方面，相對(duì)于現(xiàn)有技術(shù)單個(gè)電容器元件210電流泄漏 206，多電容器元件310提供了減小的漏泄耗損的電流量307，由此與 現(xiàn)有技術(shù)單個(gè)電容器元件210相比較，相對(duì)于部件尺寸，增加性能收 益。
在一個(gè)例子中，多電容器元件310包括與金屬-絕緣體-金屬電容 器(CMIM )314和垂直原生電容器(CVNCAP)316并聯(lián)的MOSCAP 或CMOS 312。這些元件將提供如目前描述的設(shè)計(jì)優(yōu)點(diǎn)，但是顯然， 其他電容器結(jié)構(gòu)可以用本發(fā)明來實(shí)施。在一個(gè)方面中，并聯(lián)CMOS 312/CMIM 314/CVNCAP 316元件310可以實(shí)現(xiàn)旁路電容器功能，且 具有約為現(xiàn)有技術(shù)單個(gè)CMOS元件210的一半或更小的CMOS 312 芯片占用面積。此外，在具有不大于CMOS 312的總占用面積的垂直 結(jié)構(gòu)中配置并聯(lián)的CMOS 312/CMIM 314/CVNCAP 316元件310，那 么整個(gè)并聯(lián)的CMOS 312/CMIM 314/CVNCAP 316元件310的芯片占 用面積也可以約為現(xiàn)有技術(shù)單個(gè)CMOS元件210的一半或更小。
在另一方面，與元件310的垂直性質(zhì)無關(guān)，并聯(lián)CMOS 312/CMIM 314/CVNCAP 316元件310的寄生漏電流量307可以約為 現(xiàn)有技術(shù)單個(gè)CMOS元件210的寄生漏電流306的量的一半。由此， 盡管芯片占用區(qū)域的考慮可以表示垂直結(jié)構(gòu)310的優(yōu)選項(xiàng)，但是其他 實(shí)施例(未示出)可以具有水平的芯片上結(jié)構(gòu)。
現(xiàn)在參考圖4，圖示了芯片上的CMOS 400的俯視圖。底部襯底 (未示出)覆有硅層RX 402，其上布置有多個(gè)源極區(qū)404、柵極區(qū) 408和漏極區(qū)406。硅層RX 402具有總體長(zhǎng)度尺寸LR。每個(gè)多晶硅 柵極區(qū)408具有公共寬度L1 412和公共長(zhǎng)度408，其中長(zhǎng)度408也限 定了 CMOS400的有效寬度Wl 414。由此，CMOS 400具有由W1*LR
限定的有效占用面積。
在一個(gè)方面中，可以根據(jù)公式2限定單個(gè)CMOS電容器的電容 密度CDMOS:
公式2CDMOS=CMOS/(Wl*Ll*n); 其中n是柵極區(qū)408的數(shù)目。
在用于65納米節(jié)點(diǎn)電路的一個(gè)例子中，可以通過公式將現(xiàn)有技 術(shù)單個(gè)MOS電容器結(jié)構(gòu)的電容密度CMos確定為等于10fF/nm2。但 是，實(shí)際的有效電容密度CDM0S REAL可以通過公式3被定義為由 W"LR定義的有效CMOS 400占用面積的函數(shù)。
公式3
Cmos/(W1*LR)
由此，對(duì)于CMOS 400的電容密度CDMos是10fF/nm2的65納 米節(jié)點(diǎn)電路，由公式3確定的實(shí)際有效電容密度CDMOS—REAL是 4,m2。
現(xiàn)在參考圖5，圖示了芯片上的MIM電容器500的平面圖。對(duì) 于頂板502，寬度W2 510和長(zhǎng)度L2 512,其中頂板502具有比底板504 更小的占用面積，根據(jù)公式4，電容密度CDM,M可以被定義為頂板502 占用面積的函數(shù)
公式4
CDMIM=CMiM/(W"L2)
由此，在用于65納米節(jié)點(diǎn)電路的一個(gè)例子中，MIM電容器結(jié)構(gòu) 500的電容密度CDMM可以被公式4確定為2fF/nm2。
現(xiàn)在參考圖6，圖示了 VNCAP電容器結(jié)構(gòu)600的透視圖。對(duì)于 總體電容器寬度W3 602和總體電容器長(zhǎng)度L3 604，可以根據(jù)公式5
定義電容密度CDvNCAP。
公式5
CDVNCAP=CVNCAP/(W3*L3)
由此，在65納米節(jié)點(diǎn)電路的一個(gè)例子中，VNCAP電容器結(jié)構(gòu) 600的電容密度CDvncap可以由^^式5確定為2fF/fim2。
現(xiàn)在參考圖7，多層透視圖例由上述的并聯(lián)CMOS 312/CMIM 314/CVNCAP316元件310的實(shí)施例提供。盡管相對(duì)于指定電容器分 組內(nèi)規(guī)定數(shù)目的金屬層以及整個(gè)金屬層整體來描迷本例子，但是應(yīng)當(dāng)理解，在此描述的發(fā)明不局限于該特定的實(shí)施例將容易明白在這里 的教導(dǎo)范圍內(nèi)可以實(shí)施或多或少的金屬層，以及所屬領(lǐng)域的技術(shù)人員 可以容易用不同的金屬層數(shù)和組合來形成替換的實(shí)施例。CMOS 312 用作FEOL電容器并包括第一固體襯底702層；第二硅層703，該硅 層包括源極區(qū)704、漏極區(qū)706和柵極區(qū)708;以及第三導(dǎo)電多晶珪 接觸層705，包括在每個(gè)源極區(qū)704、漏極區(qū)706和柵極區(qū)708上布 置的分立接觸區(qū)。CA 712的第四層在多晶硅接觸705和BEOL CMIM 314和CVNCAP 316電容器結(jié)構(gòu)之間提供接觸界面。
CVNCAP 316由三組逐漸增大的金屬層限定。四個(gè)金屬層718 的第一底部組716 ( Ml至M4，分別是來自多電容器元件310的底部 的第一、第二、第三和第四金屬層)各自被絕緣(或電介質(zhì))材料層 720分離，第一金屬層Ml與多晶硅接觸層712電路連接。更大的金 屬層726 (M5和M6，分別是第5和第6金屬層)的第二中間組被安 裝在第一層組716上并被電介質(zhì)材料層728互相分開。最后，金屬層 742的第三最大頂部組740 (M7和M8，分別是第7和8金屬層)被 安裝在第二金屬層組724頂上并被電介質(zhì)材料層734互相分開。
在另一方面，三個(gè)CVNCAP金屬層718、 726和742的每一個(gè) 還包括平行的"-，，符號(hào)和"+"符號(hào)的金屬板。更具體地說，CVNCAP第 一級(jí)金屬層Ml至M4 718每個(gè)還包括與多個(gè)"-"符號(hào)的金屬板822成 交替水平平行關(guān)系的多個(gè)"+，，符號(hào)的金屬板820。 CVNCAP第二中間 級(jí)金屬層M5和M6每個(gè)還包括與多個(gè)"-"符號(hào)的金屬板832成交替水 平平行關(guān)系的多個(gè)"+，，符號(hào)的金屬板830。以及CVNCAP第三頂部級(jí) 金屬層M7和M8 742,每個(gè)還包括與多個(gè)"-"符號(hào)的金屬板842成交 替水平平行關(guān)系的多個(gè)"+"符號(hào)的金屬板840。
MIMCAP 314也是BEOL的一部分并具有頂板752和底板754 以及其間的電介質(zhì)756， MIMCAP 314連接到CVNCAP頂金屬層732, 如當(dāng)前將要敘述的。
圖8 (a)示出了如圖7所述的多電容器芯片元件310的圖示， 包括電路端口(端口 1801和端口 2 802 )的連接(為了清楚，CVNCAP中間金屬層726和電介質(zhì)層728被省略)。在圖8(b)中示出了圖8 U)的元件310的簡(jiǎn)化電示意圖。圖8 (c)是元件310的CVNCAP 316的另一透視圖，并且還圖示了平行金屬板和復(fù)合電容結(jié)構(gòu)，以及 圖8 (d)是CVNCAP 316的復(fù)合電容器特性的示意性電圖例。
根據(jù)慣例，芯片組件的BEOL中的電容器(多個(gè))相連接，其 中設(shè)計(jì)電容與負(fù)寄生電容相互串聯(lián)連接并與正極寄生電容并聯(lián)。由 此，端口 1 801被電連接到MOSCAP 312柵極708、"-"符號(hào)的 CVNCAP第一金屬層板822、"-"符號(hào)的VNCAP第二金屬層板832、 "-，，符號(hào)的第三頂金屬層板842并電連接到CMIM頂板752。端口 2 802 被電連接到"+"符號(hào)的CVNCAP第一金屬層板820、 "+"符號(hào)的 CVNCAP第二金屬層板830、 "+"符號(hào)的第三頂金屬層板842以及 CMIM底板754。
如圖8(c)和8(d)所示，在一個(gè)方面，三個(gè)尺寸漸擴(kuò)的CVNCAP 316底部716、中間部724和頂部740金屬層的每一個(gè)限定了電容器 區(qū)域。更具體地說，CVNCAP 316底部金屬層Ml至M4—起限定了 電容器區(qū)域860; CVNCAP 316中間層M5和M6—起限定了電容器 區(qū)域862;以及CVNCAP316頂部金屬層M7和M8 —起限定了電容 器區(qū)域864。因此CVNCAP元件316電容值和寄生電容性質(zhì)是并聯(lián) 的電容器元件860、 862和864的電容值以及寄生電容性質(zhì)。
在一個(gè)方面，并聯(lián)電路結(jié)構(gòu)中的兩個(gè)無源電容器(CMIM314和 CVNCAP 316 )和有源電容器(CMOS 312)由此用作端口 1 801和端 口 2 802之間的一個(gè)芯片上電容器，因此在電路中集成了 CMOS 312/CMIM 314/CVNCAP 316元件310。
在另一方面，CMOS 312/CMIM 314/CVNCAP 316元件310包 括BEOL電容器(CMIM 314/CVNCAP 316 )和FEOL電容器(CMOS 312)之間的垂直連接，提供了優(yōu)于其他現(xiàn)有技術(shù)結(jié)構(gòu)的節(jié)省空間的 優(yōu)點(diǎn)，增加IC上電容密度為單個(gè)CMOS芯片上電容器的2倍，且因 此提供提高的制造成本效率。
在另一方面，通過使用CVNCAP316在MIM電容器314和MOS電容器3U之間進(jìn)行連接，與其他現(xiàn)有技術(shù)結(jié)構(gòu)相比提高了性能。在 一個(gè)方面，根據(jù)本發(fā)明，通過不對(duì)稱的電容器幾何結(jié)構(gòu)完成了新的寄 生升壓(parasitic boost)結(jié)構(gòu)。
眾所周知，在芯片上電容器結(jié)構(gòu)的設(shè)計(jì)中，每個(gè)芯片上的電容器 固有地包括兩個(gè)部件主電容器結(jié)構(gòu)和通過與至少一個(gè)其他電容器或 其他類似的電元件接近而形成的至少一個(gè)寄生電容器結(jié)構(gòu)。更具體地 說，圖9圖示了 CMOS 312/CMIM 314/CVNCAP 316元件310的寄生 電容器特性的電示意圖。在每個(gè)端口 1 801和端口 2 802中有效地產(chǎn) 生了寄生電容器Cpi至Cp6 ( 606至610)，因此，對(duì)于每個(gè)主電容器 有兩個(gè)寄生電容器Cp，其中
CPl 606和Cp4 607是CMOS電容器312的寄生電容器； Cp2 608和Cp5 609是CVNCAP電容器316的寄生電容器； Cp3 610和Cp6 611是MIMCAP電容器314的寄生電容器。 但是，由于不對(duì)稱性，所提交的圖中如上所述和圖示的CMOS 312/CMIM 314/CVNCAP 316元件310的并聯(lián)和垂直結(jié)構(gòu)的固有的寄
生電容被減小。更具體地說，元件310的總電容值CTOTAL和元件310
總寄生電容值CPAR可以從以下公式組6導(dǎo)出 公式組6
Ctotal=Cmos〃C vncap〃Vmim〃Vpar Ctotal=Cmos+Cvncap+Vmim+Vpar
CpAR-Cp一Cp2+Cp3
因此，獲得減小至期望寄生電容的一半設(shè)計(jì)漏電流，由此提供了 芯片功耗的節(jié)省，如，在芯片板電路的空閑模式期間。
盡管在這里已經(jīng)描述了本發(fā)明的具體實(shí)施例，但是應(yīng)當(dāng)理解，在 不脫離其范圍的條件下可以進(jìn)行改變，以及這種改變對(duì)于這里代表的
的。上面示出的材料并不是適合于MOS、 VNCAP和MIMCAP電容 器結(jié)構(gòu)制造的唯一材料，以及對(duì)于所屬領(lǐng)域的技術(shù)人員來說替代材料 將是容易明白的。
權(quán)利要求
1.一種安裝在半導(dǎo)體芯片上并包括在第一和第二端口之間并聯(lián)電路連接的多個(gè)漸擴(kuò)電容器的電容電路組件，該多個(gè)并聯(lián)的漸擴(kuò)電容器包括至少一個(gè)金屬氧化物硅電容器和從包括垂直原生電容器和金屬-絕緣體-金屬電容器的組中選出的至少一個(gè)電容器。
2. 根據(jù)權(quán)利要求1的電容電路組件，其中該多個(gè)并聯(lián)的漸擴(kuò)電容 器相對(duì)于該半導(dǎo)體芯片具有垂直結(jié)構(gòu)取向；以及其中該至少一個(gè)金屬氧化物硅電容器位于該垂直結(jié)構(gòu)的底部并 限定了半導(dǎo)體芯片上的電容電路組件的占用面積。
3. 根據(jù)權(quán)利要求2的電容電路組件，其中該多個(gè)并聯(lián)的漸擴(kuò)電容器包括該半導(dǎo)體芯片的前段制程中的底部金屬氧化物硅電容器； 該半導(dǎo)體芯片的后段制程中的中間垂直原生電容器；以及 該后段制程中的頂部金屬-絕緣體-金屬電容器。
4. 根據(jù)權(quán)利要求3的電容電路組件，其中該多個(gè)并聯(lián)的漸擴(kuò)電容 器限定了復(fù)合電容密度值，該復(fù)合電容密度值小于具有該組件占用面積的單個(gè)MOS電容器的期望的單個(gè)金屬氧化物硅電容密度值的大約一半。
5. 根據(jù)權(quán)利要求4的電容電路組件，其中該金屬氧化物硅電容器 具有約4fF/jin^的電容密度；該垂直原生電容器具有約2fF/nm"的電容密度；以及 該金屬-絕緣體-金屬電容器具有約2fF/jLui^的電容密度。
6. 根據(jù)權(quán)利要求3的電容電路組件，其中該中間垂直原生電容器 包括多個(gè)水平金屬層，每個(gè)水平金屬層還包括與多個(gè)平行負(fù)極板交替的多個(gè)平行正極板；其中每個(gè)垂直原生電容器平行正極板與第一端口、頂部金屬-絕 緣體-金屬電容器正極板和底部金屬氧化物硅電容器正漏極或源極電路連接；以及其中每個(gè)垂直原生電容器平行負(fù)極板與第二端口、頂部金屬-絕 緣體-金屬電容器負(fù)極板、底部金屬氧化物硅電容器柵極以及底部金屬 氧化物硅電容器負(fù)漏極或源極電路連接。
7. 根據(jù)權(quán)利要求6的電容電路組件，其中該多個(gè)垂直原生電容器 水平金屬層還包括多個(gè)第一下平行金屬層，每個(gè)具有第一金屬層垂直厚度，多個(gè)第 一金屬層的每一個(gè)包括多個(gè)交替的第一正極板和負(fù)極板，多個(gè)交替的 第一正極板和負(fù)極板的每一個(gè)具有第一水平寬度；以及布置在該下平行金屬層上并平行于該下平行金屬層的多個(gè)第二 上平行金屬層，每個(gè)第二上平行金屬層具有第二金屬層垂直厚度，多 個(gè)第二上金屬層的每個(gè)包括多個(gè)交替的第二正極板和負(fù)極板，多個(gè)交 替的第二上正極板和負(fù)極板的每個(gè)具有第二水平寬度。
8. 根據(jù)權(quán)利要求7的電容電路組件，其中該垂直原生電容器具有 如下電容；該垂直原生電容器多個(gè)第一下金屬層包括垂直原生電容器第一 電容器部件；該垂直原生電容器多個(gè)笫二上金屬層包括垂直原生電容器第二 電容器部件，以及其中該垂直原生電容器電容是垂直原生電容器第一電容器部件 和并聯(lián)的垂直原生電容器第二電容器部件的產(chǎn)物。
9. 根據(jù)權(quán)利要求6的電容電路組件，其中底部金屬氧化物硅電容 器、中間垂直原生電容器和頂部金屬-絕緣體-金屬電容器被垂直排列，以相對(duì)于半導(dǎo)體芯片呈現(xiàn)垂直不對(duì)稱的復(fù)合電容電路組件。
10. 根據(jù)權(quán)利要求9的電容電路組件，其中 該底部金屬氧化物硅電容器還包括布置在該金屬氧化物硅電容器和第一端口之間的相關(guān)的第一端口寄生電容器元件以及布置在該 金屬氧化物硅電容器和第二端口之間的相關(guān)的第二端口寄生電容器 元件；該中間垂直原生電容器還包括布置在該垂直原生電容器和第一 端口之間的相關(guān)的笫一端口寄生電容器元件和布置在垂直原生電容 器和第二端口之間的相關(guān)的第二端口寄生電容器元件；以及該頂部金屬-絕緣體-金屬電容器還包括布置在金屬-絕緣體-金屬 電容器和第一端口之間的相關(guān)的第一端口寄生電容器元件和布置在 金屬-絕緣體-金屬電容器和第二端口之間的相關(guān)的第二端口寄生電容器元件；其中該電容電路組件具有等于該金屬氧化物硅電容器第一端口 寄生電容器元件、垂直原生電容器第一端口寄生電容器元件和金屬-絕緣體-金屬電容器第一端口寄生電容器元件的總和的總寄生電容。
11. 一種用于提供復(fù)合電容性電路組件的方法，包括以下步驟， 并聯(lián)地電路連接第 一和第二端口之間的多個(gè)漸擴(kuò)電容器，該多個(gè)并聯(lián)的漸擴(kuò)電容器包括至少一個(gè)金屬氧化物硅電容器和 從包括垂直原生電容器和金屬-絕緣體-金屬電容器的組中選出的至少 一個(gè)電容器。
12. 根據(jù)權(quán)利要求11的方法，還包括相對(duì)于半導(dǎo)體芯片在垂直結(jié)構(gòu)中定向多個(gè)并聯(lián)的漸擴(kuò)電容器的步驟；其中該至少一個(gè)金屬氧化物硅電容器位于垂直結(jié)構(gòu)的底部并限 定了半導(dǎo)體芯片上的電容電路組件的占用面積。
13. 根據(jù)權(quán)利要求12的方法，還包括以下步驟 在半導(dǎo)體芯片的前段制程中設(shè)置底部金屬氧化物硅電容器； 在半導(dǎo)體芯片的后段制程中設(shè)置中間垂直原生電容器；以及 在該后段制程中設(shè)置頂部金屬-絕緣體-金屬電容器。
14. 根據(jù)權(quán)利要求13的方法，還包括該多個(gè)并聯(lián)的漸擴(kuò)電容器限 定復(fù)合電容密度值的步驟，該復(fù)合電容密度值小于具有該組件占用面 積的單個(gè)MOS電容器的期望的單個(gè)金屬氧化物硅電容密度值的大約 一半。
15. 根據(jù)權(quán)利要求14的方法，其中該金屬氧化物硅電容器具有約 4fF/nm2的電容密度；該垂直原生電容器具有約2fF/nii^的電容密度；以及 該金屬-絕緣體-金屬電容器具有約2fF/nii^的電容密度。
16. 根據(jù)權(quán)利要求13的方法，還包括以下步驟形成具有多個(gè)水平金屬層的中間垂直原生電容器，每個(gè)水平金屬 層還包括與多個(gè)平行負(fù)極板交替的多個(gè)平行正極板；將每個(gè)垂直原生電容器平行正極板與第一端口、頂部金屬-絕緣 體-金屬電容器正極板和底部金屬氧化物硅電容器正漏極或源極電連 接；以及將每個(gè)垂直原生電容器平行負(fù)極板與第二端口、頂部金屬-絕緣 體-金屬電容器負(fù)極板、底部金屬氧化物硅電容器柵極以及底部金屬氧 化物硅電容器負(fù)漏極或源極電連接。
17. 根據(jù)權(quán)利要求16的方法，還包括形成中間垂直原生電容器水 平金屬層作為多個(gè)第一下平行金屬層和多個(gè)第二上平行金屬層的步該多個(gè)第一下平行金屬層的每一個(gè)具有第一金屬層垂直厚度，多個(gè)第一金屬層的每一個(gè)包括多個(gè)交替的第一正極板和負(fù)極板，多個(gè)交 替的第一正極板和負(fù)極板的每一個(gè)具有第一水平寬度；以及布置在下平行金屬層上并平行于該下平行金屬層的多個(gè)第二上 平行金屬層，每個(gè)第二上平行金屬層具有第二金屬層垂直厚度，多個(gè) 第二上金屬層的每一個(gè)包括多個(gè)交替的第二正極板和負(fù)極板，多個(gè)交 替的第二上正極板和負(fù)極板的每一個(gè)具有第二水平寬度。
18. 根據(jù)權(quán)利要求17的方法，其中該垂直原生電容器具有如下電容；該垂直原生電容器多個(gè)第一下金屬層包括垂直原生電容器第一電容器部件；該垂直原生電容器多個(gè)第二上金屬層包括垂直原生電容器第二 電容器部件，以及該方法還包括將該垂直原生電容器電容限定為垂直原生電容器 第一電容器部件和并聯(lián)的垂直原生電容器第二電容器部件的產(chǎn)物的 步驟。
19. 根據(jù)權(quán)利要求16的方法，還包括垂直排列底部金屬氧化物硅 電容器、中間垂直原生電容器和頂部金屬-絕緣體-金屬電容器，以相 對(duì)于半導(dǎo)體芯片呈現(xiàn)垂直不對(duì)稱的復(fù)合電容電路組件的步驟。
20. 根據(jù)權(quán)利要求19的方法，還包括以下步驟 在該金屬氧化物硅電容器和第一端口之間布置第一端口寄生電容器元件；在該金屬氧化物硅電容器和第二端口之間布置第二端口寄生電 容器元件；在該垂直原生電容器和第一端口之間布置第一端口寄生電容器元件；在該垂直原生電容器和第二端口之間布置第二端口寄生電容器元件；在該金屬-絕緣體-金屬電容器和第一端口之間布置第一端口寄 生電容器元件；在該金屬-絕緣體-金屬電容器和第二端口之間布置第二端口寄 生電容器元件；以及提供等于金屬氧化物硅電容器第一端口寄生電容器元件、垂直原 生電容器第一端口寄生電容器元件和金屬-絕緣體-金屬電容器第一端 口寄生電容器元件的總和的電容性電路組件的總寄生電容。
全文摘要
一種安裝在半導(dǎo)體芯片上的電容電路組件(310)及其形成方法，包括在第一和第二端口之間并聯(lián)電路連接的多個(gè)漸擴(kuò)電容器，該多個(gè)并聯(lián)的漸擴(kuò)電容器包括至少一個(gè)金屬氧化物硅電容器(312)和選自包括垂直原生電容器(316)和金屬-絕緣體-金屬電容器(314)的組的至少一個(gè)電容器。在一個(gè)方面，該組件具有垂直取向，該金屬氧化物硅電容器(312)位于底部并限定占用面積，中間垂直原生電容器(316)包括多個(gè)水平金屬層，其包括與多個(gè)平行負(fù)極板交替的多個(gè)平行正極板。在另一方面，垂直不對(duì)稱的取向提供了減小的總寄生電容量。
文檔編號(hào)H01L27/06GK101410944SQ200780010876
公開日2009年4月15日 申請(qǐng)日期2007年4月3日 優(yōu)先權(quán)日2006年5月18日
發(fā)明者J-O·普魯查特, R·奇欽斯基, 金文柱, 金鐘海 申請(qǐng)人:國際商業(yè)機(jī)器公司