專利名稱：Bcd半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域。
背景技術(shù)：
高壓功率集成電路的發(fā)展離不開(kāi)高壓和低壓半導(dǎo)體器件。高壓功率集成電路
常利用Bipolar晶體管的高模擬精度、CMOS的高集成度以及畫(huà)0S (Double-diffused MOSFET)的高功率或電壓特性，將Bipolar模擬電路、CMOS 邏輯電路、CMOS模擬電路和DMOS高壓功率器件單片集成。橫向高壓DMOS(Lateral Double-diffused MOSFET, LDMOS)器件由于漏極、柵極、源極都在芯片表面， 易于通過(guò)內(nèi)部連接與低壓信號(hào)電路集成，被廣泛應(yīng)用于高壓功率集成電路中。但 是傳統(tǒng)制造方法需要采用外延工藝，成本較高。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種新型的BCD半導(dǎo)體器件，同時(shí)給出制造的方法，彌 補(bǔ)現(xiàn)有技術(shù)的不足。
本發(fā)明的目的是這樣達(dá)到的 一種BCD半導(dǎo)體器件，其特征在于器件包括
高壓nLIGBT (n_charmel Lateral Insulated Gate Bipolar Transistor) 1， 第一類高壓nLDMOS (n-channel Lateral Double-diffused MOSFET) 2，第二類 高壓nLDM0S3，第三類高壓nLDMOS 4和低壓NMOS 5、低壓PMOS 6和低壓NPN 7， 半導(dǎo)體器件直接做在單晶襯底上。nLIGBT 1、第一類高壓nLDMOS 2、第二類高 壓nLDMOS 3、第三類高壓nLDMOS 4和低壓NPN 7直接做在單晶p型襯底10上， 低壓麗OS 5做在p型阱37中，低壓PMOS 6做在n型阱25中。
所述高壓nLIGBT器件1直接做在p型襯底10中，其p型降場(chǎng)層32位于場(chǎng) 氧化層51下、被n型漂移區(qū)阱21包圍；p+陽(yáng)極區(qū)72處于陽(yáng)極金屬902下、被n 型漂移區(qū)阱21包圍；所述n+陰極區(qū)81和p+阱接觸區(qū)71并排處于陰極金屬901 下、被p型體區(qū)31包圍；多晶硅柵61部分處于柵氧化層41上、部分處于場(chǎng)氧 化層51上；多晶硅場(chǎng)板62處于場(chǎng)氧化層51上、與陽(yáng)極金屬902相連。
所述第一類高壓nLDM0S器件2直接做在p型襯底10中，其p型降場(chǎng)層34位于場(chǎng)氧化層51下、被n型漂移區(qū)阱22包圍；n+漏區(qū)83處于漏極金屬904下、 被n型漂移區(qū)阱22包圍；n+源區(qū)82和p+阱接觸區(qū)73并排處于源極金屬903下、 被p型體區(qū)33包圍；多晶硅柵63部分處于柵氧化層42上、部分處于場(chǎng)氧化層 51上；多晶硅場(chǎng)板64處于場(chǎng)氧化層51上、與漏極金屬904相連。
所述第二類高壓nLDMOS器件3直接做在p型襯底10中，其n+漏區(qū)85處于 漏極金屬906下、被n型漂移區(qū)阱23包圍；n+源區(qū)84和p+阱接觸區(qū)74并排處 于源極金屬905下、被p型體區(qū)35包圍；多晶硅柵65部分處于柵氧化層43上、 部分處于場(chǎng)氧化層51上。
所述第三類高壓nLDMOS 4直接做在p型襯底10中，其n+漏區(qū)87處于漏極 金屬908下、被n型漂移區(qū)阱24包圍；n+源區(qū)86和p+阱接觸區(qū)75并排處于源 極金屬907下、被p型體區(qū)36包圍；多晶硅柵66處于柵氧化層44上。
所述低壓NMOS 5做在p型阱37中，其n+漏區(qū)89處于漏極金屬910下、被 p型阱37包圍；n+源區(qū)88和p+阱接觸區(qū)76并排處于源極金屬909下、被p型阱 37包圍；多晶硅柵67處于柵氧化層45上、金屬前介質(zhì)ll下；多晶硅柵67、源 極金屬909和漏極金屬910通過(guò)金屬前介質(zhì)11相互隔離。
所述低壓PMOS 6做在n型阱25中，其p+漏區(qū)78處于漏極金屬912下、被 n型阱25包圍，所述p+源區(qū)77和n+阱接觸區(qū)810并排處于源極金屬911下、被 n型阱25包圍，所述多晶硅柵68處于柵氧化層46上、金屬前介質(zhì)11下，所述 多晶硅柵68、源極金屬911和漏極金屬912通過(guò)金屬前介質(zhì)11相互隔離。
所述低壓NPN 7直接做在p型襯底10中，其集電區(qū)n阱26置于p型襯底 10中，所述基區(qū)p阱38被集電區(qū)n阱26包圍，所述基極p+接觸區(qū)79位于基極 金屬914下、被基區(qū)p阱38包圍，所述發(fā)射極n+區(qū)812位于發(fā)射極金屬915下、 被基區(qū)P阱38包圍，所述集電極n+區(qū)811位于集電極金屬913下、被集電區(qū)n 阱26包圍，所述集電極金屬913、基極金屬914和發(fā)射極金屬915通過(guò)金屬前 介質(zhì)ll相互隔離。
BCD半導(dǎo)體器件的制造方法的步驟是
第一步，在p型襯底10中，注入n型雜質(zhì)擴(kuò)散形成n型阱21 26， p型襯 底電阻率10 200歐姆 厘米，n型雜質(zhì)注入劑量lE12cm—2 lE13cm—2;
第二步，注入p型雜質(zhì)形成p型阱31 38， p型雜質(zhì)注入劑量5Ellcm—2
68E12cm—、
第三步，硅局部氧化L0C0S (L0Cal Oxidation of Silicon)工藝形成場(chǎng)氧 化層51;
第四步，形成nLIGBT 1、第一類高壓nLDMOS 2、第二類高壓nLDM0S 3、第 三類高壓nLDMOS 4、低壓NM0S 5和低壓PMOS 6的柵氧化層41 46，柵氧化層 厚度7nm 100nm;
第五步，形成nLIGBT 1的多晶硅柵61、第一類高壓nLDM0S 2的多晶硅柵 63、第二類高壓nL匿0S 3的多晶硅柵65，第三類高壓nLDM0S 4的多晶硅柵66， 低壓麗0S 5的多晶硅柵67和低壓PM0S 6的多晶硅柵68，多晶硅柵方塊電阻值 為10 40歐姆/方塊；
第六步，先后注入n型(或p型)雜質(zhì)和p型(或n型)雜質(zhì)形成nLIGBT 的n+陰極區(qū)81、 nLIGBT的p+阱接觸區(qū)71、 nLIGBT的p+陽(yáng)極區(qū)72、第一類高壓 nLDM0S 2 n+源區(qū)82、第一類高壓nLDM0S 2的p+阱接觸區(qū)73、第一類高壓nLDM0S 2的n+漏區(qū)83、第二類高壓nLDM0S 3的n+源區(qū)84、第二類高壓nLDM0S 3的p+ 阱接觸區(qū)74、第二類高壓nLDM0S 3的n+漏區(qū)85、第三類高壓nLDM0S 4的n+源 區(qū)86、第三類高壓nLDM0S 4的p+阱接觸區(qū)75、第三類高壓nLDM0S 4的n+漏區(qū) 87、低壓NM0S 5的n+源區(qū)88、低壓麗0S 5的p+阱接觸區(qū)76、低壓麗0S 5的 n+漏區(qū)89、低壓PM0S 6的p+源區(qū)77、低壓PM0S 6的n+阱接觸區(qū)810、低壓PM0S 6的p+漏區(qū)78、 NPN 7的集電極n+區(qū)811， NPN 7的基極p+接觸區(qū)79， NPN 7的 發(fā)射極n+區(qū)812， n型雜質(zhì)和p型雜質(zhì)注入劑量1E15cm—2 lE16cnT2;
第七步，淀積形成金屬前介質(zhì)ll;
第八步，金屬化形成901 915。
所述在P型襯底10中注入n型雜質(zhì)擴(kuò)散形成n型阱21 26，其不同器件的 n阱可分步形成，也可同時(shí)形成；所述在注入p型雜質(zhì)形成P型阱31 38，不同 器件的P阱可分步形成，也可同時(shí)形成。
本發(fā)明的優(yōu)點(diǎn)是本發(fā)明在單晶襯底上實(shí)現(xiàn)nLIGBT、 nLDM0S、低壓麗0S 、 低壓PMOS和低壓NPN的單片集成。得到了性能優(yōu)良的高壓、高速、低導(dǎo)通損耗 的功率器件，由于沒(méi)有采用外延工藝，芯片具有較低的制造成本。本發(fā)明的 nLIGBT器件、nLDM0S器件具有輸入阻抗高，輸出阻抗低等特點(diǎn)，其構(gòu)成的高壓功率集成電路可以用于消費(fèi)電子、顯示驅(qū)動(dòng)等多種產(chǎn)品中。


附圖是本BCD半導(dǎo)體器件的結(jié)構(gòu)示意圖。圖中，10是p型襯底，ll是金屬 前介質(zhì)，21 26是n型阱，31 38是p型阱，41 46是柵氧化層，51是場(chǎng)氧化 層，61 68是多晶硅的硅柵和場(chǎng)板，71 79是p+的各區(qū)，81 89是n+的各區(qū)， 810 812是低壓器件的各極n+區(qū)，901 915是金屬各極。
具體實(shí)施例方式
參見(jiàn)附圖可知，本發(fā)明給出了一組BCD半導(dǎo)體器件，這些器件直接做在單晶 襯底上。
高壓nLIGBT器件1直接做在p型襯底10中，21為nLIGBT的n型漂移區(qū)阱、 31為nLIGBT的p型體區(qū)、32為nLIGBT的p型降場(chǎng)層、81為nLIGBT的n+陰極 區(qū)、71為nLIGBT的p+阱接觸區(qū)、72為nLIGBT的p+陽(yáng)極區(qū)、51為nLIGBT的場(chǎng) 氧化層、41為nLIGBT的柵氧化層、11為nLIGBT的金屬前介質(zhì)、61為nLIGBT 的多晶硅柵、62為nLIGBT的多晶硅場(chǎng)板、901為nLIGBT的陰極金屬，902為nLIGBT 的陽(yáng)極金屬。所述P型降場(chǎng)層32位于場(chǎng)氧化層51下、被n型漂移區(qū)阱21包圍， 所述P+陽(yáng)極區(qū)72處于陽(yáng)極金屬902下、被n型漂移區(qū)阱21包圍，所述n+陰極區(qū) 81和p+阱接觸區(qū)71并排處于陰極金屬901下、被p型體區(qū)31包圍，所述多晶 硅柵61部分處于柵氧化層41上、部分處于場(chǎng)氧化層51上，所述多晶硅場(chǎng)板62 處于場(chǎng)氧化層51上、與陽(yáng)極金屬902相連。
第一類高壓nLDMOS 2直接做在p型襯底10中，22為nL匿OS的n型漂移區(qū) 阱、33為nLDMOS的p型體區(qū)、34為nLDMOS的p型降場(chǎng)層、82為nLDMOS的n+ 源區(qū)、73為nLDMOS的p+阱接觸區(qū)、83為nLDMOS的n+漏區(qū)、51為nLDMOS的場(chǎng) 氧化層、42為nLDMOS的柵氧化層、11為nL畫(huà)OS的金屬前介質(zhì)、63為nLDMOS 的多晶硅柵、64為nLDMOS的多晶硅場(chǎng)板、903為nLDMOS的源極金屬，904為nLDMOS 的漏極金屬。所述P型降場(chǎng)層34位于場(chǎng)氧化層51下、被n型漂移區(qū)阱22包圍， 所述n+漏區(qū)83處于漏極金屬904下、被n型漂移區(qū)阱22包圍，所述n+源區(qū)82 和p+阱接觸區(qū)73并排處于源極金屬903下、被p型體區(qū)33包圍，所述多晶硅柵 63部分處于柵氧化層42上、部分處于場(chǎng)氧化層51上，所述多晶硅場(chǎng)板64處于 場(chǎng)氧化層51上、與漏極金屬904相連。第二類高壓nLDMOS 3直接做在p型襯底10中，23為nLDMOS的n型漂移區(qū) 阱、35為nLDMOS的p型體區(qū)、84為nLDMOS的n+源區(qū)、74為nLDMOS的p+阱接 觸區(qū)、85為nLDMOS的n+漏區(qū)、51為nLDMOS的場(chǎng)氧化層、43為nLDMOS的柵氧 化層、11為nLDMOS的金屬前介質(zhì)、65為nLDMOS的多晶硅柵、905為nLDMOS的 源極金屬，906為nLDMOS的漏極金屬。所述n+漏區(qū)85處于漏極金屬906下、被 n型漂移區(qū)阱23包圍，所述n+源區(qū)84和p+阱接觸區(qū)74并排處于源極金屬905 下、被P型體區(qū)35包圍，所述多晶硅柵65部分處于柵氧化層43上、部分處于 場(chǎng)氧化層51上。
第三類高壓nLDMOS 4直接做在p型襯底10中，24為nLDMOS的n型漂移區(qū) 阱、36為nLDMOS的p型體區(qū)、86為nLDMOS的n+源區(qū)、75為nLDMOS的p+阱接 觸區(qū)、87為nLDMOS的n+漏區(qū)、44為nLDMOS的柵氧化層、11為nLDMOS的金屬 前-介質(zhì)、66為nLDMOS的多晶硅柵、907為nLDMOS的源極金屬，908為nLDMOS 的漏極金屬。所述n+漏區(qū)87處于漏極金屬908下、被n型漂移區(qū)阱24包圍，所 述n+源區(qū)86和p+阱接觸區(qū)75并排處于源極金屬907下、被p型體區(qū)36包圍， 所述多晶硅柵66處于柵氧化層44上。
低壓函0S 5做在p型阱37中、88為NM0S的n+源區(qū)、76為NMOS的p+阱接觸 區(qū)、89為麗0S的n+漏區(qū)、45為麗0S的柵氧化層、11為醒0S的金屬前介質(zhì)、 67為畫(huà)0S的多晶硅柵、909為NM0S的源極金屬，910為麗0S的漏極金屬。所 述n+漏區(qū)89處于漏極金屬910下、被p型阱37包圍，所述n+源區(qū)88和p+阱接 觸區(qū)76并排處于源極金屬909下、被p型阱37包圍，所述多晶硅柵67處于柵 氧化層45上、金屬前介質(zhì)ll下，所述多晶硅柵67、源極金屬909和漏極金屬 910通過(guò)金屬前介質(zhì)11相互隔離。
低壓PM0S 6做在n型阱25中，77為PM0S的p+源區(qū)、810為PM0S的n+阱接 觸區(qū)、78為PMOS的p+漏區(qū)、46為PM0S的柵氧化層、11為PM0S的金屬前介質(zhì)、 68為PM0S的多晶硅柵、911為PM0S的源極金屬，912為PMOS的漏極金屬。所 述p+漏區(qū)78處于漏極金屬912下、被n型阱25包圍，所述p+源區(qū)77和n+阱接 觸區(qū)810并排處于源極金屬911下、被n型阱25包圍，所述多晶硅柵68處于柵 氧化層46上、金屬前介質(zhì)ll下，所述多晶硅柵68、源極金屬911和漏極金屬 912通過(guò)金屬前介質(zhì)11相互隔離。低壓NPN 7直接做在p型襯底10中，26為NPN的集電區(qū)n阱，38為NPN的 基區(qū)p阱，811為NPN的集電極n+區(qū)，79為NPN的基極p+接觸區(qū)，812為發(fā)射極 n+區(qū)，11為NPN的金屬前介質(zhì)，913為NPN的集電極金屬，914為NPN的基極金 屬，915為NPN的發(fā)射極金屬。所述集電區(qū)n阱26置于p型襯底10中，所述基 區(qū)p阱38被集電區(qū)n阱26包圍，所述基極p+接觸區(qū)79位于基極金屬914下、 被基區(qū)P阱38包圍，所述發(fā)射極n+區(qū)812位于發(fā)射極金屬915下、被基區(qū)p阱 38包圍，所述集電極n+區(qū)811位于集電極金屬913下、被集電區(qū)n阱26包圍， 所述集電極金屬913、基極金屬914和發(fā)射極金屬915通過(guò)金屬前介質(zhì)11相互 隔離。
本發(fā)明給出了 BCD半導(dǎo)體器件的制造方法，其具體實(shí)施如下
第一歩，在p型襯底10中，注入n型雜質(zhì)擴(kuò)散形成n型阱21 26。 p型襯底 電阻率10 200歐姆 厘米，n型雜質(zhì)注入劑量lE12cnT2 lE13cm—2。不同器件的 n阱可分步形成，也可同時(shí)形成。
第二步，注入p型雜質(zhì)形成p型阱31 38， p型雜質(zhì)注入劑量5Ellcm—2 8E12cm—2。不同器件的p阱可分步形成，也可同時(shí)形成。
第三步，硅局部氧化LOCOS (LOCal Oxidation of Silicon)工藝形成場(chǎng)氧 化層51。
第四步，形成nLIGBT 1、第一類高壓nLDM0S 2、第二類高壓nLDM0S 3、第 三類高壓nLDM0S 4、低壓麗0S 5和低壓PM0S 6的柵氧化層41 46，柵氧化層 厚度7nm 100nm。
第五步，形成nLIGBT 1的多晶硅柵61、第一類高壓nLDM0S 2的多晶硅柵63、 第二類高壓nLDM0S 3的多晶硅柵65，第三類高壓nLDM0S 4的多晶硅柵66，低 壓麗0S 5的多晶硅柵67和低壓PM0S 6的多晶硅柵68，多晶硅柵方塊電阻值為 10 40歐姆/方塊。
第六步，先后注入n型(或p型)雜質(zhì)和p型(或n型)雜質(zhì)形成nLIGBT 的n+陰極區(qū)81、 nLIGBT的p+阱接觸區(qū)71、 nLIGBT的p+陽(yáng)極區(qū)72、第一類高壓 nLDM0S 2 n+源區(qū)82、第一類高壓nL謹(jǐn)0S 2的p+阱接觸區(qū)73、第一類高壓nLDM0S 2的n+漏區(qū)83、第二類高壓nLDM0S 3的n+源區(qū)84、第二類高壓nLDM0S 3的p+ 阱接觸區(qū)74、第二類高壓nLDM0S 3的n+漏區(qū)85、第三類高壓nLDM0S 4的n+源區(qū)86、第三類高壓nLDMOS 4的p+阱接觸區(qū)75、第三類高壓nLDMOS 4的n+漏區(qū) 87、低壓NM0S 5的n+源區(qū)88、低壓麗0S 5的p+阱接觸區(qū)76、低壓NM0S 5的 n+漏區(qū)89、低壓PM0S 6的p+源區(qū)77、低壓PM0S 6的n+阱接觸區(qū)810、低壓PM0S 6的p+漏區(qū)78、 NPN 7的集電極n+區(qū)811， NPN 7的基極p+接觸區(qū)79， NPN 7的 發(fā)射極n+區(qū)812， n型雜質(zhì)和p型雜質(zhì)注入劑量lE15cnT2 lE16cm—2。
第七步，淀積形成金屬前介質(zhì)ll。
第八步，金屬化形成901 915。
本發(fā)明在P型襯底上直接制造BCD半導(dǎo)體器件，沒(méi)有采用外延工藝和埋層， 將nLIGBTl，第一類高壓nLDMOS 2、第二類高壓nLDMOS 3、第三類高壓nLDMOS 4、低壓麗0S 5、低壓PM0S 6和低壓NPN 7單片集成，簡(jiǎn)化了工藝步驟，降低 了制造成本。本例中，P型襯底10電阻率10 200歐姆 厘米、n型阱21 26 結(jié)深4微米 12微米、p型阱31 38結(jié)深0.3微米 6微米、柵氧化層41 46 厚度7nm 100咖。在單晶襯底上實(shí)現(xiàn)nLIGBT器件、nLDMOS器件、低壓NM0S、 低壓PMOS和低壓NPN的單片集成。包括100V 1200V的nLIGBT 1， 100V 1200V 的第一類高壓nLDM0S 2， 20V 200V的第二類高壓nLDMOS 3， 20V 100V的第三 類高壓nLDM0S 4，滿足高壓功率集成電路對(duì)高壓功率器件的要求，構(gòu)成的高壓 功率集成電路可以用于消費(fèi)電子、顯示驅(qū)動(dòng)等多種產(chǎn)品中。
權(quán)利要求
1、一種BCD半導(dǎo)體器件，其特征在于器件包括高壓nLIGBT(1)、第一類高壓nLDMOS(2)，第二類高壓nLDMOS(3)，第三類高壓nLDMOS(4)和低壓NMOS(5)、低壓PMOS(6)和低壓NPN(7)，半導(dǎo)體器件直接做在單晶襯底上，nLIGBT(1)、第一類高壓nLDMOS(2)、第二類高壓nLDMOS(3)、第三類高壓nLDMOS(4)和低壓NPN(7)直接做在單晶p型襯底(10)上，低壓NMOS(5)做在p型阱(37)中，低壓PMOS(6)做在n型阱(25)中。
2、 如權(quán)利要求1所述的BCD半導(dǎo)體器件，其特征在于所述高壓nLIGBT (1) 器件直接做在P型襯底(10)中，其p型降場(chǎng)層(32)位于場(chǎng)氧化層(51)下、 被n型漂移區(qū)阱(21)包圍；p+陽(yáng)極區(qū)(72)處于陽(yáng)極金屬(902)下、被n型 漂移區(qū)阱(21)包圍；所述n+陰極區(qū)(81)和p+阱接觸區(qū)(71)并排處于陰極 金屬(901)下、被p型體區(qū)(31)包圍；多晶硅柵(61)部分處于柵氧化層(41) 上、部分處于場(chǎng)氧化層(51)上；多晶硅場(chǎng)板(62)處于場(chǎng)氧化層(51)上、與 陽(yáng)極金屬(902)相連。
3、 如權(quán)利要求1所述的BCD半導(dǎo)體器件，其特征在于所述第一類高壓 nLDMOS (2)直接做在p型襯底(10)中，其p型降場(chǎng)層(34)位于場(chǎng)氧化層(51) 下、被n型漂移區(qū)阱(22)包圍；n+漏區(qū)(83)處于漏極金屬(904)下、被n 型漂移區(qū)阱(22)包圍；n+源區(qū)(82)和p+阱接觸區(qū)(73)并排處于源極金屬(903)下、被p型體區(qū)(33)包圍；多晶硅柵(63)部分處于柵氧化層(42) 上、部分處于場(chǎng)氧化層(51)上；多晶硅場(chǎng)板64處于場(chǎng)氧化層(51)上、與漏 極金屬(904)相連。
4、 如權(quán)利要求1所述的BCD半導(dǎo)體器件，其特征在于所述第二類高壓 nLDM0S (3)直接做在p型襯底(10)中，其n+漏區(qū)(85)處于漏極金屬(906) 下、被n型漂移區(qū)阱(23)包圍；n+源區(qū)(84)和p+阱接觸區(qū)(74)并排處于 源極金屬(905)下、被p型體區(qū)(35)包圍；多晶硅柵(65)部分處于柵氧化 層(43)上、部分處于場(chǎng)氧化層(51)上。
5、 如權(quán)利要求1所述的BCD半導(dǎo)體器件，其特征在于所述第三類高壓 nLDM0S (4)直接做在p型襯底(10)中，其n+漏區(qū)(87)處于漏極金屬(908) 下、被n型漂移區(qū)阱(24)包圍；n+源區(qū)(86)和p+阱接觸區(qū)(75)并排處于 源極金屬(907)下、被p型體區(qū)(36)包圍；多晶硅柵(66)處于柵氧化層(44)上。
6、 如權(quán)利要求1所述的BCD半導(dǎo)體器件，其特征在于所述低壓NM0S (5) 做在p型阱(37)中，其n+漏區(qū)(89)處于漏極金屬(910)下、被p型阱(37) 包圍；n+源區(qū)(88)和p+阱接觸區(qū)(76)并排處于源極金屬(909)下、被p型 阱(37)包圍；多晶硅柵(67)處于柵氧化層(45)上、金屬前介質(zhì)(11)下； 多晶硅柵(67)、源極金屬(909)和漏極金屬(910)通過(guò)金屬前介質(zhì)(11)相 互隔離。
7、 如權(quán)利要求1所述的BCD半導(dǎo)體器件，其特征在于所述低壓PMOS (6) 做在n型阱(25)中，其p+漏區(qū)(78)處于漏極金屬(912)下、被n型阱(25) 包圍，所述p+源區(qū)(77)和n+阱接觸區(qū)(810)并排處于源極金屬(911)下、 被n型阱(25)包圍，所述多晶硅柵(68)處于柵氧化層(46)上、金屬前介質(zhì)(11)下，所述多晶硅柵(68)、源極金屬(911)和漏極金屬(912)通過(guò)金屬 前介質(zhì)(11)相互隔離。
8、 如權(quán)利要求1所述的BCD半導(dǎo)體器件，其特征在于所述低壓NPN (7) 直接做在p型襯底(10)中，其集電區(qū)n阱(26)置于p型襯底(10)中，所述 基區(qū)p阱(38)被集電區(qū)n阱(26)包圍，所述基極p+接觸區(qū)(79)位于基極 金屬(914)下、被基區(qū)p阱(38)包圍，所述發(fā)射極n+區(qū)(812)位于發(fā)射極 金屬(915)下、被基區(qū)p阱(38)包圍，所述集電極n+區(qū)(811)位于集電極 金屬(913)下、被集電區(qū)n阱(26)包圍，所述集電極金屬(913)、基極金屬(914)和發(fā)射極金屬(915)通過(guò)金屬前介質(zhì)ll相互隔離。
9、 一種BCD半導(dǎo)體器件的制造方法，其特征在于步驟是第一步，在P型襯底(10)中，注入n型雜質(zhì)擴(kuò)散形成n型阱(21 26)， p 型襯底電阻率10 200歐姆 厘米，n型雜質(zhì)注入劑量lE12cm-2 lE13cm-2;第二步，注入p型雜質(zhì)形成p型阱(31 38)， p型雜質(zhì)注入劑量5Ellcm-2 8E12cm-2;第三步，硅局部氧化L0C0S (L0Cal Oxidation of Silicon)工藝形成場(chǎng)氧 化層(51);第四步，形成nLIGBT (1)、第一類高壓nLDM0S (2)、第二類高壓nLDM0S (3)、 第三類高壓nL函0S (4)、低壓麗0S (5)和低壓PM0S (6)的柵氧化層(41 46)，柵氧化層厚度7皿 100nm;第五步，形成nLIGBT(l)的多晶硅柵(61)、第一類高壓nLDMOS(2)的多晶硅 柵(63)、第二類高壓nLDM0S(3)的多晶硅柵(65)，第三類高壓nLDMOS (4)的多晶 硅柵(66)，低壓NMOS (5)的多晶硅柵(67)和低壓PMOS (6)的多晶硅柵(68)，多晶 硅柵方塊電阻值為10 40歐姆/方塊；第六步，先后注入n型(或p型)雜質(zhì)和p型(或n型)雜質(zhì)形成nLIGBT 的n+陰極區(qū)(81) 、 nLIGBT的p+阱接觸區(qū)(71) 、 nLIGBT的p+陽(yáng)極區(qū)(72)、第一 類高壓nLDMOS (2) n+源區(qū)(82)、第一類高壓nLDMOS (2)的p+阱接觸區(qū)(73)、第 一類高壓nLDMOS (2)的n+漏區(qū)(83)、第二類高壓nLDMOS (3)的n+源區(qū)(84)、第二 類高壓nLDMOS (3)的p+阱接觸區(qū)(74)、第二類高壓nL匿OS (3)的n+漏區(qū)(85)、第 三類高壓nLDMOS (4)的n+源區(qū)(86)、第三類高壓nLDMOS (4)的p+阱接觸區(qū)(75)、 第三類高壓nLDMOS (4)的n+漏區(qū)(87)、低壓麗OS (5)的n+源區(qū)(88)、低壓 醒OS (5)的p+阱接觸區(qū)(76)、低壓NMOS (5)的n+漏區(qū)(89)、低壓PMOS (6) 的P+源區(qū)(77)、低壓PMOS (6)的n+阱接觸區(qū)(810)、低壓PMOS (6)的p+漏 區(qū)(78)、 NPN (7)的集電極n+區(qū)(811)， NPN (7)的基極p+接觸區(qū)(79)， NPN (7)的發(fā)射極n+區(qū)(812)， n型雜質(zhì)和p型雜質(zhì)注入劑量1E15 cm-2 1E16 cm-2;第七步，淀積形成金屬前介質(zhì)(11);第八步，金屬化形成(901 915)。
10、如權(quán)利要求9所述的BCD半導(dǎo)體器件的制造方法，其特征在于所述在 P型襯底(10)中注入n型雜質(zhì)擴(kuò)散形成n型阱(21 26)，其不同器件的n阱 可分步形成，也可同時(shí)形成；所述在注入P型雜質(zhì)形成P型阱(31 38)，不同 器件的p阱可分步形成，也可同時(shí)形成。
全文摘要
BCD半導(dǎo)體器件及其制造方法屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域。器件包括高壓nLIGBT、第一類高壓nLDMOS，第二類高壓nLDMOS，第三類高壓nLDMOS和低壓NMOS、PMOS、NPN。半導(dǎo)體器件直接做在單晶襯底上。高壓nLIGBT、nLDMOS和低壓NPN直接做在單晶p型襯底上，低壓NMOS做在p型阱中，低壓PMOS做在n型阱中。制作過(guò)程不采用外延工藝。在單晶襯底上實(shí)現(xiàn)nLIGBT、nLDMOS、低壓NMOS、低壓PMOS和低壓NPN的單片集成。由于沒(méi)有采用外延工藝，芯片具有較低的制造成本。本發(fā)明的nLIGBT器件、nLDMOS器件具有輸入阻抗高，輸出阻抗低等特點(diǎn)，其構(gòu)成的高壓功率集成電路可以用于消費(fèi)電子、顯示驅(qū)動(dòng)等多種產(chǎn)品中。
文檔編號(hào)H01L27/06GK101452933SQ200810148118
公開(kāi)日2009年6月10日 申請(qǐng)日期2008年12月30日 優(yōu)先權(quán)日2008年12月30日
發(fā)明者明 喬, 波 張, 段雙亮, 蔣苓利, 磊 趙, 波 陳 申請(qǐng)人:電子科技大學(xué);深圳市聯(lián)德合微電子有限公司