專利名稱：用于控制電磁陀螺的驅(qū)動電路模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于控制電磁陀螺的驅(qū)動電路模塊。
背景技術(shù)：
現(xiàn)有的電磁陀螺控制驅(qū)動電路通常采用分立元器件，按照不同的功能在PCB上進(jìn)行組裝，存在體積大、效率低、功能單一、噪聲干擾等技術(shù)不足。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種用于控制電磁陀螺的驅(qū)動電路模塊，用于滿足對電磁陀螺控制驅(qū)動電路的多功能、小體積和高功率驅(qū)動能力。為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案一種用于控制電磁陀螺的驅(qū)動電路模塊，它包括FPGA模塊，該FPGA模塊具有用于輸入多個控制信號的輸入端和第一輸出端口與第二輸出端口，所述FPGA模塊將多路控制信號轉(zhuǎn)換生成數(shù)字信號從第一輸出端口輸出，所述FPGA模塊將多路控制信號轉(zhuǎn)換生成控制電平信號從第二輸出端口輸出；D/A 轉(zhuǎn)換模塊，該D/A轉(zhuǎn)換模塊的輸入端與所述FPGA模塊的第一輸出端口相電連，該D/A轉(zhuǎn)換模塊將所述FPGA模塊的第一輸出端口輸出的數(shù)字信號轉(zhuǎn)換為用于控制負(fù)載的模擬電壓信號；功率放大驅(qū)動電路模塊，功率放大驅(qū)動電路的輸入端與D/A轉(zhuǎn)換模塊的輸出端相電連， 功率放大驅(qū)動電路將D/A轉(zhuǎn)換模塊輸出的模擬電壓信號轉(zhuǎn)換為用于控制負(fù)載旋轉(zhuǎn)的高功率驅(qū)動電信號；多個功率控制和開關(guān)電路模塊，該功率控制電路的輸入端與所述FPGA模塊的第二輸出的端口相電連，該功率控制電路將所述FPGA模塊的第二輸出端口輸出的控制電平信號轉(zhuǎn)換成用于驅(qū)動功率開關(guān)開啟的電信號，以控制負(fù)載的相序。優(yōu)選地，該FPGA模塊具有與編程模塊相連的可輸入編程口。優(yōu)選地，所述編程模塊為JTAG模塊。優(yōu)選地，該FPGA模塊具有與上位機(jī)的通訊口。優(yōu)選地，它包括五路功率控制和開關(guān)電路模塊，其中四路功率開關(guān)輸出的電信號用于控制該負(fù)載的轉(zhuǎn)速，另一路功率開關(guān)輸出的電信號用于控制該負(fù)載的轉(zhuǎn)向。優(yōu)選地，功率放大驅(qū)動電路模塊輸出的高功率驅(qū)動電信號用于控制負(fù)載旋轉(zhuǎn)的開啟或關(guān)閉。本發(fā)明與現(xiàn)有技術(shù)相比，其有益效果為
(1)單電源工作，電源電壓范圍寬，為9V 30V，典型^V；
(2)集成度高，設(shè)計(jì)中采用一塊FPGA，開發(fā)出用于處理多路輸入信號的計(jì)數(shù)、分頻、運(yùn)算、處理等強(qiáng)大功能，同時能夠滿足一定的時序控制關(guān)系；
(3)可實(shí)現(xiàn)在系統(tǒng)可編程(ISP)功能；
(4)抗干擾能力強(qiáng)，控制邏輯部分和模擬驅(qū)動部分采用獨(dú)立的電源分配設(shè)計(jì)；
(5)功率控制和驅(qū)動部分采用達(dá)林頓晶體管和高效N溝道大功率VDMOS場效應(yīng)管，能夠提供大于3A的輸出控制和驅(qū)動電流；(6)可靠性高，采用厚膜工藝、金屬管殼全氣密封裝。


圖1是本發(fā)明實(shí)施例中的電路原理框圖。圖2是本發(fā)明實(shí)施例中的Kl K4開啟時序及開啟寬度控制狀態(tài)圖。圖3是本發(fā)明實(shí)施例中的K5開啟時序及開啟寬度控制狀態(tài)圖。圖4是本發(fā)明實(shí)施例中的FPGA及可編程接口電原理圖。圖5是本發(fā)明實(shí)施例中的D/A轉(zhuǎn)換模塊與功率放大驅(qū)動電路原理圖。圖6是本發(fā)明實(shí)施例中的一路功率控制與開關(guān)電路原理圖。
具體實(shí)施例方式下面結(jié)合附圖1-6之一對本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)闡述，以使本發(fā)明的優(yōu)點(diǎn)和特征能更易于被本領(lǐng)域的技術(shù)人員理解，從而對本發(fā)明的保護(hù)范圍作出更為清楚明確的界定。本發(fā)明的實(shí)施例中
如附圖1所示，一種用于控制電磁陀螺的驅(qū)動電路模塊，它包括FPGA模塊、D/A轉(zhuǎn)換模塊、功率放大驅(qū)動電路模塊、多個功率控制與開關(guān)電路模塊。如附圖4所示，F(xiàn)PGA模塊具有用于輸入多個控制信號的輸入端和第一輸出端口和第二輸出端口，所述FPGA模塊將多路控制信號轉(zhuǎn)換生成數(shù)字信號從第一輸出端口輸出，所述FPGA模塊將多路控制信號轉(zhuǎn)換生成控制電平信號從第二輸出端口輸出。FPGA模塊實(shí)現(xiàn)復(fù)雜的邏輯判斷和數(shù)學(xué)運(yùn)算功能，并可實(shí)現(xiàn)在系統(tǒng)可編程，編程模塊可以為JTAG模塊，以達(dá)到優(yōu)化設(shè)計(jì)和系統(tǒng)升級的目的。用FPGA模塊實(shí)現(xiàn)了小數(shù)分頻，滿足了電路與上位機(jī)的通訊以及本電路的狀態(tài)控制要求。用FPGA模塊實(shí)現(xiàn)了 M位的計(jì)數(shù)與乘除法運(yùn)算，以及16分頻、32分頻、1 分頻和256分頻，滿足了電路精確數(shù)學(xué)運(yùn)算的要求。如附圖2和附圖3所示，F(xiàn)PGA模塊實(shí)現(xiàn)了公式化的參數(shù)運(yùn)算功能，便于參數(shù)的動態(tài)控制和調(diào)整。用FPGA模塊實(shí)現(xiàn)了內(nèi)部上電復(fù)位和控制狀態(tài)的初始化，滿足了系統(tǒng)的控制要求。運(yùn)用基于Active — HDL 軟件的狀態(tài)圖設(shè)計(jì)和Verilog HDL硬件描述語言完成設(shè)計(jì)輸入，再用Quartus軟件進(jìn)行編譯和邏輯優(yōu)化，并對電路進(jìn)行在線仿真和配置。如附圖5所示，D/A轉(zhuǎn)換模塊與功率放大驅(qū)動電路模塊，該D/A轉(zhuǎn)換模塊的輸入端與所述FPGA模塊的第一輸出端口相電連，該D/A轉(zhuǎn)換模塊將所述FPGA模塊的第一輸出端口輸出的數(shù)字信號轉(zhuǎn)換為用于控制負(fù)載的模擬電壓信號，并經(jīng)功率放大驅(qū)動電路輸出控制負(fù)載轉(zhuǎn)速的高功率電信號。由FPGA模塊輸出的八位數(shù)字信號DBO DB7，送給單電源 8 Bits D/A轉(zhuǎn)換器AD558完成數(shù)字信號到模擬信號的轉(zhuǎn)換，再將模擬信號輸入給Rail-to -Rail型單電源運(yùn)算放大器0P^5，由運(yùn)算放大器驅(qū)動大功率達(dá)林頓晶體管TIP122，完成模擬信號的同相電壓放大與功率驅(qū)動。功率放大驅(qū)動電路模塊輸出的高功率驅(qū)動電信號用于控制負(fù)載旋轉(zhuǎn)的開啟或關(guān)閉。圖6是本發(fā)明實(shí)施例中的一路功率控制與開關(guān)電路原理圖。其余每一路功率控制與開關(guān)電路均與圖6相似。多個功率控制電路具有輸入端和輸出端，該功率控制電路的輸入端與所述FPGA模塊的第二輸出端口相電連，該功率控制電路將所述FPGA模塊的第二輸
4出端口輸出的控制電平信號轉(zhuǎn)換成用于驅(qū)動功率開關(guān)動作的電信號。多個功率開關(guān)，每個功率開關(guān)的輸入端與其相對應(yīng)的功率控制電路的輸出端相連，每個功率開關(guān)將功率控制電路輸出的電平信號轉(zhuǎn)換為用于控制負(fù)載相序的電信號。由 FPGA輸出的五路功率控制信號mi IN5，經(jīng)六緩沖驅(qū)動器M07(0C門結(jié)構(gòu))完成電平轉(zhuǎn)換與驅(qū)動，同時控制五路N溝道大功率低內(nèi)阻VDMOS管IRFR120N，輸出五路功率驅(qū)動控制信號Kl K5。其中K1-K4的四路輸出的電信號用于控制該負(fù)載的轉(zhuǎn)速，K5的功率開關(guān)輸出的電信號用于控制該負(fù)載的轉(zhuǎn)向。本發(fā)明實(shí)施例中的主要技術(shù)指標(biāo)
a)外形尺寸51X41X7(單位mm)，封裝形式雙列直插全氣密金屬管殼封裝；
b)工作電壓:+28V,+5V ；
c)輸入時鐘20MHz方波，TTL電平；
d)輸入信號al a4:TTL電平，占空比不確定輸入信號b0 b3: TTL電平，四位二進(jìn)制編碼輸入模擬信號I: 0 5V直流；
e)計(jì)數(shù)時鐘=IOOkHz；
f)K1、K2、K3、K4、K5功率驅(qū)動輸出電壓0 ^V，電流彡3A ；
g)K5輸出與I成正比；
h)工作溫度范圍TA - 55°C + 1250C ；
i)貯存溫度范圍TS 一 65°C + 150°C。本發(fā)明完成對四路輸入信號al、a2、a3、a4的周期進(jìn)行計(jì)數(shù)(計(jì)數(shù)時鐘頻率為 100kHz)，根據(jù)不同的計(jì)數(shù)值對應(yīng)輸出幅度不同的電壓值，并進(jìn)行16分頻和32分頻，以不同的分頻數(shù)作為輸出信號Kl K5的開啟寬度，以特定的時序關(guān)系做為輸出信號Kl K5的開啟順序。Kl K5為功放開關(guān)輸出控制，功放驅(qū)動電壓幅度為0 ^V，對應(yīng)電流0 3A。此外，為了滿足對電磁陀螺控制驅(qū)動電路的多功能、小體積和高功率驅(qū)動能力等要求，提高了系統(tǒng)的整體性能，本發(fā)明采用創(chuàng)新的設(shè)計(jì)思路和自頂向下的設(shè)計(jì)方法，包括硬件和軟件編程設(shè)計(jì)，組成一嵌入式在系統(tǒng)可編程(ISP)子系統(tǒng)，集數(shù)據(jù)采集、信號分頻、邏輯判斷、自動控制、功率驅(qū)動等功能于一體。同時，該發(fā)明采用了厚膜混合集成，通孔填孔、 雙面布局布線、以及窄細(xì)間距組裝、功率組裝工藝等關(guān)鍵技術(shù)，封裝形式為36引線雙列直插式全氣密性金屬管殼封裝。具有體積小、功能多、電磁兼容性好和可靠性高等特點(diǎn)，對提高系統(tǒng)的技術(shù)指標(biāo)、工作效率和可靠性有著至關(guān)重要的作用。上述實(shí)施例只為說明本發(fā)明的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明精神所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種用于控制電磁陀螺的驅(qū)動電路模塊，其特征在于它包括FPGA模塊，該FPGA模塊具有用于輸入多個控制信號的輸入端和第一輸出端口與第二輸出端口，所述FPGA模塊將多路控制信號轉(zhuǎn)換生成數(shù)字信號從第一輸出端口輸出，所述 FPGA模塊將多路控制信號轉(zhuǎn)換生成控制電平信號從第二輸出端口輸出；D/A轉(zhuǎn)換模塊，該D/A轉(zhuǎn)換模塊的輸入端與所述FPGA模塊的第一輸出端口相電連，該 D/A轉(zhuǎn)換模塊將所述FPGA模塊的第一輸出端口輸出的數(shù)字信號轉(zhuǎn)換為用于控制負(fù)載的模擬電壓信號；功率放大驅(qū)動電路模塊，功率放大驅(qū)動電路的輸入端與D/A轉(zhuǎn)換模塊的輸出端相電連，功率放大驅(qū)動電路將D/A轉(zhuǎn)換模塊輸出的模擬電壓信號轉(zhuǎn)換為用于控制負(fù)載旋轉(zhuǎn)的高功率驅(qū)動電信號；多個功率控制和開關(guān)電路模塊，該功率控制電路的輸入端與所述FPGA模塊的第二輸出的端口相電連，該功率控制電路將所述FPGA模塊的第二輸出端口輸出的控制電平信號轉(zhuǎn)換成用于驅(qū)動功率開關(guān)開啟的電信號，以控制負(fù)載的相序。
2.根據(jù)權(quán)利要求1所述的用于控制電磁陀螺的驅(qū)動電路模塊，其特征在于該FPGA模塊具有與編程模塊相連的可輸入編程口。
3.根據(jù)權(quán)利要求1所述的用于控制電磁陀螺的驅(qū)動電路模塊，其特征在于所述編程模塊為JTAG模塊。
4.根據(jù)權(quán)利要求1所述的用于控制電磁陀螺的驅(qū)動電路模塊，其特征在于該FPGA模塊具有與上位機(jī)的通訊口。
5.根據(jù)權(quán)利要求1所述的用于控制電磁陀螺的驅(qū)動電路模塊，其特征在于它包括五路功率控制和開關(guān)電路模塊，其中四路功率開關(guān)輸出的電信號用于控制該負(fù)載的轉(zhuǎn)速，另一路功率開關(guān)輸出的電信號用于控制該負(fù)載的轉(zhuǎn)向。
6.根據(jù)權(quán)利要求5所述的用于控制電磁陀螺的驅(qū)動電路模塊，其特征在于所述功率放大驅(qū)動電路模塊輸出的高功率驅(qū)動電信號用于控制負(fù)載旋轉(zhuǎn)的開啟或關(guān)閉。
全文摘要
本發(fā)明公開一種用于控制電磁陀螺的驅(qū)動電路模塊，它包括FPGA模塊、D/A轉(zhuǎn)換模塊、功率放大驅(qū)動電路模塊、多個功率控制與開關(guān)電路模塊。FPGA模塊具有用于輸入多個控制信號的輸入端和第一輸出端口與第二輸出端口，將多路控制信號轉(zhuǎn)換生成數(shù)字信號從第一輸出端口輸出，將多路控制信號轉(zhuǎn)換生成控制電平信號從第二輸出端口輸出；D/A轉(zhuǎn)換模塊將FPGA模塊的第一輸出端口輸出的數(shù)字信號轉(zhuǎn)換為模擬電壓信號；功率放大驅(qū)動電路模塊將D/A轉(zhuǎn)換模塊輸出的模擬電壓信號轉(zhuǎn)換為用于控制負(fù)載動作的高功率驅(qū)動電信號；功率控制和開關(guān)電路模塊將FPGA模塊的第二輸出端口輸出的控制電平信號轉(zhuǎn)換成用于驅(qū)動功率開關(guān)開啟的電信號，并通過功率開關(guān)輸出端輸出，以控制負(fù)載的相序。
文檔編號A63H1/00GK102401652SQ201110332850
公開日2012年4月4日 申請日期2011年10月28日 優(yōu)先權(quán)日2011年10月28日
發(fā)明者尤廣為, 張憲起, 張浩然, 王曉漫, 魯爭艷 申請人:中國兵器工業(yè)集團(tuán)第二一四研究所蘇州研發(fā)中心