通過橋接塊的多芯片模塊連接的制作方法
【專利摘要】本發(fā)明涉及通過橋接塊的多芯片模塊連接。本發(fā)明的一個(gè)方面提供了一種集成電路（IC）多芯片封裝組件，其包括具有封裝襯底接觸部和橋接塊接觸部的第一IC芯片、具有封裝襯底接觸部和橋接塊接觸部的第二IC芯片以及與所述第一IC芯片和第二IC芯片部分交疊并且在其相對(duì)的端上具有互連的電接觸部的橋接塊，該電接觸部接觸第一IC芯片和第二IC芯片的橋接塊接觸部，從而將第一IC芯片電連接到第二芯片。
【專利說明】通過橋接塊的多芯片模塊連接
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及使用部分器件交疊的集成器件的多芯片堆疊。
【背景技術(shù)】
[0002]以2.(2.5維)和3D (3維)封裝對(duì)多個(gè)半導(dǎo)體芯片進(jìn)行封裝是半導(dǎo)體工業(yè)中的最新趨勢(shì)。目前的傳統(tǒng)實(shí)施例采用并排配置的硅中介層(稱為2.0T)，或者通過具有穿通硅通路(TSV)的管芯的垂直堆疊，來實(shí)現(xiàn)真正的3D器件，并且在許多情況下這兩種類型的技術(shù)都使用。TSV是一種重要的發(fā)展中的技術(shù)，它利用直接穿過硅晶片的短的且垂直的電連接或“通路”，以便建立從管芯的有源側(cè)到背側(cè)的電連接，由此提供最短的互連路徑并且為最終的3D集成創(chuàng)建了一種途徑。硅中介層通常是寬的硅層，多個(gè)芯片在其上垂直地或者水平地表面安裝，并且大多數(shù)通常采用TSV來實(shí)現(xiàn)從封裝襯底到結(jié)合于該封裝襯底的芯片的連接。硅中介層與TSV的使用相比引線結(jié)合和通用倒裝芯片技術(shù)，提供了更大的空間效率和更高的互連密度。這些技術(shù)的組合使得以較小的形式因數(shù)實(shí)現(xiàn)了較高水平的功能集成和性能，因?yàn)樗鼈兊拇嬖谠试S制造商垂直地堆疊IC器件并且通過該堆疊上下傳遞電信號(hào)和功率并接地。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的一個(gè)方面提供了 一種集成電路(IC)多芯片封裝組件，包括具有封裝襯底接觸部和橋接塊接觸部的第一 IC芯片、具有封裝襯底接觸部和橋接塊接觸部的第二 IC芯片。該實(shí)施例還包括與第一 IC芯片和第二 IC芯片部分交疊并且在其相對(duì)的端上具有互連的電接觸部的橋接塊，所述電接觸部接觸第一 IC芯片和第二 IC芯片的橋接塊接觸部，從而將第一 IC芯片電連接到第二芯片。
[0004]另一種實(shí)施例提供了一種集成電路(IC)多芯片封裝組件，包括第一子封裝組件和第二子封裝組件。所述第一子封裝組件包括具有封裝襯底接觸部和橋接塊接觸部的第一 IC芯片，以及具有封裝襯底接觸部和橋接塊接觸部的第二 IC芯片。該實(shí)施例還包括與所述第一 IC芯片和第二 IC芯片部分交疊并且在其相對(duì)的端上具有互連的電接觸部的橋接塊，所述電接觸部接觸所述第一 IC芯片和所述第二 IC芯片的所述橋接塊接觸部，從而將第一 IC芯片電連接到第二芯片。第二子封裝組件包括具有結(jié)合墊的第二襯底，其中第一 IC芯片和第二 IC芯片的封裝襯底接觸部通過結(jié)合接觸部連接到第二子封裝組件的結(jié)合墊。橋接塊具有小于結(jié)合接觸部厚度的厚度并且位于第一子封裝組件和第二子封裝組件之間。
[0005]還有另一種實(shí)施例提供了一種制造集成電路(IC)多芯片封裝組件的方法。在該實(shí)施例中，所述方法包括:獲得具有封裝襯底接觸部和橋接塊接觸部的第一 IC芯片，獲得具有封裝襯底接觸部和橋接塊接觸部的第二 IC芯片，并且獲得包括互連的位于其一端上的第一電接觸部和位于其相對(duì)的第二端上的第二電接觸部的橋接塊。橋接塊的所述第一電接觸部結(jié)合到所述第一 IC芯片的所述橋接塊接觸部，并且所述橋接塊的所述第二電接觸部結(jié)合到所述第二 IC芯片的所述橋接塊接觸部?！緦＠綀D】

【附圖說明】
[0006]現(xiàn)在連同附圖參考以下描述，其中:
[0007]圖1示出了 IC封裝組件的一種實(shí)施例；
[0008]圖2示出了用在圖1的IC封裝組件中的橋接塊的實(shí)施例；
[0009]圖3示出了包括使用多個(gè)橋接塊的圖1的IC封裝組件的另一種實(shí)施例；
[0010]圖4示出了通過橋接塊橋接多個(gè)IC芯片的IC封裝組件的另一種實(shí)施例；及
[0011]圖5示出了結(jié)合到第二 IC封裝組件的圖1的IC封裝組件的另一種實(shí)施例。
具體實(shí)施例
[0012]本公開內(nèi)容涉及一種封裝組件，其利用薄橋接塊將兩個(gè)或更多個(gè)IC芯片電連接到一起以形成多芯片子封裝組件，然后該多芯片子封裝組件可以結(jié)合到基底封裝襯底，該基底封裝襯底進(jìn)而可以結(jié)合到印制電路板。這種配置允許直接的面對(duì)面的芯片附連，該附連消除了為實(shí)現(xiàn)更加緊湊的器件集成而對(duì)硅中介層和TSV的需求。這是相對(duì)于現(xiàn)有處理的一個(gè)顯著制造優(yōu)點(diǎn)，因?yàn)楣柚薪閷雍蚑SV引入復(fù)雜的制造處理和附加成本。另外，與3D技術(shù)關(guān)聯(lián)的管芯堆疊會(huì)引起功率和熱的約束。此外，這些硅中介層結(jié)構(gòu)會(huì)引入超出了對(duì)于某些應(yīng)用來說所能夠容忍的信號(hào)延遲。TSV的使用還對(duì)布局配置有影響。本公開內(nèi)容消除了對(duì)硅中介層和TSV的需求，同時(shí)實(shí)現(xiàn)了相似水平的集成，但避免了以上提到的問題。
[0013]本文所討論的實(shí)施例中所給出的器件的部分交疊提供了使一個(gè)或多個(gè)器件的一部分暴露于類似標(biāo)準(zhǔn)封裝的配置優(yōu)點(diǎn)并且允許使用傳統(tǒng)的封裝互連。此外，薄連接橋接塊的使用允許多個(gè)IC器件不需要硅中介層或TSV就可以互連，并且允許高速互連到封裝，這些都是很好的特征。本公開內(nèi)容所覆蓋的實(shí)施例還將管芯到管芯的連接移動(dòng)到邊緣部位，從而不干擾標(biāo)準(zhǔn)的核心平面圖布置。邊緣上的布置還允許暴露IC器件的更多部分，從而為更直接的連接性提供更大的表面積。這些管芯到管芯的互連沒有長的重新分配路線就可以進(jìn)行，由此減少了延遲問題。其中可以使用本公開內(nèi)容給出的各種實(shí)施例的器件的示例簡短列表包括基帶(DSP)、應(yīng)用、處理器、功率管理、RF收發(fā)器或者用于無線移動(dòng)或數(shù)字消費(fèi)者產(chǎn)品應(yīng)用的存儲(chǔ)器，其中I/O數(shù)比較高，例如高達(dá)大約750。
[0014]圖1示出了由本公開內(nèi)容提供的IC封裝子組件100的一種實(shí)施例。該實(shí)施例包括至少兩個(gè)IC芯片105和110。IC芯片105和110可以是存儲(chǔ)器芯片、處理器芯片或者其它類似的有源器件。如以下所討論的，其它實(shí)施例提供了包括多于兩個(gè)IC芯片105和110的配置。IC芯片105和110都不需要采用以上討論過的中介層或TSV作為互連方式。如在這里以及在權(quán)利要求中所使用的，TSV是從硅晶片的有源器件側(cè)通向該硅晶片背側(cè)的垂直電連接或“通路”。本公開內(nèi)容所提供的實(shí)施例對(duì)于使用硅中介層和TSV技術(shù)來直接一個(gè)在另一個(gè)之上地垂直堆疊器件的當(dāng)前實(shí)踐并不是顯而易見的。
[0015]IC芯片105、110分別具有封裝襯底接觸部115a、115b和橋接塊接觸部120a、120b。如在此處以及在權(quán)利要求中所使用的，詞“接觸部”可以是結(jié)合墊、銅柱的陣列，或者它們可以是已經(jīng)放到結(jié)合墊上的焊料塊的陣列。在此所討論的示例示出了在結(jié)合墊上形成的銅柱或者焊料塊的實(shí)施例。但是，應(yīng)當(dāng)理解，其它類似的結(jié)合技術(shù)也可以使用。在一種實(shí)施例中，橋接塊接觸部120a、120b是高密度接觸部。如在此以及在權(quán)利要求中所使用的，高密度接觸部是每平方毫米具有至少大約100個(gè)接觸部的接觸部。在另一種實(shí)施例中，橋接塊接觸部120a、120b具有從相鄰接觸部中心點(diǎn)測(cè)量的、大約40微米到大約50微米的小間距。
[0016]橋接塊125與IC芯片105、110部分交疊，并且在IC芯片105、110邊緣附近將IC芯片105連接到IC芯片110。橋接塊125在所有維度上都顯著小于通常使用在2.5D組件中并且跨越組件的所有芯片的傳統(tǒng)硅中介層。相反，本公開內(nèi)容的橋接塊125僅僅通過與IC芯片105和110的邊緣交疊并且與位于IC芯片105和110中的每一個(gè)的邊緣附近的橋接塊接觸部120a、120b進(jìn)行接觸，來在IC芯片105與110之間提供接觸。如總體上從圖1看到的，封裝襯底接觸部115a、115b顯著大于橋接塊接觸部120a、120b而且被暴露以使得它們能夠用于將封裝子組件100結(jié)合到另一個(gè)封裝襯底，其中封裝襯底接觸部115a、115b可以是其上形成有銅柱或焊料塊的結(jié)合墊。因此，顯著較小的橋接塊125允許在IC芯片105和110之間互連而不干擾將封裝組件結(jié)合到一起的結(jié)合處理。
[0017]圖2示意性地示出了圖1的橋接塊125的實(shí)施例。如在該實(shí)施例中看到的，橋接塊125包括位于橋接塊125的相對(duì)的端上的互連的電接觸部205a、205b，它們通過跡線或通道(runner) 210互連。電接觸部可以是其上可以形成焊料塊的結(jié)合墊，或者它們可以是銅接觸柱，或者可以包括位于結(jié)合墊上的焊料塊，或者是其它類似的已知結(jié)合結(jié)構(gòu)。在其中IC芯片105和110的橋接塊接觸部120a、120b具有高密度接觸部的那些實(shí)施例中，電接觸部205a、205b也將是高密度接觸部，以使得它們可以對(duì)應(yīng)地與IC芯片105和110的高密度接觸部匹配。此外，在某些實(shí)施例中，它們將具有與橋接塊接觸部120a、120b相同的間距，如以上所指出的。IC芯片105和110的橋接接觸部120a、120b與橋接塊125的電接觸部205a、205b在IC芯片105和110之間提供了大容量的數(shù)據(jù)流。
[0018]橋接塊125可以包括用在半導(dǎo)體或半導(dǎo)體封裝中的硅或其它材料，在其中或其上可以形成跡線與接觸部。在采用硅的那些實(shí)施例中，已知的使硅變薄處理可以用于制造薄的橋接塊125。橋接塊125允許在不干擾IC子封裝組件的結(jié)合的情況下，被用在倒裝芯片組件中，以形成最終的IC封裝組件，同時(shí)在鄰近的IC芯片105和110之間提供高度的電連接性。例如，在一種實(shí)施例中，橋接塊的厚度小于大約60微米。橋接塊125充當(dāng)IC芯片105與110之間的數(shù)據(jù)傳輸路徑，但是，在其它實(shí)施例中，它可以包括有源部件，例如存儲(chǔ)器。
[0019]橋接塊125表面安裝到IC芯片105和110。另外，橋接塊125不采用TSV，這降低了處理成本和其它的附加成本。因此，與2.5D組件所使用的全中介層相比，這種器件應(yīng)當(dāng)具有較低成本的零部件。如在此以及在權(quán)利要求中所使用的，“沒有TSV”意味著IC芯片105、110所附連到的橋接塊125本身不包括TSV結(jié)構(gòu)。圖3示出了圖1的IC子封裝組件100的另一種實(shí)施例300。在該實(shí)施例中，IC封裝子組件300包括多個(gè)如以上關(guān)于圖2所描述的橋接塊125。如所示出的，在這種實(shí)施例中，IC芯片105和110的橋接塊接觸部120a、120b被分成至少第一橋接接觸部組305a、305b和第二橋接接觸部組310a、310b。如所示出的并且以之前描述過的方式，每個(gè)橋接塊125電連接到橋接塊接觸部305a、305b和310a、310b中對(duì)應(yīng)的一組。應(yīng)當(dāng)理解，在其它實(shí)施例中，可以存在附加的橋接塊125，并且在此類實(shí)施例中，在每個(gè)IC芯片105和110上將存在對(duì)應(yīng)個(gè)數(shù)的橋接塊接觸部305a、305b和310a、310b，附加的橋接塊125可以連接到這些橋接塊接觸部。附加的橋接塊125在IC芯片105和110之間提供附加的連接，以便改善它們之間的數(shù)據(jù)傳輸。[0020]圖4示出了 IC封裝組件400的另一種實(shí)施例，其中圖1的子封裝組件100的另選實(shí)施例被結(jié)合到另一個(gè)傳統(tǒng)的子封裝襯底405，以形成封裝組件400。該實(shí)施例包括多個(gè)IC芯片105、110和410、415及以前面關(guān)于其它實(shí)施例所討論過的方式電連接這些多個(gè)芯片的一個(gè)橋接芯片125。盡管所說明的實(shí)施例400示出了四個(gè)IC芯片105、110、410和415，但是其它實(shí)施例包括三個(gè)或者多于四個(gè)IC芯片的配置。由橋接芯片125電連接的附加IC芯片410和415各自都具有相應(yīng)的封裝襯底接觸部410a、415a和橋接塊接觸部220a、220b(如關(guān)于前面的實(shí)施例所討論過的)。正如前面的實(shí)施例的那樣，橋接塊125與IC芯片105、110、410和415部分交疊，如圖所示。在該實(shí)施例中，橋接塊125 (圖2)的電接觸部205a、205b被分成與連接到一起的IC芯片105、110、410和415相同的個(gè)數(shù)的組。例如，如果三個(gè)IC芯片連接到一起，則通過跡線或通道210互連的電接觸部205a、205b將被分成第一組、第二組和第三組，而如果四個(gè)IC芯片被互連的話，就將存在四個(gè)組，如所示出的，等等。關(guān)于該實(shí)施例所討論的所有接觸部的屬性與配置都與前面關(guān)于其它實(shí)施例討論過的那些相同。另外，如以上所討論的，如果期望的話，包括附加橋接芯片的實(shí)施例也可以使用。
[0021]圖5示出了集成電路(IC)多芯片封裝組件500的一種實(shí)施例。該實(shí)施例包括圖1的IC封裝組件100，在該實(shí)施例中，IC封裝組件100是第一子封裝組件505。應(yīng)當(dāng)理解，以上討論過的任何實(shí)施例都可以包括在圖5的實(shí)施例中。由于封裝組件100及其各種實(shí)施例都在以上討論過了，因此在此不對(duì)它們進(jìn)行進(jìn)一步的討論。但是，組件500還包括第二子封裝組件508，該第二子封裝組件508具有包括結(jié)合墊512和底側(cè)互連部515的第二襯底510。如圖5中看到的，第一子封裝組件505通過結(jié)合接觸部520結(jié)合到第二子封裝組件508的結(jié)合墊512，在所說明的實(shí)施例中，該結(jié)合接觸部520是焊料塊，但是在其它實(shí)施例中也可以是銅柱。橋接塊125具有小于結(jié)合接觸部520厚度的厚度，因此不會(huì)干擾將兩個(gè)子封裝組件505和515結(jié)合到一起的處理。由此，實(shí)現(xiàn)了芯片間的連接，同時(shí)保持了較小的輪廓并且不需要中介層或TSV來將IC芯片105和110互連到一起。
[0022]根據(jù)圖1-5所示的結(jié)構(gòu)，制造方法是顯而易見的，所述結(jié)構(gòu)能夠使用傳統(tǒng)的制造與組裝處理來構(gòu)造。應(yīng)當(dāng)理解，在其中提出的制造方法僅僅是出于說明的目的。因此，本公開內(nèi)容不僅僅限于在此討論的方法。
[0023]參考圖1-5，制造集成電路(IC)多芯片子封裝組件100的方法包括獲得第一 IC芯片105和第二 IC芯片110，它們各自具有封裝襯底接觸部115a、115b和橋接塊接觸部120a、120b。如在此處以及在權(quán)利要求中所使用的，“獲得”意指內(nèi)部制造該器件或者從供應(yīng)商來源獲取。還獲得橋接塊125。橋接塊125包括互連的位于其一端上的第一電接觸部205a和位于其相對(duì)的第二端上的第二電接觸部205b。橋接塊125的第一電接觸部205a結(jié)合到第一 IC芯片105的橋接塊接觸部115a，而橋接塊125的第二電接觸部205b結(jié)合到第二 IC芯片110的橋接塊接觸部115a。傳統(tǒng)的結(jié)合處理，例如焊料塊或銅柱結(jié)合處理可以用于形成結(jié)合部。一旦橋接塊125電連接到IC芯片105和110，數(shù)據(jù)傳輸路徑就在IC芯片105和110之間形成。
[0024]在另一種實(shí)施例中，該方法還可以包括至少獲得具有封裝襯底接觸部410a和橋接塊接觸部220a的第三IC芯片410。另外，結(jié)合處理還包括將橋接塊125的電接觸部205a、205b結(jié)合到至少第三IC芯片410的橋接塊接觸部220a、220b。
[0025]在另一種實(shí)施例中，第一芯片105和第二 IC芯片110中每一個(gè)的橋接接觸部120a、120b分別被分成至少第一橋接接觸部組305a、305b和第二橋接接觸部組310a、310b。在這種實(shí)施例中，結(jié)合步驟還包括將第二橋接塊125a的電接觸部結(jié)合到第一 IC芯片105和第二 IC芯片110的第二橋接接觸部305b、310b。
[0026]第一 IC芯片105和第二 IC芯片110的橋接塊接觸部120a、120b及橋接塊125的電接觸部205a、205b可以是每平方毫米具有至少大約100個(gè)接觸部的高密度接觸部。
[0027]在另一種實(shí)施例中，該方法還可以包括將IC多芯片封裝組件505結(jié)合到第二 IC封裝組件508。在此類實(shí)施例中，第二襯底510具有結(jié)合墊512，其中第一芯片105和第二IC芯片110的封裝襯底接觸部115a、115b通過結(jié)合接觸部520連接到第二子封裝組件508的結(jié)合墊512。橋接塊125位于第一封裝組件和第二封裝組件之間并且具有小于結(jié)合接觸部520厚度的厚度。
[0028]與本申請(qǐng)相關(guān)的本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可以對(duì)所描述的實(shí)施例進(jìn)行另外的和進(jìn)一步的添加、刪除、替換與修改。
【權(quán)利要求】
1.一種集成電路(IC)多芯片封裝組件，包括: 第一 IC芯片，具有封裝襯底接觸部和橋接塊接觸部； 第二 IC芯片，具有封裝襯底接觸部和橋接塊接觸部；以及 橋接塊，與所述第一 IC芯片和所述第二 IC芯片部分交疊并且具有位于其相對(duì)的端上的互連的電接觸部，所述電接觸部接觸所述第一 IC芯片和所述第二 IC芯片的所述橋接塊接觸部，從而將所述第一 IC芯片電連接到所述第二 IC芯片。
2.如權(quán)利要求1所述的IC多芯片封裝組件，還包括具有封裝襯底接觸部和橋接塊接觸部的第三IC芯片，其中所述橋接塊進(jìn)一步與所述第三IC芯片部分交疊，所述橋接塊的所述電接觸部被分成至少第一組、第二組和第三組，并且其中所述第一組接觸所述第一 IC芯片的所述橋接塊接觸部，所述第二組接觸所述第二 IC芯片的所述橋接塊接觸部，并且所述第三組接觸所述第三IC芯片的所述橋接塊接觸部，從而將所述第三IC芯片電連接到所述第一 IC芯片和所述第二 IC芯片。
3.如權(quán)利要求1所述的IC多芯片封裝組件，其中所述第一IC芯片和所述第二 IC芯片中的每一個(gè)的所述橋接接觸部被分成至少第一橋接接觸部組和第二橋接接觸部組，并且所述橋接塊是電連接到所述第一 IC芯片和第二 IC芯片的所述第一橋接接觸部組的第一橋接塊，并且所述IC多芯片封裝組件至少還包括與所述第一 IC芯片和第二 IC芯片部分交疊并且在其相對(duì)的端上具有電接觸部的第二橋接塊，所述電接觸部接觸所述第一 IC芯片和所述第二 IC芯片的所述第二橋接接觸部組。
4.如權(quán)利要求1所述的IC多芯片封裝組件，其中所述第一IC芯片和第二 IC芯片的所述橋接塊接觸部和所述橋接塊的所述電接觸部是高密度接觸部。
5.如權(quán)利要求1所述的·IC多芯片封裝組件，其中所述橋接塊在所述第一IC芯片和所述第二 IC芯片之間提供數(shù)據(jù)傳輸路徑。
6.一種集成電路(IC)多芯片封裝組件，包括: 第一子封裝組件，包括: 第一 IC芯片，具有封裝襯底接觸部和橋接塊接觸部； 第二 IC芯片，具有封裝襯底接觸部和橋接塊接觸部；以及 橋接塊，與所述第一 IC芯片和所述第二 IC芯片部分交疊并且在其相對(duì)的端上具有互連的電接觸部，所述電接觸部接觸所述第一 IC芯片和所述第二 IC芯片的所述橋接塊接觸部，從而將所述第一 IC芯片電連接到所述第二 IC芯片；以及 第二子封裝組件，包括: 具有結(jié)合墊的第二襯底，其中所述第一 IC芯片和第二 IC芯片的所述封裝襯底接觸部通過結(jié)合接觸部連接到所述第二子封裝組件的所述結(jié)合墊，所述橋接塊具有小于所述結(jié)合接觸部厚度的厚度并且位于所述第一子封裝組件和所述第二子封裝組件之間。
7.如權(quán)利要求6所述的IC多芯片封裝組件，其中所述電連接結(jié)構(gòu)包括焊料塊或者銅柱。
8.如權(quán)利要求6所述的IC多芯片封裝組件，其中所述第一子封裝組件還包括具有封裝襯底接觸部和橋接塊接觸部的第三IC芯片，其中所述橋接塊進(jìn)一步與所述第三IC芯片部分交疊，所述橋接塊的所述電接觸部被分成至少第一組、第二組和第三組，并且其中所述第一組接觸所述第一 IC芯片的所述橋接塊接觸部，所述第二組接觸所述第二 IC芯片的所述橋接塊接觸部，并且所述第三組接觸所述第三IC芯片的所述橋接塊接觸部，從而將所述第三IC芯片電連接到所述第一 IC芯片和所述第二 IC芯片。
9.如權(quán)利要求6所述的IC多芯片封裝組件，其中所述第一IC芯片和所述第二 IC芯片中的每一個(gè)的所述橋接接觸部被分成至少第一橋接接觸部組和第二橋接接觸部組并且所述橋接塊是電連接到所述第一 IC芯片和所述第二 IC芯片的所述第一橋接接觸部組的第一橋接塊，并且所述第一 IC多芯片封裝組件至少還包括與所述第一 IC芯片和所述第二 IC芯片部分交疊并且在其相對(duì)的端上具有電接觸部的第二橋接塊，所述電接觸部接觸所述第一 IC芯片和第二 IC芯片的所述第二橋接接觸部組。
10.如權(quán)利要求6所述的IC多芯 片封裝組件，其中所述橋接塊沒有穿通硅通路(TSV)。
【文檔編號(hào)】H01L25/065GK103824843SQ201310416249
【公開日】2014年5月28日 申請(qǐng)日期:2013年9月13日 優(yōu)先權(quán)日:2012年11月13日
【發(fā)明者】D·E·霍克, J·W·奧森巴赫, J·C·帕克 申請(qǐng)人:Lsi公司