專利名稱：驅(qū)動信號發(fā)生裝置和圖像顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及按照等級數(shù)據(jù)來驅(qū)動包含半導(dǎo)體元件和電子發(fā)射元件的發(fā)光元件等負(fù)荷的驅(qū)動信號發(fā)生電路及圖像顯示裝置。特別涉及適合于在同時多個驅(qū)動連接到具有電感分量和電容分量的布線上的發(fā)光元件等負(fù)荷的驅(qū)動信號發(fā)生電路及圖像顯示裝置。
背景技術(shù)：
以往，已知配有將電子發(fā)射元件或LED或有機(jī)EL等發(fā)光元件多個矩陣布線的圖像顯示板的圖像顯示裝置。使用這樣的發(fā)光元件的圖像顯示裝置為自發(fā)光型，所以在不需要背光方面、以及視野角寬大方面具有優(yōu)勢。
作為矩陣布線的發(fā)光元件的驅(qū)動方法，已知有脈沖寬度調(diào)制(PWM)、振幅調(diào)制(PAM)、組合脈沖寬度調(diào)制和振幅調(diào)制的方法，還提出各種用于進(jìn)行該調(diào)制的電路結(jié)構(gòu)。
可是，在現(xiàn)有的脈沖寬度調(diào)制和振幅調(diào)制中，如果等級(gradation)顯示數(shù)增大，則在最小單位的LSB的脈沖寬度中需要高速操作，而在振幅值上需要高輸出精度。因此，使用組合上述脈沖寬度調(diào)制和振幅調(diào)制的驅(qū)動方法。
但是，連接元件的矩陣布線包含電感分量和電容分量，在脈沖寬度調(diào)制、振幅調(diào)制或組合脈沖寬度調(diào)制和振幅調(diào)制的調(diào)制中對連接到包含該電感分量和電容分量的布線上的元件進(jìn)行等級控制的方法中，在信號波形的上升時下降時產(chǎn)生阻尼振蕩，存在與期望的波形不同的情況。
此外，在由多個并聯(lián)設(shè)置的驅(qū)動信號發(fā)生電路來驅(qū)動如矩陣布線的圖像顯示板的信息信號電極那樣并聯(lián)設(shè)置的元件的情況下，如果同時驅(qū)動多個元件，則從驅(qū)動信號發(fā)生電路流入的電流值增加，存在因該電流值的差產(chǎn)生的輸出電源的電壓降和布線電阻產(chǎn)生的電壓降對驅(qū)動各元件的信號產(chǎn)生的影響增大的問題。

發(fā)明內(nèi)容
作為本申請的發(fā)明要解決的課題，可列舉如下實現(xiàn)適于控制驅(qū)動信號的上升、下降或上升和下降兩方的形狀的驅(qū)動信號發(fā)生電路，而且即使在多個設(shè)置同樣的驅(qū)動電路的情況下也可將電流時間性地分散并可防止電流集中的驅(qū)動信號發(fā)生電路，以及使用這些技術(shù)可實現(xiàn)合適的圖像顯示的圖像顯示裝置。
首先，為了降低對應(yīng)于高等級化的驅(qū)動時的阻尼振蕩的影響，本發(fā)明人提出同時使用多級電源和脈沖寬度調(diào)制，以圖2所示的臺階狀上升臺階狀下降的波形來驅(qū)動元件的方法。這里，以使用4級的電位源的情況來說明其一例。
在圖2中，從V1至V4是V1＜V2＜V3＜V4，圖中的1時隙的時間Δt和電位差V4-V3、V3-V2、V2-V1或V1-V0(V0是基準(zhǔn)電位)組成的1塊是輸出相當(dāng)1LSB的等級的波形。首先，第1等級輸出V1電平的1塊，在第2等級、第3等級中依次追加V1電平的塊。之后的第4等級在第1等級的塊上延遲1時隙并積累V2電平的塊。第5等級追加V1電平的塊，在第6等級中積累V2電平的塊。重復(fù)進(jìn)行以上操作，從V1電平向V2、V3、V4積累塊，然后，再次重復(fù)進(jìn)行從V1向V2、V3、V4積累塊。在該驅(qū)動中，如果塊的橫方向(時間軸方向)的比特數(shù)為8比特，則縱方向(電壓方向)的比特數(shù)為2比特，所以作為整體大致可表現(xiàn)10比特。此外，在上升時通過追加改變從V1至V2、從V2至V3、從V3至V4的臺階，下降時通過追加改變從V4至V3、從V3至V2、從V2至V1的臺階，來減小產(chǎn)生阻尼振蕩的電流變化(＝dV/dt)，所以可降低阻尼振蕩的影響。
根據(jù)本發(fā)明，可以實現(xiàn)驅(qū)動電路，該電路能夠用簡單的結(jié)構(gòu)來產(chǎn)生具有臺階狀地形成例如上述上升或下降形狀的波形的驅(qū)動信號。
本發(fā)明的驅(qū)動信號發(fā)生電路之一如下構(gòu)成。即，提供一種驅(qū)動信號發(fā)生電路，該驅(qū)動信號發(fā)生電路使用從V1至Vn(n為2以上的整數(shù))的多級電位源(V(n-1)＜Vn)同時進(jìn)行波峰值調(diào)制和脈寬調(diào)制，在與輸入等級數(shù)據(jù)對應(yīng)的波峰值為Vm(2≤m≤n；m是整數(shù))的情況下，在上升時，2≤k≤m(k是整數(shù))的各Vk輸出與V(k-1)輸出相比，在所述脈寬調(diào)制的單位時間的1時隙后輸出，波峰值從截止電平至Vm依次臺階狀地增加，在下降時，1≤k≤m-1的各V(k-1)輸出與Vk輸出相比，在1或2時隙后輸出，波峰值從Vm至截止電平依次臺階狀地減少，以具有臺階狀的波形的驅(qū)動信號來對負(fù)載進(jìn)行等級控制，該驅(qū)動信號發(fā)生電路包括啟動脈沖輸出電路，產(chǎn)生與啟動V1輸出同步的脈沖；結(jié)束脈沖輸出電路，產(chǎn)生與結(jié)束Vm輸出同步的脈沖；第1延遲電路，產(chǎn)生將與啟動所述V1輸出同步的脈沖依次延遲每1時隙的多個延遲輸出；第2延遲電路，產(chǎn)生將與結(jié)束所述Vm輸出同步的脈沖依次延遲每1時隙的多個延遲輸出；形成控制信號的電路，設(shè)定與啟動所述V1輸出同步的脈沖、與結(jié)束所述Vm輸出同步的脈沖、以及從所述各延遲輸出至1≤k≤n的各Vk輸出的脈沖寬度；以及脈沖寬度發(fā)生電路，根據(jù)所述控制信號來產(chǎn)生1≤k≤n的各Vk輸出的脈沖寬度信號。
根據(jù)該電路，可用簡單的結(jié)構(gòu)來生成具有臺階狀波形的驅(qū)動信號。這里，截止電平只要是即使負(fù)荷接受該電平的輸入實質(zhì)上也不被驅(qū)動的任何一個電平(該電平是即使提供用于脈沖寬度調(diào)制的最短的脈沖寬度負(fù)荷也不被驅(qū)動1等級的電平)就可以，從V1至Vn的各波峰值只要通過它們可選擇負(fù)荷在分別不同的狀態(tài)下實質(zhì)上被驅(qū)動的電平就可以。即使對于最低波峰值V1，在該最低波峰值提供用于脈沖寬度調(diào)制的最短脈沖寬度的情況下，也可設(shè)定為負(fù)荷實質(zhì)上被驅(qū)動(成為與一個等級數(shù)據(jù)對應(yīng)的驅(qū)動狀態(tài))的電平。再有，施加電壓來驅(qū)動負(fù)荷，但在以電位規(guī)定所述驅(qū)動信號的波形的信號電平(波峰值)的情況下，負(fù)荷上需要的電壓作為負(fù)荷上施加的基礎(chǔ)電位(是除了上述的基準(zhǔn)電位以外的電位。翻譯時請注意)(例如，如后述那樣，該電位相當(dāng)于矩陣驅(qū)動情況下的選擇電位)和所述驅(qū)動信號的電位的電位差來提供。在以電流值規(guī)定所述驅(qū)動信號的波形的信號電平(波峰值)的情況下，負(fù)荷上需要的電壓作為負(fù)荷上施如的基礎(chǔ)電位和為了達(dá)到規(guī)定的電流值而提供所述驅(qū)動信號的信號電平的電位之間的電位差來提供。
為了分別進(jìn)行等級控制而多個并聯(lián)組合使用并聯(lián)連接的負(fù)荷，最好采用以下結(jié)構(gòu)所述啟動脈沖輸出電路從脈沖寬度控制區(qū)間內(nèi)前半部分的第1定時和該脈沖寬度控制區(qū)間內(nèi)后半部分的第2定時中至少選擇與Vm輸出的脈沖寬度對應(yīng)的時間前的一個第3定時，來產(chǎn)生與開始V1輸出同步的脈沖，所述結(jié)束脈沖輸出電路從所述第1定時中至少選擇與Vm輸出的脈沖寬度對應(yīng)的時間后的第4定時和所述第2定時的一個，來產(chǎn)生與結(jié)束Vm輸出同步的脈沖。
根據(jù)該驅(qū)動信號發(fā)生電路，可以用簡單的結(jié)構(gòu)來生成具有臺階狀的波形的驅(qū)動信號。此外，啟動脈沖輸出電路具有選擇第1及第3定時的某一個來產(chǎn)生與開始V1輸出同步的脈沖，所以在使用多個同樣的電路的情況下，通過將這些電路適當(dāng)分成基于第1定時產(chǎn)生驅(qū)動信號的電路和基于第3定時產(chǎn)生驅(qū)動信號的電路，可以將電流時間性地分散，防止電流的集中。
再有，在本發(fā)明中還包含以下的驅(qū)動信號發(fā)生電路。
即，提供一種驅(qū)動信號發(fā)生電路，產(chǎn)生驅(qū)動信號作為對發(fā)光元件進(jìn)行等級控制的驅(qū)動信號，該驅(qū)動信號具有從對應(yīng)于各個不同的發(fā)光狀態(tài)的多個(n個)波峰值中選擇信號電平的波形，該驅(qū)動信號發(fā)生電路包括電路A，輸出與所述驅(qū)動信號波形的上升同步的上升信號；電路B，輸出從所述上升信號開始每隔規(guī)定時間依次延遲的至少n-1個延遲信號；以及電路C，輸出所述驅(qū)動信號，作為所述驅(qū)動信號，具有以下上升形狀與所述上升信號同步，將信號電平從對應(yīng)于所述發(fā)光元件變?yōu)殛P(guān)斷狀態(tài)的信號電平上升至所述n個波峰值中的最低波峰值，然后，在信號電平達(dá)到由輸入的等級數(shù)據(jù)決定的規(guī)定波峰值之前，每隔規(guī)定時間將與所述各延遲信號同步的信號電平依次上升高1級的波峰值。
根據(jù)該結(jié)構(gòu)，可以階段性地進(jìn)行驅(qū)動信號波形的上升。特別是使用延遲電路，所以不需要對每個波峰值都單獨(dú)決定從各波峰值上升到下級的波峰值的定時。再有，按照驅(qū)動信號的各部分電平來決定各部分中的發(fā)光狀態(tài)，在該發(fā)光狀態(tài)在時間軸上進(jìn)行視覺性地積分，可獲得對應(yīng)于亮度數(shù)據(jù)的亮度。此外，最好是采用所述各延遲信號每隔同一規(guī)定時間依次延遲的結(jié)構(gòu)。
特別是在該結(jié)構(gòu)中，包括電路D，輸出與所述規(guī)定波峰值的所述驅(qū)動信號的下降同步的下降信號；以及電路E，從所述下降信號開始每隔規(guī)定時間依次延遲的至少n下降用延遲信號；所述電路C最好是采用以下結(jié)構(gòu)與所述下降信號同步并將信號電平下降至比所述規(guī)定波峰值低1級的波峰值，然后，與按照所述輸入的等級數(shù)據(jù)選擇的所述各下降用延遲信號同步，將信號電平依次下降至低1級的波峰值。
根據(jù)該結(jié)構(gòu)，不需要對每個波峰值單獨(dú)計數(shù)維持時間來決定從各波峰值至下級波峰值的下降定時。再有，直至規(guī)定波峰值才使信號電平上升后，在所述下降部分進(jìn)行從該規(guī)定波峰值的下降前，如果維持該規(guī)定波峰值，則容易進(jìn)行控制。此外，所述各下降延遲信號最好是采用每隔相同的規(guī)定時間依次延遲的結(jié)構(gòu)。
在該結(jié)構(gòu)中，所述電路A最好是采用以下結(jié)構(gòu)根據(jù)從外部輸入的觸發(fā)信號及上升位置數(shù)據(jù)按定時輸出所述上升信號。
根據(jù)該結(jié)構(gòu)，可以根據(jù)上升位置數(shù)據(jù)來變更驅(qū)動信號波形的上升定時，所以在使用多個同樣的電路的情況下，如果適當(dāng)錯開這些電路中的驅(qū)動信號波形的上升定時，則可以將電流時間性地分散，防止電流的集中。
在本發(fā)明的優(yōu)選實施例中，所述上升位置數(shù)據(jù)包括在多個驅(qū)動信號發(fā)生電路間指定與驅(qū)動信號波形的上升和下降的某一個定時一致的上升同步/下降同步切換信號；以及指定將下降同步時的驅(qū)動信號波形的上升定時從上升同步時的定時起延遲到哪個位置的數(shù)據(jù)。再有，如果上升同步時輸入所述觸發(fā)信號，則從所述電路A立即輸出上升信號。
再有，以下結(jié)構(gòu)也包含在本發(fā)明中。提供一種驅(qū)動信號發(fā)生電路，產(chǎn)生驅(qū)動信號作為對發(fā)光元件進(jìn)行等級控制的驅(qū)動信號，該驅(qū)動信號具有從對應(yīng)于各個不同的發(fā)光狀態(tài)的多個n個波峰值中選擇信號電平的波形，該驅(qū)動信號發(fā)生電路包括電路D，輸出與從規(guī)定波峰值起波峰值低1級的信號電平的下降同步的下降信號；電路E，從所述下降信號起每隔規(guī)定時間輸出依次延遲的至少n個用于下降的延遲信號；以及電路C，與與所述下降信號同步并將信號電平下降至比所述規(guī)定波峰值低1級的波峰值，然后，與按照所述輸入的等級數(shù)據(jù)選擇的所述各下降用延遲信號同步，具有將信號電平依次下降至低1級的波峰值的波形。
根據(jù)該結(jié)構(gòu)，可以階段性地進(jìn)行驅(qū)動信號波形的下降。特別是使用延遲電路，所以不需要對每個波峰值都單獨(dú)進(jìn)行計數(shù)來決定從各波峰值下降至下級的波峰值的定時。
再有，在以上所述的各發(fā)明中，根據(jù)上升信號或下降信號，可以容易地產(chǎn)生比上升信號每隔延遲規(guī)定時間的延遲信號或比下降信號每隔延遲規(guī)定時間的延遲信號。
這里，所述下降用延遲信號的選擇在所述規(guī)定波峰值是所述n個波峰值中低的波峰值起進(jìn)行計數(shù)的第m個(m≤n)波峰值時，可以選擇所述n個下降用延遲信號中的m-1個信號。通過選擇所述n個下降用延遲信號中的m-1個信號(特別是選擇所述n個下降延遲信號中的開頭的m個延遲信號中的m-1個信號)，從而每隔規(guī)定時間輸出比所述規(guī)定(最大)波峰值低的各波峰值，或者在所述規(guī)定時間的分兩批的期間輸出比所述規(guī)定波峰值低的各波峰值的某一個，除此以外的波峰值可以產(chǎn)生具有每所述規(guī)定時間輸出的波形的驅(qū)動信號。具體地說，所述下降延遲信號的選擇可選擇比所述規(guī)定波峰值低的與所有波峰值的數(shù)同數(shù)的一連串的(從下降信號起每隔規(guī)定時間依次延遲)全部下降延遲信號，或選擇除了該一連串延遲信號及接續(xù)它的一個延遲信號中的某一個信號以外的延遲信號(選擇除了該一連串延遲信號及與其接續(xù)的一個延遲信號中的某一個信號以外的信號)。該選擇根據(jù)等級數(shù)據(jù)進(jìn)行。通過進(jìn)行上述選擇，可以形成與所有等級對應(yīng)的波形。
例如，假設(shè)信號電平使用的波峰值為V1、V2、V3、V4(V1＜V2＜V3＜V4)。在等級數(shù)據(jù)是信號電平必需為V4狀態(tài)的數(shù)據(jù)情況下，根據(jù)下降信號從V4下降至V3后，進(jìn)行從V3至V2的下降，從V2至V1的下降，從V1至信號電平變?yōu)閷?yīng)于非發(fā)光狀態(tài)的電平的下降。如果選擇從下降信號起每隔規(guī)定時間延遲的三個延遲信號，根據(jù)這些延遲信號進(jìn)行上述各臺階的下降，則V3、V2、V1的信號電平分別維持規(guī)定時間后下降。除了從下降信號起每隔規(guī)定時間延遲的四個延遲信號中的最初延遲信號以外，選擇剩余的三個延遲信號，根據(jù)這些延遲信號來進(jìn)行各臺階的下降后，V3的信號電平維持兩次規(guī)定時間，V2、V1的信號電平分別維持規(guī)定時間。除了從下降信號起每隔規(guī)定時間延遲的四個延遲信號中的第2延遲信號以外，選擇剩余的三個延遲信號，根據(jù)這些延遲信號來進(jìn)行各臺階的下降后，V3的信號電平維持規(guī)定時間，V2的信號電平維持兩次規(guī)定時間，V1的信號電平維持規(guī)定時間。除了從下降信號起每隔規(guī)定時間延遲的四個延遲信號中的第3延遲信號以外，選擇剩余的三個延遲信號，根據(jù)這些延遲信號來進(jìn)行各臺階的下降后，V3及V2的信號電平分別維持規(guī)定時間，V1的信號電平維持兩次規(guī)定時間。作為信號波形的上升部分的形狀，通過選擇以上的任何一個，可以實現(xiàn)對應(yīng)于所有等級的波形。
在該結(jié)構(gòu)中，所述電路D最好采用以基于從外部輸入的觸發(fā)信號和下降位置數(shù)據(jù)的定時來輸出所述下降信號的結(jié)構(gòu)。
根據(jù)該結(jié)構(gòu)，可以臺階性地進(jìn)行驅(qū)動信號波形的下降。由于使用半導(dǎo)體元件，所以不需要對每個波峰值完全單獨(dú)地計數(shù)決定從各波峰值下降至下級的波峰值的定時。在本發(fā)明的優(yōu)選實施例中，所述下降位置數(shù)據(jù)由所述上升同步/下降同步切換信號、以及以產(chǎn)生的驅(qū)動信號不超過規(guī)定的脈沖寬度控制區(qū)間設(shè)定的邊界位置設(shè)定數(shù)據(jù)來構(gòu)成。再有，上升同步上時的下降位置由輸入的等級數(shù)據(jù)決定。
在以上中，發(fā)光元件指LED和有機(jī)EL元件，此外，包含如電子發(fā)射元件那樣通過組合由熒光體等元件提供的能量進(jìn)行發(fā)光的發(fā)光體而具有發(fā)光元件的功能的元件。再有，本發(fā)明在使用隨著驅(qū)動通過元件流動電流的元件情況下特別有效。
再有，本申請包含以下發(fā)明。
即，提供一種圖像顯示裝置，其特征在于，包括配置成矩陣狀的多個掃描布線和多個調(diào)制布線；在所述掃描布線和所述調(diào)制布線交叉的各個位置上對應(yīng)設(shè)置的發(fā)光元件；以及按照輸入的亮度信號來產(chǎn)生對所述發(fā)光元件進(jìn)行等級控制的驅(qū)動信號的驅(qū)動信號發(fā)生電路；所述驅(qū)動信號是通過將波峰值調(diào)制和脈沖寬度調(diào)制組合調(diào)制獲得的信號，它具有以下波形從該驅(qū)動信號對應(yīng)的亮度信號的等級值決定的上升的開始點(diǎn)起臺階狀地依次增加波峰值，從不取決于該驅(qū)動信號對應(yīng)的亮度信號的等級值的上升開始點(diǎn)起臺階狀地依次增加波峰值，從不取決于所述等級值的下降開始點(diǎn)起臺階狀地依次減少波峰值。
在波形內(nèi)包于規(guī)定期間的情況下，在下降開始點(diǎn)之后，存在臺階狀依次減少波峰值的時間，所以在該結(jié)構(gòu)中下降的開始點(diǎn)在波形可以固定地設(shè)定在比規(guī)定期間的結(jié)束點(diǎn)之前的規(guī)定期間中。
再有，本申請包含以下發(fā)明。
即，提供一種圖像顯示裝置，其特征在于，包括配置成矩陣狀的多個掃描布線和多個調(diào)制布線；在所述掃描布線和所述調(diào)制布線交叉的各個位置上對應(yīng)設(shè)置的發(fā)光元件；以及按照輸入的亮度信號來產(chǎn)生對所述發(fā)光元件進(jìn)行等級控制的驅(qū)動信號的驅(qū)動信號發(fā)生電路；所述驅(qū)動信號是通過將波峰值調(diào)制和脈沖寬度調(diào)制組合調(diào)制獲得的信號，它具有以下波形在選擇所述多個掃描布線的一個布線期間中，對連接于一個所述掃描布線的多個所述發(fā)光元件進(jìn)行等級控制的多個所述驅(qū)動信號的一部分具有以下波形從該驅(qū)動信號對應(yīng)的亮度信號的等級值決定的上升的開始點(diǎn)起臺階狀地依次增加波峰值，從不取決于所述等級值的下降開始點(diǎn)起臺階狀地依次減少波峰值，而其他驅(qū)動信號具有以下波形從該驅(qū)動信號對應(yīng)的亮度信號的等級值決定的下降的開始點(diǎn)起臺階狀地依次減少波峰值，在該下降的開始前，從不取決于所述等級值的上升開始點(diǎn)起臺階狀地依次增加波峰值。
在該結(jié)構(gòu)中，可以分散在一個掃描期間內(nèi)流動的電流量，所以十分適用。


圖1是表示本發(fā)明第1實施例的驅(qū)動信號發(fā)生電路的結(jié)構(gòu)方框圖。
圖2是表示本發(fā)明要實現(xiàn)的驅(qū)動信號波形的一例的上升同步驅(qū)動信號波形的波形圖。
圖3是表示圖1結(jié)構(gòu)的具體例的電路圖。
圖4是表示圖3中的解碼電路的具體例的電路圖。
圖5是說明圖3電路的工作的定時圖。
圖6是說明圖3電路的工作的定時圖。
圖7是說明圖3電路的工作的定時圖。
圖8是說明圖3電路的工作的定時圖。
圖9是表示冷陰極電子發(fā)射的施加電壓(Vf)和發(fā)射電流(Ie)之間關(guān)系的特性圖。
圖10是表示圖1中的輸出電路的具體例的電路圖。
圖11是說明圖10的電路的工作的定時圖。
圖12是表示本發(fā)明的圖像顯示裝置的結(jié)構(gòu)例的示意圖。
圖13是表示本發(fā)明第2實施例的驅(qū)動信號發(fā)生電路的結(jié)構(gòu)方框圖。
圖14是表示本發(fā)明要實現(xiàn)的下降同步驅(qū)動信號波形的一例的波形圖。
圖15是表示圖13結(jié)構(gòu)的具體例的電路圖。
圖16是說明圖15的上升同步時的工作的定時圖。
圖17是說明圖15的上升同步時的工作的定時圖。
圖18是說明圖15的上升同步時的工作的定時圖。
圖19是說明圖15的上升同步時的工作的定時圖。
圖20是說明圖15的下降同步時的工作的定時圖。
圖21是說明圖15的下降同步時的工作的定時圖。
圖22是說明圖15的下降同步時的工作的定時圖。
圖23是說明圖15的下降同步時的工作的定時圖。
圖24是說明將圖15的電路并聯(lián)連接m個狀態(tài)的連接圖。
圖25是表示圖15的電路的變形例的電路圖。
具體實施例方式
(第1實施形態(tài))下面用圖1的標(biāo)號來說明本發(fā)明優(yōu)選的第1實施例，其特征在于輸入同步時鐘信號CLK、啟動觸發(fā)信號TRG、以及控制數(shù)據(jù)(這些控制數(shù)據(jù)根據(jù)所述輸入等級數(shù)據(jù)來形成)，其中，同步時鐘信號設(shè)定所述時隙的時間寬度，啟動觸發(fā)信號設(shè)定所述驅(qū)動信號的啟動，而控制數(shù)據(jù)包含設(shè)定所述驅(qū)動信號的振幅Vm的第1數(shù)據(jù)信號PHM1…0、設(shè)定振幅為Vm的脈沖寬度的第2數(shù)據(jù)信號Data9…2、以及設(shè)定下降部的臺階形狀的第3數(shù)據(jù)信號Data1…0；通過同步時鐘信號CLK來至少控制啟動脈沖發(fā)生電路1(電路A)、結(jié)束脈沖發(fā)生電路2(電路D)和延遲電路3(第1延遲電路(電路B)、第2延遲電路(電路E))，通過啟動觸發(fā)信號TRG來控制啟動脈沖輸出電路1，通過啟動觸發(fā)信號TRG及第2數(shù)據(jù)信號Data9…2來控制結(jié)束脈沖輸出電路2，通過第3數(shù)據(jù)信號Data1…0及第1數(shù)據(jù)信號PHM1…0來控制解碼器電路4(電路C的一部分，產(chǎn)生控制信號的電路)。
更具體地說，啟動脈沖輸出電路1根據(jù)啟動觸發(fā)信號TRG來產(chǎn)生與同步時鐘信號CLK同步的啟動脈沖STRT。
延遲電路2包括圖3所示的計數(shù)器7和比較器8，計數(shù)器7通過啟動觸發(fā)信號TRG(在圖3中為復(fù)位信號/RST)來復(fù)位，同時對同步時鐘信號CLK進(jìn)行計數(shù)，比較器8在計數(shù)器7的計數(shù)值與第2數(shù)據(jù)信號Data9…2一致時產(chǎn)生結(jié)束脈沖END。
延遲電路3原封不動地輸出啟動脈沖START(ST0)，同時輸出對于2≤j≤n的各j將啟動脈沖STAR延遲(j-1)時隙后的n-1個延遲輸出ST1、ST2、ST3。而延遲電路3原封不動地輸出結(jié)束脈沖END(ED0)，同時產(chǎn)生對于1≤j≤n的各j將結(jié)束脈沖END延遲j時隙后的延遲輸出ED1、ED2、ED3、ED4。
再有，在以下的實施例中，從延遲電路原封不動地輸出啟動脈沖輸出電路輸出的啟動脈沖，使驅(qū)動信號波形的最初的上升(V1輸出)與其同步。即，啟動脈沖輸出電路成為啟動脈沖輸出電路。而結(jié)束脈沖輸出電路也同樣成為結(jié)束脈沖輸出電路。再有，對于ST0、ED0來說，也可不經(jīng)由延遲電路3而從啟動脈沖輸出電路和結(jié)束脈沖輸出電路直接輸出到解碼器電路4。
此外，在以下的實施例中，與最低波峰值的V1的上升同步的ST0使用啟動脈沖輸出電路輸出的啟動脈沖，但也可以將啟動脈沖輸出電路輸出的啟動脈沖中產(chǎn)生α?xí)r隙(α≥0)的延遲的脈沖作為ST0。這種情況下，延遲輸出ST1、ST2、ST3形成從ST0起每隔1時隙依次延遲的信號。而與亮度數(shù)據(jù)決定的最大波峰值的信號電平的下降同步的信號ED0使用結(jié)束脈沖輸出電路輸出的結(jié)束脈沖，但也可將結(jié)束脈沖輸出電路輸出的結(jié)束脈沖中產(chǎn)生α?xí)r隙(α≥0)的延遲的脈沖用作ED0。這種情況下，延遲輸出ED1、ED2、ED3、ED4形成從ED0起每隔1時隙依次延遲的信號。
解碼器電路4、脈沖寬度發(fā)生電路5和輸出電路6構(gòu)成輸出具有規(guī)定波形的驅(qū)動信號的電路C。解碼器電路4對基于第1數(shù)據(jù)信號PHM1…0及第3數(shù)據(jù)信號Data1…0的各Vk振幅輸出將相當(dāng)于啟動脈沖ST0和延遲ST0后的n-1個延遲輸出ST1～3中的一個脈沖選擇為該Vk輸出的輸出啟動脈沖STPk。ST0至ST3分別對應(yīng)于STP1至STP4。將相當(dāng)于結(jié)束脈沖ED0和延遲ED0后的n個延遲輸出ED1～4中的一個脈沖選擇為該Vk振幅輸出的輸出結(jié)束脈沖EDPk。ED1、ED2、ED3分別對應(yīng)于DEP3、EDP2、EDP1，或ED1至DE4中的某三個依次與EDP3至EDP1對應(yīng)。
脈沖寬度發(fā)生電路5將以各Vk輸出的輸出啟動脈沖STPk的定時來接通，并且以輸出結(jié)束脈沖EDPk的定時來關(guān)斷的信號作為該Vk輸出的脈沖寬度信號PWMk來輸出。
本實施例還具有以下特征包括輸出電路6，該輸出電路根據(jù)脈沖寬度信號PWM1～4來產(chǎn)生各波峰值輸出，在對于2以上的Vk輸出同時產(chǎn)生接通信號的情況下，僅輸出最大波峰值的輸出。
此外，采用負(fù)荷為電子發(fā)射元件，通過將施加該驅(qū)動信號發(fā)射的電子照射到熒光體上來發(fā)光的結(jié)構(gòu)。特別是作為電子發(fā)射元件，這里使用表面?zhèn)鲗?dǎo)型發(fā)射元件。作為圖像顯示裝置的結(jié)構(gòu)，采用表面?zhèn)鲗?dǎo)型發(fā)射元件作為電子發(fā)射元件，將電子發(fā)射元件用多條掃描布線及多條調(diào)制布線連接成矩陣狀。在該結(jié)構(gòu)中，對多條掃描布線進(jìn)行掃描驅(qū)動，在選擇的掃描布線上施加選擇電位。將上述驅(qū)動信號發(fā)生電路分別連接到各調(diào)制布線，作為驅(qū)動連接到選擇的掃描布線的多個負(fù)荷(元件；這里為電子發(fā)射元件)的信號，從各驅(qū)動信號發(fā)生電路對各調(diào)制布線供給驅(qū)動信號。驅(qū)動信號的信號電平的選擇為電位選擇，選擇多個n個(以下的實施例中為4個)電位。各電位都為通過與所述選擇的電位的電位差使負(fù)荷成為導(dǎo)通狀態(tài)的電位，這里，所述電子發(fā)射元件為了在熒光體上產(chǎn)生發(fā)光而形成發(fā)射充分的電子的電位。再有，在非選擇狀態(tài)的掃描布線中，即使對連接到非選擇狀態(tài)的掃描布線的元件從所述調(diào)制布線施加所述多個n個電位中最大電位，仍提供實質(zhì)上不驅(qū)動元件的電位。這里，在非選擇狀態(tài)的掃描布線中，即使對連接到非選擇狀態(tài)的掃描布線的電子發(fā)射元件從所述調(diào)制布線施加所述多個n個電位中的最大電位，作為非選擇電位也不提供該電子發(fā)射元件為了在所述熒光體上產(chǎn)生發(fā)光而產(chǎn)生電子發(fā)射的電位。
本說明書中所說的驅(qū)動信號的波形的信號電平的大小(高低)，表示信號電平比某種狀態(tài)大(高)，對負(fù)荷(發(fā)光元件)提供更大能量的電平。例如，作為驅(qū)動信號的信號電平的電位，在提供比選擇電位低的電位，通過它們的電位差來對負(fù)荷提供能量的情況下，意味著信號電平比某個狀態(tài)高，以及信號電平的電位比某個狀態(tài)低。
作為信號電平，可選擇電位，也可以選擇電流值。在選擇電流值的情況下，設(shè)置多個電流源來代替輸出電路6的多個電位源，根據(jù)本發(fā)明來控制各電流源流動規(guī)定電流(包含吸入電流的情況)的期間，可以對負(fù)荷供給各電流源流動的電流之和。
根據(jù)本發(fā)明，減小驅(qū)動信號上升時和/或下降時產(chǎn)生阻尼振蕩的電流變化(＝dV/dt)，降低這些阻尼振蕩，所以可以簡單并且低成本地實現(xiàn)產(chǎn)生具有有效的臺階狀上升和/或下降波形的驅(qū)動信號的電路。即使是連接到具有電感分量和電容分量的布線上的負(fù)荷，無論其種類如何，本發(fā)明的驅(qū)動信號發(fā)生電路都適用于驅(qū)動。其中，在使用電子發(fā)射元件的元件、LED和有機(jī)EL等驅(qū)動時通過元件來驅(qū)動電流流過的發(fā)光元件時特別有效。
(第1實施例)以下，說明本發(fā)明的實施例。圖1表示本發(fā)明一實施例的驅(qū)動信號發(fā)生電路。該電路用于驅(qū)動在多個列方向(調(diào)制)布線和多個行方向(掃描)布線的交點(diǎn)上構(gòu)成電子發(fā)射元件的矩陣顯示的各電子發(fā)射元件。在圖1中，1是啟動脈沖發(fā)生電路，2是結(jié)束脈沖發(fā)生電路，3是延遲電路，4是解碼電路，5是脈沖寬度發(fā)生電路，6是輸出電路。根據(jù)本結(jié)構(gòu)，如圖2所示，形成兼用脈沖寬度調(diào)制(PWM)和脈沖振幅調(diào)制(PAM)的等級波形(驅(qū)動信號波形)。在圖2中，斜線部表示等級的增加部分。這里，使用從V1至V4的電位選擇驅(qū)動來實現(xiàn)4級振幅(波峰值)，作為整體的等級，說明輸出相當(dāng)10比特的等級的電路。再有，作為驅(qū)動信號的波形的信號電平的基準(zhǔn)的基準(zhǔn)電位對應(yīng)于施加在掃描布線上的電位而確定為可以抑制不需要的發(fā)光的電平就可以。這里，設(shè)基準(zhǔn)電位為地電位。
在圖1中，為了形成圖2所示的等級波形，將使各電路的定時同步的同步信號CLK輸入到啟動脈沖發(fā)生電路1、結(jié)束脈沖發(fā)生電路2、延遲電路3及PWM發(fā)生電路5。還有同步信號CLK被輸入到解碼電路4的情況。觸發(fā)信號TRG作為定時信號被輸入到啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路2。
脈沖寬度控制信號Data9…0是控制驅(qū)動信號波形的時間寬度的10比特的控制信號(數(shù)據(jù))，脈沖高度控制信號PHM1…0是控制驅(qū)動信號波形的振幅(驅(qū)動信號的信號電平)的2比特的控制信號(數(shù)據(jù))。脈沖高度控制信號PHM1…0表示驅(qū)動信號波形的最大波峰值(Vm)是1～4電平即波峰值為V1至V4的某一個，脈沖寬度控制信號Data9…0的高8比特以來自上升位置(啟動脈沖發(fā)生定時)的時隙數(shù)(0～255)表示驅(qū)動信號波形的下降位置(結(jié)束脈沖發(fā)生定時)，低2比特表示該下降部的臺階形狀是‘沒有’延遲時隙寬度為2的電平(在下降部的臺階形狀中，維持2時隙的波峰值)還是1～3電平的哪一個。根據(jù)相當(dāng)所述10比特的等級數(shù)據(jù)，由微處理器或圖像控制器等未圖示的顯示控制裝置來形成這些控制信號，并輸入到該驅(qū)動信號發(fā)生電路。
在脈沖寬度控制信號Data9…0中，高8比特(Data9…2)被輸入到結(jié)束脈沖發(fā)生電路2，低2比特(Data1…0)和脈沖高度控制信號PHM1…0被輸入到解碼電路4。
在本實施例中，為了表現(xiàn)數(shù)據(jù)比特長度R＝10的等級數(shù)據(jù)，使用P＝10比特(Data9…0)，在0～259個的范圍中脈沖寬度控制時隙寬度Δt的單位脈沖，使用Q＝2比特(PHM1…0)在1～4電平即波峰值為V1至V4的范圍中振幅控制波高電平(實際上，Q＝2比特也影響脈沖寬度控制)。即，為了顯示10比特的圖像數(shù)據(jù)，上述R、P、Q的各數(shù)據(jù)具有R＜P+Q的關(guān)系。
在R＝P+Q的情況下，例如，如果在振幅控制上使用高2比特，用其余的8比特進(jìn)行脈沖寬度的控制，則在使驅(qū)動信號波形的下降部形成臺階狀的情況下，不能表現(xiàn)10比特的所有圖像數(shù)據(jù)。即，等級數(shù)下降。但是，在本實施例中，如R＜P+Q那樣，用P＝10比特進(jìn)行脈沖寬度的控制，由此，可以表現(xiàn)R＝10比特的所有等級數(shù)據(jù)。
這里，將本發(fā)明的數(shù)字信號處理的流程歸納如下。
首先，根據(jù)10比特的等級數(shù)據(jù)，生成由表示波形的脈沖寬度的脈沖寬度子字和表示所述多個波峰值中使用的波峰值的波峰值子字(該子字不包含脈沖寬度信息)組成的12比特的數(shù)字視頻字。
接著，將12比特的數(shù)字視頻字分割成多個子字的10比特的脈沖寬度子字和2比特的波峰值子字，并被輸入到各個驅(qū)動信號發(fā)生電路。
進(jìn)而，各子字通過驅(qū)動信號發(fā)生電路經(jīng)過驅(qū)動信號波形的脈沖寬度所對應(yīng)的有效時間，被變換成脈沖寬度控制信號PWM1～PWM4，輸入作為脈沖寬度控制信號PWM1～PWM4，通過輸出電路6來輸出施加于發(fā)光元件的驅(qū)動信號。
在本實施例中，表示波形的脈沖寬度的脈沖寬度子字由對應(yīng)于輸出驅(qū)動信號的波形中的規(guī)定波峰值的期間的子字(Data9…2)和表示驅(qū)動信號的波形的終端部形狀的子字(Data1…0)構(gòu)成。
啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路3分別產(chǎn)生的START信號和END信號通過延遲電路3分別產(chǎn)生0～多個級延遲的信號ST0～ST3及ED0～ED3的多個信號。使用對該延遲信號ST0～ST3及ED0～ED4通過脈沖寬度控制信號的低比特(Data1…0)和脈沖高度控制信號PHM1…0進(jìn)行解碼所獲得的信號STP1～4及EDP1～4信號，從PWM發(fā)生電路5輸出分別對應(yīng)于V1～V4的脈沖寬度信號(PWM1～4)。產(chǎn)生以上信號的電路的一例示于圖3。
在圖3中，啟動脈沖發(fā)生電路1由D觸發(fā)器(延遲觸發(fā)器；在本說明書中將觸發(fā)器稱為FF)和“與”門構(gòu)成，結(jié)束脈沖發(fā)生電路2由8比特計數(shù)器和8比特比較器構(gòu)成，延遲電路3由構(gòu)成第1延遲電路的三個D-FF(分別輸出ST1、ST2、ST3)、以及構(gòu)成第2延遲電路的四個D-FF(分別輸出ED1、ED2、ED3、ED4)來構(gòu)成，延遲電路4由各門電路構(gòu)成，PWM發(fā)生電路5由JK-FF構(gòu)成。
這里，通過使用延遲電路3和基于亮度數(shù)據(jù)來選擇延遲輸出的解碼電路4的結(jié)構(gòu)，結(jié)束脈沖發(fā)生電路2是一個置位計數(shù)器和比較器這樣的簡單結(jié)構(gòu)，可以形成分別控制從脈沖寬度發(fā)生電路5輸出4級的各電位的脈沖寬度的信號。再有，圖3中觸發(fā)信號作為復(fù)位信號(/RST)被輸入到啟動脈沖發(fā)生電路1的D-FF及結(jié)束脈沖發(fā)生電路2的計數(shù)器。復(fù)位信號上附加的切口(/)表示復(fù)位信號為負(fù)邏輯的信號，即常時為H電平，在變?yōu)長電平時對所述D-FF及計數(shù)器7進(jìn)行復(fù)位。
在圖3中，用于使各電路的定時同步的同步信號CLK被輸入到啟動脈沖發(fā)生電路1、結(jié)束脈沖發(fā)生電路2、延遲電路3及PWM發(fā)生電路5。同步信號CLK按照需要也被輸入到解碼電路4。觸發(fā)信號/RST作為啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路2的定時信號來輸入。脈沖寬度控制信號Data(9…2)是控制驅(qū)動信號波形的時間寬度(脈沖寬度)的控制信號(數(shù)據(jù))，脈沖高度控制信號PHM1…0是控制振幅(波峰值)的控制信號。在脈沖寬度控制信號Data9…0中，高8比特(Data9…2)被輸入到結(jié)束脈沖發(fā)生電路2，低2比特(Data1…0)和脈沖高度控制信號PHM1…0被輸入到解碼電路4。
啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路2分別產(chǎn)生的START信號和END信號通過延遲電路3被0至多級延遲，產(chǎn)生ST0～ST3信號和ED0～ED4信號的多個信號。使用對該延遲信號ST0～ST3和ED0～ED4通過Data1…0和波峰值數(shù)據(jù)PHM1…0的控制信號進(jìn)行解碼所獲得的信號STP1～4及EDP1～4信號，從PWM發(fā)生電路5輸出分別對應(yīng)于V1～V4的脈沖寬度信號(PWM1～4)。圖4表示圖3的解碼電路4的結(jié)構(gòu)。
下面使用圖5～圖8來說明圖3的電路功能。圖5是Data9…0＝0000011100b時的定時圖，圖6是Data9…0＝0000011101b時的定時圖，圖7是Data9…0＝0000011110b時的定時圖，圖8是Data9…0＝0000011111b時的定時圖。PHM1…0信號是控制使用的驅(qū)動電壓(信號電平的波峰值)的控制信號，作為驅(qū)動信號波形，在僅使用V1的情況下，輸PHM1…0＝00b，作為驅(qū)動信號波形，在使用V1～V2的情況下，輸入PHM1…0＝01b，作為驅(qū)動信號波形，在使用V1～V3的情況下，輸PHM1…0＝10b，作為驅(qū)動信號波形，在使用V1～V4的情況下，輸PHM1…0＝11b。圖5～圖8是作為驅(qū)動信號波形使用V1～V4的所有電位的情況，作為PHM1…0，輸11b。
首先，根據(jù)圖5的Data9…0＝0000011100b時的定時圖來說明圖3的電路功能。根據(jù)輸入到啟動脈沖發(fā)生電路1的CLK信號和/RST信號來輸出啟動脈沖START。根據(jù)輸入到結(jié)束脈沖發(fā)生電路2的計數(shù)器7的CLK信號和/RST信號來復(fù)位計數(shù)器，CLK信號從0起重新被計數(shù)，輸出與CLK信號同步的計數(shù)值(圖5的計數(shù)器)。用比較器比較該計數(shù)器的值和Data9…0的高8比特的Data9…2的值，在相等時產(chǎn)生結(jié)束脈沖END。此時的Data9…2的值相當(dāng)于從啟動脈沖至V4的結(jié)束脈沖的計數(shù)值。
接著，啟動脈沖發(fā)生電路1產(chǎn)生的START信號和結(jié)束脈沖發(fā)生電路2產(chǎn)生的END信號被輸入到延遲電路3后，輸出與CLK信號同步的ST0～ST3、ED0～ED4的信號。
進(jìn)而，根據(jù)輸入到解碼電路4的ST0～ST3、ED0～ED4的信號和Data1…0信號(＝00b)及PHM1…0信號(＝11b)，輸出對PWM發(fā)生電路5的各JK-FF的輸入信號ST01～4、EDP1～4信號，從PWM發(fā)生電路5產(chǎn)生各電位的PWM輸出波形PWM1～PWM4。
相對于該圖5，在圖6的Data9…0＝0000011101b時，EDP1信號成為比圖5的Data9…0＝0000011100b時延遲1CLK(＝1時隙)的信號，PWM1的信號也增長1CLK。
在圖7的Data9…0＝0000011110b時，EPD2信號再延遲1CLK，PWM2的信號增長1CLK。PWM1的信號與圖6相同。
同樣，在圖8的Data9…0＝0000011111b時，EPD3信號再延遲1CLK，PWM3的信號增長1CLK。PWM2和PWM1的信號與圖7相同。
如上所述，通過圖3的電路可以形成圖2的等級波形。
但是，本發(fā)明不限于圖3的電路。PWM電路5可以由RS-FF構(gòu)成，解碼電路5也可以由其他結(jié)構(gòu)電路來形成。
通過圖1所示的電路結(jié)構(gòu)，特別是通過延遲電路3、解碼電路4的結(jié)構(gòu)，可以小型地構(gòu)成電路規(guī)模容易增大的結(jié)束脈沖發(fā)生電路2的計數(shù)器和比較器部。
冷陰極電子發(fā)射元件的施加電壓(Vf)-發(fā)射電流(Ie)特性示于圖9。冷陰極電子發(fā)射元件在某個閾值電壓Vth以上時發(fā)射電子。這里，作為發(fā)射電流Ie＝I1時的施加電壓與選擇電位的電位差，將施加在元件上的電位設(shè)定為V4，作為Ie＝I1半導(dǎo)體元件/4時的施加電壓與選擇電位的電位差，將施加在元件上的電位設(shè)定為V3，作為Ie＝I1驅(qū)動信號發(fā)生裝置/2時的施加電壓與選擇電位的電位差，將施加在元件上的電位設(shè)定為V2，作為Ie＝I1驅(qū)動信號發(fā)生裝置/4時的施加電壓與選擇電位的電位差，將施加在元件上的電位設(shè)定為V1，從而可以用圖2所示的驅(qū)動信號波形來表現(xiàn)等級。
在本實施例中，說明了驅(qū)動作為發(fā)光元件一例的冷陰極電子發(fā)射元件的情況，但即使在驅(qū)動其他發(fā)光元件和半導(dǎo)體元件的情況下，也可以用圖2所示的驅(qū)動信號波形進(jìn)行等級表現(xiàn)，可以使用本實施例的電路結(jié)構(gòu)。
圖10表示圖1的輸出電路6的具體例。在圖10的電路中，電位V1～V4為0＜V1＜V2＜V3＜V4，分別對應(yīng)于PWM輸出波形PWM1～PWM4來輸出。PWM1～PWM4通過未圖示的信號電平變換電路分別變換成TV1～TV4，以便適合于對Q1～Q4的輸入。但是，對于輸出電路6的結(jié)構(gòu)來說，不使用電平變換電路，而將PWM1～PWM4原封不動地用于TV1～TV4也可以。TV1～TV4在定時上與PWM1～PWM4相同。Q1～Q4是通過對應(yīng)于該TV1～TV4導(dǎo)通而將各自電位V1～V4輸出到輸出端子OUT的晶體管或雙晶體管。PWM發(fā)生電路5的輸出PWM1～PWM4所對應(yīng)的TV1～TV4通過邏輯電路施加在各晶體管Q1～Q4的柵極GV1～GV4上，以便即使它們中的兩個以上為H電平，也不使兩個以上的晶體管Q1～Q4同時導(dǎo)通，并且在對應(yīng)于高電平的TV1～TV4的電位V1～V4中僅最大的電位被輸出到輸出端子OUT上。圖11表示TV1～TV4、GV4～GV0及OUT的波形的一例。
圖12表示本實施例的圖像顯示裝置的結(jié)構(gòu)。
1201是形成電子發(fā)射元件的電子源。1206是調(diào)制電路，以上說明的驅(qū)動信號發(fā)生電路對應(yīng)于各調(diào)制布線1203來設(shè)置。1205是對掃描布線1204進(jìn)行掃描驅(qū)動的電路，將選擇電位提供給選擇的掃描布線，將非選擇電位提供給非選擇狀態(tài)的掃描布線。1202是熒光體。對應(yīng)于掃描布線1204及調(diào)制布線1203的各交叉點(diǎn)來設(shè)置電子發(fā)射元件，提供所述驅(qū)動信號來使各電子發(fā)射元件發(fā)射電子。通過該發(fā)射的電子來使熒光體發(fā)光而顯示圖像。
根據(jù)舉出以上具體例說明的本發(fā)明，可以用簡單、抑制成本的電路實現(xiàn)臺階狀上升和/或下降的驅(qū)動信號波形。
(第2實施形態(tài))本發(fā)明的第2優(yōu)選實施例用圖13的標(biāo)號說明時，其特征在于，輸入設(shè)定時隙的時間寬度的同步時鐘信號CLK；設(shè)定驅(qū)動信號的啟動的啟動觸發(fā)信號TRG；以及控制數(shù)據(jù)，包含設(shè)定所述驅(qū)動信號的波峰值Vm的第1數(shù)據(jù)信號PHM1…0、設(shè)定波峰值為Vm的脈沖寬度的第2數(shù)據(jù)信號Data9…2、設(shè)定下降部的臺階形狀的第3數(shù)據(jù)D1…0、以及上升同步/下降同步切換信號FR(這些控制數(shù)據(jù)根據(jù)所述輸入等級數(shù)據(jù)來形成)，還包括計數(shù)器7，該計數(shù)器根據(jù)啟動觸發(fā)信號TRG來對復(fù)位的同步時鐘信號CLK進(jìn)行計數(shù)，根據(jù)同步時鐘信號CLK，至少控制啟動脈沖發(fā)生電路1(電路A)、結(jié)束脈沖發(fā)生電路2(電路D)、延遲電路3(第1延遲電路(電路B)、第2延遲電路(電路E))，根據(jù)啟動觸發(fā)信號TRG、計數(shù)器輸出和上升同步/下降同步切換信號FR來控制啟動脈沖發(fā)生電路1，根據(jù)啟動觸發(fā)信號TRG、第2數(shù)據(jù)信號DATA9…2和上升同步/下降同步切換信號FR來控制結(jié)束脈沖發(fā)生電路2，根據(jù)第3數(shù)據(jù)信號Data1…0及第1數(shù)據(jù)信號PHM1…0來控制解碼電路4(電路C的一部分，產(chǎn)生控制信號的電路)，并且下降同步時的第2數(shù)據(jù)信號Data9…2作為Vm輸出的后緣邊界位置設(shè)定數(shù)據(jù)和上升時的第2數(shù)據(jù)Data9…2之差的數(shù)據(jù)。例如，邊界位置設(shè)定數(shù)據(jù)是所有比特為“1”的Full Data的情況下，即是P比特數(shù)據(jù)的2P-1的情況下，下降同步時的第2數(shù)據(jù)信號Data9…2成為上升時的所述第2數(shù)據(jù)信號Data9…2的補(bǔ)數(shù)。
對與第1實施例相同的結(jié)構(gòu)使用相同的標(biāo)號，并適當(dāng)省略說明。
更具體地說，參照圖15，啟動脈沖發(fā)生電路1包括根據(jù)啟動觸發(fā)信號(在圖15中為復(fù)位信號/RST)來產(chǎn)生與同步時鐘信號CLK同步的第1脈沖的啟動脈沖發(fā)生電路18；在計數(shù)器7的計數(shù)值和第2數(shù)據(jù)信號Data9…2一致時產(chǎn)生第2脈沖的比較器19；以及根據(jù)上升同步/下降同步切換信號FR將第1及第2脈沖的一個脈沖選擇為啟動脈沖START的第1選擇電路20。
結(jié)束脈沖發(fā)生電路2包括根據(jù)上升同步/下降同步切換信號FR來選擇第2數(shù)據(jù)Data9…2和邊界位置設(shè)定數(shù)據(jù)(11111111b)中的一個數(shù)據(jù)的第2選擇電路22；以及在該第2選擇電路12的輸出數(shù)據(jù)和計數(shù)器7的計數(shù)值一致時產(chǎn)生結(jié)束脈沖END的比較器21。
延遲電路3將啟動脈沖START原封不動地輸出(ST0)，同時對于2≤j≤n的各j輸出將啟動脈沖START延遲(j-1)時隙所得的n-1個延遲輸出ST1、ST2、ST3。延遲電路3還原封不動地輸出結(jié)束脈沖END(ED0)，同時對于1≤j≤n的各j輸出將結(jié)束脈沖END延遲j時隙所得的n個延遲輸出ED1、ED2、ED3、ED4。
再有，在后述的實施例中，從延遲電路原封不動地輸出啟動脈沖發(fā)生電路輸出的啟動脈沖，使得驅(qū)動信號波形的最初的上升(V1輸出)與其同步。即，啟動脈沖發(fā)生電路為成為啟動脈沖輸出電路。再有，對于ST0、ED0來說，也可以不經(jīng)由延遲電路3，而從啟動脈沖發(fā)生電路及結(jié)束脈沖發(fā)生電路直接輸出到解碼電路4。
在后述的實施例中，與最低波峰值的V1的上升同步的信號ST0使用啟動脈沖發(fā)生電路輸出的啟動脈沖，但也可以將啟動脈沖輸出電路輸出的啟動脈沖上產(chǎn)生α?xí)r隙(α≥0)的延遲所得的脈沖用作ST0。這種情況下，假設(shè)延遲輸出ST1、ST2、ST3為從ST0起順序每次延遲1時隙的信號。與由亮度數(shù)據(jù)決定的最大波峰值的信號電平的下降同步的信號ED0使用結(jié)束脈沖發(fā)生電路輸出的結(jié)束脈沖，但也可以將結(jié)束脈沖輸出電路輸出的結(jié)束脈沖上產(chǎn)生α?xí)r隙(α≥0)的延遲所得的脈沖用作ED0。這種情況下，假設(shè)延遲輸出ED1、ED2、ED3、ED4為從ED1起順序每次延遲1時隙的信號。
解碼電路4根據(jù)第1數(shù)據(jù)PHM1…0及第3數(shù)據(jù)Data1…0對于各Vk輸出將相當(dāng)于啟動脈沖的ST0和延遲ST0所得的n-1個延遲輸出ST1～ST3中的一個選擇為該Vk輸出的輸出啟動脈沖STPk。從ST0至ST3分別對應(yīng)于STP1至STP4。此外，在相當(dāng)于結(jié)束脈沖的ED0及對ED0延遲n個的延遲輸出ED1～4中將一個脈沖選擇作為該Vk輸出的輸出結(jié)束脈沖EDPk。ED0對應(yīng)于EDP4。此外，ED1、ED2、ED3分別對應(yīng)于EDP3、EDP2、EDP1，或者從ED1至ED4中的任三個依次對應(yīng)于EDP3至EDP1。
脈沖寬度發(fā)生電路以各Vk輸出的輸出啟動脈沖STPk的定時接通，并將以輸出結(jié)束脈沖EDPk的定時截止的信號作為該Vk輸出的脈沖寬度信號PWM1～PWM4來輸出。
本實施形態(tài)還有根據(jù)脈沖寬度信號PWM1～4來產(chǎn)生各波峰值輸出的輸出電路，其特征在于，在對于兩個以上的Vk輸出同時產(chǎn)生導(dǎo)通信號的情況下，僅產(chǎn)生最大波峰值的輸出。
此外，在本實施形態(tài)中，與第1實施形態(tài)同樣，采用負(fù)荷為電子發(fā)射元件，將通過施加該驅(qū)動信號而發(fā)射的電子照射到熒光體上來進(jìn)行發(fā)光的結(jié)構(gòu)。特別是作為電子發(fā)射元件，這里使用表面?zhèn)鲗?dǎo)型發(fā)射元件。此外，作為圖像顯示裝置的結(jié)構(gòu)，與第1實施形態(tài)同樣，采用表面?zhèn)鲗?dǎo)型發(fā)射元件作為電子發(fā)射元件，將電子發(fā)射元件用多個掃描布線及多個調(diào)制布線連接成矩陣狀。
作為信號電平，可以是選擇電位的電平，也可以是選擇電流值的電平。在選擇電流值的情況下，設(shè)置多個電流源來代替輸出電路6的多個電位源，根據(jù)本發(fā)明來控制各電流源流動規(guī)定電流值(包括吸入電流的情況)的期間，對負(fù)荷供給各電流源流動的電流之和就可以。
(第2實施例)以下，說明本發(fā)明的實施例。圖13表示本發(fā)明一實施例的驅(qū)動信號發(fā)生電路。該電路例如在各列方向布線上都使用1電路，以便驅(qū)動在多個列方向(調(diào)制)布線和多個行方向(掃描)布線的交點(diǎn)上構(gòu)成電子發(fā)射元件的矩陣顯示的各電子發(fā)射元件。在圖13中，1是啟動脈沖發(fā)生電路，2是結(jié)束脈沖發(fā)生電路，3是延遲電路，4是解碼電路，5是PWM電路，6是輸出電路，7是計數(shù)器電路。根據(jù)本結(jié)構(gòu)，如圖2和圖14所示，形成兼用脈沖寬度調(diào)制(PWM)和脈沖振幅調(diào)制(PAM)的等級波形(驅(qū)動信號波形)。在圖2和圖14中，斜線部表示等級的增加部分。此外，圖2表示與施加在多個列方向布線上的等級波形的上升位置同步的上升同步波形，圖14表示與施加在多個列方向布線上的等級波形的下降位置同步的下降同步波形。這里，使用從V1至V4的電位選擇驅(qū)動來實現(xiàn)4級振幅(波峰值)，作為整體的等級，說明輸出相當(dāng)10比特的等級的電路。再有，作為驅(qū)動信號的波形的信號電平的基準(zhǔn)的基準(zhǔn)電位對應(yīng)于施加在掃描布線上的電位而確定為可以抑制不需要的發(fā)光的電平就可以。這里，設(shè)基準(zhǔn)電位為地電位。
為了用同一電路結(jié)構(gòu)形成圖2及圖14所示的等級波形，在圖13中，將使各電路的定時同步的同步信號CLK輸入到計數(shù)器電路7、啟動脈沖發(fā)生電路1、結(jié)束脈沖發(fā)生電路2、延遲電路3及PWM發(fā)生電路5。同步信號CLK還有被輸入到解碼電路4的情況。觸發(fā)信號TRG作為定時信號被輸入到計數(shù)器電路7、啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路2。而且，上升同步/下降同步切換信號FR被輸入到啟動脈沖發(fā)生電路1及結(jié)束脈沖發(fā)生電路2。
脈沖寬度控制信號Data9…0是控制驅(qū)動信號波形的時間寬度的10比特的控制信號(數(shù)據(jù))，脈沖高度控制信號PHM1…0是控制驅(qū)動信號波形的振幅(驅(qū)動信號的信號電平)的2比特的控制信號(數(shù)據(jù))。上升同步/下降同步切換信號FR是1比特的信號，“0”表示上升同步，“1”表示下降同步。脈沖高度控制信號PHM1…0表示驅(qū)動信號波形的最大波峰值(Vm)是1～4電平即波峰值為V1至V4的某一個。如果是上升同步時(FR＝0)，則脈沖寬度控制信號Data9…0的高8比特以來自上升位置(啟動脈沖發(fā)生定時)的時隙數(shù)(0～255)表示驅(qū)動信號波形的下降位置(結(jié)束脈沖發(fā)生定時)，而如果是下降同步時(FR＝1)，則用時隙數(shù)(0～255)表示驅(qū)動信號的上升位置的來自所述上升同步時的上升位置的延遲量。脈沖寬度控制數(shù)據(jù)Data9…2的低2比特表示該下降部的臺階形狀是‘沒有’延遲時隙寬度為2的電平(在下降部的臺階形狀中，維持2時隙的波峰值)還是1～3電平的哪一個。根據(jù)相當(dāng)所述10比特的等級數(shù)據(jù)，由微處理器或圖像控制器等未圖示的顯示控制裝置來形成這些控制信號，并輸入到該驅(qū)動信號發(fā)生電路。再有，上述顯示控制裝置在輸出作為上升同步/下降同步切換信號FR的1(下降同步)時，作為脈沖寬度控制信號Data9…0的高8比特數(shù)據(jù)，輸出FR＝0(上升同步)時應(yīng)該輸出的高8比特數(shù)據(jù)的補(bǔ)數(shù)。
在脈沖寬度控制信號Data9…0中，高8比特(Data9…2)被輸入到結(jié)束脈沖發(fā)生電路2，低2比特(Data1…0)和脈沖高度控制信號PHM1…0被輸入到解碼電路4。
在本實施例中，為了表現(xiàn)數(shù)據(jù)比特長度R＝10的等級數(shù)據(jù)，使用P＝10比特(Data9…0)，在0～259個的范圍中脈沖寬度控制時隙寬度Δt的單位脈沖，使用Q＝2比特(PHM1…0)在1～4電平即波峰值為V1至V4的范圍中振幅控制波高電平(實際上，Q＝2比特也影響脈沖寬度控制)。即，為了顯示10比特的圖像數(shù)據(jù)，上述R、P、Q的各數(shù)據(jù)具有R＜P+Q的關(guān)系。
在R＝P+Q的情況下，例如，如果在振幅控制上使用高2比特，用其余的8比特進(jìn)行脈沖寬度的控制，則在使驅(qū)動信號波形的下降部形成臺階狀的情況下，不能表現(xiàn)10比特的所有圖像數(shù)據(jù)。即，等級數(shù)下降。但是，在本實施例中，如R＜P+Q那樣，用P＝10比特進(jìn)行脈沖寬度的控制，由此，可以表現(xiàn)R＝10比特的所有等級數(shù)據(jù)。
啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路2分別產(chǎn)生的START信號和END信號通過延遲電路3被0至多級延遲，產(chǎn)生ST0～ST3信號和ED0～ED4信號的多個信號。使用對該延遲信號ST0～ST3和ED0～ED4通過Data1…0和波峰值數(shù)據(jù)PHM1…0的控制信號進(jìn)行解碼所獲得的信號STP1～4及EDP1～4信號，從PWM發(fā)生電路5輸出分別對應(yīng)于V1～V4的脈沖寬度信號PWM1～4。上升同步/下降同步切換信號FR被輸入到啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路2，在上升同步時，產(chǎn)生輸出如圖2所示的與上升定時同步的驅(qū)動信號波形的啟動脈沖及結(jié)束脈沖，在下降同步時，產(chǎn)生輸出如圖14所示的下降定時同步的驅(qū)動信號波形的啟動脈沖及結(jié)束脈沖。產(chǎn)生以上信號的一例電路示于圖15。
在圖15中，啟動脈沖發(fā)生電路1包括由D-FF(延遲觸發(fā)器，以下將觸發(fā)器簡稱為FF)和“與”門構(gòu)成的上升同步時的啟動脈沖電路18；由比較脈沖寬度控制信號Data9…0的高8比特(Data9…2)和計數(shù)器7的計數(shù)值的8比特比較器19構(gòu)成的下降同步時的啟動脈沖電路；以及根據(jù)上升同步/下降同步切換信號FR來選擇上述兩個啟動脈沖電路的輸出的選擇電路(MUX)20。
結(jié)束脈沖發(fā)生電路2包括根據(jù)上升同步/下降同步切換信號FR來選擇8比特的全數(shù)據(jù)(11111111b)和脈沖寬度控制信號Data9…0的高8比特(Data9…2)的選擇電路(MUX)22；以及比較從選擇電路22輸出的脈沖寬度控制信號的高8比特(Data9…2)和計數(shù)器7的計數(shù)值的8比特比較器21。在選擇電路22選擇了脈沖寬度控制信號的高8比特(Data9…2)時，構(gòu)成上升同步時的結(jié)束脈沖電路，而在選擇了全數(shù)據(jù)(＝11111111b)時，構(gòu)成下降同步時的結(jié)束脈沖電路。
延遲電路3由構(gòu)成第1延遲電路的三個D-FF(分別輸出ST1、ST2、ST3)、以及構(gòu)成第2延遲電路的四個D-FF(分別輸出ED1、ED2、ED3、ED4)來構(gòu)成，解碼電路4由各門電路構(gòu)成，PWM發(fā)生電路5由JK-FF構(gòu)成。
這里，通過使用延遲電路3和基于亮度數(shù)據(jù)來選擇延遲輸出的解碼電路4的結(jié)構(gòu)，結(jié)束脈沖發(fā)生電路2為1置位計數(shù)器和比較器這樣簡單的結(jié)構(gòu)，并且可以形成分別控制從脈沖寬度發(fā)生電路5輸出4級的各電位的脈沖寬度的信號。再有，在圖15中，觸發(fā)信號作為復(fù)位信號(/RST)被輸入到啟動脈沖發(fā)生電路的兩個D-FF及結(jié)束脈沖發(fā)生電路2的計數(shù)器7。復(fù)位信號上附加的切口(/)表示復(fù)位信號為負(fù)邏輯的信號，即常時為H電平，在變?yōu)長電平時對所述D-FF及計數(shù)器7進(jìn)行復(fù)位。
在圖15中，用于同步各電路定時的同步信號CLK被輸入到計數(shù)器電路7、啟動脈沖發(fā)生電路1、結(jié)束脈沖發(fā)生電路2、延遲電路3及PWM發(fā)生電路5。同步信號CLK按照需要還被輸入到解碼電路4。觸發(fā)信號/RST作為計數(shù)器電路7、啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路2的定時信號來輸入。脈沖寬度控制信號Data9…0是控制驅(qū)動信號波形的時間寬度(脈沖寬度)的控制信號(數(shù)據(jù))，脈沖高控制信號PHM1…0是控制振幅(波峰值)的控制信號(數(shù)據(jù))。在脈沖寬度控制信號Data9…0中，高8比特(Data9…2)被輸入到結(jié)束脈沖發(fā)生電路2，低2比特(Data1…0)和脈沖高度控制信號PHM1…0被輸入到解碼電路4。
啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路2分別產(chǎn)生的START信號和END信號由延遲電路3延遲0至多個級，產(chǎn)生ST0～ST3信號和ED0～ED4信號的多個信號。使用根據(jù)Data1…0和波峰值數(shù)據(jù)PHM1…0的控制信號對該延遲信號ST0～ST3及ED0～ED4進(jìn)行解碼所得的信號STP1～4和EDP1～4信號，從PWM發(fā)生電路5輸出對應(yīng)于V1～V4的各個脈沖寬度信號(PWM1～4)。
啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路2輸入上升同步/下降同步切換信號FR，在上升同步時產(chǎn)生輸出圖2所示的驅(qū)動信號波形的啟動脈沖和結(jié)束脈沖，在下降同步時產(chǎn)生輸出圖14所示的驅(qū)動信號波形的啟動脈沖及結(jié)束脈沖。圖15的解碼電路4可以與圖4所示的第1實施形態(tài)的情況同樣地構(gòu)成。
下面用圖16～圖23的定時圖來說明圖15的電路功能。圖16～圖19是上升同步時的定時圖，圖20～圖23是下降同步時的定時圖。
首先，說明上升同步。在上升同步時，從啟動脈沖發(fā)生電路1根據(jù)上升同步/下降同步切換信號FR＝0的信號來選擇啟動脈沖電路18的輸出，在結(jié)束脈沖發(fā)生電路2中，從選擇電路22根據(jù)上升同步/下降同步切換信號FR＝0的信號將脈沖寬度控制信號的高8比特數(shù)據(jù)Data9…2輸入到比較器21。
圖16是Data9…0＝0000011100b(24等級)時的定時圖，圖17是Data9…0＝0000011101b(25等級)時的定時圖，圖18是Data9…0＝0000011110b(26等級)時的定時圖，圖19是Data9…0＝0000011111b(27等級)時的定時圖。PHM1…0信號是控制使用的驅(qū)動電壓(信號電平的波峰值)的控制信號，作為驅(qū)動信號波形在僅使用V1的情況下輸入PHM1…0＝00b，作為驅(qū)動信號波形在使用V1～V4的情況下輸入PHM1…0＝11b。圖16～圖19是使用V1～V4的所有電位作為驅(qū)動信號波形的情況，作為PHM1…0輸入11b。
首先，根據(jù)圖16的Data9…0＝0000011100b時的定時圖來說明圖15的電路功能。根據(jù)輸入到計數(shù)器7中的CLK信號和/RST信號來使計數(shù)器7復(fù)位并從0開始重新計數(shù)，輸出與CLK信號同步的計數(shù)值(圖16的Counter)。輸入到啟動脈沖發(fā)生電路1的CLK信號和由/RST信號產(chǎn)生的啟動脈沖電路18的輸出被選擇電路20選擇輸出為START信號。此外，結(jié)束脈沖發(fā)生電路2用比較器21比較計數(shù)器7的值和選擇電路22選擇的Data9…0的高8比特的Data9…2的值，在相等的深刻產(chǎn)生END信號。此時的Data9…2的值與從啟動脈沖至V4的結(jié)束脈沖的計數(shù)的值相當(dāng)。
接著，啟動脈沖發(fā)生電路1產(chǎn)生的START信號和結(jié)束脈沖發(fā)生電路2產(chǎn)生的END信號被輸入到延遲電路3后，輸出與CLK信號同步的ST0～ST3、ED0～ED4的信號。
進(jìn)而，根據(jù)輸入到解碼電路4的ST0～ST3、ED0～ED4的信號和Data1…0信號(＝00b)及PHM1…0信號(＝11b)，輸出對PWM發(fā)生電路5的各JK-FF的輸入信號ST01～4、EDP1～4信號，從PWM發(fā)生電路5產(chǎn)生各電位的PWM輸出波形PWM1～PWM4。
相對于該圖16，在圖17的Data9…0＝0000011101b時，EDP1信號成為比圖16的Data9…0＝0000011100b時延遲1CLK(＝1時隙)的信號，PWM1的信號也增長1CLK。
在圖18的Data9…0＝0000011110b時，EPD2信號再延遲1CLK，PWM2的信號增長1CLK。PWM1的信號與圖17相同。
同樣，在圖19的Data9…0＝0000011111b時，EPD3信號再延遲1CLK，PWM3的信號增長1CLK。PWM2和PWM1的信號與圖18相同。
如上所述，通過圖15的電路可以形成圖2的上升同步時的等級波形。
下面說明下降同步。在下降同步時，從啟動脈沖發(fā)生電路1的選擇電路20根據(jù)上升同步/下降同步切換信號FR＝1的信號來選擇比較器19的輸出，從結(jié)束脈沖發(fā)生電路2的選擇電路22根據(jù)上升同步/下降同步切換信號FR＝1的信號將全數(shù)據(jù)＝11111111b輸入到比較器11。
圖20表示圖15的電路中的下降同步時的定時圖。在圖15中，下降同步時輸入到計數(shù)器7的脈沖寬度控制信號Data9…0的高8比特數(shù)據(jù)Data9…2是上升同步時的補(bǔ)數(shù)的數(shù)據(jù)。這里，輸入到計數(shù)器7中的Data9…0是將圖16的上升同步時的脈沖寬度信號的高8比特數(shù)據(jù)Data9…2＝00000111b切換為其補(bǔ)數(shù)(將每個比特進(jìn)行0和1的反向所得的數(shù)據(jù))11111000(下降同步時24等級)。圖21是Data9…2為圖17的上升同步時的補(bǔ)數(shù)的Data9…0＝1111100001b(下降同步時25等級)時的定時圖，圖22是Data9…2為圖18的上升同步時的補(bǔ)數(shù)的Data9…0＝1111100010b(下降同步時26等級)時的定時圖，圖23是Data9…2為圖19的上升同步時的補(bǔ)數(shù)的Data9…0＝1111100011b(下降同步時27等級)時的定時圖。
首先，根據(jù)圖20的Data9…0＝1111100000b時的定時圖來說明圖15的電路功能。根據(jù)輸入到計數(shù)器7中的CLK信號和/RST信號來使計數(shù)器7復(fù)位并從0開始重新計數(shù)，輸出與CLK信號同步的計數(shù)值(圖20的Counter)。啟動脈沖發(fā)生電路1用比較器19比較計數(shù)器7的計數(shù)值和Data9…0的高8比特的Data9…2的值，在相等的時刻由選擇電路20選擇從比較器19輸出的CLK長度的脈沖，作為啟動脈沖START輸出。此外，結(jié)束脈沖發(fā)生電路2用比較器21比較計數(shù)器7的計數(shù)值和選擇電路22選擇的全數(shù)據(jù)＝11111111b的值，在相等時產(chǎn)生結(jié)束脈沖END。此時的Data9…2的值與從觸發(fā)信號/RST的輸入定時至啟動脈沖產(chǎn)生定時的時隙數(shù)(計數(shù)器7的計數(shù)值)相當(dāng)。
接著，啟動脈沖發(fā)生電路1產(chǎn)生的START信號和結(jié)束脈沖發(fā)生電路2產(chǎn)生的END信號被輸入到延遲電路3后，輸出與CLK信號同步的ST0～ST3、ED0～ED4的信號。
進(jìn)而，根據(jù)輸入到解碼電路4的ST0～ST3、ED0～ED4的信號和Data1…0信號(＝00b)及PHM1…0信號(＝11b)，輸出對PWM發(fā)生電路5的各JK-FF的輸入信號ST01～4、EDP1～4信號，從PWM發(fā)生電路5產(chǎn)生各電位的PWM輸出波形PWM1～PWM4。
相對于圖20，在圖21的Data9…0＝1111100001b時，EDP1信號成為比圖20的Data9…0＝1111100000b時延遲1CLK的信號，PWM1的信號也增長1CLK。
在圖22的Data9…0＝1111100010b時，EPD2信號再延遲1CLK，PWM2的信號增長1CLK。PWM1的信號與圖21相同。
同樣，在圖23的Data9…0＝1111100011b時，EPD3信號再延遲1CLK，PWM3的信號增長1CLK。PWM1和PWM2的信號與圖22相同。
如上所述，可以通過圖15的電路來形成圖14的下降同步時的等級波形。
但是，本發(fā)明不限于圖15的電路。PWM電路5可以由RS-FF構(gòu)成，解碼電路4也可以由其他結(jié)構(gòu)電路形成。而且，如圖25所示，結(jié)束脈沖發(fā)生電路2也可以是不切換比較器21B的B輸入，而選擇比較器21和比較器19的一個輸出的結(jié)構(gòu)。
圖13所示的電路結(jié)構(gòu)，特別是形成3為延遲電路、4為解碼電路的結(jié)構(gòu)，通過將下降時的計數(shù)器的輸入數(shù)據(jù)成為上升時計數(shù)器的輸入數(shù)據(jù)的補(bǔ)數(shù)，可以小型地構(gòu)成電路規(guī)模容易增大的計數(shù)器電路7、以及啟動脈沖發(fā)生電路1和結(jié)束脈沖發(fā)生電路2的比較器部。
在將上述電路如圖24所示形成多個并聯(lián)構(gòu)成來輸出多個驅(qū)動信號的情況下，作為相鄰的電路的上升同步/下降同步切換信號，通過輸入不同的信號，在每個塊中變更上升同步/下降同步切換信號，從而可以將輸出波形重疊的情況分散在上升/下降中，即使在相同等級的信號輸入到所有的電路中時，也可以分散供給各電路的V4電位的電壓降的影響。即，本實施例的電路即使在多個并聯(lián)結(jié)構(gòu)下也是充分實用的。
作為使用本實施形態(tài)說明的驅(qū)動信號發(fā)生電路驅(qū)動的負(fù)荷的冷陰極電子發(fā)射元件具有第1實施形態(tài)說明的圖9所示的特性。如果使用具有該特性的冷陰極電子發(fā)射元件，則可以按圖2、圖14所示的驅(qū)動信號波形來表現(xiàn)等級。
在上述實施例中，說明了驅(qū)動作為發(fā)光元件一例的冷陰極電子發(fā)射元件的情況，但即使在驅(qū)動其他發(fā)光元件和半導(dǎo)體元件的情況下，以圖2或圖14所示的驅(qū)動信號波形來進(jìn)行等級表現(xiàn)時，也可以使用上述實施例的電路結(jié)構(gòu)。
作為圖15的輸出電路6，可以使用與圖10所示的第1實施形態(tài)相同的輸出電路。
本實施形態(tài)中說明的驅(qū)動信號發(fā)生電路可以同樣采用與第1實施形態(tài)中說明的圖12所示結(jié)構(gòu)的圖像顯示裝置。
根據(jù)舉出以上具體例說明的本發(fā)明，可以用簡單、抑制成本的電路實現(xiàn)臺階狀上升和/或下降的驅(qū)動信號波形。此外，將電流時間性地分散，可以實現(xiàn)防止電流集中的多個并聯(lián)電路。
權(quán)利要求
1.一種驅(qū)動信號發(fā)生電路，以具有臺階狀的波形的驅(qū)動信號來對負(fù)載進(jìn)行等級控制，使用從V1至Vn(n為2以上的整數(shù))的多級電位源(V(n-1)＜Vn)同時進(jìn)行波峰值調(diào)制和脈寬調(diào)制，在與輸入等級數(shù)據(jù)對應(yīng)的波峰值為Vm(2≤m≤n；m是整數(shù))的情況下，在上升時，2≤k≤m(k是整數(shù))的各Vk輸出與V(k-1)輸出相比，在所述脈寬調(diào)制的單位時間的1時隙后輸出，波峰值從截止電平至Vm依次臺階狀地增加，在下降時，1≤k≤m-1的各V(k-1)輸出與Vk輸出相比，在1或2時隙后輸出，波峰值從Vm至截止電平依次臺階狀地減少，該驅(qū)動信號發(fā)生電路包括啟動脈沖輸出電路，產(chǎn)生與啟動V1輸出同步的脈沖；結(jié)束脈沖輸出電路，產(chǎn)生與結(jié)束Vm輸出同步的脈沖；第1延遲電路，產(chǎn)生將與啟動所述V1輸出同步的脈沖每1時隙依次延遲的多個延遲輸出；第2延遲電路，產(chǎn)生將與結(jié)束所述Vm輸出同步的脈沖每1時隙依次延遲的多個延遲輸出；形成控制信號的電路，設(shè)定與啟動所述V1輸出同步的脈沖、與結(jié)束所述Vm輸出同步的脈沖、以及從所述各延遲輸出至1≤k≤n的各Vk輸出的脈沖寬度；以及脈沖寬度發(fā)生電路，根據(jù)所述控制信號來產(chǎn)生1≤k≤n的各Vk輸出的脈沖寬度信號。
2.如權(quán)利要求1所述的驅(qū)動信號發(fā)生電路，其中，輸入以下信號設(shè)定所述時隙的時間寬度的同步時鐘信號；設(shè)定啟動所述驅(qū)動信號的啟動觸發(fā)信號；以及控制數(shù)據(jù)，根據(jù)所述等級數(shù)據(jù)形成該數(shù)據(jù)包含設(shè)定所述驅(qū)動信號的波峰值的第1數(shù)據(jù)信號、設(shè)定該波峰值的脈沖寬度的第2數(shù)據(jù)信號、以及設(shè)定下降部的臺階形狀的第3數(shù)據(jù)；根據(jù)同步時鐘信號，至少控制所述啟動脈沖輸出電路、所述結(jié)束脈沖輸出電路和所述第1及第2延遲電路，根據(jù)啟動觸發(fā)信號來控制所述啟動脈沖輸出電路，根據(jù)啟動觸發(fā)信號和第2數(shù)據(jù)信號來控制所述結(jié)束脈沖輸出電路，根據(jù)第3數(shù)據(jù)信號及第1數(shù)據(jù)信號來控制形成所述控制信號的電路。
3.如權(quán)利要求2所述的驅(qū)動信號發(fā)生電路，其中，所述啟動脈沖輸出電路根據(jù)所述啟動觸發(fā)信號來產(chǎn)生與同步時鐘信號同步的啟動脈沖，所述結(jié)束脈沖輸出電路包括計數(shù)器，由所述啟動信號復(fù)位并對所述同步時鐘信號進(jìn)行計數(shù)；以及比較器，在該計數(shù)器的計數(shù)值與所述第2數(shù)據(jù)信號一致時產(chǎn)生結(jié)束脈沖，所述第1延遲電路對于2≤j≤n(j是整數(shù))的各j產(chǎn)生使所述啟動脈沖延遲(j-1)時隙的n-1個延遲輸出，所述第2延遲電路對于2≤j≤n的各j產(chǎn)生使結(jié)束脈沖延遲j時隙的n個延遲輸出，輸出所述控制信號的電路根據(jù)所述第1及第3數(shù)據(jù)信號對于各Vk輸出選擇所述啟動脈沖、或延遲了所述啟動脈沖的多個延遲輸出中的一個輸出、或所述結(jié)束脈沖、或延遲了所述結(jié)束脈沖多個延遲輸出中的一個輸出，將它們作為其Vk輸出的輸出啟動脈沖和輸出結(jié)束脈沖，所述脈沖寬度發(fā)生電路將按各Vk輸出的輸出啟動脈沖的定時接通并且按輸出結(jié)束脈沖的定時關(guān)斷的信號作為其Vk輸出的脈沖寬度信號輸出。
4.如權(quán)利要求1所述的驅(qū)動信號發(fā)生電路，其中，該驅(qū)動信號發(fā)生電路并聯(lián)多個組合使用，以便對并聯(lián)連接的負(fù)載分別進(jìn)行等級控制，所述啟動脈沖輸出電路從脈沖寬度控制區(qū)間內(nèi)前半部分的第1定時和該脈沖寬度控制區(qū)間內(nèi)后半部分的第2定時中至少選擇一個與Vm輸出的脈沖寬度對應(yīng)的時間前的第3定時，來產(chǎn)生與啟動V1輸出同步的脈沖，所述結(jié)束脈沖輸出電路從所述第1定時中至少選擇與Vm輸出的脈沖寬度對應(yīng)的時間后的第4定時和所述第2定時的其中一個定時，來產(chǎn)生與結(jié)束Vm輸出同步的脈沖。
5.如權(quán)利要求4所述的驅(qū)動信號發(fā)生電路，其中輸入，同步時鐘信號，設(shè)定所述時隙的時間寬度；啟動觸發(fā)信號，設(shè)定啟動所述驅(qū)動信號；以及控制數(shù)據(jù)，根據(jù)所述等級數(shù)據(jù)來形成，該控制數(shù)據(jù)包括上升同步/下降同步切換信號，設(shè)定所述驅(qū)動信號的波峰值的第1數(shù)據(jù)信號、設(shè)定該波峰值的脈沖寬度的第2數(shù)據(jù)信號、以及設(shè)定下降部的臺階形狀的第3數(shù)據(jù)信號；還包括計數(shù)器，對根據(jù)所述啟動觸發(fā)信號復(fù)位的所述同步時鐘信號進(jìn)行計數(shù)，根據(jù)所述同步時鐘信號，至少開展所述啟動脈沖輸出電路、結(jié)束脈沖輸出電路和所述第1及第2延遲電路，根據(jù)所述啟動觸發(fā)信號和計數(shù)輸出上升同步/下降同步切換信號來控制所述啟動脈沖輸出電路，根據(jù)所述啟動觸發(fā)信號、第2數(shù)據(jù)信號、計數(shù)輸出和上升同步/下降同步切換信號來控制所述結(jié)束脈沖輸出電路，根據(jù)所述第3數(shù)據(jù)信號及第1數(shù)據(jù)信號來控制形成所述控制信號的電路，并且下降同步時的所述第2數(shù)據(jù)信號作為Vm輸出的后緣的限界位置設(shè)定數(shù)據(jù)和上升同步時使用的所述第2數(shù)據(jù)信號之差的數(shù)據(jù)。
6.如權(quán)利要求5所述的驅(qū)動信號發(fā)生電路，其中，所述啟動脈沖輸出電路包括根據(jù)所述啟動觸發(fā)信號產(chǎn)生與所述同步時鐘信號同步的第1脈沖的電路；在所述計數(shù)器的計數(shù)值與所述第2數(shù)據(jù)信號一致時產(chǎn)生第2脈沖的比較器；以及根據(jù)所述上升同步/下降同步切換信號來選擇所述第1及第2脈沖的其中一個脈沖，作為啟動脈沖輸出的第1選擇電路，所述結(jié)束脈沖輸出電路包括根據(jù)所述上升同步/下降同步切換信號來選擇所述第2數(shù)據(jù)信號和所述限界位置設(shè)定數(shù)據(jù)的其中一個的第2選擇電路；以及在該第2選擇電路的輸出數(shù)據(jù)和所述計數(shù)器的計數(shù)值一致時產(chǎn)生結(jié)束脈沖的比較器，所述第1延遲電路對于2≤j≤n(j是整數(shù))的各j產(chǎn)生使所述啟動脈沖延遲(j-1)時隙的n-1個延遲輸出，所述第2延遲電路對于2≤j≤n的各j產(chǎn)生使結(jié)束脈沖延遲j時隙的n個延遲輸出，輸出所述控制信號的電路根據(jù)所述第1及第3數(shù)據(jù)信號，對于各Vk輸出選擇所述啟動脈沖、或延遲了所述啟動脈沖的多個延遲輸出中的一個輸出、或所述結(jié)束脈沖、或延遲了所述結(jié)束脈沖多個延遲輸出中的一個輸出，將它們作為其Vk輸出的輸出啟動脈沖和輸出結(jié)束脈沖，所述脈沖寬度發(fā)生電路將按各Vk輸出的輸出啟動脈沖的定時接通并且按輸出結(jié)束脈沖的定時關(guān)斷的信號作為其Vk輸出的脈沖寬度信號輸出。
7.如權(quán)利要求1或4所述的驅(qū)動信號發(fā)生電路，其中，還包括輸出電路，該電路根據(jù)所述脈沖寬度信號來產(chǎn)生各波峰值輸出，在對于2以上的Vk輸出同時產(chǎn)生接通信號的情況下，僅產(chǎn)生最大波峰值的輸出。
8.如權(quán)利要求1或4所述的驅(qū)動信號發(fā)生電路，其中，所述負(fù)載是發(fā)光元件。
9.一種驅(qū)動信號發(fā)生電路，產(chǎn)生驅(qū)動信號作為對發(fā)光元件進(jìn)行等級控制的驅(qū)動信號，該驅(qū)動信號具有從對應(yīng)于各個不同的發(fā)光狀態(tài)的多個n個波峰值中選擇信號電平的波形，該驅(qū)動信號發(fā)生電路包括電路A，輸出與所述驅(qū)動信號波形的上升同步的上升信號；電路B，輸出從所述上升信號開始每隔規(guī)定時間依次延遲的至少n-1個延遲信號；以及電路C，輸出所述驅(qū)動信號，作為所述驅(qū)動信號，具有以下上升形狀與所述上升信號同步，將信號電平從對應(yīng)于所述發(fā)光元件變?yōu)殛P(guān)斷狀態(tài)的信號電平上升至所述n個波峰值中的最低波峰值，然后，在信號電平達(dá)到由輸入的等級數(shù)據(jù)決定的規(guī)定波峰值之前，每隔規(guī)定時間將與所述各延遲信號同步的信號電平依次上升高1級的波峰值。
10.如權(quán)利要求9所述的驅(qū)動信號發(fā)生電路，其中，包括電路D，輸出與所述規(guī)定波峰值的所述驅(qū)動信號的下降同步的下降信號；以及電路E，從所述下降信號開始每隔規(guī)定時間依次延遲的至少n下降用延遲信號；所述電路C與所述下降信號同步并將信號電平下降至比所述規(guī)定波峰值低1級的波峰值，然后，與按照所述輸入的等級數(shù)據(jù)選擇的所述各下降用延遲信號同步，將信號電平依次下降至低1級的波峰值。
11.如權(quán)利要求9所述的驅(qū)動信號發(fā)生電路，其中，所述電路A根據(jù)從外部輸入的觸發(fā)信號及上升位置數(shù)據(jù)按定時輸出所述上升信號。
12.如權(quán)利要求10所述的驅(qū)動信號發(fā)生電路，其中，所述電路A根據(jù)從外部輸入的觸發(fā)信號和上升位置數(shù)據(jù)定時輸出所述上升信號。
13.如權(quán)利要求11所述的驅(qū)動信號發(fā)生電路，其中包括輸出電路D，根據(jù)所述觸發(fā)信號和與該觸發(fā)信號同時從外部輸入的下降位置數(shù)據(jù)來定時輸出來自所述規(guī)定波峰值的與所述驅(qū)動信號波形的下降同步的下降信號；以及電路E，從所述下降信號起每隔規(guī)定時間輸出至少n個用于下降的延遲信號；所述電路C與與所述下降信號同步并將信號電平下降至比所述規(guī)定波峰值低1級的波峰值，然后，與按照所述輸入的等級數(shù)據(jù)選擇的所述各下降用延遲信號同步，將信號電平依次下降至低1級的波峰值。
14.一種驅(qū)動信號發(fā)生電路，產(chǎn)生驅(qū)動信號作為對發(fā)光元件進(jìn)行等級控制的驅(qū)動信號，該驅(qū)動信號具有從對應(yīng)于各個不同的發(fā)光狀態(tài)的多個n個波峰值中選擇信號電平的波形，該驅(qū)動信號發(fā)生電路包括電路D，輸出與從規(guī)定波峰值起波峰值低1級的信號電平的下降同步的下降信號；電路E，從所述下降信號起每隔規(guī)定時間輸出依次延遲的至少n個用于下降的延遲信號；以及電路C，與與所述下降信號同步并將信號電平下降至比所述規(guī)定波峰值低1級的波峰值，然后，與按照所述輸入的等級數(shù)據(jù)選擇的所述各下降用延遲信號同步，具有將信號電平依次下降至低1級的波峰值的波形。
15.如權(quán)利要求14所述的驅(qū)動信號發(fā)生電路，其中，所述電路D根據(jù)從外部輸入的觸發(fā)信號及下降位置數(shù)據(jù)定時輸出所述下降信號。
16.如權(quán)利要求10所述的驅(qū)動信號發(fā)生電路，其中，所述規(guī)定波峰值是從所述n個波峰值中低的波峰值起計數(shù)的第m個(m≤n)波峰值，所述下降用延遲信號的選擇是選擇所述n個下降用延遲信號中的m-1個信號。
17.如權(quán)利要求14所述的驅(qū)動信號發(fā)生電路，其中，所述規(guī)定波峰值是從所述n個波峰值中低的波峰值起計數(shù)的第m個(m≤n)波峰值，所述下降用延遲信號的選擇是選擇所述n個下降用延遲信號中的m-1個信號。
18.一種圖像顯示裝置，具有多個發(fā)光元件；以及產(chǎn)生驅(qū)動該多個發(fā)光元件的驅(qū)動信號的權(quán)利要求9所述的驅(qū)動信號發(fā)生電路。
19.如權(quán)利要求18所述的圖像顯示裝置，其中，所述多個發(fā)光元件通過多個掃描布線和多個調(diào)制布線被連接成矩陣狀，多個所述驅(qū)動信號發(fā)生電路連接到各個所述調(diào)制布線。
20.如權(quán)利要求19所述的圖像顯示裝置，其中，具有掃描電路，該掃描電路依次選擇所述多個掃描布線，對選擇后的掃描布線提供選擇電位，所述多個驅(qū)動信號發(fā)生電路在選擇一個所述掃描布線期間中供給驅(qū)動連接于該一個掃描布線上的多個所述發(fā)光元件的驅(qū)動信號。
21.一種圖像顯示裝置，包括配置成矩陣狀的多個掃描布線和多個調(diào)制布線；在所述掃描布線和所述調(diào)制布線交叉的各個位置上對應(yīng)設(shè)置的發(fā)光元件；以及按照輸入的亮度信號來產(chǎn)生對所述發(fā)光元件進(jìn)行等級控制的驅(qū)動信號的驅(qū)動信號發(fā)生電路；所述驅(qū)動信號是通過將波峰值調(diào)制和脈沖寬度調(diào)制組合調(diào)制獲得的信號，它具有以下波形從該驅(qū)動信號對應(yīng)的亮度信號的等級值決定的上升的開始點(diǎn)起臺階狀地依次增加波峰值，從不取決于該驅(qū)動信號對應(yīng)的亮度信號的等級值的上升開始點(diǎn)起臺階狀地依次增加波峰值，從不取決于所述等級值的下降開始點(diǎn)起臺階狀地依次減少波峰值。
22.一種圖像顯示裝置，包括配置成矩陣狀的多個掃描布線和多個調(diào)制布線；在所述掃描布線和所述調(diào)制布線交叉的各個位置上對應(yīng)設(shè)置的發(fā)光元件；以及按照輸入的亮度信號來產(chǎn)生對所述發(fā)光元件進(jìn)行等級控制的驅(qū)動信號的驅(qū)動信號發(fā)生電路；所述驅(qū)動信號是通過將波峰值調(diào)制和脈沖寬度調(diào)制組合調(diào)制獲得的信號，它具有以下波形在選擇所述多個掃描布線的一個布線期間中，對連接于一個所述掃描布線的多個所述發(fā)光元件進(jìn)行等級控制的多個所述驅(qū)動信號的一部分具有以下波形從該驅(qū)動信號對應(yīng)的亮度信號的等級值決定的上升的開始點(diǎn)起臺階狀地依次增加波峰值，從不取決于所述等級值的下降開始點(diǎn)起臺階狀地依次減少波峰值，而其他驅(qū)動信號具有以下波形從該驅(qū)動信號對應(yīng)的亮度信號的等級值決定的下降的開始點(diǎn)起臺階狀地依次減少波峰值，在該下降的開始前，從不取決于所述等級值的上升開始點(diǎn)起臺階狀地依次增加波峰值。
23.一種控制方法，用于發(fā)光元件，該方法以不連續(xù)的多個波峰值進(jìn)行波峰值控制，并且以不連續(xù)的脈沖寬度由脈沖寬度控制的驅(qū)動信號來驅(qū)動發(fā)光元件，其中由等級數(shù)據(jù)生成包含多個子字的數(shù)字視頻字，根據(jù)所述多個子字中非全部的一部分子字來選擇對于規(guī)定定時各個定時具有規(guī)定的時間差的多個信號中的一部分，從而各自生成規(guī)定了規(guī)定的有源時間的多個脈沖寬度控制信號，對應(yīng)于所述有源時間來控制所述驅(qū)動信號的各波峰值的脈沖寬度。
24.如權(quán)利要求23的控制方法，其中，將所述驅(qū)動信號的上升部分和下降部分以臺階狀來控制。
25.如權(quán)利要求23所述的控制方法，其中，所述數(shù)字視頻字包含表示所述多個波峰值中使用的波峰值的波峰值子字，以及表示波形的脈沖寬度的脈沖寬度子字。
26.如權(quán)利要求25所述的控制方法，其中，所述數(shù)字視頻子字包含表示驅(qū)動信號波形的終端部形狀的子字。
全文摘要
驅(qū)動信號發(fā)生裝置和圖像顯示，用驅(qū)動信號對負(fù)載進(jìn)行等級控制，使用延遲電路產(chǎn)生每1時隙延遲的信號，對應(yīng)亮度數(shù)據(jù)來選擇該延遲信號決定波形。驅(qū)動信號具有以下的臺階狀波形對應(yīng)輸入等級數(shù)據(jù)的波峰值是Vm(2≤m≤n)的情況下，在上升時，自V(k－1)輸出，在所述脈寬調(diào)制的單位時間為1時隙后輸出2≤k≤m的各Vk，波峰值從V0(基準(zhǔn)電位)依次臺階狀地增加至Vm，下降時，在從Vk輸出1或2時隙后輸出1≤k≤m－1的各V(k－1)輸出，波峰值從Vm臺階狀地減少至V0。且，可切換驅(qū)動信號波形的上升位置。
文檔編號G09G3/22GK1410963SQ02143920
公開日2003年4月16日 申請日期2002年9月28日 優(yōu)先權(quán)日2001年9月28日
發(fā)明者磯野青児, 青木正, 村山和彥, 篠健治, 坂本務(wù) 申請人:佳能株式會社, 株式會社東芝