專利名稱：對液晶顯示器進行數(shù)據(jù)驅動的裝置和方法
技術領域：
本發(fā)明涉及一種液晶顯示器，具體涉及對液晶顯示器進行數(shù)據(jù)驅動的裝置和方法。盡管本發(fā)明適合于廣泛的應用范圍，但它特別適合基于時間分割原理來減少用于驅動數(shù)據(jù)線的數(shù)據(jù)驅動器集成電路的數(shù)量。
背景技術：
一般而言，液晶顯示器(LCD)利用電場控制液晶的透光率來顯示圖像。為此，LCD包括具有按有源矩陣型式排列的液晶元件的液晶顯示板和驅動液晶顯示板的驅動電路。
如圖1所示，依照現(xiàn)有技術的LCD包括通過數(shù)據(jù)載帶包(TCP)6與液晶顯示板2相連的數(shù)據(jù)驅動IC4，通過柵TCP10與液晶顯示板2相連的柵驅動IC8。
具體而言，液晶顯示板2包括在柵線與數(shù)據(jù)線的交叉點處形成的薄膜晶體管TFT、以及與TFT相連的液晶元件。TFT的柵電極與一根作為豎直導線的柵線相連，而源電極與一根作為水平導線的數(shù)據(jù)線相連。該TFT響應柵線的掃描信號，從數(shù)據(jù)線向液晶元件供應象素電壓信號。液晶元件包括與TFT的漏極相連的象素電極和面向象素電極的公共電極，在上述兩電極之間夾有液晶。該液晶元件響應提供給象素電極的象素電壓信號，驅動液晶，從而控制液晶的透光率。
每個柵驅動IC8都安裝在柵TCP10上。安裝在柵TCP10上的柵驅動IC8通過柵TCP10與液晶顯示板2的相應柵焊盤電連接。每個水平周期1H，柵驅動IC8都順序地驅動液晶顯示板2的柵線。
每個數(shù)據(jù)驅動IC4都安裝在數(shù)據(jù)TCP6上。安裝在數(shù)據(jù)TCP6上的數(shù)據(jù)驅動IC4通過數(shù)據(jù)TCP6與液晶顯示板2的相應數(shù)據(jù)極板電連接。每個水平周期1H，數(shù)據(jù)驅動IC4都會將數(shù)字象素數(shù)據(jù)轉換成模擬象素電壓信號，并將其提供給液晶顯示板2的數(shù)據(jù)線。
為此，如圖2所示，每個數(shù)據(jù)驅動IC4都包括用于提供連續(xù)采樣信號的移位寄存器12；響應采樣信號而鎖存并輸出象素數(shù)據(jù)VD的第一和第二鎖存器陣列16和18；設置在第一和第二鎖存器陣列16和18之間的第一多路復用器MUX陣列15；將來自第二鎖存器陣列18的象素數(shù)據(jù)轉換成象素電壓信號的數(shù)/模轉換器(DAC)陣列20；對來自DAC陣列20的象素電壓信號進行緩存，并將其輸出緩存器陣列26；以及用于選擇緩存器陣列26的輸出路徑的第二多路復用器陣列30。另外，數(shù)據(jù)控制IC4還包括對接來自計時控制器(未示出)的象素數(shù)據(jù)(R、G和B)的數(shù)據(jù)寄存器34和用于提供DAC陣列30中所需的正、負伽馬電壓的伽馬電壓部件36。
具有上述結構的每個數(shù)據(jù)驅動IC4都具有可驅動n根數(shù)據(jù)線的n個信道(例如384或480信道)的數(shù)據(jù)輸出。圖2僅示出了數(shù)據(jù)驅動IC4的n個信道中的6個信道DL1到DL6。
數(shù)據(jù)寄存器34接收來自計時控制器的象素數(shù)據(jù)，并將該象素數(shù)據(jù)提供給第一鎖存器陣列16。具體地說，為了降低傳輸頻率，計時控制器將象素信號分成偶數(shù)的象素數(shù)據(jù)RGB偶和奇數(shù)的象素數(shù)據(jù)RGB奇，并通過每條傳輸線將這些分好的象素數(shù)據(jù)提供給數(shù)據(jù)寄存器34。數(shù)據(jù)寄存器34借助每條傳輸線向第一鎖存器陣列16輸出已輸入的偶數(shù)、奇數(shù)象素數(shù)據(jù)RGB偶和RGB奇。其中，每一個偶數(shù)象素數(shù)據(jù)RGB偶和奇數(shù)象素數(shù)據(jù)RGB奇都包括紅(R)、綠(G)、和蘭(B)象素數(shù)據(jù)。
對于每個灰度級，伽馬電壓部件36還對來自伽馬參考電壓發(fā)生器(未示出)的多個伽馬參考電壓進行分割，然后輸出分割后的電壓。
移位寄存器陣列12產生多個連續(xù)的采樣信號，并將這些采樣信號提供給第一鎖存器陣列16。為此，移位寄存器陣列12由n/6個移位寄存器14構成。圖2中，位于第一級的移位寄存器14響應源采樣時鐘信號SSC，對來自計時控制器源啟動脈沖SSP進行移位，然后將經過移位的源啟動信號作為采樣信號輸出。與此同時，移位寄存器14將該采樣信號作為進位信號提供給下一級的移位寄存器14。如圖3A和3B所示，對于每個水平周期1H，都提供源啟動脈沖SSP，對于每一個源采樣時鐘信號SSC，該源啟動脈沖SSP都會發(fā)生移位，然后作為采用信號輸出。
第一鎖存器陣列16響應來自移位寄存器陣列12的采樣信號，通過某一單元從數(shù)據(jù)寄存器34采集并鎖存象素數(shù)據(jù)RGB偶和RGB奇。第一鎖存器陣列16由n個可鎖存n個象素數(shù)據(jù)R、G和B的第一鎖存器13組成，每個鎖存器的容量對應于象素數(shù)據(jù)R、G和B的位數(shù)(即3位或6位)。對于每個采樣信號，該第一鎖存器陣列都采集并鎖存偶數(shù)象素數(shù)據(jù)RGB偶和奇數(shù)象素數(shù)據(jù)RGB奇(即每次6個象素數(shù)據(jù))，然后同時輸出鎖存后的數(shù)據(jù)。
第一多路復用器陣列15響應來自計時控制器的極性控制信號POL，確定從第一鎖存器陣列16提供象素數(shù)據(jù)R、G和B的路徑。為此，第一多路復用器陣列15包括(n-1)個第一多路復用器17。每個第一多路復用器17響應極性信號POL，接收兩相鄰的第一鎖存器13的輸出信號，并輸出這些信號。其中，除第一和最后一個第一鎖存器13之外的其余第一鎖存器13的輸出通常輸入到兩相鄰的第一多路復用器17中。第一和最后一個第一多路復用器17的輸出一般輸入到第二鎖存器陣列18和第一多路復用器17中。實際上，具有上述結構的第一多路復用器陣列15響應極性控制信號POL，允許來自每個第一鎖存器13的象素數(shù)據(jù)R、G和B前進至第二鎖存器陣列18中，或者在向前行至第二鎖存器陣列18的同時朝右側偏移了一個位置。如圖3A和3B所示，極性控制信號POL的極性對于每個水平周期1H來說都是相反的。結果，第一多路復用器陣列15響應極性控制信號POL，允許來自第一鎖存器陣列16的每個象素數(shù)據(jù)R、G和B通過第二鎖存器陣列18輸出到DAC陣列20的正(P)DAC22或負(N)DAC24中，從而能控制象素數(shù)據(jù)R、G和B的極性。
第二鎖存器陣列18響應來自計時控制器的源輸出起動信號SOE，同時鎖存通過第一多路復用器陣列15從第一鎖存器陣列16輸入的象素數(shù)據(jù)R、G和B，然后輸出這些經過鎖存的象素數(shù)據(jù)。具體說，考慮到從第一鎖存器陣列16輸入的象素數(shù)據(jù)R、G和B向右側偏移，因此第二鎖存器陣列18包括(n+1)個第二鎖存器19。如圖3A和3B所示，對于每個水平周期1H都產生源輸出起動信號SOE。在源輸出起動信號SOE的上升沿，第二鎖存器陣列18同時地鎖存輸入象素數(shù)據(jù)R、G和B，并在SOE的下降沿同時地輸出經鎖存的象素數(shù)據(jù)。
DAC陣列20借助來自伽馬電壓部件36的正、負伽馬電壓GH和GL，將來自第二鎖存器陣列18的象素數(shù)據(jù)R、G和B轉換成象素電壓信號，然后輸出這些象素電壓信號。為此，DAC陣列20包括(n+1)個PDAC22和(n+1)個NDAC24，它們交替排列，且相互平行。PDAC22利用正伽馬電壓GH將來自第二鎖存器陣列18的象素數(shù)據(jù)R、G和B轉換成正象素電壓信號。另一方面，NDAC24利用負伽馬電壓GL將來自第二鎖存器陣列18的象素數(shù)據(jù)R、G和B轉換成負象素電壓信號。(n+1)個緩存器28中的每一個都包含在緩存器陣列26中，其緩存并輸出來自DAC陣列20中每一個PDAC22和NDAC24的象素電壓。
第二多路復用器陣列30響應來自計時控制器的極性控制信號POL，確定來自緩存器陣列26的每個象素電壓信號的路徑。為此，第二多路復用器陣列30包括n個第二多路復用器32。每個第二多路復用器32都響應極性控制信號POL，選擇兩相鄰緩存器28的任意一個輸出，并向對應的數(shù)據(jù)線DL輸出該選定信號。其間，除第一和最后一個緩存器28之外的其余緩存器28的輸出一般都輸入到兩相鄰的第二多路復用器中。實際上，具有上述結構的第二多路復用器陣列30響應極性控制信號POL，允許來自除最后一個緩存器28之外的緩存器28的象素電壓信號按照一對一關系輸出到數(shù)據(jù)線DL1到DL6中。另外，第二多路復用器陣列30響應極性控制信號POL，允許來自除最后一個緩存器28之外的緩存器28的象素電壓信號在按照一對一關系輸出到數(shù)據(jù)線DL1到DL6中的同時，還朝左側偏移一個位置。如圖3A和3B所示，對于每個水平周期1H來說，極性控制信號POL的極性都是相反的，這與第一多路復用器陣列15的情況類似。如上所述，第二多路復用器陣列30連同第一多路復用器陣列15一起響應極性控制信號POL，確定提供給數(shù)據(jù)線DL1到DL6的象素電壓信號的極性。結果，通過第二多路復用器陣列30提供給每根數(shù)據(jù)線DL1到DL6的象素電壓信號的極性與相鄰象素電壓信號的極性相反。換句話說，如圖3A和3B所示，向諸如DL1、DL3和DL5等奇數(shù)數(shù)據(jù)線DL奇輸出的象素電壓信號的極性與向諸如DL2、DL4和DL6等偶數(shù)數(shù)據(jù)線DL偶輸出的象素電壓信號的極性相反。對于每個要順次驅動柵線GL1、GL2和GL3……的水平周期1H來說，奇數(shù)數(shù)據(jù)線DL奇的極性與偶數(shù)數(shù)據(jù)線DL偶的極性相反，對于每一幀而言，它們的極性也相反。
如上所述，每個現(xiàn)有技術的數(shù)據(jù)驅動IC4都需要(n+1)個DAC和(n+1)個緩存器來驅動n根數(shù)據(jù)線。于是現(xiàn)有技術數(shù)據(jù)驅動IC4的缺點在于，機構復雜且制造成本較高。
發(fā)明內容
于是，本發(fā)明涉及一種對液晶顯示器進行數(shù)據(jù)控制的裝置和方法，它基本上避免了由于現(xiàn)有技術的局限和缺點導致的一個或多個問題。
本發(fā)明的另一方案是提供一種對液晶顯示器進行數(shù)據(jù)驅動的裝置和方法，其中，基于時間分割原理驅動數(shù)據(jù)線，從而能減少數(shù)據(jù)驅動IC數(shù)量，同時又改善圖像的顯示質量。
本發(fā)明的再一方案是提供一種對液晶顯示器進行數(shù)據(jù)驅動的裝置和方法，它適合補償當基于時間分割原理驅動數(shù)據(jù)線時由象素電壓充電時間差引起的象素電壓充電量差異。
現(xiàn)在通過下文的描述闡述本發(fā)明的其它特征和優(yōu)點，由這些描述將在某種程度上使其更好地理解發(fā)明，或可通過實踐本發(fā)明來理解上述內容。通過說明書的描述及其權利要求和所附的附圖中具體指出的結構，可以實現(xiàn)本發(fā)明的目的并獲得其它優(yōu)點。
為了實現(xiàn)這些和其它優(yōu)點，依照本發(fā)明的目的，正如其中所包含和大概描述的，液晶顯示器的數(shù)據(jù)驅動裝置包括基于時間分割原理提供輸入象素數(shù)據(jù)的第一多路復用器陣列，將時間分割后的象素數(shù)據(jù)轉換成象素電壓信號的數(shù)/模轉換器，以及對數(shù)據(jù)線進行時間分割、并向經過時間分割的數(shù)據(jù)線提供象素電壓信號的多路分配器陣列。
數(shù)據(jù)驅動裝置還包括移位寄存器陣列、鎖存器陣列和緩存器陣列，所述移位寄存器陣列可連續(xù)產生采樣信號，鎖存器陣列響應該采樣信號順序地鎖存象素數(shù)據(jù)，以便同時地向多路復用器陣列輸出經過鎖存的象素數(shù)據(jù)，緩存器陣列緩存象素電壓信號，并將其提供給多路分配器陣列。
其中，第一多路復用器陣列至少包括n個第一多路復用器，它對輸入的象素數(shù)據(jù)進行時間分割，因此輸入象素數(shù)據(jù)至少包括n個經時間分割的象素數(shù)據(jù)(其中n是整數(shù))。數(shù)/模轉換器陣列將n個經時間分割的象素數(shù)據(jù)轉換成象素電壓信號。多路分配器陣列至少包括n個多路分配器，其對多條數(shù)據(jù)線進行時間分割，于是數(shù)據(jù)線至少包括n條經時間分割的數(shù)據(jù)線來提供象素電壓信號。
其中，數(shù)/模轉換器陣列至少包括(n+1)個正、負數(shù)/模轉換器，它們將至少n個經時間分割的象素數(shù)據(jù)轉換成象素電壓信號，其中正數(shù)/模轉換器和負數(shù)/模轉換器交替布置。
數(shù)據(jù)驅動裝置還包括第二多路復用器陣列和第三多路復用器陣列，所述第二多路復用器陣列可響應極性控制信號，確定至少n個經時間分割的象素數(shù)據(jù)的路徑，將這些象素數(shù)據(jù)輸入到至少(n+1)個正、負數(shù)/模轉換器中的n個正、負數(shù)/模轉換器中，第三多路復用器響應極性控制信號，確定至少n個象素電壓信號的路徑，將這些象素電壓信號輸入到多路分配器陣列中。
在數(shù)據(jù)驅動裝置中，第二多路復用器陣列至少包括(n-1)個用于選擇至少兩個第一多路復用器的任意一個輸出的第二多路復用器。第三多路復用器陣列至少包括n個用于選擇至少兩個數(shù)/模轉換器的任意一個輸出的第三多路復用器，其中第一多路復用器的每一個輸出都被分成為至少兩個第二多路復用器的每個輸入，而數(shù)/模轉換器的每個輸出都被分成至少兩個第三多路復用器的每個輸入。
其中，至少n個第一多路復用器中的奇數(shù)多路復用器響應第一選擇控制信號對奇數(shù)的象素數(shù)據(jù)進行時間分割，并輸出經時間分割的奇數(shù)象素數(shù)據(jù)，而偶數(shù)多路復用器響應第二選擇控制信號對偶數(shù)的象素數(shù)據(jù)進行時間分割，并輸出經時間分割的偶數(shù)象素數(shù)據(jù)。
其中，至少n個多路分配器中的奇數(shù)多路分配器響應第一選擇控制信號對奇數(shù)的數(shù)據(jù)線進行時間分割，并驅動經時間分割的奇數(shù)數(shù)據(jù)線，而偶數(shù)多路分配器響應第二選擇控制信號對偶數(shù)的數(shù)據(jù)線進行時間分割，并驅動經時間分割的偶數(shù)數(shù)據(jù)線。
其中，第一和第二選擇控制信號的邏輯態(tài)彼此相反，對于每個1/2水平周期來說，每個邏輯態(tài)也都是相反的。
在數(shù)據(jù)驅動裝置中，每個水平周期的極性控制信號的邏輯態(tài)都相反。
在數(shù)據(jù)驅動裝置中，第一多路復用器陣列和多路分配器陣列響應第一選擇控制信號和第二選擇控制信號，交替地改變經時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序。
在數(shù)據(jù)驅動裝置中，第一多路復用器陣列和多路分配器陣列響應第一選擇控制信號和第二選擇控制信號，將經時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變一個或多個幀單位。
其中，第一多路復用器陣列和多路分配器陣列響應第一選擇控制信號和第二選擇控制信號，將經時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變一個或多個線單位。
其中，第一多路復用器陣列和多路分配器陣列響應第一選擇控制信號和第二選擇控制信號，將經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變一個或多個線單位和幀單位。
數(shù)據(jù)驅動裝置還包括數(shù)據(jù)寄存器和第二多路復用器陣列，所述數(shù)據(jù)寄存器重新排列象素數(shù)據(jù)，并將其輸出到第一多路復用器陣列中，第二多路復用器陣列響應極性控制信號，確定從數(shù)/模轉換器陣列輸出的至少n個象素電壓信號的路徑，并將其發(fā)送給多路分配器陣列。
其中，數(shù)據(jù)寄存器將象素數(shù)據(jù)中的第(4k-3)個象素數(shù)據(jù)與第(4k-2)個象素數(shù)據(jù)(k是正整數(shù))互換，并重新排列交換后的象素數(shù)據(jù)。
其中，數(shù)據(jù)寄存器在第一水平周期中向第一多路復用器陣列輸出經過重排的象素數(shù)據(jù)，在第二水平周期中將重排后的象素數(shù)據(jù)延遲兩個信道，將其輸出到第一多路復用器陣列中，其中第一水平周期和第二水平周期彼此交替。
其中，第二多路復用器陣列至少包括n個第二多路復用器，它們選擇正、負數(shù)/模轉換器的至少兩個輸出中的一個，將正、負數(shù)/模轉換器的每個輸出分成為至少兩個第二多路復用器的輸入。
其中，至少n個第一多路復用器中的奇數(shù)多路復用器響應選擇控制信號對奇數(shù)的象素數(shù)據(jù)進行時間分割，并輸出經過時間分割的奇數(shù)象素數(shù)據(jù)，而偶數(shù)多路復用器對偶數(shù)的象素數(shù)據(jù)進行時間分割，并輸出經過時間分割的偶數(shù)象素數(shù)據(jù)。
其中，至少n個第一多路分配器中的奇數(shù)多路分配器響應選擇控制信號對奇數(shù)的數(shù)據(jù)線進行時間分割，以驅動經過時間分割的奇數(shù)數(shù)據(jù)線，而偶數(shù)多路分配器對偶數(shù)的數(shù)據(jù)線進行時間分割，以驅動經過時間分割的偶數(shù)數(shù)據(jù)線。
其中，選擇控制信號的邏輯態(tài)至少對于每1/2水平周期而言是反向的。
其中，每個水平周期的極性控制信號的極性是相反的。
其中，第一多路復用器陣列和多路分配器陣列響應選擇控制信號，交替地改變經時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序。
其中，第一多路復用器陣列和多路分配器陣列響應選擇控制信號，將經時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變至少一個幀單位。
其中，第一多路復用器陣列和多路分配器陣列響應選擇控制信號，將經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變至少一個線單位。
其中，第一多路復用器陣列和多路分配器陣列響應選擇控制信號，將經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序至少改變一個線單位和一個幀單位。
其中，數(shù)/模轉換器響應極性控制信號，將相鄰的象素數(shù)據(jù)轉換成極性彼此相反的象素數(shù)據(jù)信號。
在本發(fā)明的另一方案中，驅動液晶顯示器中的數(shù)據(jù)的方法包括對輸入的象素數(shù)據(jù)進行時間分割，以提供經過時間分割的象素數(shù)據(jù)，將這些象素數(shù)據(jù)轉換成象素電壓信號，對數(shù)據(jù)線進行時間分割，以驅動經過時間分割的數(shù)據(jù)線，并提供象素電壓信號。
該方法還包括連續(xù)產生采樣信號，在對輸入的象素數(shù)據(jù)進行時間分割之前響應采樣信號順次鎖存該象素數(shù)據(jù)，以提供經過鎖存的象素數(shù)據(jù)，在對數(shù)據(jù)線進行時間分割之前緩存象素電壓信號。
在該方法中，將象素數(shù)據(jù)轉換成象素電壓信號是將每個象素數(shù)據(jù)轉換成每個象素電壓信號，同時相鄰象素數(shù)據(jù)的極性是不同的。
該方法還包括在將象素數(shù)據(jù)轉換成象素電壓信號之前，響應極性控制信號，確定將經時間分割的象素數(shù)據(jù)輸入到交替布置的正、負數(shù)/模轉換器中的輸入路徑，在將象素數(shù)據(jù)轉換成象素電壓信號之后，響應極性控制信號確定象素電壓信號的輸出路徑，以確定象素電壓信號的極性。
該方法中，極性控制信號的邏輯態(tài)至少對于每個水平周期而言是相反的。
該方法中，對象素數(shù)據(jù)進行時間分割包括至少n個多路復用器中的奇數(shù)多路復用器響應第一選擇控制信號對奇數(shù)的象素數(shù)據(jù)進行時間分割，而偶數(shù)多路復用器響應第二選擇控制信號對偶數(shù)的象素數(shù)據(jù)進行時間分割。
該方法中，對柵線進行時間分割包括至少n個多路分配器中的奇數(shù)多路分配器響應第一選擇控制信號對奇數(shù)的數(shù)據(jù)線進行時間分割，而偶數(shù)多路分配器響應第二選擇控制信號對偶數(shù)的數(shù)據(jù)線進行時間分割。
該方法中，第一和第二選擇控制信號的邏輯態(tài)彼此相反，其中每個邏輯態(tài)對于每1/2水平周期來說是相反的。
該方法中，在對象素數(shù)據(jù)進行時間分割時，時間分割象素數(shù)據(jù)的提供次序是交替變化的，在對柵線進行時間分割時，象素電壓信號的提供次序是交替變化的。
該方法中，響應第一選擇控制信號和第二選擇控制信號，使時間分割后的象素數(shù)據(jù)和象素電壓信號的提供次序交替地改變一個或多個幀單位。
該方法中，響應第一選擇控制信號和第二選擇控制信號，使時間分割后的象素數(shù)據(jù)和象素電壓信號的提供次序交替地改變一個或多個線單位。
該方法中，響應第一選擇控制信號和第二選擇控制信號，使時間分割后的象素數(shù)據(jù)和象素電壓信號的提供次序交替地改變一個或多個線單位和幀單位。
該方法還包括在對象素數(shù)據(jù)進行時間分割之前，對輸入的象素數(shù)據(jù)進行重排，在象素數(shù)據(jù)轉換成象素電壓信號之后，響應極性控制信號確定象素電壓信號的輸出路徑，以確定象素電壓信號的極性。
該方法中，對輸入數(shù)據(jù)進行重排包括對輸入象素數(shù)據(jù)中的第(4k-3)個象素數(shù)據(jù)與第(4k-2)個象素數(shù)據(jù)進行互換。
該方法中，對于第一水平周期，輸出重排后的輸入數(shù)據(jù)，對于第二水平周期，將輸入數(shù)據(jù)延遲2個信道，第一水平周期與第二水平周期彼此交替。
該方法中，對象素數(shù)據(jù)進行時間分割包括至少n個多路復用器中的奇數(shù)多路復用器響應選擇控制信號對奇數(shù)的象素數(shù)據(jù)進行時間分割，而偶數(shù)多路復用器對偶數(shù)的象素數(shù)據(jù)進行時間分割。
該方法中，對數(shù)據(jù)線進行時間分割包括至少n個多路分配器中的奇數(shù)多路分配器響應選擇控制信號對奇數(shù)的數(shù)據(jù)線進行時間分割，以驅動經過時間分割的奇數(shù)數(shù)據(jù)線，而偶數(shù)的多路分配器對偶數(shù)的數(shù)據(jù)線進行時間分割，以驅動經過時間分割的偶數(shù)數(shù)據(jù)線。
該方法中，選擇控制信號的邏輯態(tài)至少對于每個1/2水平周期來說是反向的。
該方法中，當對象素數(shù)據(jù)進行時間分割時，響應選擇控制信號使時間分割象素數(shù)據(jù)的供應次序交替變化，而在對象素數(shù)據(jù)進行時間分割并驅動時，響應選擇控制信號使象素電壓信號的提供次序交替變化。
該方法中，響應選擇控制信號使經時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序交替改變至少一個幀單位。
該方法中，響應選擇控制信號使經時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變一個或多個線單位。
該方法中，響應選擇控制信號使經時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變一個或多個幀單位和線單位。
要理解的是，前面的大概描述和下面的詳細描述都是示范性和說明性的，其試圖提供對權利要求所述的本發(fā)明的還說明。
將附圖包括進來以提供對本發(fā)明的還理解，附圖是構成該申請的一部分，用以說明本發(fā)明的實施例，與說明書一起用于解釋本發(fā)明的原理。
附圖中圖1是現(xiàn)有技術中液晶顯示器的結構示意圖；圖2是圖1的數(shù)據(jù)驅動集成電路的詳盡方框圖；圖3A和3B是圖2數(shù)據(jù)驅動IC的奇數(shù)和偶數(shù)幀的驅動波形圖；圖4是依照本發(fā)明實施例的表示液晶顯示器的數(shù)據(jù)驅動IC的結構的詳盡方框圖；圖5A和5B是圖4數(shù)據(jù)驅動IC的奇數(shù)和偶數(shù)幀的驅動波形圖；圖6是當極性控制信號POL處于低電位時，圖4的數(shù)據(jù)驅動IC的數(shù)據(jù)流程圖；圖7是當極性控制信號POL處于高電位時，圖4的數(shù)據(jù)驅動IC的數(shù)據(jù)流程圖；圖8是依照本發(fā)明另一實施例表示數(shù)據(jù)驅動IC的結構的詳盡方框圖；圖9A和9B是圖8的數(shù)據(jù)寄存器的驅動波形圖；圖10A和10B是圖8的數(shù)據(jù)驅動IC的奇數(shù)和偶數(shù)幀的驅動波形圖；圖11是當極性控制信號POL處于低電位時，圖8的數(shù)據(jù)驅動IC中的數(shù)據(jù)流程圖；圖12是當極性控制信號POL處于高電位時，圖8的數(shù)據(jù)驅動IC中的數(shù)據(jù)流程圖；
圖13是表示采用了圖4和8的數(shù)據(jù)驅動IC的液晶顯示器的結構示意圖；圖14A和14B是當以點反向模式驅動的數(shù)據(jù)線被時間分割時，通過改變每幀的充電次序來驅動數(shù)據(jù)線的信號的波形圖；圖15A和15B是當以點反向模式驅動的數(shù)據(jù)線被時間分割時、通過改變每線的充電次序來驅動數(shù)據(jù)線的信號的波形圖；圖16A和16B是當以點反向模式驅動的數(shù)據(jù)線被時間分割時、通過改變每線和每幀的充電次序來驅動數(shù)據(jù)線的信號的波形圖；具體實施方式
現(xiàn)在將參見附圖所示的實施例詳細描述本發(fā)明。所有附圖中使用相同的參考數(shù)字表示相同或類似部件。
參照圖4到16B，本發(fā)明的實施例說明如下。
圖4中是依照本發(fā)明實施例的液晶顯示器數(shù)據(jù)驅動IC的結構的詳盡方框圖，而圖5A和5B是圖4的數(shù)據(jù)驅動IC的奇數(shù)和偶數(shù)幀的驅動波形圖。
如圖4所示，數(shù)據(jù)驅動IC包括移位寄存器42，用于提供連續(xù)的采樣信號；第一和第二鎖存器陣列46和50，用于響應采樣信號鎖存并輸出象素數(shù)據(jù)R、G和B；第一多路復用器陣列54，用于對來自第二鎖存器陣列50的象素數(shù)據(jù)R、G和B進行時間分割，并輸出經時間分割的象素數(shù)據(jù)；第二多路復用器陣列58，用于控制來自第一多路復用器陣列54的象素數(shù)據(jù)R、G和B的路徑；數(shù)/模轉換器(DAC)陣列62，用于將來自第二多路復用器陣列58的象素數(shù)據(jù)R、G和B轉換成象素電壓信號；緩存器陣列68，用于緩存并輸出來自DAC陣列62的象素電壓信號；第三多路復用器陣列80，用于控制緩存器陣列68的輸出路徑；以及多路分配器陣列84，用于對來自第三多路復用器陣列80的象素電壓信號進行時間分割，并將其輸出到數(shù)據(jù)線DL1到DL2n中。另外，如圖4所示，數(shù)據(jù)驅動IC包括用于對接來自計時控制器(未示出)的象素數(shù)據(jù)R、G和B的數(shù)據(jù)寄存器88，和用于提供DAC陣列62中所需的正、負伽瑪電壓的伽瑪電壓部件90。
具有上述結構的每個數(shù)據(jù)驅動IC都利用第一多路復用器陣列54和多路分配器陣列84對DAC陣列62進行時間分割驅動，從而利用(n+1)個DAC64和66以及(n+1)個緩存器70驅動2n根數(shù)據(jù)線，數(shù)據(jù)線的數(shù)目是前面所述現(xiàn)有技術中數(shù)據(jù)線數(shù)目的兩倍。該數(shù)據(jù)驅動IC具有2n個信道的數(shù)據(jù)輸出以驅動2n根數(shù)據(jù)線。然而，圖4僅示出了例如當n是6時數(shù)據(jù)驅動IC的2n個信道的12個信道DL1到DL12。
數(shù)據(jù)寄存器88對接來自計時控制器的象素數(shù)據(jù)，將這些象素數(shù)據(jù)提供給第一鎖存器陣列46。具體而言，為了降低傳輸頻率，計時控制器將象素數(shù)據(jù)分成偶數(shù)的象素數(shù)據(jù)RGB偶和奇數(shù)的象素數(shù)據(jù)RGB奇，并通過每根傳輸線將這些分好的象素數(shù)據(jù)提供給數(shù)據(jù)寄存器88。數(shù)據(jù)寄存器88借助每根傳輸線將輸入的偶數(shù)和奇數(shù)象素數(shù)據(jù)RGB偶和RGB奇輸出給第一鎖存器陣列46。其中，偶數(shù)象素數(shù)據(jù)RGB偶和奇數(shù)象素數(shù)據(jù)RGB奇中的每一個都包括紅(R)、綠(G)和蘭(B)象素數(shù)據(jù)。
對于每個灰度級，伽瑪電壓部件90都對來自伽瑪參考電壓發(fā)生器(未示出)的伽瑪參考電壓進行還分割，輸出分割后的伽瑪參考電壓。
移位寄存器陣列42產生連續(xù)的采樣信號，并將這些信號提供給第一鎖存器陣列46。為此，移位寄存器陣列42由2n/6(其中n＝6)個移位寄存器44組成。位于圖4中所示第一級的移位寄存器44響應源采樣時鐘信號SSC，使來自計時控制器的源啟動脈沖SSP發(fā)生移位，并將移位后的源啟動脈沖作為采樣信號輸出。與此同時，移位寄存器44將移位后的源啟動脈沖作為進位信號CAR提供給下一級的移位寄存器44。如圖5A和5B所示，對于每個水平周期，都要提供源啟動脈沖SSP，對于每一個源采樣時鐘信號SSC，源啟動脈沖SSP都發(fā)生移位，以作為采樣信號輸出。
第一鎖存器陣列46響應來自移位寄存器42的采樣信號，通過某一單元采集并鎖存來自數(shù)據(jù)寄存器88的象素數(shù)據(jù)RGB偶和RGB奇。第一鎖存器陣列46由2n個可鎖存2n個(其中例如n＝6)象素數(shù)據(jù)R、G和B的第一鎖存器48構成，每個鎖存器的容量與象素數(shù)據(jù)R、G和B的位數(shù)(即，3位或6位)相對應。該第一鎖存器陣列46對應于每個采集信號采集并鎖存偶數(shù)象素數(shù)據(jù)RGB偶和奇數(shù)象素數(shù)據(jù)RGB奇(即每次6個象素數(shù)據(jù))，然后同時地輸出鎖存數(shù)據(jù)。
第二鎖存器陣列50響應來自計時控制器的源輸出起動信號SOE，同時地鎖存來自第一鎖存器陣列46的象素數(shù)據(jù)R、G和B，然后輸出這些鎖存數(shù)據(jù)。與第一鎖存器陣列46類似，第二鎖存器陣列50包括2n(其中例如n＝6)個第二鎖存器52。如圖5A和5B所示，對于每個水平周期都會產生源輸出起動信號SOE。
對于每H/2周期，第一多路復用器陣列54響應來自計時控制器的第一和第二選擇控制信號θ1和θ2，對來自第二鎖存器陣列50的2n(其中例如n＝6)個象素數(shù)據(jù)進行n份時間分割。為此，第一多路復用器陣列54由n個第一多路復用器56組成，每個多路復用器選擇第二鎖存器陣列50中兩個第二鎖存器52的任意一個輸出。換句話說，對于每個1/2周期，每個第一多路復用器56都對兩個第二鎖存器52的輸出進行時間分割，以提供經過時間分割的輸出。具體而言，對于點反向(dot inversion)驅動來說，奇數(shù)的第一多路復用器56響應第一選擇控制信號θ1選擇兩個奇數(shù)第二鎖存器52的任意一個輸出，同時偶數(shù)的第一多路復用器56響應第二選擇控制信號θ2選擇兩個偶數(shù)第二鎖存器52的任意一個輸出。
例如，第一個第一多路復用器56響應第一選擇控制信號θ1，在一個水平周期的前半周期選擇并輸出來自第一個第二鎖存器52的第一象素數(shù)據(jù)，在后半周期選擇并輸出來自第三個第二鎖存器52的第三象素數(shù)據(jù)。第二個第一多路復用器56響應第二選擇控制信號θ2，在一個水平周期的前半周期選擇并輸出來自第二個第二鎖存器52的第二象素數(shù)據(jù)，并在后半周期選擇并輸出來自第四個第二鎖存器52的第四象素數(shù)據(jù)。如圖5A和5B所示，第一選擇控制信號θ1和第二選擇控制信號θ2的極性彼此相反，它們對于每個水平周期也是反向的。
第二多路復用器陣列58響應來自極性控制器92的極性控制信號POL，確定由第一多路復用器陣列54提供象素數(shù)據(jù)R、G和B的路徑。為此，第二多路復用器陣列54包括(n-1)個第二多路復用器60。每個第二多路復用器60響應極性控制信號POL，接收兩相鄰的第一多路復用器56的輸出信號，以選擇性地輸出所接收的信號。其中，除第一和最后一個第一多路復用器56之外的其余第一多路復用器56的輸出一般都輸入到兩相鄰的第二多路復用器60中。第一和最后一個第一多路復用器56的輸出一般輸入到PDAC66和第二多路復用器60中。實際上，具有上述結構的第二多路復用器陣列58響應極性控制信號POL，允許從每個第一多路復用器56接收到的象素數(shù)據(jù)R、G和B行進至DAC陣列62中，或在行進至DAC陣列62的同時朝右側偏移一個位置。如圖5A和5B所示，對于點反向驅動的每個水平周期來說，極性控制信號POL的極性都是相反的。結果，第二多路復用器陣列58響應極性控制信號POL，允許來自第一多路復用器陣列54的每個象素數(shù)據(jù)R、G和B輸出到DAC陣列62中交替布置的PDAC64和NDAC66中，從而控制象素數(shù)據(jù)R、G和B的極性。
例如，在第一水平周期內，從第一多路復用器56順次輸出的第一和第三象素數(shù)據(jù)直接提供給PDAC661，其不經過第二多路復用器60，而從第二個第一多路復用器56順次輸出的第二和第四象素數(shù)據(jù)要通過第一個第二多路復用器60才能提供給NDAC164。接著，在第二個水平周期內，第一和第三象素數(shù)據(jù)通過第一個第二多路復用器60提供給NDAC164，而第二和第四象素數(shù)據(jù)通過第二個第二多路復用器60提供給PDAC166。
DAC陣列62借助從伽瑪電壓部件90收到的正、負伽瑪電壓GH和GL，將來自第二多路復用器陣列58的象素數(shù)據(jù)R、G和B轉換成象素電壓信號，然后輸出象素電壓信號。為此，DAC陣列62包括(n+1)個PDAC66和(n+1)個NDAC64，對于點反向驅動而言，它們交替排列且彼此平行。PDAC66利用正伽瑪電壓GH將來自第二多路復用器陣列58的象素數(shù)據(jù)R、G和B轉換成正的象素電壓信號。另一方面，NDAC64利用負伽瑪電壓GL將來自第二多路復用器陣列58的象素數(shù)據(jù)R、G和B轉換成負的象素電壓信號。該PDAC66和PDAC64將每個1/2水平周期輸入的數(shù)字象素數(shù)據(jù)轉換成模擬象素電壓信號。
例如，如圖5A和5B所示，在第一水平周期中，PDAC166將經過時間分割輸入的奇數(shù)象素數(shù)據(jù)〔1，1〕和〔1，3〕轉換成象素電壓信號，然后輸出該經過轉換的數(shù)據(jù)。與此同時，如圖8和9所示，NDAC也在第一水平周期中將以時間分割方式輸入的偶數(shù)象素數(shù)據(jù)〔1，2〕和〔1，4〕轉換成象素電壓信號，然后輸出該經過轉換的數(shù)據(jù)。然后，在第二個水平周期中，NDAC64將以時間分割方式輸入的奇數(shù)象素數(shù)據(jù)〔2，1〕和〔2，3〕轉換成象素電壓信號，然后輸出轉換數(shù)據(jù)。與此同時，PDAC也在第一水平周期中將經過時間分割輸入的偶數(shù)象素數(shù)據(jù)〔2，2〕和〔2，4〕轉換成象素電壓信號，然后將它們輸出。對于每1/2個水平周期而言，通過該DAC陣列62可n個n個地對2n個象素數(shù)據(jù)進行時間分割，從而將其轉換成象素電壓信號，然后輸出。
緩存器陣列68中包含的(n+1)個緩存器70每個都緩存并輸出來自DAC陣列62中的每個PDAC66和NDAC64的象素電壓信號。
第三多路復用器陣列80響應來自計時控制器的極性控制信號POL，確定來自緩存器陣列68的每個象素電壓信號的路徑。為此，第三多路復用器陣列80包括n(其中例如n＝6)個第三多路復用器82。每個第三多路復用器82都響應極性控制信號POL選擇兩相鄰緩存器70的任意一個輸出。其中，除第一和最后一個緩存器70之外的其余緩存器70的輸出一般都輸入到兩相鄰的第三多路復用器82中。事實上，具有上述結構的第三多路復用器陣列82響應極性控制信號POL，允許來自除最后一個緩存器70之外的緩存器70的象素電壓信號以對應的一對一關系輸出。另外，第三多路復用器陣列82響應極性控制信號POL，允許來自除第一緩存器70之外的其余緩存器70的象素電壓信號以相應一對一的關系輸出到多路分配器86中。對于點反向驅動而言，如圖5A和5B所示，極性控制信號POL的極性對于每個水平周期都是相反的，這與第二多路復用器陣列58的情況類似。正如上面所述，第三多路復用器陣列80連同第二多路復用器陣列58一起響應極性控制信號POL，確定極性控制信號的極性。結果，從第三多路復用器陣列80輸出的象素電壓信號的極性與相鄰象素電壓信號的極性相反，它們對于每個水平周期而言又都是反向的。
多路分配器陣列84響應來自計時控制器的第一和第二選擇控制信號θ1和θ2，選擇性地將來自第三多路復用器陣列80的象素電壓信號提供給2n條數(shù)據(jù)線。為此，多路分配器陣列84由n個多路分配器86組成，每個多路分配器都對來自每個第三多路復用器82的象素電壓信號進行時間分割，然后將經過時間分割的信號提供給兩條數(shù)據(jù)線。具體而言，奇數(shù)的多路分配器86響應第一選擇控制信號θ1，對奇數(shù)的第三多路復用器82的輸出信號進行時間分割，然后將經過時間分割的信號提供給兩條奇數(shù)數(shù)據(jù)線。偶數(shù)多路分配器86響應第二選擇控制信號θ2，對兩個偶數(shù)第三多路復用器82的輸出進行時間分割，然后將它們提供給兩根偶數(shù)數(shù)據(jù)線。如圖5A和5B所示，第一和第二選擇控制信號θ1和θ2的極性彼此相反，并且對于每個水平周期而言它們也是反向的，這與提供給第一多路復用器陣列54的信號情況類似。
例如，如圖5A和5B所示，對于每個1/2周期，第一多路分配器86響應第一選擇控制信號θ1，選擇性地將第一個第三多路復用器82的輸出提供給第一和第三數(shù)據(jù)線DL1和DL3。如圖5A和5B所示，對于每個1/2周期，第二多路分配器86響應第二選擇控制信號θ2，選擇性地將第二個第三多路復用器82的輸出提供給第二和第四數(shù)據(jù)線DL2和DL4。
具體來說，當啟動第一柵線GL1時，第一DEMUX86響應第一選擇控制信號θ1，在第一水平周期的前半周期將象素電壓信號〔1，1〕提供給第一數(shù)據(jù)線D1，在后半周期將象素電壓信號〔1，3〕提供給第三數(shù)據(jù)線D3。與此同時，第二DEMUX86響應第二選擇控制信號θ2，在第一水平周期的前半周期將象素電壓信號〔1，2〕提供給第二數(shù)據(jù)線D2，在后半周期將象素電壓信號〔1，4〕提供給第四數(shù)據(jù)線D4。另外，第一DEMUX86在第二水平周期H2和第三水平周期H3的每一前半周期將每個象素電壓信號〔2，1〕和〔3，1〕提供給第一數(shù)據(jù)線DL1，而在每一后半周期將每個象素電壓信號〔2，3，〕〔3，3〕提供給第三數(shù)據(jù)線DL3。與此同時，第二DEMUX86在第二水平周期H2和第三水平周期H3的每一前半周期將每個象素電壓信號(2，2〕和〔3，2〕提供給第二數(shù)據(jù)線DL2，而在每一后半周期將每個象素電壓信號〔2，4，〕〔3，4〕提供給第四數(shù)據(jù)線DL4。
如圖5A和5B所示，通過具有上述結構的數(shù)據(jù)驅動IC，向諸如DL1和DL3等奇數(shù)數(shù)據(jù)線輸出的象素電壓信號的極性與向諸如DL2和DL4等偶數(shù)數(shù)據(jù)線輸出的象素電壓信號的極性相反。另外，奇數(shù)數(shù)據(jù)線DL1、DL3…的極性和偶數(shù)數(shù)據(jù)線DL2、DL4…的極性相反，它們對應于順次驅動柵線GL1、GL2、GL3…的每個水平周期的每一幀。
圖6和7表示依照圖4所示數(shù)據(jù)驅動IC內由極性控制信號POL決定的象素數(shù)據(jù)路徑。如圖6所示，當極性控制信號處于低電位(或高電位)時，第二多路復用器陣列58允許從第一和第二鎖存器陣列46和50以及第一多路復用器陣列54輸出的6個象素數(shù)據(jù)輸入到除PDAC466之外的其余PDAC166到NDAC364中，從而將輸入的象素數(shù)據(jù)轉換成象素電壓信號。該情況下，將第一個第一多路復用器56的輸出提供給PDAC166，于是它被轉換成象素電壓信號。第三多路復用器陣列80將通過緩存器陣列68從其余的PDAC166到NDAC364輸入的象素電壓信號以相應一對一的關系提供給多路分配器86。每個多路分配器86將從每個第三多路復用器82輸入的象素電壓信號提供給12條數(shù)據(jù)線DL1到DL12。
另外，如圖7所示，當極性控制信號POL處于高電位(或低電位)時，第二多路復用器陣列58使從第一和第二鎖存器陣列46和50以及第一多路復用器陣列54輸出的6個象素數(shù)據(jù)向右移位，并將移位后的象素數(shù)據(jù)提供給除PDAC166之外的其余NDAC164到PDAC366，從而將提供的移位象素數(shù)據(jù)轉換成象素電壓信號。該情況下，將最后一個第一多路復用器56的輸出提供給PDAC466，于是該輸出被轉換成象素電壓信號。第三多路復用器陣列82使通過緩存器陣列68從NDAC164到PDAC466提供的象素電壓信號向左偏移，于是將移位后的象素電壓信號按相應的一對一關系提供給多路分配器86。每個多路分配器86選擇性地將從每個第三多路復用器82輸入的象素電壓信號提供給12根數(shù)據(jù)線DL1到DL12。
如上所述，依照本發(fā)明的數(shù)據(jù)驅動IC對DAC陣列實施時間分割驅動，從而能利用(n+1)個DAC驅動2n個信道的數(shù)據(jù)線。換句話說，每個包括(n+1)個DAC的數(shù)據(jù)驅動IC能驅動2n根數(shù)據(jù)線，由此將DAC的數(shù)量減到1/2。
圖8是依照本發(fā)明另一實施例的液晶顯示器數(shù)據(jù)驅動IC的結構的詳盡方框圖。圖10A和10B是圖8所示數(shù)據(jù)驅動IC的奇數(shù)和偶數(shù)幀的驅動波形圖。而圖9A和9B是圖8所示數(shù)據(jù)寄存器在第(m-1)個水平周期和第m個水平周期中的驅動波形圖。
如圖8所示，數(shù)據(jù)驅動IC包括移位寄存器102，用于提供連續(xù)的采樣信號；第一和第二鎖存器陣列106和110，用于響應采樣信號鎖存并輸出象素數(shù)據(jù)R、G和B；第一多路復用器陣列114，用于對來自第二鎖存器陣列110的象素數(shù)據(jù)R、G和B進行時間分割，并輸出經時間分割的象素數(shù)據(jù)；數(shù)/模轉換器(DAC)陣列122，用于將來自第一多路復用器陣列114的象素數(shù)據(jù)R、G和B轉換成象素電壓信號；緩存器陣列，用于緩存并輸出來自DAC陣列122的象素電壓信號；第二多路復用器陣列140，用于控制緩存器陣列128的輸出路徑；以及多路分配器陣列1104，用于對來自第二多路復用器陣列140的象素電壓信號進行時間分割，向數(shù)據(jù)線DL1到DL2n輸出該經過時間分割的信號。
另外，圖8所示的數(shù)據(jù)驅動IC還包括數(shù)據(jù)寄存器148，用于重新排列并輸出來自計時控制器(未示出)的象素數(shù)據(jù)R、G和B；以及伽瑪電壓部件150，用于提供DAC陣列122中所需的正、負伽瑪電壓。
具有上述結構的每個數(shù)據(jù)驅動IC都利用第一多路復用器陣列114和多路分配器陣列1104對DAC陣列122實施時間分割驅動，從而利用(n+2)個DAC124和126以及緩存器130驅動2n根數(shù)據(jù)線，該數(shù)據(jù)線數(shù)目是現(xiàn)有技術中數(shù)據(jù)線數(shù)目的兩倍。該數(shù)據(jù)驅動IC具有2n個信道的數(shù)據(jù)輸出來驅動2n根數(shù)據(jù)線。然而，例如當n為6時，圖8僅示出了數(shù)據(jù)驅動IC的2n個信道中的12個信道DL1到DL12。
伽瑪電壓部件150還按照灰度級對從伽瑪參考電壓發(fā)生器(未示出)輸入的多個伽瑪參考電壓進行分割，然后將其輸出。
對于點反向驅動而言，數(shù)據(jù)寄存器148對來自計時控制器的象素數(shù)據(jù)進行重排，將重排后的象素數(shù)據(jù)提供給第一鎖存器陣列106。數(shù)據(jù)寄存器148通過第一到第六輸入總線IB1到IB6，從計時控制器同時接收奇數(shù)象素數(shù)據(jù)OR、OG和OB以及偶數(shù)象素數(shù)據(jù)ER、EG和EB。接著，數(shù)據(jù)寄存器148對輸入的奇數(shù)象素數(shù)據(jù)OR、OG和OB以及偶數(shù)象素數(shù)據(jù)ER、EG和EB進行重排，并通過第一到第六輸出總線OB1到OB6輸出重排后的象素數(shù)據(jù)。
更具體來說，如圖9A和9B所示，數(shù)據(jù)寄存器148分別通過第一到第六輸入總線IB1到IB6接收六個象素數(shù)據(jù)OR、OG、OB、ER、EG和EB。該情況下，數(shù)據(jù)寄存器148對應于基于源啟動脈沖SSP的移位時鐘信號SSC的每個周期接收六個象素數(shù)據(jù)OR、OG、OB、ER、EG和EB。
如圖9A所示，數(shù)據(jù)寄存器148在第(m-1)個水平周期中交替輸出一條水平線部分的象素數(shù)據(jù)中的第(4k-2)個(其中k是正數(shù))和第(4k-1)個數(shù)據(jù)。例如，如圖9所示，將要輸出的第二個數(shù)據(jù)與第三個數(shù)據(jù)互換，第六個數(shù)據(jù)與第七個數(shù)據(jù)互換，第十個數(shù)據(jù)與第十一個數(shù)據(jù)互換。這是為了向每個第一MUX116輸入要被轉換成極性相同的象素電壓信號的每一對象素數(shù)據(jù)。通過這種方式，由于對從數(shù)據(jù)寄存器148輸入的象素數(shù)據(jù)OR、OG、OB、ER、EG和EB進行了重排并將其輸出，因此能取消依照極性控制信號POL確定第一MUX陣列114與DAC陣列122之間的象素數(shù)據(jù)路徑的MUX陣列。
此外，如圖9B所示，在第m個水平周期內，數(shù)據(jù)寄存器148將一條水平線部分的象素數(shù)據(jù)中的第(4k-2)個(其中k為正數(shù))數(shù)據(jù)與第(4k-2)個數(shù)據(jù)互換，并為了使它們的極性反轉而將它們延遲兩個信道，即，使它們發(fā)生移位，然后通過輸出總線OB1到OB6輸出。例如，數(shù)據(jù)寄存器148將第一象素數(shù)據(jù)移到第三輸出總線OB3中，將被交換的第三象素數(shù)據(jù)移到第四輸出總線OB4，將被交換的第二象素數(shù)據(jù)移到第五輸出總線OB5，將第四象素數(shù)據(jù)移到第六輸出總線OB6，然后輸出移位后的象素數(shù)據(jù)。接著，在下一時鐘內，將第五象素數(shù)據(jù)移到第一輸出總線OB1，將被交換的第七象素數(shù)據(jù)移到第二輸出總線OB2，并將被交換的象素數(shù)據(jù)移到第三輸出總線OB3，然后將它們輸出。
與輸入的象素數(shù)據(jù)OR、OG、OB、ER、EG和EB相比，通過這種方式在數(shù)據(jù)寄存器148上得到重排輸出的象素數(shù)據(jù)ORO、OGO、OBO、ERO、EGO和EBO被延遲了特定時間，從而能保障重排時間，然后它們被輸出。換句話說，它們延遲了約2/3/個時鐘后輸出。
移位寄存器陣列102產生連續(xù)采樣信號，并將它們提供給第一鎖存器陣列106。為此，移位寄存器陣列102由2n/6個(其中例如n＝6)移位寄存器104組成。位于圖8第一級的移位寄存器104響應源采樣時鐘信號SSC，對來自計時控制器的源啟動脈沖SSP進行移位，將移位后的源啟動脈沖作為采樣信號輸出，與此同時將其作為進位信號CAR提供給下一級的移位寄存器104。如圖10A和10B所示，對于每個水平周期都提供源啟動脈沖SSP，該脈沖SSP對于每個源采樣時鐘信號SSC發(fā)生移位，然后被作為采樣信號輸出。
第一鎖存器陣列106響應來自移位寄存器陣列102的采樣信號，采集一組從數(shù)據(jù)寄存器148通過第一到第六輸出總線OB1到OB6輸入的六個象素數(shù)據(jù)，并對采集的象素數(shù)據(jù)進行鎖存。第一鎖存器陣列106由能鎖存2n(其中n＝6)個象素數(shù)據(jù)R、G和B的2n個第一鎖存器48組成，每個鎖存器的容量對應于象素數(shù)據(jù)R、G和B的位數(shù)(即6位或8位)。此外，如圖9B所示，第一鎖存器陣列106包括兩個通過移過2個信道進行輸入的第一鎖存器(未示出)。
例如，第(m-1)個水平周期內，在第1個第一鎖存器108到第12個第一鎖存器108中對在數(shù)據(jù)寄存器148中經過重排的順序為1、3、2、4、5、7、6、8、9、11、10、12的象素數(shù)據(jù)進行鎖存。接著，在第m個水平周期中，將在數(shù)據(jù)寄存器148中經過重排的象素數(shù)據(jù)偏移兩個信道，于是會向第一鎖存器108和第二鎖存器108輸入空白數(shù)據(jù)，將偏移了兩個信道的象素數(shù)據(jù)按照1、3、2、4、5、7、6、8、9、11的順序鎖存到第三鎖存器108到第十二鎖存器108中。其中，將第十和第十二象素數(shù)據(jù)鎖存在兩個鎖存器(未示出)中。
第二鎖存器陣列110響應來自計時控制器的源輸出起動信號SOE，同時地鎖存來自第一鎖存器陣列106的象素數(shù)據(jù)R、G和B，然后輸出經鎖存的象素數(shù)據(jù)。第二鎖存器陣列110與第一鎖存器陣列106類似，其包括2n(其中例如n＝6)個第二鎖存器112。如圖10A和10B所示，對于每一個水平周期都產生源輸出起動信號SOE。
對于每H/2周期，第一多路復用器陣列114響應來自計時控制器的選擇控制信號θ1和θ2，對來自第二鎖存器陣列110的2n(其中例如n＝6)個象素數(shù)據(jù)進行n份時間分割，輸出這些經過時間分割的象素數(shù)據(jù)。
為此，第一多路復用器陣列114由n個第一多路復用器116組成。此外，考慮到象素要偏移兩個信道，因此第一多路復用器陣列114要富余一個以上的第一多路復用器(未示出)。每個第一多路復用器116選擇并輸出第二鎖存器陣列110中的兩個第二鎖存器112的任一輸出。換句話說，對于每個1/2周期，每個第一多路復用器112都對兩個第二鎖存器112的輸出進行時間分割，以提供經過時間分割的輸出。
更具體來說，對于點反向驅動，奇數(shù)的第一多路復用器116響應選擇控制信號θ1，選擇兩個奇數(shù)第二鎖存器112的任意一個輸出信號，將選定信號輸出到DAC陣列122的PDAC124中，同時偶數(shù)的第一多路復用器116響應選擇控制信號θ1，選擇兩個偶數(shù)第二鎖存器112的任意一個輸出信號，將選定信號輸出到DAC陣列122的NDAC126中。
例如，第一個第一多路復用器116響應選擇控制信號θ1，在第(m-1)個水平周期的前半周期中從第一個第二鎖存器112中選擇第一象素數(shù)據(jù)，在后半周期內從第三個第二鎖存器112選擇第三個象素數(shù)據(jù)，將它們輸出到PCAC1124中。第二個第一多路復用器116響應選擇控制信號θ1，在前半周期中從第三個第二鎖存器112中選擇并輸出第二象素數(shù)據(jù)，在后半周期中從第四個第二鎖存器112選擇并輸出第四象素數(shù)據(jù)，將這些象素數(shù)據(jù)輸出到NADAC1126中。
然后，第二個第一多路復用器116響應選擇控制信號θ1，在第m個水平周期的前半周期中從第三個第二鎖存器112選擇第一個象素數(shù)據(jù)，在后半周期中從第四個第二鎖存器112中選擇第三個象素數(shù)據(jù)，以致將選定的象素數(shù)據(jù)輸出到NFAC1126中。第四個第一多路復用器116響應選擇控制信號θ1，在前半周期內從第五個第二鎖存器112中選擇第二個象素數(shù)據(jù)，在后半周期內從第六個第二鎖存器112選擇第四象素數(shù)據(jù)，以便將選定的象素數(shù)據(jù)輸出到NDAC1126中。其中，如圖10A和10B所示，選擇控制信號θ1的極性對于每個1/2水平周期都是相反的。
DAC陣列122借助于來自伽馬電壓部件150的正、負伽馬電壓GL和GH，將來自第一多路復用器陣列114的象素數(shù)據(jù)轉換象素電壓信號，輸出該象素電壓信號。為此，DAC陣列122包括(n+1)個PDAC124和(n+1)個NDAC126，對于點反向驅動而言，這些DAC交替布置，且彼此平行。PDAC124利用正伽馬電壓GH將來自第一多路復用器陣列114的象素數(shù)據(jù)轉換成正的象素電壓信號。另一方面，NDAC126利用負伽馬電壓GL將來自第一多路復用器陣列114的象素數(shù)據(jù)R、G和B轉換成負的象素電壓信號。對于每個1/2水平周期，該PDAC124和NDAC126執(zhí)行將輸入的數(shù)字象素數(shù)據(jù)轉換成模擬象素電壓信號的操作。
例如，如圖10A和10B所示，PDAC1124將第一水平周期內經過時間分割后輸入的奇數(shù)象素數(shù)據(jù)[1，1]和[1，3]轉換成象素電壓信號，并輸出這些經過轉換的象素數(shù)據(jù)。與此同時，如圖10A和10B所示，NDAC126也將第一水平周期內經過時間分割后輸入的偶數(shù)象素數(shù)據(jù)[1，2]和[1，4]轉換成象素電壓信號，然后輸出經過轉換的象素數(shù)據(jù)。然后，在第二水平周期中，NDAC126將按時間分割方式輸入的偶數(shù)象素數(shù)據(jù)[2，1]和[2，3]轉換成象素電壓信號。與此同時，PDAC124將第二水平周期內經時間分割后輸入的偶數(shù)象素數(shù)據(jù)[2，2]和[2，4]轉換成象素電壓信號，輸出經過轉換的象素數(shù)據(jù)。對于每個1/2水平周期而言，通過該DAC陣列122，以n個n個的方式對要轉換成象素電壓信號的2n個象素數(shù)據(jù)進行時間分割，然后將它們輸出。
緩存器陣列128中包含的(n+1)個緩存器130的每一個都緩存并輸出來自DAC陣列122的每個PDAC124和NDAC126的象素電壓信號。
第二多路復用器陣列140響應來自計時控制器的極性控制信號POL，確定來自緩存器陣列128的每個象素電壓信號的路徑。為此，第二多路復用器陣列140包括n(其中，例如n＝6)個多路復用器142。每個多路復用器142響應極性控制信號POL，選擇并輸出兩相鄰緩存器130的任意一個輸出。其中，除第一和最后一個緩存器130之外的其余緩存器130的輸出一般輸入到兩相鄰的多路復用器142中。事實上，具有上述結構的多路復用器陣列142響應極性控制信號，允許來自除最后一個緩存器130之外的緩存器130的象素電壓信號以相應的一對一關系輸出。
另外，第二多路復用器陣列142響應極性控制信號POL，允許來自除第一緩存器130之外的其余緩存器130的象素電壓信號以相應的一對一關系輸出到多路分配器146中。
對于點反向驅動而言，每個水平周期的極性控制信號POL的極性是相反的。如上所述，第二多路復用器陣列140響應極性控制信號POL確定象素電壓信號的極性。結果，從第二多路復用器陣列140輸出的象素電壓信號的極性與相鄰象素電壓信號的極性相反，所述象素電壓信號的極性對于每個水平周期是相反的。
多路分配器陣列144響應來自計時控制器的選擇控制信號θ1，選擇性地將來自第二多路復用器陣列140的象素電壓信號提供給2n(其中例如n＝6)根數(shù)據(jù)線。為此，多路分配器陣列144由n個多路分配器146組成，每個多路分配器都對來自每個第二多路復用器142的象素電壓信號進行時間分割，并將其提供給兩根數(shù)據(jù)線。
例如，如圖10A和10B所示，對于每個1/2水平周期，第一個多路復用器146響應選擇控制信號θ1，選擇性地將第一個多路復用器142的輸出提供給第一和第三數(shù)據(jù)線DL1和DL3。如圖10A和10B所示，對于每個1/2水平周期，第二個多路復用器146響應選擇控制信號θ1，選擇性地將第二個多路復用器142的輸出提供給第二和第四數(shù)據(jù)線DL2和DL4。
具體而言，當啟動第一柵線GL1時，第一DEMUX146響應選擇控制信號θ1，在第一水平周期的前半周期內將象素電壓信號[1，1]提供給第一數(shù)據(jù)線D1，在后半周期內將象素電壓信號[1，3]提供給第三數(shù)據(jù)線D3。與此同時，第二DEMUX146響應選擇控制信號θ1，在第二水平周期的前半周期內將象素電壓信號[1，2]提供給第二數(shù)據(jù)線D2，在后半周期內將象素電壓信號[1，4]提供給第四數(shù)據(jù)線D4。接著，第一DEMUX146在第二水平周期H2和第三水平周期H3的每個前半周期內將每個象素電壓信號[2，1]和[3，1]提供給第一數(shù)據(jù)線DL1，在每個后半周期內將每個象素電壓信號[2，3]和[3，3]提供給第三數(shù)據(jù)線DL3。與此同時，第二DEMUX146在第二水平周期H2和第三水平周期H3的每個前半周期內將每個象素電壓信號[2，2]和[3，2]提供給第二數(shù)據(jù)線DL2，在每個后半周期內將每個象素電壓信號[2，4]和[3，4]提供給第四數(shù)據(jù)線DL4。
如圖10A和10B所示，通過具有上述結構的數(shù)據(jù)驅動IC，向諸如DL1和DL3等奇數(shù)數(shù)據(jù)線輸出的象素電壓信號的極性與向諸如DL2和DL4等偶數(shù)數(shù)據(jù)線輸出的象素電壓信號的極性相反。另外，奇數(shù)數(shù)據(jù)線DL1，DL3…的極性與偶數(shù)數(shù)據(jù)線DL2、DL4…的極性相反，且它們對應于順序地驅動柵線GL1、GL2、GL3…的每個水平周期的每一幀。
圖11和12表示圖8所示數(shù)據(jù)驅動IC內由極性控制信號POL決定的象素數(shù)據(jù)路徑。
對于第(m-1)個水平周期，在第一和第二鎖存器陣列106和110中鎖存順序為1，3，2，4，5，7，6，8，9，11，10，12的象素數(shù)據(jù)。如圖11所示，在極性控制信號POL處于低電位(或高電位)的情況下，即對于第(m-1)個水平周期，第一MUX陣列114在前半周期內選擇從第二鎖存器陣列110輸出的象素數(shù)據(jù)中的1，2，5，6，9，10象素數(shù)據(jù)，在后半周期中選擇其中的3，4，7，8，11，12象素數(shù)據(jù)，將選定的象素數(shù)據(jù)分別提供給PDAC124到NDAC126，以便將這些選定的象素數(shù)據(jù)轉換成象素電壓信號。第二MUX陣列142使通過緩存器陣列128分別從PDAC1 124到NDAC3 126提供的象素電壓信號與DEMUX146一一對應，并將這些象素電壓信號提供給DEMUX 146。每個DEMUX 146選擇性地將來自每個第二MUX 142的輸入象素電壓信號提供給12根數(shù)據(jù)線DL1到DL12。
對于第m個水平周期，在第一和第二鎖存器陣列106和110中將順序為1，3，2，4，5，7，6，8，9，11，10，12的象素數(shù)據(jù)偏移兩個信道，并對其進行鎖存。該情況下，會將作為無效象素數(shù)據(jù)的空白數(shù)據(jù)(未示出)提供給位于前一級的一對第一鎖存器108和一對第二鎖存器112。如圖12所示，當極性控制信號POL處于高電位(或低電位)時，即對于第m個水平周期，除第一MUX 116之外的其余MUX 116在前半周期選擇從第二鎖存器陣列110中輸出的象素數(shù)據(jù)中的1，2，5，6，9，10象素數(shù)據(jù)，在后半周期內從中選擇3，4，7，8，11，12象素數(shù)據(jù)，將它們分別提供給NADAC1 126到PDAV4 124，以便將這些選定象素數(shù)據(jù)轉換成象素電壓信號。第二MUX陣列142將通過緩存器陣列128分別從NDAC1 126到PDAC4 124提供的象素電壓信號向左偏移一個信道，從而使其與DEMUX 146一一對應，并將其提供DEMUX 146。每個DEMUX 146選擇性地將來自每個MUX 142的輸入象素電壓信號提供給12根數(shù)據(jù)線DL1到DL12。
如上所述，依照本發(fā)明的數(shù)據(jù)驅動IC對DAC陣列進行時間分割驅動，由此能利用(n+1)個DAC驅動2n個信道數(shù)據(jù)線。換句話說，包括(n+1)個DAC的每個數(shù)據(jù)驅動IC可驅動2n根數(shù)據(jù)線，從而將DAC的數(shù)量降至1/2。
圖13示意性地表示采用了圖4和8的數(shù)據(jù)驅動IC的液晶顯示器的結構。參照圖13，液晶顯示器包括通過數(shù)據(jù)TCP76與液晶顯示板72相連的數(shù)據(jù)驅動IC74，通過柵TCP80與液晶顯示板72相連的柵驅動IC78。每個數(shù)據(jù)驅動IC74安裝在每一個數(shù)據(jù)TCP76上，其通過數(shù)據(jù)TCP76與在液晶顯示板72的上部設置的每個數(shù)據(jù)極板(data pad)相連。每個柵驅動IC78安裝在每一個柵TCP80上，其通過柵TCP80與在液晶顯示板72的一側設置的每個控制極板電連接。
對于每個水平周期，柵驅動IC78一根線接一根線地連續(xù)驅動液晶顯示板72的柵線。對于每個1/2水平周期(H/2)，數(shù)據(jù)驅動IC74將數(shù)字象素數(shù)據(jù)信號轉換成模擬象素電壓信號，基于時間分割原理將轉換后的信號提供給液晶顯示板72的數(shù)據(jù)線。于是，為了驅動8n根數(shù)據(jù)線，傳統(tǒng)LCD需要8個數(shù)據(jù)驅動IC，每個IC驅動n根數(shù)據(jù)線，而依照本發(fā)明的LCD僅需要4個數(shù)據(jù)驅動IC就可實現(xiàn)對2n根數(shù)據(jù)線的時間分割驅動。
其間，當基于時間分割原理驅動數(shù)據(jù)線時，在水平周期的前半周期內提供的象素電壓充電量與后半周期內提供的象素電壓充電量之間會存在差異。這是因為由于前半周期與后半周期內提供的象素電壓之間的充電時間差而導致的充電時間差異。換句話說，前半周期內提供的象素電壓在大約一個水平周期的時間內充入對應液晶元件，而后半周期內提供的象素電壓僅在大約1/2水平周期H/2的時間內充入對應液晶元件。因為由于該充電時間差導致液晶元件間的象素電壓充電量不同，所以發(fā)生了閃爍現(xiàn)象。
為了克服該間題，可將象素電壓的充電次序變成規(guī)定因子，例如線、場或幀等，以補償象素電壓充電量間的差異。例如，在當前幀的一個水平周期的前半周期內向特定元件提供象素電壓、從而使象素電壓的充電達到一個水平周期時，在下一幀的后半周期內提供該象素電壓，從而使充電達1/2水平周期H/2。對于每一幀來說，象素電壓充電次序的變化可以補償由于充電時間差導致的象素電壓充電量差異。另外，每線或每幾線的象素電壓充電次序變化也可以補償象素電壓充電量差。另外，如果為每線和幀或每幾線和幀改變象素電壓的充電次序，可以補償象素電壓充電量的差異。
圖14A和14B表示在改變每幀的象素電壓充電次序的同時、基于時間分割原理驅動數(shù)據(jù)線的驅動波形。具體來說，圖14A表示借助圖4和8中所示的數(shù)據(jù)驅動裝置驅動奇數(shù)幀的第一到第四數(shù)據(jù)線DL1到DL4的信號波形圖，而圖14B表示偶數(shù)幀的信號波形圖。
在涉及奇數(shù)幀的圖14A中，對于作為第一水平周期H1的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，1]和[1，2]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，1]轉換成要提供給第一數(shù)據(jù)線DL1的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，2]轉換成要提供給第二數(shù)據(jù)線DL2的負象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，3]和[1，4]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，3]轉換成要提供給第三數(shù)據(jù)線DL3的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，4]轉換成要提供給第四數(shù)據(jù)線DL4的負象素電壓信號。
類似地，對于作為第二水平周期H2的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，1]和[2，2]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，1]轉換成要提供給第一數(shù)據(jù)線DL1的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，2]轉換成要提供給第一數(shù)據(jù)線DL1的正象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，3]和[2，4]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，3]轉換成要提供給第三數(shù)據(jù)線DL3的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，4]轉換成要提供給第四數(shù)據(jù)線DL4的正象素電壓信號。
如上所述，在奇數(shù)幀位置，依照本發(fā)明的數(shù)據(jù)驅動裝置基于時間分割原理、在點反向模式下驅動數(shù)據(jù)線。
在涉及偶數(shù)幀的圖13B中，對于作為第一水平周期H1的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，3]和[1，4]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，3]轉換成要提供給第三數(shù)據(jù)線DL3的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，4]轉換成要提供給第四數(shù)據(jù)線DL4的正象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，1]和[1，2]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，1]轉換成要提供給第一數(shù)據(jù)線DL1的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，2]轉換成要提供給第二數(shù)據(jù)線DL2的正象素電壓信號。
類似地，對于作為第二水平周期H2的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，3]和[2，4]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，3]轉換成要提供給第三數(shù)據(jù)線DL3的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，4]轉換成要提供給第四數(shù)據(jù)線DL4的負象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，1]和[2，2]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，1]轉換成要提供給第一數(shù)據(jù)線DL1的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，2]轉換成要提供給第二數(shù)據(jù)線DL2的負象素電壓信號。
如上所述，在偶數(shù)幀位置，依照本發(fā)明的數(shù)據(jù)驅動裝置基于時間分割原理、在點反向模式下驅動數(shù)據(jù)線。
此外，在偶數(shù)幀位置，該數(shù)據(jù)驅動裝置在相對于奇數(shù)幀改變象素電壓的充電次序的同時驅動數(shù)據(jù)線。于是，在偶數(shù)幀處就可以補償由于時間分割驅動決定的充電時間差導致在奇數(shù)幀處產生的象素電壓充電量差異。結果就避免了一旦對數(shù)據(jù)線實施時間分割驅動，由于象素電壓充電量差異引起的閃爍現(xiàn)象。
圖15A和15B表示在改變每線和每幀的象素電壓充電次序的同時基于時間分割原理驅動數(shù)據(jù)線的驅動波形。具體而言，圖15A表示在奇數(shù)幀處借助于圖4和8的數(shù)據(jù)驅動裝置驅動第一到第四數(shù)據(jù)線DL1到DL4的信號波形，而圖15B表示偶數(shù)幀處的信號波形。
在涉及奇數(shù)幀的圖15A中，對于作為第一水平周期H1的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，1]和象素數(shù)據(jù)[1，2]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，1]轉換成要提供給第一數(shù)據(jù)線DL1的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，2]轉換成要提供給第二數(shù)據(jù)線DL2的負象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，3]和[1，4]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，3]轉換成要提供給第三數(shù)據(jù)線DL3的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，4]轉換成要提供給第四數(shù)據(jù)線DL4的負象素電壓信號。
對于作為第二水平周期H2的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，3]和[2，4]，這與第一水平周期H1的情況不同。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，3]轉換成要提供給第三數(shù)據(jù)線DL3的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，4]轉換成要提供給第四數(shù)據(jù)線DL4的正象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，1]和[2，2]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，1]轉換成要提供給第一數(shù)據(jù)線DL1的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，2]轉換成要提供給第二數(shù)據(jù)線DL2的正象素電壓信號。
如上所述，在奇數(shù)幀位置，依照本發(fā)明的數(shù)據(jù)驅動裝置基于時間分割原理、在點反向模式下驅動數(shù)據(jù)線。另外，本發(fā)明的數(shù)據(jù)驅動裝置在改變每線的象素電壓充電次序的同時驅動數(shù)據(jù)線。
在涉及偶數(shù)幀的圖15B中，對于作為第一水平周期H1的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，3]和[1，4]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，3]轉換成要提供給第三數(shù)據(jù)線DL3的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，4]轉換成要提供給第四數(shù)據(jù)線DL4的正象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，1]和[1，2]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，1]轉換成要提供給第一數(shù)據(jù)線DL1的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，2]轉換成要提供給第二數(shù)據(jù)線DL2的正象素電壓信號。
對于作為第二水平周期H2的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，1]和[2，2]，這與第一水平周期H1的情況不同。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，1]轉換成要提供給第一數(shù)據(jù)線DL1的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，2]轉換成要提供給第二數(shù)據(jù)線DL2的負象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，3]和[2，4]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，3]轉換成要提供給第三數(shù)據(jù)線DL3的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，4]轉換成要提供給第四數(shù)據(jù)線DL4的負象素電壓信號。
如上所述，在偶數(shù)幀位置，依照本發(fā)明的數(shù)據(jù)驅動裝置基于時間分割原理、在點反向模式下驅動數(shù)據(jù)線。
此外，該數(shù)據(jù)驅動裝置在改變每線的象素電壓充電次序的同時驅動數(shù)據(jù)線，并在偶數(shù)幀位置相對于奇數(shù)幀改變象素電壓充電次序的同時驅動數(shù)據(jù)線。于是就可以補償由時間分割驅動決定的充電時間差導致的象素電壓充電量差異?？梢赃x擇的是，即使在改變了每幾根線(例如每兩根線)和每幀的象素電壓充電次序時，也能補償象素電壓的充電量差異。結果，這避免了一旦對數(shù)據(jù)線實施時間分割驅動由于象素電壓充電量差異引起的閃爍現(xiàn)象。
圖16A和16B表示在改變每線和每幀的象素電壓充電次序的同時在列反向模式下基于時間分割原理驅動數(shù)據(jù)線的驅動波形。具體來說，圖16A表示在奇數(shù)幀處借助于圖4和8的數(shù)據(jù)驅動裝置驅動第一到第四數(shù)據(jù)線DL1到DL4的信號波形，而圖16B表示偶數(shù)幀處的信號波形。
在涉及奇數(shù)幀的圖15A中，對于作為第一水平周期H1的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，1]和象素數(shù)據(jù)[1，2]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，1]轉換成要提供給第一數(shù)據(jù)線DL1的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，2]轉換成要提供給第二數(shù)據(jù)線DL2的負象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，3]和[1，4]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，3]轉換成要提供給第三數(shù)據(jù)線DL3的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，4]轉換成要提供給第四數(shù)據(jù)線DL4的負象素電壓信號。
對于作為第二水平周期H2的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，3]和[2，4]，這與第一水平周期H1的情況不同。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，3]轉換成要提供給第三數(shù)據(jù)線DL3的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，4]轉換成要提供給第四數(shù)據(jù)線DL4的負象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，1]和[2，2]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，1]轉換成要提供給第一數(shù)據(jù)線DL1的正象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，2]轉換成要提供給第二數(shù)據(jù)線DL2的負象素電壓信號。
如上所述，在奇數(shù)幀位置，依照本發(fā)明的數(shù)據(jù)驅動裝置基于時間分割原理、在列反向模式下驅動數(shù)據(jù)線。另外，本發(fā)明的數(shù)據(jù)驅動裝置在改變每線的象素電壓充電次序的同時驅動數(shù)據(jù)線。
在涉及偶數(shù)幀的圖16B中，對于作為第一水平周期H1的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，3]和[1，4]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，3]轉換成要提供給第三數(shù)據(jù)線DL3的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，4]轉換成要提供給第四數(shù)據(jù)線DL4的正象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[1，1]和[1，2]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[1，1]轉換成要提供給第一數(shù)據(jù)線DL1的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[1，2]轉換成要提供給第二數(shù)據(jù)線DL2的正象素電壓信號。
對于作為第二水平周期H2的前半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，1]和[2，2]，這與第一水平周期H1的情況不同。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，1]轉換成要提供給第一數(shù)據(jù)線DL1的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，2]轉換成要提供給第二數(shù)據(jù)線DL2的正象素電壓信號。接著，對于其后半周期的H/2周期，分別通過選擇控制信號θ1和θ2選擇象素數(shù)據(jù)[2，3]和[2，4]。借助于極性控制信號(未示出)，將象素數(shù)據(jù)[2，3]轉換成要提供給第三數(shù)據(jù)線DL3的負象素電壓信號。借助極性控制信號(未示出)，將象素數(shù)據(jù)[2，4]轉換成要提供給第四數(shù)據(jù)線DL4的正象素電壓信號。
如上所述，在偶數(shù)幀位置，依照本發(fā)明的數(shù)據(jù)驅動裝置基于時間分割原理、在列反向模式下驅動數(shù)據(jù)線。
此外，該數(shù)據(jù)驅動裝置在改變每線的象素電壓充電次序的同時驅動數(shù)據(jù)線，并相對于奇數(shù)幀改變象素電壓充電次序的同時在偶數(shù)幀位置驅動數(shù)據(jù)線。于是就可以補償由時間分割驅動決定的充電時間差導致的象素電壓充電量差異?？梢赃x擇的是，即使在改變了每幾線(例如每兩線)和每幀的象素電壓充電次序時，也能補償象素電壓的充電量差異。結果，這避免了一旦對數(shù)據(jù)線實施時間分割驅動、由于象素電壓充電量差異引起的閃爍現(xiàn)象。
如上所述，依照本發(fā)明，基于時間分割原理來驅動DAC部件，于是能利用(n+1)個DAC驅動至少2n根數(shù)據(jù)線。因此，與現(xiàn)有技術相比，其能將數(shù)據(jù)驅動IC的數(shù)量降到1/2，從而降低了制造成本。
另外，依照本發(fā)明，在改變每線、每幀、或每幾線和幾幀的象素電壓充電次序的同時基于時間分割原理驅動數(shù)據(jù)線。于是就可以補償由時間分割驅動決定的充電時間差導致的象素電壓充電量差異，由此就可以避免產生閃爍現(xiàn)象。
對本領域普通技術人員來說，可在不脫離本發(fā)明的精神和范圍的情況下，在本發(fā)明的對液晶顯示器進行數(shù)據(jù)驅動的裝置和方法中可作出各種改進和變化。這意味著，如果改進和變化落在本發(fā)明所附的權利要求要求保護的范圍及其等效范圍內，則本發(fā)明涵蓋了這些改進和變化。
權利要求
1.一種液晶顯示器的數(shù)據(jù)驅動裝置，其包括第一多路復用器陣列，它基于時間分割原理提供輸入象素數(shù)據(jù)；數(shù)/模轉換器，將經過時間分割的象素數(shù)據(jù)轉換成象素電壓信號；以及多路分配器陣列，對數(shù)據(jù)線進行時間分割、并向經時間分割后的數(shù)據(jù)線提供象素電壓信號。
2.根據(jù)權利要求1所述的數(shù)據(jù)驅動裝置，其還包括移位寄存器陣列，它可順序地產生采樣信號；鎖存器陣列，它響應該采樣信號順序地鎖存象素數(shù)據(jù)，然后向多路復用器陣列同時輸出該經過鎖存的象素數(shù)據(jù)；以及緩存器陣列，它緩存象素電壓信號，并將其提供給多路分配器陣列。
3.根據(jù)權利要求1所述的數(shù)據(jù)驅動裝置，其中，第一多路復用器陣列至少包括n個第一多路復用器，它對輸入象素數(shù)據(jù)進行時間分割，于是輸入象素數(shù)據(jù)至少包括n個時間分割的象素數(shù)據(jù)(其中n是整數(shù))。
4.根據(jù)權利要求3所述的數(shù)據(jù)驅動裝置，其中，數(shù)/模轉換器陣列將n個經過時間分割的象素數(shù)據(jù)轉換成象素電壓信號。
5.根據(jù)權利要求4所述的數(shù)據(jù)驅動裝置，其中，多路分配器陣列至少包括n個多路分配器，它對多條數(shù)據(jù)線進行時間分割，于是數(shù)據(jù)線至少包括n根經時間分割的數(shù)據(jù)線來提供象素電壓信號。
6.根據(jù)權利要求4所述的數(shù)據(jù)驅動裝置，其中，數(shù)/模轉換器陣列包括至少(n+1)個正、負數(shù)/模轉換器，它們將至少n個經過時間分割的象素數(shù)據(jù)轉換成象素電壓信號，其中正數(shù)/模轉換器和負數(shù)/模轉換器交替布置。
7.根據(jù)權利要求6所述的數(shù)據(jù)驅動裝置，還包括第二多路復用器陣列，它響應極性控制信號確定至少n個經時間分割的象素數(shù)據(jù)的路徑，將這些象素數(shù)據(jù)輸入到至少(n+1)個正、負數(shù)/模轉換器中的n個正、負數(shù)/模轉換器中；第三多路復用器，它響應極性控制信號確定至少n個象素電壓信號的路徑，將這些象素電壓信號輸入到多路分配器陣列中。
8.根據(jù)權利要求7所述的數(shù)據(jù)驅動裝置，其中，第二多路復用器陣列至少包括(n-1)個用于選擇至少兩個第一多路復用器的任意一個輸出的第二多路復用器。
9.根據(jù)權利要求7所述的數(shù)據(jù)驅動裝置，其中，第三多路復用器至少包括n個用于選擇至少兩個數(shù)/模轉換器的任意一個輸出的第三多路復用器，其中第一多路復用器的每個輸出都被分成至少兩個第二多路復用器的每一個輸入，而數(shù)/模轉換器的每個輸出都被分成至少兩個第三多路復用器的每一個輸入。
10.根據(jù)權利要求3所述的數(shù)據(jù)驅動裝置，其中，至少n個第一多路復用器中的奇數(shù)多路復用器響應第一選擇控制信號對奇數(shù)的象素數(shù)據(jù)進行時間分割，并輸出經過時間分割的奇數(shù)象素數(shù)據(jù)，偶數(shù)多路復用器響應第二選擇控制信號對偶數(shù)的象素數(shù)據(jù)進行時間分割，并輸出經過時間分割的偶數(shù)象素數(shù)據(jù)。
11.根據(jù)權利要求10所述的數(shù)據(jù)驅動裝置，其中，至少n個多路分配器中的奇數(shù)多路分配器響應第一選擇控制信號對奇數(shù)的數(shù)據(jù)線進行時間分割，并驅動經過時間分割的奇數(shù)數(shù)據(jù)線，而偶數(shù)多路分配器響應第二選擇控制信號對偶數(shù)的數(shù)據(jù)線進行時間分割，并驅動經過時間分割的偶數(shù)數(shù)據(jù)線。
12.根據(jù)權利要求11所述的數(shù)據(jù)驅動裝置，其中，第一和第二選擇控制信號的邏輯態(tài)彼此相反，每個邏輯態(tài)對于每1/2水平周期都是反向的。
13.根據(jù)權利要求5所述的數(shù)據(jù)驅動裝置，其中，極性控制信號的邏輯態(tài)對于每個水平周期都是反向的。
14.根據(jù)權利要求10所述的數(shù)據(jù)驅動裝置，其中，第一多路復用器陣列和多路分配器陣列響應第一選擇控制信號和第二選擇控制信號，交替地改變經時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序。
15.根據(jù)權利要求14所述的數(shù)據(jù)驅動裝置，其中，第一多路復用器陣列和多路分配器陣列響應第一選擇控制信號和第二選擇控制信號，將時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序至少改變一個幀單位。
16.根據(jù)權利要求14所述的數(shù)據(jù)驅動裝置，其中，第一多路復用器陣列和多路分配器陣列響應第一選擇控制信號和第二選擇控制信號，將時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序至少改變一個線單位。
17.根據(jù)權利要求14所述的數(shù)據(jù)驅動裝置，其中，第一多路復用器陣列和多路分配器陣列響應第一選擇控制信號和第二選擇控制信號，將時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序至少改變一個線單位和一個幀單位。
18.根據(jù)權利要求6所述的數(shù)據(jù)驅動裝置，還包括數(shù)據(jù)寄存器，它對象素數(shù)據(jù)進行重排，并將其輸出到第一多路復用器陣列中；以及第二多路復用器陣列，它響應極性控制信號，確定從數(shù)/模轉換器陣列中輸出至少n個象素電壓信號的路徑，并將這些象素電壓信號發(fā)送給多路分配器陣列。
19.根據(jù)權利要求18所述的數(shù)據(jù)驅動裝置，其中，數(shù)據(jù)寄存器將象素數(shù)據(jù)中的第(4k-2)個象素數(shù)據(jù)與第(4k-3)個象素數(shù)據(jù)(k是正整數(shù))互換，并重新排列交換后的象素數(shù)據(jù)。
20.根據(jù)權利要求18所述的數(shù)據(jù)驅動裝置，其中，在第一水平周期中，數(shù)據(jù)寄存器向第一多路復用器陣列輸出經過重排的象素數(shù)據(jù)，在第二水平周期中其將重排的象素數(shù)據(jù)延遲兩個信道，并將其輸出給第一多路復用器陣列，其中第一水平周期和第二水平周期彼此交替。
21.根據(jù)權利要求20所述的數(shù)據(jù)驅動裝置，其中，第二多路復用器陣列至少包括n個第二多路復用器，它們可選擇正、負數(shù)/模轉換器的至少兩個輸出中的一個，而正、負數(shù)/模轉換器的每個輸出都被分作至少兩個第二多路復用器的輸入。
22.根據(jù)權利要求20所述的數(shù)據(jù)驅動裝置，其中，至少n個第一多路復用器中的奇數(shù)多路復用器響應選擇控制信號，對奇數(shù)的象素數(shù)據(jù)進行時間分割，并輸出經過時間分割的奇數(shù)象素數(shù)據(jù)，而偶數(shù)多路復用器對偶數(shù)的象素數(shù)據(jù)進行時間分割，并輸出經過時間分割的偶數(shù)象素數(shù)據(jù)。
23.根據(jù)權利要求22所述的數(shù)據(jù)驅動裝置，其中，至少n個第一多路分配器中的奇數(shù)多路分配器響應選擇控制信號，對奇數(shù)的數(shù)據(jù)線進行時間分割，以驅動經過時間分割的奇數(shù)數(shù)據(jù)線，而偶數(shù)多路分配器對偶數(shù)的數(shù)據(jù)線進行時間分割，以驅動經過時間分割的偶數(shù)數(shù)據(jù)線。
24.根據(jù)權利要求23所述的數(shù)據(jù)驅動裝置，其中，選擇控制信號的邏輯態(tài)至少對于每1/2水平周期都是相反的。
25.根據(jù)權利要求18所述的數(shù)據(jù)驅動裝置，其中，極性控制信號的邏輯態(tài)對于每個水平周期都是反向的。
26.根據(jù)權利要求22所述的數(shù)據(jù)驅動裝置，其中，第一多路復用器陣列和多路分配器陣列響應選擇控制信號交替地改變經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序。
27.根據(jù)權利要求26所述的數(shù)據(jù)驅動裝置，其中，第一多路復用器陣列和多路分配器陣列響應選擇控制信號，將經時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變至少一個幀單位。
28.根據(jù)權利要求26所述的數(shù)據(jù)驅動裝置，其中，第一多路復用器陣列和多路分配器陣列響應選擇控制信號，將經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變至少一個線單位。
29.根據(jù)權利要求26所述的數(shù)據(jù)驅動裝置，其中，第一多路復用器陣列和多路分配器陣列響應選擇控制信號，將經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變至少一個線單位和一個幀單位。
30.根據(jù)權利要求1所述的數(shù)據(jù)驅動裝置，其中，數(shù)/模轉換器陣列響應極性控制信號，將相鄰象素數(shù)據(jù)轉換成極性彼此相反的象素電壓信號。
31.一種在液晶顯示器中驅動數(shù)據(jù)的方法，包括對輸入的象素數(shù)據(jù)進行時間分割，以提供經過時間分割的象素數(shù)據(jù)；將這些象素數(shù)據(jù)轉換成象素電壓信號；以及對數(shù)據(jù)線進行時間分割，以驅動經過時間分割的數(shù)據(jù)線，同時提供象素電壓信號。
32.根據(jù)權利要求31所述的方法，還包括順次產生采樣信號；在對象素數(shù)據(jù)進行時間分割之前，響應采樣信號順次鎖存該輸入的象素數(shù)據(jù)，同時提供經過鎖存的象素數(shù)據(jù)；以及在對數(shù)據(jù)線進行時間分割之前，緩存象素電壓信號。
33.根據(jù)權利要求31所述的方法，其中，將象素數(shù)據(jù)轉換成象素電壓信號是將每個象素數(shù)據(jù)轉換成極性與相鄰象素數(shù)據(jù)的極性不同的每個象素電壓信號。
34.根據(jù)權利要求31所述的方法，還包括在將象素數(shù)據(jù)轉換成象素電壓信號之前，響應極性控制信號確定將經過時間分割的象素數(shù)據(jù)輸入到交替布置的正、負數(shù)/模轉換器中的輸入路徑；以及在將象素數(shù)據(jù)轉換成象素電壓信號之后，響應極性控制信號確定象素電壓信號的輸出路徑，以確定象素電壓信號的極性。
35.根據(jù)權利要求34所述的方法，其中，極性控制信號的邏輯態(tài)至少對于每個水平周期都是反向的。
36.根據(jù)權利要求31所述的方法，其中，對象素數(shù)據(jù)進行時間分割包括至少n個多路復用器中的奇數(shù)多路復用器響應第一選擇控制信號，對奇數(shù)的象素數(shù)據(jù)進行時間分割，而偶數(shù)多路復用器響應第二選擇控制信號，對偶數(shù)的象素數(shù)據(jù)進行時間分割。
37.根據(jù)權利要求36所述的方法，其中，對柵線進行時間分割包括至少n個多路分配器中的奇數(shù)多路分配器響應第一選擇控制信號，對奇數(shù)的數(shù)據(jù)線進行時間分割，而偶數(shù)多路分配器響應第二選擇控制信號，對偶數(shù)的數(shù)據(jù)線進行時間分割。
38.根據(jù)權利要求37所述的方法，其中，第一和第二選擇控制信號的邏輯態(tài)彼此相反，其中每個邏輯態(tài)至少對于1/2水平周期是反向的。
39.根據(jù)權利要求36所述的方法，其中，在對象素數(shù)據(jù)進行時間分割時，經過時間分割的象素數(shù)據(jù)的提供次序是交替變化的，在對柵線進行時間分割時，象素電壓信號的提供次序是交替變化的。
40.根據(jù)權利要求39所述的方法，其中，響應第一選擇控制信號和第二選擇控制信號，使經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序交替改變至少一個幀單位。
41.根據(jù)權利要求39所述的方法，其中，響應第一選擇控制信號和第二選擇控制信號，使經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序交替改變至少一個線單位。
42.根據(jù)權利要求39所述的方法，其中，響應第一選擇控制信號和第二選擇控制信號，使經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序交替改變至少一個線單位和一個幀單位。
43.根據(jù)權利要求31所述的方法，還包括在對象素數(shù)據(jù)進行時間分割之前，對輸入的象素數(shù)據(jù)進行重排；以及在將象素數(shù)據(jù)轉換成象素電壓信號之后，響應極性控制信號確定象素電壓信號的輸出路徑，從而確定象素電壓信號的極性。
44.根據(jù)權利要求43所述的方法，其中，對輸入數(shù)據(jù)進行重排包括將輸入象素數(shù)據(jù)中的第(4k-3)個象素數(shù)據(jù)與第(4k-2)個象素數(shù)據(jù)互換。
45.根據(jù)權利要求44所述的方法，其中，對于第一水平周期，輸出重排后的輸入數(shù)據(jù)，對于第二水平周期，將它們延遲2個信道，第一水平周期與第二水平周期彼此交替。
46.根據(jù)權利要求43所述的方法，其中，對象素數(shù)據(jù)進行時間分割包括至少n個多路復用器中的奇數(shù)多路復用器響應選擇控制信號，對奇數(shù)的象素數(shù)據(jù)進行時間分割，而偶數(shù)多路復用器對偶數(shù)的象素數(shù)據(jù)進行時間分割。
47.根據(jù)權利要求46所述的方法，其中，對數(shù)據(jù)線進行時間分割包括至少n個多路分配器中的奇數(shù)多路分配器響應選擇控制信號，對奇數(shù)的數(shù)據(jù)線進行時間分割，以驅動經過時間分割的奇數(shù)數(shù)據(jù)線，而偶數(shù)的多路分配器對偶數(shù)的數(shù)據(jù)線進行時間分割，以驅動經過時間分割的偶數(shù)數(shù)據(jù)線。
48.根據(jù)權利要求47所述的方法，其中，選擇控制信號的邏輯態(tài)至少對于每個1/2水平周期是反向的。
49.根據(jù)權利要求47所述的方法，其中，在對象素數(shù)據(jù)進行時間分割時，經過時間分割的象素數(shù)據(jù)的提供次序是交替變化的，在對柵線進行時間分割并驅動時，象素電壓信號的提供次序是交替變化的。
50.根據(jù)權利要求49所述的方法，其中，響應選擇控制信號，使經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序交替改變至少一個幀單位。
51.根據(jù)權利要求49所述的方法，其中，響應選擇控制信號，使經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變至少一個線單位。
52.根據(jù)權利要求49所述的方法，其中，響應選擇控制信號，使經過時間分割的象素數(shù)據(jù)和象素電壓信號的提供次序改變至少一個線單位和一個幀單位。
全文摘要
本發(fā)明公開了一種用于對液晶顯示器進行數(shù)據(jù)驅動的裝置和方法，其中對數(shù)據(jù)線進行時間分割，以減少數(shù)據(jù)驅動器集成電路的數(shù)量，同時改善畫面的顯示質量。更具體來說，該裝置包括基于時間分割原理提供輸入象素數(shù)據(jù)的第一多路復用器陣列；將經過時間分割的象素數(shù)據(jù)轉換成象素電壓信號的數(shù)/模轉換器；以及向經時間分割的數(shù)據(jù)線提供象素電壓信號的多路分配器陣列。
文檔編號G09G3/20GK1417771SQ02150418
公開日2003年5月14日 申請日期2002年11月8日 優(yōu)先權日2001年11月10日
發(fā)明者安承國 申請人:Lg.菲利浦Lcd株式會社