專利名稱：基準(zhǔn)電壓發(fā)生電路和方法、顯示驅(qū)動(dòng)電路、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基準(zhǔn)電壓發(fā)生電路、顯示驅(qū)動(dòng)電路、顯示裝置和基準(zhǔn)電壓發(fā)生方法。
背景技術(shù)：
對(duì)以液晶裝置等電光學(xué)裝置為代表的顯示裝置，要求小型化和高精細(xì)化。液晶裝置大多裝在低功耗、便攜式電子儀器中。例如，當(dāng)用于便攜式電話機(jī)的顯示部時(shí)，要求色調(diào)多的色調(diào)豐富的圖像顯示。
一般，用來進(jìn)行圖像顯示的圖像信號(hào)要根據(jù)顯示裝置的顯示特性進(jìn)行色調(diào)校正。該色調(diào)校正利用色調(diào)校正電路(廣義而言，是基準(zhǔn)電壓發(fā)生電路)進(jìn)行。若以液晶裝置為例，色調(diào)校正電路根據(jù)用來進(jìn)行色調(diào)顯示的色調(diào)數(shù)據(jù)生成與象素的透射系數(shù)對(duì)應(yīng)的電壓。
這樣的色調(diào)校正電路可以由梯形電阻構(gòu)成。這時(shí)，構(gòu)成梯形電阻的各電阻電路兩端的電壓作為與色調(diào)值對(duì)應(yīng)的多個(gè)基準(zhǔn)電壓輸出。但是，因梯形電阻流過恒定電流，故必須增大梯形電阻的阻抗值以減小電流損耗。
但是，當(dāng)梯形電阻的阻抗值增大時(shí)，隨著由基準(zhǔn)電壓輸出節(jié)點(diǎn)的寄生電容和梯形電阻的阻抗值決定的時(shí)間常數(shù)的增大，充電時(shí)間變長(zhǎng)。因此，當(dāng)象極性反向驅(qū)動(dòng)那樣，必須每隔一定周期生成基準(zhǔn)電壓時(shí)，就不能確保足夠的充電時(shí)間。

發(fā)明內(nèi)容
本發(fā)明是鑒于以上技術(shù)問題提出的，其目的在于提供一種基準(zhǔn)電壓發(fā)生電路、顯示驅(qū)動(dòng)電路、顯示裝置和基準(zhǔn)電壓發(fā)生方法，在確保驅(qū)動(dòng)所必須的充電時(shí)間的同時(shí)，能夠減小色調(diào)校正使用的梯形電阻產(chǎn)生的電流損耗。
為了解決上述問題，本發(fā)明是一種發(fā)生多個(gè)基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路，該多個(gè)基準(zhǔn)電壓用來生成已根據(jù)色調(diào)數(shù)據(jù)進(jìn)行了色調(diào)校正的色調(diào)值，該電路包括具有串聯(lián)連接在供給第1及第2電源電壓的第1及第2電源線之間的多個(gè)電阻電路并將利用各電阻電路進(jìn)行電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)的電壓作為第1～第i個(gè)基準(zhǔn)電壓輸出的梯形電阻電路、使作為第j個(gè)(j為整數(shù))節(jié)點(diǎn)和上述第1電源線之間的阻抗的第1阻抗值變化的第1可變阻抗電路和使作為第k個(gè)(1≤j＜k≤i，，k為整數(shù))節(jié)點(diǎn)和上述第2電源線之間的阻抗的第2阻抗值變化的第2可變阻抗電路，上述第1和第2可變阻抗電路在基于上述色調(diào)數(shù)據(jù)的驅(qū)動(dòng)期間的給定控制期間內(nèi)，使上述第1和第2阻抗值降低，在經(jīng)過上述控制期間之后，使上述第1和第2阻抗值分別回到第1和第2給定值。
在本發(fā)明中，為了產(chǎn)生進(jìn)行了色調(diào)校正的多個(gè)基準(zhǔn)電壓，將利用串聯(lián)連接在第1和第2電源線之間的多個(gè)電阻電路進(jìn)行電阻分割的第1～第i個(gè)節(jié)點(diǎn)的電壓作為第1～第i個(gè)基準(zhǔn)電壓輸出。而且，利用第1可變阻抗電路控制第1電源線和第j個(gè)節(jié)點(diǎn)之間的阻抗值，利用第2可變阻抗電路控制第2電源線和第k個(gè)節(jié)點(diǎn)之間的阻抗值。這時(shí)，在驅(qū)動(dòng)期間的給定控制期間內(nèi)，使第1和第2阻抗值降低，在經(jīng)過控制期間之后，使第1和第2阻抗值分別回到第1和第2給定值。
一般，當(dāng)根據(jù)色調(diào)特性進(jìn)行色調(diào)校正時(shí)，構(gòu)成梯形電阻電路的電阻電路越靠近第1和第2電源線，其阻抗值越大。因此，如上所述，通過利用第1和第2可變阻抗電路進(jìn)行控制，在控制期間，可以使電源的阻抗值降低，時(shí)間常數(shù)變小，在經(jīng)過控制時(shí)間之后，可以使其回到原來的時(shí)間常數(shù)。由此，可以縮短充電時(shí)間，迅速達(dá)到所要的基準(zhǔn)電壓，這對(duì)于例如象極性反向驅(qū)動(dòng)方式那樣頻繁改變基準(zhǔn)電壓的情況是很適合的。此外，因能夠增大構(gòu)成梯形電阻電路的電阻電路的阻抗值，故能夠減小電流的損耗，實(shí)現(xiàn)低功耗。
此外，本發(fā)明的基準(zhǔn)電壓發(fā)生電路中的上述第1可變阻抗電路包含插在上述第1電源線和上述第j個(gè)節(jié)點(diǎn)之間的第1旁路電阻電路，上述第1旁路電阻電路在上述控制期間使上述第1電源線與上述第j個(gè)節(jié)點(diǎn)電聯(lián)接，在經(jīng)過上述控制期間之后，使上述第1電源線與上述第j個(gè)節(jié)點(diǎn)的電連接斷開。
若按照本發(fā)明，通過設(shè)置第1旁路電阻電路，因能夠降低從電源到第j個(gè)節(jié)點(diǎn)的阻抗，故除了上述效果之外，還可以使結(jié)構(gòu)簡(jiǎn)單化。
此外，本發(fā)明的基準(zhǔn)電壓發(fā)生電路中的上述第1可變阻抗電路包含分別將上述第1電源線和第1～第j個(gè)節(jié)點(diǎn)旁路的第1～第j個(gè)開關(guān)電路，上述第1～第j個(gè)開關(guān)電路在使上述第1電源線與第1～第j個(gè)節(jié)點(diǎn)全部電聯(lián)接后，再按從第j個(gè)節(jié)點(diǎn)到第1個(gè)節(jié)點(diǎn)的順序逐次斷開和上述第1電源線的電連接。
若按照本發(fā)明，利用第1～第j個(gè)開關(guān)電路進(jìn)行控制，在使從電源到第1個(gè)節(jié)點(diǎn)的阻抗值降低之后，再順次斷開電聯(lián)接使其回到原來的阻抗值，所以，能夠迅速達(dá)到所要的基準(zhǔn)電壓而不伴隨阻抗的急劇變化。
此外，本發(fā)明的基準(zhǔn)電壓發(fā)生電路中的上述第1可變阻抗電路包括其輸入端與上述第1～第(j-1)個(gè)節(jié)點(diǎn)電聯(lián)接的第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器、插在上述第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1～第(j-1)個(gè)驅(qū)動(dòng)輸出開關(guān)電路、插在上述第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1～第(j-1)個(gè)電阻輸出開關(guān)電路和插在上述第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1旁路開關(guān)電路，上述第1～第(j-1)個(gè)驅(qū)動(dòng)輸出開關(guān)電路在上述控制期間使第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電聯(lián)接，在經(jīng)過上述控制期間之后，斷開第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，上述第1～第(j-1)個(gè)電阻輸出開關(guān)電路在上述控制期間斷開第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，在經(jīng)過上述控制期間之后，使第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電聯(lián)接，上述第1旁路開關(guān)電路在上述控制期間使上述第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電聯(lián)接，在經(jīng)過上述控制期間之后，斷開第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接。
若按照本發(fā)明，使用第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器進(jìn)行阻抗變換，同時(shí)，能夠利用第1旁路開關(guān)電路使第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)和第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出短路，所以，能夠降低從電源到第1～第j個(gè)節(jié)點(diǎn)的阻抗。因特別使用了電壓跟隨器型運(yùn)算放大器，故能夠快速驅(qū)動(dòng)基準(zhǔn)電壓輸出節(jié)點(diǎn)，即使驅(qū)動(dòng)期間短，也能夠供給所要的基準(zhǔn)電壓。
此外，本發(fā)明的基準(zhǔn)電壓發(fā)生電路中的上述第1可變阻抗電路包括其輸入端與上述第1～第(j-1)個(gè)節(jié)點(diǎn)電聯(lián)接的第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器、插在上述第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1～第(j-1)個(gè)驅(qū)動(dòng)輸出開關(guān)電路、插在上述第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1～第(j-1)個(gè)電阻輸出開關(guān)電路和插在上述第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1運(yùn)算放大器電路，上述第1～第(j-1)個(gè)驅(qū)動(dòng)輸出開關(guān)電路在上述控制期間使上述第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電聯(lián)接，在經(jīng)過上述控制期間之后，斷開第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，上述第1～第(j-1)個(gè)電阻輸出開關(guān)電路在上述控制期間斷開第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，在經(jīng)過上述控制期間之后，使第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電聯(lián)接，上述第1運(yùn)算放大器電路在上述控制期間向第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)輸出已對(duì)第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出附加了給定的偏置的電壓，在經(jīng)過上述控制期間之后，可以對(duì)其工作電流加以限制或使其截止。
若按照本發(fā)明，使用第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器進(jìn)行阻抗變換，同時(shí)，利用第1運(yùn)算放大器對(duì)第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)附加偏置后再進(jìn)行驅(qū)動(dòng)，所以，能夠降低從電源到第1～第j個(gè)節(jié)點(diǎn)的阻抗。此外，能夠向第j個(gè)節(jié)點(diǎn)供給所要的高精度的第j個(gè)基準(zhǔn)電壓。因特別使用了電壓跟隨器型運(yùn)算放大器，故能夠快速驅(qū)動(dòng)基準(zhǔn)電壓輸出節(jié)點(diǎn)，即使驅(qū)動(dòng)期間短，也能夠供給所要的基準(zhǔn)電壓。此外，因能夠控制第1運(yùn)算放大器電路的工作電流，使其只在必要的期間內(nèi)進(jìn)行驅(qū)動(dòng)，故能夠抑制電流損耗的增大。
此外，本發(fā)明的基準(zhǔn)電壓發(fā)生電路中的上述第2可變阻抗電路包含插在上述第2電源線和上述第k個(gè)節(jié)點(diǎn)之間的第2旁路電阻電路，上述第2旁路電阻電路在上述控制期間使上述第2電源線與上述第k個(gè)節(jié)點(diǎn)電聯(lián)接，在經(jīng)過上述控制期間之后，使上述第2電源線與上述第k個(gè)節(jié)點(diǎn)的電連接斷開。
若按照本發(fā)明，通過設(shè)置第2旁路電阻電路，因能夠降低從電源到第k個(gè)節(jié)點(diǎn)的阻抗，故能夠確保足夠的充電時(shí)間并增大構(gòu)成梯形電阻電路的電阻電路的阻抗值，同時(shí)，可以使結(jié)構(gòu)簡(jiǎn)單化。
此外，本發(fā)明的基準(zhǔn)電壓發(fā)生電路中的上述第2可變阻抗電路包含分別將上述第2電源線和第k～第i個(gè)節(jié)點(diǎn)旁路的第k～第i個(gè)開關(guān)電路，上述第k～第i個(gè)開關(guān)電路在使上述第2電源線與第k～第i個(gè)節(jié)點(diǎn)電聯(lián)接后，再按從第k個(gè)節(jié)點(diǎn)到第i個(gè)節(jié)點(diǎn)的順序逐次斷開和上述第2電源線的電連接。
若按照本發(fā)明，利用第k～第i個(gè)開關(guān)電路進(jìn)行控制，在使從電源到第k個(gè)節(jié)點(diǎn)的阻抗值降低之后，再順次斷開電聯(lián)接使其回到原來的阻抗值，所以，能夠迅速達(dá)到所要的基準(zhǔn)電壓而不伴隨阻抗的急劇變化。
此外，本發(fā)明的基準(zhǔn)電壓發(fā)生電路中的上述第2可變阻抗電路包括其輸入端與上述第(k+1)～第i個(gè)節(jié)點(diǎn)電聯(lián)接的第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器、插在上述第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路、插在上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)電阻輸出開關(guān)電路和插在上述第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第2旁路開關(guān)電路，上述第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路在上述控制期間使第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電聯(lián)接，在經(jīng)過上述控制期間之后，斷開第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，上述第(k+1)～第i個(gè)電阻輸出開關(guān)電路在上述控制期間斷開上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，在經(jīng)過上述控制期間之后，使上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電聯(lián)接，上述第2旁路開關(guān)電路在上述控制期間使上述第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電聯(lián)接，在經(jīng)過上述控制期間之后，斷開第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接。
若按照本發(fā)明，使用第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器進(jìn)行阻抗變換，同時(shí)，能夠利用第2旁路開關(guān)電路使第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)和第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出短路，所以，能夠降低從電源到第(k+1)～第i個(gè)節(jié)點(diǎn)的阻抗。因特別使用了電壓跟隨器型運(yùn)算放大器，故能夠快速驅(qū)動(dòng)基準(zhǔn)電壓輸出節(jié)點(diǎn)，即使驅(qū)動(dòng)期間短，也能夠供給所要的基準(zhǔn)電壓。
此外，本發(fā)明的基準(zhǔn)電壓發(fā)生電路中的上述第2可變阻抗電路包括其輸入端與上述第(k+1)～第i個(gè)節(jié)點(diǎn)電聯(lián)接的第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器、插在上述第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路、插在上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)電阻輸出開關(guān)電路和插在上述第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第2運(yùn)算放大器電路，上述第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路在上述控制期間使上述第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電聯(lián)接，在經(jīng)過上述控制期間之后，斷開上述第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，上述第(k+1)～第i個(gè)電阻輸出開關(guān)電路在上述控制期間斷開上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，在經(jīng)過上述控制期間之后，使上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電聯(lián)接，上述第2運(yùn)算放大器電路在上述控制期間向第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)輸出已對(duì)第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出附加了給定的偏置的電壓，在經(jīng)過上述控制期間之后，可以對(duì)其工作電流加以限制或使其停止。
若按照本發(fā)明，使用第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器進(jìn)行阻抗變換，同時(shí)，利用第2運(yùn)算放大器對(duì)第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)附加偏置后再進(jìn)行驅(qū)動(dòng)，所以，能夠降低從電源到第k～第i個(gè)節(jié)點(diǎn)的電阻。此外，能夠向第k個(gè)節(jié)點(diǎn)供給所要的高精度的第k個(gè)基準(zhǔn)電壓。因特別使用了電壓跟隨器型運(yùn)算放大器，故能夠快速驅(qū)動(dòng)基準(zhǔn)電壓輸出節(jié)點(diǎn)，即使驅(qū)動(dòng)期間短，也能夠供給所要的基準(zhǔn)電壓。此外，因能夠控制第2運(yùn)算放大器電路的工作電流，使其只在必要的期間內(nèi)進(jìn)行驅(qū)動(dòng)，故能夠抑制電流損耗的增大。
此外，本發(fā)明是一種發(fā)生多個(gè)基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路，該多個(gè)基準(zhǔn)電壓用來生成已根據(jù)色調(diào)數(shù)據(jù)進(jìn)行了色調(diào)校正的色調(diào)值，該電路包括具有串聯(lián)連接在供給第1及第2電源電壓的第1及第2電源線之間的多個(gè)電阻電路并將利用各電阻電路進(jìn)行電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)的電壓作為第1～第i個(gè)基準(zhǔn)電壓輸出的梯形電阻電路、在上述多個(gè)電阻電路中使從上述第1電源線到第j(j是整數(shù))個(gè)節(jié)點(diǎn)之間連接的電阻電路的阻抗變化的第1組開關(guān)電路和在上述多個(gè)電阻電路中使從上述第2電源線到第k(1≤j＜k≤i，k是整數(shù))個(gè)節(jié)點(diǎn)之間連接的電阻電路的阻抗變化的第2組開關(guān)電路，上述第1和第2組開關(guān)電路在基于上述色調(diào)數(shù)據(jù)的驅(qū)動(dòng)期間的給定的控制期間內(nèi)，降低電阻電路阻抗，在經(jīng)過上述控制期間之后，提高電阻電路的阻抗。
在本發(fā)明中，對(duì)構(gòu)成梯形電阻電路的電阻電路，使用第1和第2組開關(guān)電路控制從第1電源線到第j個(gè)節(jié)點(diǎn)的阻抗和從第2電源線到第k個(gè)節(jié)點(diǎn)的阻抗，使其變化。例如，通過并聯(lián)連接或串聯(lián)連接各電阻電路和開關(guān)電路，可以使用開關(guān)電路進(jìn)行控制。這時(shí)，在控制期間，降低阻抗值以減小時(shí)間常數(shù)，在經(jīng)過控制期間之后，回到原來的時(shí)間常數(shù)。因此，可以縮短充電時(shí)間，迅速達(dá)到所要的基準(zhǔn)電壓，這對(duì)于例如象極性反向驅(qū)動(dòng)方式那樣頻繁改變基準(zhǔn)電壓的情況是很適合的。此外，因能夠增大構(gòu)成梯形電阻電路的電阻電路的阻抗值，故能夠減小電流的損耗，實(shí)現(xiàn)低功耗。
此外，本發(fā)明的顯示驅(qū)動(dòng)電路可以包含上面記載基準(zhǔn)電壓發(fā)生電路、根據(jù)色調(diào)數(shù)據(jù)從由上述基準(zhǔn)電壓發(fā)生電路產(chǎn)生的多個(gè)基準(zhǔn)電壓中選擇電壓的電壓選擇電路和使用由上述電壓選擇電路選擇的電壓驅(qū)動(dòng)信號(hào)電極的信號(hào)電極驅(qū)動(dòng)電路。
若按照本發(fā)明，能提供一種顯示驅(qū)動(dòng)電路，即使驅(qū)動(dòng)時(shí)間短也能夠進(jìn)行色調(diào)校正，而且，能夠?qū)崿F(xiàn)低功耗。
此外，本發(fā)明的顯示裝置是包含與上述多個(gè)信號(hào)電極交叉的多個(gè)掃描電極、由上述多個(gè)信號(hào)電極和上述多個(gè)掃描電極指定的象素、驅(qū)動(dòng)上述多個(gè)信號(hào)電極的上述記載的顯示驅(qū)動(dòng)電路和驅(qū)動(dòng)上述多個(gè)掃描電極的掃描電極驅(qū)動(dòng)電路的顯示裝置。
若按照本發(fā)明，可以提供色調(diào)豐富、功耗低的顯示裝置。
此外，本發(fā)明的顯示裝置是包含具有多個(gè)信號(hào)電極、與上述多個(gè)信號(hào)電極交叉的多個(gè)掃描電極和由上述多個(gè)信號(hào)電極和上述多個(gè)掃描電極指定的象素的顯示面板、驅(qū)動(dòng)上述多個(gè)信號(hào)電極的上述記載的顯示驅(qū)動(dòng)電路和驅(qū)動(dòng)上述多個(gè)掃描電極的掃描電極驅(qū)動(dòng)電路的顯示裝置。
若按照本發(fā)明，可以提供色調(diào)豐富、功耗低的顯示裝置。
此外，本發(fā)明是一種發(fā)生多個(gè)基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生方法，該多個(gè)基準(zhǔn)電壓用來生成已根據(jù)色調(diào)數(shù)據(jù)進(jìn)行了色調(diào)校正的色調(diào)值，對(duì)于將利用串聯(lián)連接在供給第1及第2電源電壓的第1及第2電源線之間的多個(gè)電阻電路的各電阻電路進(jìn)行電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)的電壓作為第1～第i個(gè)基準(zhǔn)電壓輸出的梯形電阻電路，在基于上述色調(diào)數(shù)據(jù)的驅(qū)動(dòng)期間的給定控制期間內(nèi)，使第j個(gè)(j為整數(shù))節(jié)點(diǎn)和上述第1電源線之間的阻抗值以及第k個(gè)(1≤j＜k≤i，，k為整數(shù))節(jié)點(diǎn)和上述第2電源線之間的阻抗值減小。
在本發(fā)明中，為了產(chǎn)生進(jìn)行了色調(diào)校正的多個(gè)基準(zhǔn)電壓，將利用串聯(lián)連接在第1和第2電源線之間的多個(gè)電阻電路進(jìn)行電阻分割的第1～第i個(gè)節(jié)點(diǎn)的電壓作為第1～第i個(gè)基準(zhǔn)電壓輸出。而且，在驅(qū)動(dòng)期間的給定控制期間內(nèi)，使第1電源線和第j個(gè)節(jié)點(diǎn)之間的阻抗值以及第2電源線和第k個(gè)節(jié)點(diǎn)之間的阻抗值減小。
一般，當(dāng)根據(jù)色調(diào)特性進(jìn)行色調(diào)校正時(shí)，構(gòu)成梯形電阻電路的電阻電路越靠近第1和第2電源線，其阻抗值越大。因此，如上所述，通過象上述那樣進(jìn)行控制，在控制期間，可以使阻抗值降低，時(shí)間常數(shù)變小，在經(jīng)過控制時(shí)間之后，可以使其回到原來的時(shí)間常數(shù)。由此，可以縮短充電時(shí)間，迅速達(dá)到所要的基準(zhǔn)電壓，這對(duì)于例如象極性反向驅(qū)動(dòng)方式那樣頻繁改變基準(zhǔn)電壓的情況是很適合的。此外，因能夠增大構(gòu)成梯形電阻電路的電阻電路的阻抗值，故能夠減小電流的損耗，實(shí)現(xiàn)低功耗。


圖1是表示使用包含本實(shí)施形態(tài)的基準(zhǔn)電壓發(fā)生電路的顯示驅(qū)動(dòng)電路的顯示裝置的概要構(gòu)成的構(gòu)成圖。
圖2是使用包含基準(zhǔn)電壓發(fā)生電路的顯示驅(qū)動(dòng)電路的信號(hào)驅(qū)動(dòng)IC的功能的方框圖。
圖3是用來說明色調(diào)校正的說明圖。
圖4是表示電壓跟隨器電路的概要構(gòu)成的方框圖。
圖5是表示一例電壓跟隨器電路的動(dòng)作時(shí)序的時(shí)序圖。
圖6是表示本實(shí)施形態(tài)的基準(zhǔn)電壓發(fā)生電路的概要構(gòu)成的電路構(gòu)成圖。
圖7是表示典型的色調(diào)特性的說明圖。
圖8是用來說明典型的基準(zhǔn)電壓發(fā)生電路的動(dòng)作的說明圖。
圖9是表示第1可變阻抗電路的一例控制時(shí)序的時(shí)序圖。
圖10是表示一例節(jié)點(diǎn)電壓變化的說明圖。
圖11是表示一例使用了基準(zhǔn)電壓發(fā)生電路的信號(hào)驅(qū)動(dòng)IC的具體構(gòu)成的構(gòu)成圖。
圖12是表示第1可變阻抗電路的第1構(gòu)成例的構(gòu)成圖。
圖13是用來說明輸出使能信號(hào)的說明圖。
圖14是表示第1構(gòu)成例中的一例控制時(shí)序的時(shí)序圖。
圖15是用第1構(gòu)成例實(shí)現(xiàn)第2可變阻抗電路時(shí)的構(gòu)成圖。
圖16是用第2構(gòu)成例實(shí)現(xiàn)第1可變阻抗電路時(shí)的構(gòu)成圖。
圖17是表示第2構(gòu)成例中的一例控制時(shí)序的時(shí)序圖。
圖18是用第2構(gòu)成例實(shí)現(xiàn)第2可變阻抗電路時(shí)的構(gòu)成圖。
圖19A、圖19B、圖19C是第3構(gòu)成例中的第1梯形電阻電路的電路構(gòu)成圖。
圖20是第4構(gòu)成例中的一部分梯形電阻電路的電路構(gòu)成圖。
圖21是第5構(gòu)成例中的一部分梯形電阻電路的電路構(gòu)成圖。
圖22是第6構(gòu)成例中的第1可變阻抗電路的電路構(gòu)成圖。
圖23是表示第6構(gòu)成例中的第1可變阻抗電路的的動(dòng)作時(shí)序的時(shí)序圖。
圖24是采用了第6構(gòu)成例的第2可變阻抗電路的電路構(gòu)成圖。
圖25是第6構(gòu)成例的變形例中的第1可變阻抗電路的電路構(gòu)成圖。
圖26是表示第1運(yùn)算放大器電路的具體電路構(gòu)成例的電路圖。
圖27是表示第1運(yùn)算放大器電路的動(dòng)作控制時(shí)序的時(shí)序圖。
圖28是第6構(gòu)成例的變形例中的第2可變阻抗電路的電路構(gòu)成圖。
圖29是表示有機(jī)EL面板中的一例兩晶體管方式的象素電路的構(gòu)成圖。
圖30A是表示有機(jī)EL面板中的一例四晶體管方式的象素電路的構(gòu)成圖。圖30B是表示象素電路的一例顯示控制時(shí)序的時(shí)序圖。
發(fā)明的
具體實(shí)施例方式
下面，使用附圖詳細(xì)說明本發(fā)明的最佳實(shí)施形態(tài)。再有，以下說明的實(shí)施形態(tài)不是對(duì)權(quán)利要求書中記載的本發(fā)明的內(nèi)容進(jìn)行限定。此外，以下說明的所有的構(gòu)成不是構(gòu)成本發(fā)明的必要條件。
本實(shí)施形態(tài)的基準(zhǔn)電壓發(fā)生電路可以作為色調(diào)校正電路使用。該色調(diào)校正電路包含在顯示驅(qū)動(dòng)電路中。顯示驅(qū)動(dòng)電路可以用于通過外加電壓使其光學(xué)特性變化的電光學(xué)裝置、例如液晶裝置的驅(qū)動(dòng)。
下面，雖然就將本實(shí)施形態(tài)的基準(zhǔn)電壓發(fā)生電路用于液晶裝置的情況進(jìn)行說明，但并不限于此，也可以用于其它顯示裝置。
1.顯示裝置圖1示出使用包含本實(shí)施形態(tài)的基準(zhǔn)電壓發(fā)生電路的顯示驅(qū)動(dòng)電路的顯示裝置的概要構(gòu)成。
顯示裝置(狹義地說是電光學(xué)裝置、液晶裝置)10可以包括顯示面板(狹義地說是液晶面板)20。
顯示面板20例如在玻璃襯底上形成。在該玻璃襯底上配置在Y方向排列多個(gè)且分別在X方向延伸的掃描電極(柵極線)G1～GN(N是2以上的自然數(shù))和在X方向排列多個(gè)且分別在Y方向延伸的信號(hào)電極(源極線)S1～SM(M是2以上的自然數(shù))。此外，與掃描電極Gn(1≤n≤N，n是自然數(shù))和信號(hào)電極Sm(1≤m≤M，m是自然數(shù))的交點(diǎn)對(duì)應(yīng)設(shè)置象素區(qū)(象素)，在該象素區(qū)配置薄膜晶體管(以下，簡(jiǎn)稱TFT)22nm。
TFT22nm的柵極與掃描電極Gn連接。TFT22nm的源極與信號(hào)電極Sm連接。TFT22nm的漏極與液晶電容(廣義地說是液晶器件)24nm的象素電極26nm連接。
液晶電容24nm是在與象素電極26nm相對(duì)的對(duì)置電極28nm之間封入液晶而形成的，象素的透射率隨加在這些電極間的電壓而變化。向?qū)χ秒姌O28nm供給對(duì)置電極電壓Vcom。
顯示裝置10可以包含信號(hào)驅(qū)動(dòng)IC30。作為信號(hào)驅(qū)動(dòng)IC30，可以使用本實(shí)施形態(tài)的顯示驅(qū)動(dòng)電路。信號(hào)驅(qū)動(dòng)IC30根據(jù)圖像數(shù)據(jù)驅(qū)動(dòng)顯示面板20的信號(hào)電極S1～SM。
顯示裝置10可以包含掃描驅(qū)動(dòng)IC32。掃描驅(qū)動(dòng)IC32在垂直掃描期間依次驅(qū)動(dòng)顯示面板20的掃描電極G1～GN。
顯示裝置10可以包含電源電路34。電源電路34生成驅(qū)動(dòng)信號(hào)電極所必要的電壓，并供給信號(hào)驅(qū)動(dòng)IC30。此外，電源電路3 4生成驅(qū)動(dòng)掃描電極所必要的電壓，并供給掃描驅(qū)動(dòng)IC32。進(jìn)而，電源電路34還可以生成對(duì)置電極電壓Vcom。
顯示裝置10可以包含共電極驅(qū)動(dòng)電路36。共電極驅(qū)動(dòng)電路36由電源電路34供給已生成的對(duì)置電極電壓Vcom，并向顯示面板20的對(duì)置電極輸出該對(duì)置電極電壓Vcom。
顯示裝置10可以包含信號(hào)控制電路38，信號(hào)控制電路38按照未圖示的中央處理裝置(以下，簡(jiǎn)稱CPU)等主機(jī)設(shè)定的內(nèi)容，控制信號(hào)驅(qū)動(dòng)IC30、掃描驅(qū)動(dòng)IC32和電源電路34。例如，信號(hào)控制電路38對(duì)信號(hào)驅(qū)動(dòng)IC30和掃描驅(qū)動(dòng)IC32進(jìn)行工作模式的設(shè)定和供給內(nèi)部生成的垂直同步信號(hào)或水平同步信號(hào)，對(duì)電源電路34進(jìn)行極性反向時(shí)序的控制。
再有，在圖1中，顯示裝置10的構(gòu)成包含了電源電路34、共電極驅(qū)動(dòng)電路36或信號(hào)控制電路38，但也可以構(gòu)成為將其中的至少一個(gè)設(shè)在顯示裝置10的外部?；蛘?，也可以構(gòu)成為使顯示裝置10包含主機(jī)。
此外，在圖1中，也可以在已形成顯示面板20的玻璃襯底上形成具有信號(hào)驅(qū)動(dòng)IC30的功能的顯示驅(qū)動(dòng)電路和具有掃描驅(qū)動(dòng)IC32的功能的掃描驅(qū)動(dòng)電路中的至少一個(gè)電路。
在這樣構(gòu)成的顯示裝置10中，信號(hào)驅(qū)動(dòng)IC30因根據(jù)色調(diào)數(shù)據(jù)進(jìn)行色調(diào)(色調(diào))顯示，故向信號(hào)電極輸出與該色調(diào)數(shù)據(jù)對(duì)應(yīng)的電壓。信號(hào)驅(qū)動(dòng)IC30根據(jù)色調(diào)數(shù)據(jù)對(duì)向信號(hào)電極輸出的電壓進(jìn)行色調(diào)校正。因此，信號(hào)驅(qū)動(dòng)IC30包含進(jìn)行色調(diào)校正的基準(zhǔn)電壓發(fā)生電路(狹義地說是色調(diào)校正電路)。
一般，顯示面板20的色調(diào)特性因其結(jié)構(gòu)和使用的液晶材料而異。即，應(yīng)對(duì)液晶施加的電壓和象素的透射率的關(guān)系不是固定的。因此，為了與色調(diào)數(shù)據(jù)對(duì)應(yīng)生成加給液晶的最佳電壓，利用基準(zhǔn)電壓發(fā)生電路來進(jìn)行色調(diào)校正。
為了根據(jù)色調(diào)數(shù)據(jù)優(yōu)化輸出電壓，在色調(diào)校正時(shí)，對(duì)由梯形電阻生成的多值電壓進(jìn)行校正。這時(shí)，需要決定構(gòu)成梯形電阻的電阻電路的電阻比。
2.信號(hào)驅(qū)動(dòng)IC圖2示出使用包含本實(shí)施形態(tài)的基準(zhǔn)電壓發(fā)生電路的顯示驅(qū)動(dòng)電路的信號(hào)驅(qū)動(dòng)IC30的功能方框圖。
信號(hào)驅(qū)動(dòng)IC30包含輸入鎖存電路40、移位寄存器42、行鎖存電路44、鎖存電路46、基準(zhǔn)電壓選擇電路48(狹義地說是色調(diào)校正電路)、DAC(數(shù)/模轉(zhuǎn)換器)(廣義地說是電壓選擇電路)50和電壓跟隨器電路(廣義地說是信號(hào)電極驅(qū)動(dòng)電路)52。
輸入鎖存電路40根據(jù)時(shí)鐘信號(hào)CLK鎖存由圖1所示的信號(hào)控制電路38供給的例如由各6比特的RGB信號(hào)形成的色調(diào)數(shù)據(jù)。時(shí)鐘信號(hào)CLK由信號(hào)控制電路38供給。
輸入鎖存電路40鎖存的色調(diào)數(shù)據(jù)在移位寄存器42中按時(shí)鐘信號(hào)CLK依次移位。在移位寄存器42中依次移位后再輸入的色調(diào)數(shù)據(jù)被行鎖存電路44取入。
行鎖存電路44取入的色調(diào)數(shù)據(jù)按鎖存脈沖信號(hào)LP的時(shí)序鎖存在鎖存電路46中。鎖存脈沖信號(hào)LP在水平掃描周期內(nèi)被輸入。
基準(zhǔn)電壓發(fā)生電路48分別在各個(gè)節(jié)點(diǎn)輸出多個(gè)基準(zhǔn)電壓V0～VY(Y是自然數(shù))，這些節(jié)點(diǎn)是使用象使作為驅(qū)動(dòng)對(duì)象的顯示面板的色調(diào)(色調(diào))表現(xiàn)最佳那樣決定的梯形電阻的電阻比，在高電位側(cè)的電源電壓(第1電源電壓)V0和低電位側(cè)的電源電壓(第2電源電壓)VSS之間進(jìn)行電阻分割形成的分割節(jié)點(diǎn)。
圖3示出用來說明色調(diào)校正的原理的圖。
這里，是表示象素的透射率相對(duì)液晶的外加電壓變化的典型的色調(diào)特性的圖。若用0％～100％(或100％～0％)來表示象素的透射率，一般，液晶的外加電壓越小或越大，透射率的變化變小。若液晶的外加電壓在中間附近的區(qū)域，則透射率的變化變大。
因此，通過進(jìn)行象和上述透射率的變化相反的變化那樣的色調(diào)(γ)校正，可以實(shí)現(xiàn)與外加電壓對(duì)應(yīng)呈線性變化的色調(diào)校正后的透射率。因此，根據(jù)作為數(shù)字?jǐn)?shù)據(jù)的色調(diào)數(shù)據(jù)，可以生成實(shí)現(xiàn)最佳透射率的基準(zhǔn)電壓Vγ。即，只要實(shí)現(xiàn)梯形電阻的電阻比以生成這樣的基準(zhǔn)電壓即可。
由圖2的基準(zhǔn)電壓發(fā)生電路48生成的多個(gè)基準(zhǔn)電壓V0～VY供給DAC50。
DAC50根據(jù)從鎖存電路46供給的色調(diào)數(shù)據(jù)，從多個(gè)基準(zhǔn)電壓V0～VY中選擇某一個(gè)電壓，再輸出給電壓跟隨器電路52。
電壓跟隨器電路52進(jìn)行阻抗變換，根據(jù)由DAC50供給的電壓驅(qū)動(dòng)信號(hào)電極。
這樣，信號(hào)驅(qū)動(dòng)IC30根據(jù)色調(diào)數(shù)據(jù)從多個(gè)基準(zhǔn)電壓中選擇某一個(gè)電壓，進(jìn)行阻抗變換后，向每一個(gè)信號(hào)電極輸出。
圖4示出電壓跟隨器電路52的概要構(gòu)成。
這里，只示出1個(gè)輸出的構(gòu)成。
電壓跟隨器電路52包含運(yùn)算放大器60、第1和第2開關(guān)元件Q1、Q2。
運(yùn)算放大器4成電壓跟隨器。即，運(yùn)算放大器60的輸出端子連接到反相輸入端子，構(gòu)成負(fù)反饋。
運(yùn)算放大器60的同相輸入端子輸入由圖2所示的DAC50選擇的基準(zhǔn)電壓Vin。運(yùn)算放大器60的輸出端子經(jīng)第1開關(guān)元件Q1與信號(hào)電極連接，輸出驅(qū)動(dòng)電壓Vout。該信號(hào)電極經(jīng)第2開關(guān)元件又與運(yùn)算放大器60的同相輸入端子連接。
控制信號(hào)發(fā)生電路62生成用來進(jìn)行第1和第2開關(guān)元件Q1、Q2的通斷控制的控制信號(hào)VFcnt。這樣的控制信號(hào)發(fā)生電路62可以對(duì)1個(gè)或多個(gè)信號(hào)電極設(shè)置。
第2開關(guān)元件Q2由控制信號(hào)VFcnt進(jìn)行通斷控制。第開關(guān)元件Q由輸入控制信號(hào)VFcnt的反相器電路INV1的輸出信號(hào)進(jìn)行通斷控制。
圖5示出一例電壓跟隨器電路52的動(dòng)作。
由控制信號(hào)發(fā)生電路62生成的控制信號(hào)VFcnt在由鎖存脈沖信號(hào)LP規(guī)定的選擇期間(驅(qū)動(dòng)期間)t的前半期間(驅(qū)動(dòng)期間的開始給定的期間)t1和后半期間t2，其邏輯電平發(fā)生變化。即，若前半期間t1控制信號(hào)VFcnt的邏輯電平為‘L’，則第1開關(guān)元件Q1導(dǎo)通，第2開關(guān)元件Q2截止。若后半期間t2控制信號(hào)VFcnt的邏輯電平為‘H’，則第1開關(guān)元件Q1截止，第2開關(guān)元件Q2導(dǎo)通。因此，在選擇期間t內(nèi)，在前半期間t1由連接成電壓跟隨器運(yùn)算放大器60阻抗變換后驅(qū)動(dòng)信號(hào)電極，在后半期間t2，使用從DAC50輸出的基準(zhǔn)電壓驅(qū)動(dòng)信號(hào)電極。
通過這樣來驅(qū)動(dòng)，在液晶電容和引線電容等充電所必要的前半期間t1，利用具有很高的驅(qū)動(dòng)能力的電連接成電壓跟隨器的運(yùn)算放大器60，驅(qū)動(dòng)電壓Vout快速上升，在不需要很高驅(qū)動(dòng)能力的后半期間t2，可以由DAC50輸出驅(qū)動(dòng)電壓。因此，可以將電流消耗大的運(yùn)算放大器60的工作時(shí)間減小到最低限度，實(shí)現(xiàn)低功耗，同時(shí)，可以避免出現(xiàn)因行數(shù)增加、選擇期間t變短而使充電時(shí)間不夠的現(xiàn)象。
其次，詳細(xì)說明基準(zhǔn)電壓發(fā)生電路48。
3.基準(zhǔn)電壓發(fā)生電路圖6示出本實(shí)施形態(tài)的基準(zhǔn)電壓發(fā)生電路48的概要構(gòu)成。
這里，除了本實(shí)施形態(tài)的基準(zhǔn)電壓發(fā)生電路48之外，還一起示出DAC50和電壓跟隨器電路52。
基準(zhǔn)電壓發(fā)生電路48利用連接在供給高電位側(cè)的電源電壓(第1電源電壓)V0的第1電源線和供給低電位側(cè)的電源電壓(第2電源電壓)VSS的第2電源線之間的梯形電阻電路輸出多個(gè)基準(zhǔn)電壓V0～VY。梯形電阻電路與多個(gè)電阻電路連接。各電阻電路例如可以由開關(guān)元件或電阻電路構(gòu)成。由梯形電阻電路中的各電阻電路進(jìn)行電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)ND1～NDi上的電壓作為多值的第1～第i個(gè)基準(zhǔn)電壓V1～Vi輸出給第1～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)。向DAC50供給第1～第i個(gè)基準(zhǔn)電壓V1～Vi和基準(zhǔn)電壓V0、VY(＝VSS)。
基準(zhǔn)電壓發(fā)生電路48包含第1和第2可變阻抗電路70、72。第1可變阻抗電路70可以使第1電源線和第j(j是整數(shù))個(gè)節(jié)點(diǎn)NDj之間的第1阻抗值變化。第2可變阻抗電路72可以使第k(1≤j＜k≤i，k是整數(shù))個(gè)節(jié)點(diǎn)NDk和第2電源線之間的第2阻抗值變化。
這樣，基準(zhǔn)電壓發(fā)生電路48的構(gòu)成特征是在利用構(gòu)成連接在第1和第2電源線之間的梯形電阻電路的各電阻電路進(jìn)行電阻分割的第1～第i個(gè)節(jié)點(diǎn)ND1～NDi中，使第1電源線和第j個(gè)節(jié)點(diǎn)NDj之間的阻抗、第k節(jié)點(diǎn)NDk和第2電源線之間的阻抗變化。因此，第j個(gè)節(jié)點(diǎn)NDj和第k節(jié)點(diǎn)NDk之間的阻抗可以在固定的狀態(tài)下使用。
由基準(zhǔn)電壓發(fā)生電路48生成的多個(gè)基準(zhǔn)電壓V0～VY向DAC50供給。DAC50具有對(duì)每一個(gè)基準(zhǔn)電壓的輸出節(jié)點(diǎn)設(shè)置的開關(guān)電路。開關(guān)電路可以利用通斷控制使其兩端連接或斷開。各開關(guān)電路可以控制成根據(jù)由圖2所示的鎖存電路46供給的色調(diào)數(shù)據(jù)選擇其中一個(gè)導(dǎo)通。DAC50向電壓跟隨器電路52輸出已選擇的電壓，作為其輸入電壓Vin。
3.1梯形電阻圖7是為了說明梯形電阻的電阻比而示出的典型的色調(diào)特性的特性圖。
一般，顯示面板、特別是液晶面板，其色調(diào)特性因結(jié)構(gòu)或液晶材料而異。因此可知，應(yīng)對(duì)液晶施加的電壓和象素的透射率的關(guān)系不是固定的。如圖7所示，若電源電壓是5V的第1液晶面板和電源電壓是3V的第2液晶面板為例，在象素透射率變化大的能動(dòng)區(qū)工作的外加電壓的范圍不同。因此，為了將第1和第2液晶面板分別校正到能實(shí)現(xiàn)最佳色調(diào)表現(xiàn)的電壓，有必要決定梯形電阻(梯形電阻電路)的電阻比。這里，梯形電阻的電阻比是指構(gòu)成梯形電阻的各電阻電路的阻抗值相對(duì)串聯(lián)連接在第1和第2電源線之間的梯形電阻的總阻抗值的比。
如圖7所示，在液晶透射率變化相對(duì)液晶外加電壓變化大的區(qū)域、即中間色調(diào)區(qū)，梯形電阻的電阻比設(shè)定得較小，使對(duì)應(yīng)1個(gè)色調(diào)的變化的電壓變化小。另一方面，在液晶透射率變化相對(duì)液晶外加電壓變化小的區(qū)域，梯形電阻的電阻比設(shè)定得較大，使對(duì)應(yīng)1個(gè)色調(diào)的變化的電壓變化大。
圖8示出用來說明已考慮了這樣的梯形電阻的電阻比的基準(zhǔn)電壓發(fā)生電路48的動(dòng)作的模式圖。
這里，設(shè)梯形電阻電路由串聯(lián)連接的電阻電路R0～R4構(gòu)成，第1可變阻抗電路70具有插在第1節(jié)點(diǎn)ND1和第1電源線之間的開關(guān)元件BSW。即，第1可變阻抗電路70通過使開關(guān)元件BSW導(dǎo)通，將第1電源線和第1節(jié)點(diǎn)ND1之間的電阻設(shè)定得較低。再有，省略第2可變阻抗電路72的圖示。
利用梯形電阻電路的各電阻電路進(jìn)行電阻分割的節(jié)點(diǎn)經(jīng)構(gòu)成作為電壓選擇電路的DAC的開關(guān)電路，與基準(zhǔn)電壓輸出節(jié)點(diǎn)連接。
在這樣的梯形電阻電路中，圖7所示的色調(diào)特性的電阻電路R0、R4的阻抗值大，產(chǎn)生中間色調(diào)的基準(zhǔn)電壓的電阻電路R2的阻抗值設(shè)定得比電阻電路R0、R4的阻抗值小。
這里，例如，在第1節(jié)點(diǎn)ND1處，在取決于由電阻電路R0和該節(jié)點(diǎn)的負(fù)載電容C01及引線電阻R01決定的時(shí)間常數(shù)的充電時(shí)間內(nèi)到達(dá)基準(zhǔn)電壓V1的電壓。因此，因電阻電路R0的阻抗值大，故充電時(shí)間長(zhǎng)。特別，當(dāng)利用使加在液晶上的電壓的極性反向的極性反向驅(qū)動(dòng)方式，在每一個(gè)極性反向周期內(nèi)使應(yīng)生成的基準(zhǔn)電壓的極性反向時(shí)，該充電時(shí)間不夠。
此外，例如，在第3節(jié)點(diǎn)ND3處，在取決于由電阻電路R0～R2和該節(jié)點(diǎn)的負(fù)載電容C23及引線電阻R23決定的時(shí)間常數(shù)的充電時(shí)間內(nèi)到達(dá)基準(zhǔn)電壓V3的電壓。即，如上所述，盡管用來生成中間色調(diào)附近的基準(zhǔn)電壓的電阻電路R2的阻抗值小，因電阻電路R0～R2而使阻抗值變大，結(jié)果，充電時(shí)間長(zhǎng)。
雖然通過將梯形電阻的各電阻電路的阻抗值設(shè)定得較小，可以減小各節(jié)點(diǎn)的時(shí)間常數(shù)，但是，因流過梯形電阻的電流變大，功耗增加，所以，從低功耗的觀點(diǎn)出發(fā)，希望構(gòu)成梯形電阻的電阻電路的阻抗值大。
因此，在本實(shí)施形態(tài)中，通過設(shè)置開關(guān)電路BSW作為第1可變阻抗電路70，去旁路梯形電阻電路R0，可以使梯形電阻的電阻電路的阻抗值增大，另一方面，當(dāng)有必要充電時(shí)，使電源的阻抗變低，縮短充電時(shí)間。
圖9示出第1可變阻抗電路70的一例控制時(shí)序。圖10示出按照?qǐng)D9所示的控制時(shí)序變化的第1和第3節(jié)點(diǎn)ND1、ND3的電壓的例子。
例如，在極性反向驅(qū)動(dòng)方式中，可以根據(jù)與規(guī)定極性反向周期的極性反向信號(hào)POL對(duì)應(yīng)的驅(qū)動(dòng)時(shí)序控制第1可變阻抗電路70。即，在根據(jù)色調(diào)數(shù)據(jù)驅(qū)動(dòng)的驅(qū)動(dòng)期間(給定的驅(qū)動(dòng)期間)T01的開始控制期間(給定的控制期間)t01中，使作為第1可變阻抗電路70的開關(guān)電路BSW導(dǎo)通，將電阻電路R0旁路。因此，因能夠使從第1電源線看去的阻抗變低，故第1節(jié)點(diǎn)ND1能迅速到達(dá)給定的基準(zhǔn)電壓V1附近(圖10)。然后(經(jīng)過控制期間t01之后)，通過使開關(guān)電路BSW截止，第1節(jié)點(diǎn)ND1變成電阻分壓后的基準(zhǔn)電壓V1(圖10)。第3節(jié)點(diǎn)ND3也一樣。
3.2對(duì)信號(hào)驅(qū)動(dòng)IC的應(yīng)用例子圖11示出一例使用了這樣的基準(zhǔn)電壓發(fā)生電路48的信號(hào)驅(qū)動(dòng)IC30的具體構(gòu)成。
這里，示出基準(zhǔn)電壓發(fā)生電路48共同驅(qū)動(dòng)M根信號(hào)電極的情況。即，相對(duì)M根信號(hào)電極S1～SM分別具有DAC50-1～50-M、電壓跟隨器電路52-1～52-M。
DAC50-1～50-M根據(jù)與各信號(hào)電極對(duì)應(yīng)的色調(diào)數(shù)據(jù)，從多個(gè)基準(zhǔn)電壓中選擇1個(gè)基準(zhǔn)電壓。向DAC50-1～50-M供給的多個(gè)基準(zhǔn)電壓在基準(zhǔn)電壓發(fā)生電路48中生成?；鶞?zhǔn)電壓發(fā)生電路48包含梯形電阻電路和第1及第2可變阻抗電路70、72。第1及第2可變阻抗電路70、72利用給定的可變控制信號(hào)，對(duì)第1及第2電源線和利用構(gòu)成梯形電阻電路的電阻電路進(jìn)行電阻分割的給定的節(jié)點(diǎn)之間的電阻進(jìn)行控制，使之變化。通過這樣來構(gòu)成，即使信號(hào)電極數(shù)增加，其抑制基準(zhǔn)電壓發(fā)生電路48的電路規(guī)模增大的效果也很明顯。
3.3可變阻抗電路的構(gòu)成在基準(zhǔn)電壓發(fā)生電路48中，如上所述，可變控制的第1及第2可變阻抗電路70、72例如可以如下構(gòu)成。
3.3.1第1構(gòu)成例圖12示出第1可變阻抗電路70的第1構(gòu)成例。
這里，作為第1可變阻抗電路70，對(duì)于將由各電阻電路進(jìn)行了電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)ND1～NDi的電壓作為的第1～第i個(gè)基準(zhǔn)電壓V1～Vi輸出的梯形電阻電路，使作為第j(j是整數(shù))節(jié)點(diǎn)Ndj和第1電源線之間的阻抗的第1阻抗值變化。
若第1可變阻抗電路70插在第1電源線和第4節(jié)點(diǎn)ND4之間，則第1可變阻抗電路70例如利用由圖12所示那樣的可變控制信號(hào)生成電路80生成的可變控制信號(hào)c3進(jìn)行通斷控制。
可變控制信號(hào)生成電路80包含計(jì)數(shù)器CNT、數(shù)據(jù)觸發(fā)器DFF、比較器CMP和置位復(fù)位觸發(fā)器SR-FF。數(shù)據(jù)觸發(fā)器DFF預(yù)先設(shè)定與控制期間t01對(duì)應(yīng)的時(shí)鐘信號(hào)CLK的時(shí)鐘計(jì)數(shù)值。計(jì)數(shù)器CNT是根據(jù)時(shí)鐘信號(hào)CLK一個(gè)一個(gè)計(jì)數(shù)的計(jì)數(shù)器。比較器CMP對(duì)數(shù)據(jù)觸發(fā)器DFF設(shè)定的時(shí)鐘計(jì)數(shù)值和計(jì)數(shù)器CNT計(jì)數(shù)的計(jì)數(shù)值進(jìn)行一致性檢測(cè)，若一致則輸出邏輯電平為‘H’的比較結(jié)果信號(hào)c1。置位復(fù)位觸發(fā)器由比較結(jié)果信號(hào)置位，由給定的輸出使能信號(hào)XOE復(fù)位。計(jì)數(shù)器CNT也由該輸出使能信號(hào)XOE復(fù)位。輸出使能信號(hào)XOE是象圖13所示那樣只在極性反向信號(hào)POL的上升沿和下降沿的前后給定期間內(nèi)變成高電平的信號(hào)，根據(jù)輸出使能信號(hào)XOE驅(qū)動(dòng)信號(hào)電極?？勺兛刂菩盘?hào)c3根據(jù)置位復(fù)位觸發(fā)器SR-FF的數(shù)據(jù)輸出信號(hào)c2和輸出使能信號(hào)XOE生成。
圖14示出可變控制信號(hào)生成電路80的一例控制時(shí)序。
當(dāng)圖13所示的輸出使能信號(hào)XOE的邏輯電平為‘H’時(shí)，計(jì)數(shù)器CNT和置位復(fù)位觸發(fā)器SR-FF被復(fù)位。這時(shí)，數(shù)據(jù)輸出信號(hào)c2輸出邏輯電平‘L’，可變控制信號(hào)c3的邏輯電平為‘L’，所以，第1可變阻抗電路70的開關(guān)電路截止。
然后，當(dāng)輸出使能信號(hào)XOE的邏輯電平為‘L’時(shí)，第1可變阻抗電路70的開關(guān)電路導(dǎo)通，計(jì)數(shù)器CNT開始根據(jù)時(shí)鐘信號(hào)CLK計(jì)數(shù)。這里，若數(shù)據(jù)觸發(fā)器DFF預(yù)先設(shè)定為‘2’，在時(shí)鐘信號(hào)CLK的第2個(gè)時(shí)鐘周期比較結(jié)果信號(hào)c1的邏輯電平變成‘H’。當(dāng)比較結(jié)果信號(hào)c1的邏輯電平變成‘H’時(shí)，置位復(fù)位觸發(fā)器SR-FF被置位，可變控制信號(hào)c3的邏輯電平為‘L’，第1可變阻抗電路70的開關(guān)電路截止。
這樣，在輸出使能信號(hào)XOE的邏輯電平變成‘L’之后，第1可變阻抗電路70只在與數(shù)據(jù)觸發(fā)器DFF設(shè)定的時(shí)鐘計(jì)數(shù)值對(duì)應(yīng)的期間內(nèi)，使第1電源線和第4節(jié)點(diǎn)ND4之間的阻抗變低。因此，第4節(jié)點(diǎn)ND4的充電時(shí)間變短，然后到達(dá)正確的基準(zhǔn)電壓V4。
再有，第2可變阻抗電路72也可以象圖15所示那樣構(gòu)成。即，作為第2可變阻抗電路72，對(duì)于將由各電阻電路進(jìn)行了電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)ND1～NDi的電壓作為的第1～第i個(gè)基準(zhǔn)電壓V1～Vi輸出的梯形電阻電路，使作為第k(j＜k≤i，k是整數(shù))個(gè)節(jié)點(diǎn)和第2電源線之間的阻抗的第2阻抗值變化。
第2可變阻抗電路72由可變控制信號(hào)c3’控制其通斷?？勺兛刂菩盘?hào)c3’可以使用和上述可變控制信號(hào)c3同等的信號(hào)。
這樣，若按照第1構(gòu)成例，因在必須充電的期間可以使電源的阻抗變低，故能夠使構(gòu)成梯形電阻電路的電阻電路的阻抗值變大，實(shí)現(xiàn)低功耗，同時(shí)，能夠確保足夠的充電時(shí)間。
3.3.2第2構(gòu)成例圖16示出第1可變阻抗電路70的第2構(gòu)成例。
這里，作為第1可變阻抗電路70，對(duì)于將由各電阻電路進(jìn)行了電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)ND1～NDi的電壓作為的第1～第i個(gè)基準(zhǔn)電壓V1～Vi輸出的梯形電阻電路，包含將第1電源線和第1～第j個(gè)節(jié)點(diǎn)ND1～NDj分別旁路的第1～第j個(gè)開關(guān)電路，分別降低第1電源線和第1～第j個(gè)節(jié)點(diǎn)ND1～NDj之間的阻抗。再有，圖16示出j等于‘4’的情況。
第1可變阻抗電路70例如利用由圖16所示那樣的可變控制信號(hào)生成電路82生成的可變控制信號(hào)c11、c12、c13、c14進(jìn)行通斷控制。
可變控制信號(hào)生成電路82包含第1～第4個(gè)數(shù)據(jù)觸發(fā)器(以下，簡(jiǎn)稱作D-FF1～D-FF4)。D-FF1～D-FF4根據(jù)時(shí)鐘輸入端子CK輸入的信號(hào)鎖存數(shù)據(jù)輸入端子D輸入的信號(hào)，并從數(shù)據(jù)輸出端子Q輸出。D-FF1～D-FF4的CK端子共同輸入時(shí)鐘信號(hào)。D-FF4的D端子輸入圖13所示的輸出使能信號(hào)XOE。從D-FF4的Q端子輸出可變控制信號(hào)c14?？勺兛刂菩盘?hào)c14輸入到第1可變阻抗電路70，對(duì)插在第1電源線和第4節(jié)點(diǎn)ND4之間的開關(guān)電路SW4進(jìn)行通斷控制。D-FF4的數(shù)據(jù)輸入端子Q與D-FF3的數(shù)據(jù)輸入端子D連接。
從D-FF3的數(shù)據(jù)輸出端子Q輸出可變控制信號(hào)c13。可變控制信號(hào)c13輸入到第1可變阻抗電路70，對(duì)插在第1電源線和第3節(jié)點(diǎn)ND3之間的開關(guān)電路SW3進(jìn)行通斷控制。D-FF3的數(shù)據(jù)輸入端子Q與D-FF2的數(shù)據(jù)輸入端子D連接。
從D-FF2的數(shù)據(jù)輸出端子Q輸出可變控制信號(hào)c12?？勺兛刂菩盘?hào)c12輸入到第1可變阻抗電路70，對(duì)插在第1電源線和第2節(jié)點(diǎn)ND2之間的開關(guān)電路SW2進(jìn)行通斷控制。D-FF2的數(shù)據(jù)輸入端子Q與D-FF1的數(shù)據(jù)輸入端子D連接。
從D-FF1的數(shù)據(jù)輸出端子Q輸出可變控制信號(hào)c11。可變控制信號(hào)c11輸入到第1可變阻抗電路70，對(duì)插在第1電源線和第1節(jié)點(diǎn)ND1之間的開關(guān)電路SW1進(jìn)行通斷控制。
圖17示出可變控制信號(hào)生成電路82的控制時(shí)序。
如圖13所示，D-FF4輸入的邏輯電平為‘H’的輸出使能信號(hào)XOE與時(shí)鐘信號(hào)CLK同步，依次從D-FF3、D-FF2、D-FF1的數(shù)據(jù)輸出端子Q輸出。因此，在時(shí)鐘信號(hào)CLK的每一個(gè)時(shí)鐘周期，可變控制信號(hào)c11、c12、c13、c14Y依次變成邏輯電平‘L’。因此，在開關(guān)電路SW1～SW4導(dǎo)通，第1～第4節(jié)點(diǎn)ND1～ND4和第1電源線被旁路之后，開關(guān)電路SW4、SW3、SW2、SW1依次截止，第1～第4節(jié)點(diǎn)ND1～ND4和第1電源線斷開。因此，第1電源線和第1～第4節(jié)點(diǎn)ND1～ND4之間的各阻抗按照應(yīng)到達(dá)的電壓電平從低到高的順序，其阻抗值回到原來的規(guī)定值，所以，基準(zhǔn)電壓V1～V4能迅速到達(dá)目標(biāo)電壓。
再有，第2可變阻抗電路72也可以象圖18所示那樣構(gòu)成。即，作為第2可變阻抗電路72，對(duì)于將由各電阻電路進(jìn)行了電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)ND1～NDi的電壓作為的第1～第i個(gè)基準(zhǔn)電壓V1～Vi輸出的梯形電阻電路，包含將上述第2電源線和第k～第i個(gè)節(jié)點(diǎn)NDk～NDi分別旁路的第k～第i個(gè)開關(guān)電路SWk～SWi，分別降低第2電源線和第k1～第i個(gè)節(jié)點(diǎn)NDk～NDi之間的阻抗。各開關(guān)電路可以利用可變控制信號(hào)c1k’、...、c1(i-1)、c1i’進(jìn)行通斷控制，且能夠和第1可變阻抗電路70的可變控制信號(hào)共用。這時(shí)，在第k～第i個(gè)開關(guān)電路SWk～SWi全部導(dǎo)通之后，第k～第i個(gè)節(jié)點(diǎn)NDk～Ndi依次和第2電源線斷開。
這樣，若按照第2構(gòu)成例，因在必須充電的期間可以使電源的阻抗變低，故能夠使構(gòu)成梯形電阻電路的電阻電路的阻抗值變大，實(shí)現(xiàn)低功耗，同時(shí)，能夠確保足夠的充電時(shí)間。
3.3.3第3構(gòu)成例在第1和第2構(gòu)成例中，通過使電源線和節(jié)點(diǎn)短路來降低電源的阻抗，從而縮短充電時(shí)間，但并不限于此。例如，也可以通過降低電源線和節(jié)點(diǎn)之間的梯形電阻的阻抗值來降低電源的阻抗。
即，具有串聯(lián)連接在供給第1和第2電源電壓的第1和第2電源線之間的多個(gè)電阻電路，對(duì)于將由各電阻電路進(jìn)行了電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)ND1～NDi的電壓作為的第1～第i個(gè)基準(zhǔn)電壓V1～Vi輸出的梯形電阻電路，利用第1組開關(guān)電路，在多個(gè)電阻電路中，使從第1電源線到第j(j是整數(shù))個(gè)節(jié)點(diǎn)之間連接的電阻電路的阻抗值變化。此外，利用第2組開關(guān)電路，在多個(gè)電阻電路中，使從第2電源線到第k(1≤j＜k≤i，k是整數(shù))個(gè)節(jié)點(diǎn)之間連接的電阻電路的阻抗值變化。更具體一點(diǎn)說，第1和第2組開關(guān)電路在驅(qū)動(dòng)期間的給定的控制期間內(nèi)，使電阻電路的阻抗值降低，在經(jīng)過控制期間之后，提高電阻電路的阻抗值。
第1和第2組開關(guān)電路可以和構(gòu)成梯形電阻電路的電阻電路串聯(lián)，也可以并聯(lián)。
即使這樣，因?yàn)樵诒仨毘潆姷钠陂g可以使電源的阻抗變低，同時(shí)能夠使構(gòu)成梯形電阻電路的電阻電路的阻抗值變大，所以也能實(shí)現(xiàn)低功耗。
圖19A、圖19B、圖19C示出梯形電阻電路的第3構(gòu)成例。
即，梯形電阻電路的構(gòu)成如圖19A所示，例如包含串聯(lián)連接的可變阻抗電路VR0～VR3?？勺冏杩闺娐啡鐖D19B所示，可以和將開關(guān)電路(開關(guān)元件)及電阻電路(電阻元件)串聯(lián)連接的電阻切換電路并聯(lián)連接構(gòu)成。這時(shí)，在并聯(lián)連接的電阻切換電路的開關(guān)電路中，根據(jù)給定的可變控制信號(hào)，使其中至少1個(gè)開關(guān)電路導(dǎo)通。
例如，可變阻抗電路VR0可以與電阻切換電路90-01～90-04并聯(lián)構(gòu)成?？勺冏杩闺娐稸R1可以與電阻切換電路90-11～90-14并聯(lián)構(gòu)成?？勺冏杩闺娐稸R2可以與電阻切換電路90-21～90-24并聯(lián)構(gòu)成?？勺冏杩闺娐稸R 3可以與電阻切換電路90-31～90-34并聯(lián)構(gòu)成。
此外，如圖19C所示，在可變阻抗電路中，也可以進(jìn)而對(duì)電阻切換電路并聯(lián)連接電阻電路。
例如，可變阻抗電路VR0可以與電阻切換電路90-01～90-04并聯(lián)連接電阻電路92-0構(gòu)成?？勺冏杩闺娐稸R1可以與電阻切換電路90-11～90-14并聯(lián)連接電阻電路92-1構(gòu)成?？勺冏杩闺娐稸R2可以與電阻切換電路90-21～90-24并聯(lián)連接電阻電路92-2構(gòu)成?？勺冏杩闺娐稸R3可以與電阻切換電路90-31～90-34并聯(lián)連接電阻電路92-3構(gòu)成。
這時(shí)，因不必控制成使至少1個(gè)并聯(lián)連接的電阻切換電路的開關(guān)電路導(dǎo)通，故可以避免因錯(cuò)誤設(shè)定而變成開路狀態(tài)，或者，可以不必設(shè)置用來避免該狀態(tài)的電路，使結(jié)構(gòu)和控制簡(jiǎn)單化。
在這樣的構(gòu)成中，各電子切換電路的開關(guān)電路根據(jù)給定的可變控制信號(hào)控制通斷。因此，通過控制并改變第1電源線和第j個(gè)節(jié)點(diǎn)之間的各可變阻抗，或第2電源線和第k個(gè)節(jié)點(diǎn)之間的各電阻電路的阻抗值，可以降低節(jié)點(diǎn)和電源線之間的阻抗，可以得到和上述構(gòu)成例同樣的效果。
3.3.4第4構(gòu)成例圖20示出梯形電阻電路的第4構(gòu)成例。
這里，梯形電阻電路如圖19A所示，例如包含串聯(lián)連接的可變阻抗電路VR0～VR3。
可變阻抗電路如圖20所示，可以和將電阻電路和開關(guān)電路并聯(lián)連接的電阻切換電路串聯(lián)連接構(gòu)成。這時(shí)，電阻切換電路的開關(guān)元件根據(jù)給定的可變控制信號(hào)進(jìn)行通斷。
例如，可變阻抗電路VR0可以與電阻切換電路94-01～94-04串聯(lián)構(gòu)成?？勺冏杩闺娐稸R1可以與電阻切換電路94-11～94-14串聯(lián)構(gòu)成?？勺冏杩闺娐稸R2可以與電阻切換電路94-21～94-24串聯(lián)構(gòu)成?？勺冏杩闺娐稸R3可以與電阻切換電路94-31～94-34串聯(lián)構(gòu)成。
在這樣的構(gòu)成中，通過控制并改變第1電源線和第j個(gè)節(jié)點(diǎn)之間的各可變阻抗，或第2電源線和第k個(gè)節(jié)點(diǎn)之間的各電阻電路的阻抗值，可以降低節(jié)點(diǎn)和電源線之間的阻抗，可以得到和上述構(gòu)成例同樣的效果。
3.3.5第5構(gòu)成例圖21示出梯形電阻電路的第5構(gòu)成例。
這里，梯形電阻電路如圖19A所示，例如包含串聯(lián)連接的可變阻抗電路VR0～VR3。
在可變阻抗電路VR0中，在第1電源線和第1節(jié)點(diǎn)ND1之間插入串聯(lián)連接的開關(guān)電路(開關(guān)元件)SWA和電阻電路R01。在第1節(jié)點(diǎn)ND1和基準(zhǔn)電壓V1的輸出節(jié)點(diǎn)之間插入開關(guān)電路SW11。此外，在可變阻抗電路VR0中，在第1電源線和第1節(jié)點(diǎn)ND1B之間插入串聯(lián)連接的開關(guān)電路SWB和電阻電路R02。在第1節(jié)點(diǎn)ND1B和基準(zhǔn)電壓V1之間插入開關(guān)電路SW12。進(jìn)而，在可變阻抗電路VR0中，在第1電源線和第1節(jié)點(diǎn)ND1C之間插入串聯(lián)連接的開關(guān)電路SWC和電阻電路R03。在第1節(jié)點(diǎn)ND1C和基準(zhǔn)電壓V1之間插入開關(guān)電路SW13。
在可變阻抗電路VR1中，在節(jié)點(diǎn)ND1和節(jié)點(diǎn)ND2之間插入電阻電路R11。在節(jié)點(diǎn)ND2和基準(zhǔn)電壓V2的輸出節(jié)點(diǎn)之間插入開關(guān)電路SW21。此外，在可變阻抗電路VR1中，在節(jié)點(diǎn)ND1B和ND2B之間插入電阻電路R12。在節(jié)點(diǎn)ND2B和基準(zhǔn)電壓V2的輸出節(jié)點(diǎn)之間插入開關(guān)電路SW22。進(jìn)而，在可變阻抗電路VR1中，在節(jié)點(diǎn)ND1C和節(jié)點(diǎn)ND2C之間插入電阻電路R13。在節(jié)點(diǎn)ND2C和基準(zhǔn)電壓V2之間插入開關(guān)電路SW23。
在可變阻抗電路VR2中，在節(jié)點(diǎn)ND2和節(jié)點(diǎn)NDs之間插入電阻電路R21。在節(jié)點(diǎn)ND3和基準(zhǔn)電壓V3的輸出節(jié)點(diǎn)之間插入開關(guān)電路SW31。此外，在可變阻抗電路VR2中，在節(jié)點(diǎn)ND2B和ND3B之間插入電阻電路R22。在節(jié)點(diǎn)ND3B和基準(zhǔn)電壓V3的輸出節(jié)點(diǎn)之間插入開關(guān)電路SW32。進(jìn)而，在可變阻抗電路VR2中，在節(jié)點(diǎn)ND2C和節(jié)點(diǎn)ND3C之間插入電阻電路R23。在節(jié)點(diǎn)ND3C和基準(zhǔn)電壓V3的輸出節(jié)點(diǎn)之間插入開關(guān)電路SW33。
在可變阻抗電路VR3中，在節(jié)點(diǎn)ND3和基準(zhǔn)電壓V4的輸出節(jié)點(diǎn)之間插入電阻電路R31。此外，在可變阻抗電路VR3中，在節(jié)點(diǎn)ND3B和基準(zhǔn)電壓V4的輸出節(jié)點(diǎn)之間插入電阻電路SW32。進(jìn)而，在可變阻抗電路VR3中，在節(jié)點(diǎn)ND3C和基準(zhǔn)電壓V4的輸出節(jié)點(diǎn)之間插入開關(guān)電路SW33。
在這樣的構(gòu)成中，開關(guān)電路SWA、SWB、SWC、SW11～SW13、SW21～SW23、SW31～SW33、根據(jù)給定的可變控制信號(hào)控制通斷。
例如，當(dāng)開關(guān)電路SWB、SWC、SW13、SW22導(dǎo)通，開關(guān)電路SWA、SW11、SW12、SW21、SW23截止時(shí)，作為基準(zhǔn)電壓V1，輸出由電阻電路R03使電源電壓V0下降后的電壓，作為基準(zhǔn)電壓V2，輸出由電阻電路R03和電阻電路R12使電源電壓V0下降后的電壓。
在這樣的構(gòu)成中，通過控制并改變第1電源線和第j個(gè)節(jié)點(diǎn)之間的各可變阻抗，或第2電源線和第k個(gè)節(jié)點(diǎn)之間的各電阻電路的阻抗值，可以降低節(jié)點(diǎn)和電源線之間的阻抗，可以得到和上述構(gòu)成例同樣的效果。
3.3.6第6構(gòu)成例在第1～第5構(gòu)成例中，利用電阻元件和開關(guān)元件進(jìn)行電阻的可變控制，但并不限于此。在第6構(gòu)成例中，利用連接成電壓跟隨器的運(yùn)算放大器進(jìn)行阻抗變換。即，在串聯(lián)連接在第1和第2電源線之間的梯形電阻電路的各節(jié)點(diǎn)上具有包含連接成電壓跟隨器的運(yùn)算放大器的第1和第2可變阻抗電路70、72。這時(shí)，在驅(qū)動(dòng)期間的開始控制期間利用可變控制使阻抗值降低，其后，回到原來的阻抗值，因此，可以確保充電時(shí)間，使梯形電阻電路的各電阻電路的阻抗值增大，實(shí)現(xiàn)低功耗。
圖22示出使用了連接成電壓跟隨器的運(yùn)算放大器的梯形電阻電路的第6構(gòu)成例。
這里，第1可變阻抗電路70如圖19A所示，例如進(jìn)行包含串聯(lián)連接的可變阻抗電路VR0～VR3的梯形電阻電路的第1～第4節(jié)點(diǎn)的阻抗可變控制?？勺冏杩闺娐稸R0～VR3通過在由梯形電阻電路的電阻元件R0～R3進(jìn)行電阻分割的第1～第4節(jié)點(diǎn)上設(shè)置電壓跟隨器電路來進(jìn)行阻抗變換。
即，在第1可變阻抗電路70中，在第1～第(j-1)個(gè)節(jié)點(diǎn)上連接第1～第(j-1)個(gè)電壓跟隨器電路96-1～96-j。第1～第(j-1)個(gè)電壓跟隨器電路96-1～96-j如圖4所示，包含連接成電壓跟隨器的運(yùn)算放大器、插在第1～第(j-1)個(gè)連接成電壓跟隨器的運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1～第(j-1)個(gè)驅(qū)動(dòng)輸出開關(guān)電路以及插在第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1～第(j-1)個(gè)電阻輸出開關(guān)電路。而且，第1旁路開關(guān)電路SWD插在第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間。
第1～第(j-1)個(gè)驅(qū)動(dòng)輸出開關(guān)電路和第1～第(j-1)個(gè)電阻輸出開關(guān)電路利用控制信號(hào)cnt0、cnt1進(jìn)行通斷控制。
圖23示出圖22所示的梯形電阻電路的一例控制時(shí)序。
例如，在由鎖存脈沖信號(hào)LP規(guī)定的選擇期間(驅(qū)動(dòng)期間)t的前半期間(驅(qū)動(dòng)期間的開始給定期間)t1和后半周期t2，控制信號(hào)cnt0、cnt1的邏輯電平發(fā)生變化。在前半期間t1，控制信號(hào)cnt0的邏輯電平為‘L’，控制信號(hào)cnt1的邏輯電平為‘H’，第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)接通，第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)斷開。在后半期間t2，控制信號(hào)cnt0的邏輯電平為‘H’，控制信號(hào)cnt1的邏輯電平為‘L’，第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)斷開，第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)接通。
這樣，在選擇期間t內(nèi)，在前半期間t1，利用連接成電壓跟隨器的運(yùn)算放大器進(jìn)行阻抗變換，驅(qū)動(dòng)基準(zhǔn)電壓V1的輸出節(jié)點(diǎn)，在后半期間t2，通過電阻電路R0決定基準(zhǔn)電壓V1的輸出節(jié)點(diǎn)的電壓。即，如圖23所示，在必須對(duì)液晶電容或引線電容等進(jìn)行充電的前半期間t1，可以利用驅(qū)動(dòng)能力強(qiáng)的電連接成電壓跟隨器的運(yùn)算放大器使驅(qū)動(dòng)電壓快速上升，在不需要強(qiáng)驅(qū)動(dòng)能力的后半期間t2，可以由電阻電路R0輸出驅(qū)動(dòng)電壓。
再有，對(duì)于電壓跟隨器電路96-1～96-3的運(yùn)算放大器，因工作時(shí)流過恒定的工作電流，故在選擇期間t的后半期間t2，希望對(duì)該工作電流進(jìn)行限流或使其停止。
第2可變阻抗電路72如圖24所示，也可以和圖22同樣構(gòu)成。即，包含與第(k+1)～第i個(gè)節(jié)點(diǎn)連接的第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器、插在第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路以及插在第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)電阻輸出開關(guān)電路。而且，第2旁路開關(guān)電路SWE插在第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間。
第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路和第(k+1)～第i個(gè)電阻輸出開關(guān)電路利用控制信號(hào)cnt0’、cnt1’進(jìn)行通斷控制?？刂菩盘?hào)cnt0’可以使用和圖22所示的控制信號(hào)cnt0同等的信號(hào)。控制信號(hào)cnt1’可以使用和圖22所示的控制信號(hào)cnt1同等的信號(hào)。
3.3.6.1變形例再有，在圖22中，也可以如圖25所示那樣，取代開關(guān)電路SWD而設(shè)置輸出帶偏置的輸出電壓的第1運(yùn)算放大器電路98。
在圖25的可變阻抗電路VR3中，在電壓跟隨器電路96-3的電連接成電壓跟隨器的運(yùn)算放大器的輸出端子和基準(zhǔn)電壓V4的輸出節(jié)點(diǎn)之間插入帶偏置的第1運(yùn)算放大器98。運(yùn)算放大器98利用控制信號(hào)cnt1控制其動(dòng)作(進(jìn)行工作電流控制)。
圖26示出第1運(yùn)算放大器98的詳細(xì)構(gòu)成例。
第1運(yùn)算放大器98包含差動(dòng)放大部100和輸出部102。
差動(dòng)放大部100包含第1和第2差動(dòng)放大部104、106。
第1差動(dòng)放大部104將流過柵極加基準(zhǔn)信號(hào)VREFN的n型MOS晶體管Trn1(以下，將n型MOS晶體管Trnx(x是任意整數(shù))間稱作Trnx)的漏極和源極之間的電流作為電流源，該電流源與Trn2～Trn4的源極端子連接。第1運(yùn)算放大器98的輸出信號(hào)OUT加給Trn2、Trn3的柵極。Trn4的柵極加輸入信號(hào)IN。
Trn2～Trn4的漏極端子與密勒電流結(jié)構(gòu)的p型MOS晶體管Trp1(以下，將p型MOS晶體管Trpy(y是任意整數(shù))間稱作Trpy)、Trp2的漏極端子連接。再有，Trp1、Trp2的柵極與Trn2、Trn3的漏極端子連接。
從Trp2的漏極端子輸出差動(dòng)輸出信號(hào)SO1。
第2差動(dòng)放大部106將流過柵極加基準(zhǔn)信號(hào)VREFP的Trp3的漏極和源極之間的電流作為電流源，該電流源與Trp4～Trp6的源極端子連接。第1運(yùn)算放大器98的輸出信號(hào)OUT加給Trp4、Trp5的柵極。Trp6的柵極加輸入信號(hào)IN。
Trp4～Trp6的漏極端子與密勒電流結(jié)構(gòu)的Trn5、Trn6的漏極端子連接。再有，Trn5、Trn6的柵極與Trp4、Trp5的漏極端子連接。
從Trn6的漏極端子輸出差動(dòng)輸出信號(hào)SO2。
輸出部102包含串聯(lián)連接在電源電壓VDD和接地電壓VSS之間的Trp7和Trn7。Trp7的柵加差動(dòng)輸出信號(hào)SO1。Trn7的柵加差動(dòng)輸出信號(hào)SO2。從Trp7和Trn7的漏極端子輸出輸出信號(hào)OUT。
此外，Trp7的柵極與Trp8的漏極連接。Trp8的源極端子與電源電壓VDD連接，柵極加使能信號(hào)ENB。Trn7的柵極與Trn8的漏極連接。Trn8的源極端子與接地電壓VSS連接，柵極加反相使能信號(hào)XENB。
這樣構(gòu)成第1運(yùn)算放大器電路98如圖26所示，根據(jù)基準(zhǔn)信號(hào)VREFN、VREFP、使能信號(hào)ENB和反相使能信號(hào)XENB動(dòng)作，輸出輸入信號(hào)IN的電壓帶偏置的輸出信號(hào)OUT。作為基準(zhǔn)信號(hào)VREFN和使能信號(hào)ENB，可以使用圖23所示的控制信號(hào)cnt1。作為基準(zhǔn)信號(hào)VREFP和反相使能信號(hào)XENB，可以使用控制信號(hào)cnt1的反相信號(hào)。
在第1差動(dòng)放大部104中，當(dāng)基準(zhǔn)信號(hào)VREFN的邏輯電平為‘H’Trn1作為電流源開始動(dòng)作時(shí)，根據(jù)輸出信號(hào)OUT和輸入信號(hào)IN，使與構(gòu)成差動(dòng)對(duì)的Trn2、Trn3和Trn4的驅(qū)動(dòng)能力的差對(duì)應(yīng)的電壓作為差動(dòng)輸出信號(hào)SO1輸出。這時(shí)，因Trp8截止，故差動(dòng)輸出信號(hào)SO1直接加在Trp7的柵極上。此外，第2差動(dòng)放大部106也一樣，差動(dòng)輸出信號(hào)SO2加在Trn7的柵極上。結(jié)果，輸出部102可以輸出在輸入信號(hào)IN上附加了與構(gòu)成上述差動(dòng)對(duì)的驅(qū)動(dòng)能力對(duì)應(yīng)的偏置的輸出信號(hào)OUT。
在第1差動(dòng)放大部104中，當(dāng)基準(zhǔn)信號(hào)VREFN的邏輯電平為‘L’Trn1截止時(shí)，不能進(jìn)行放大，電源電壓VDD經(jīng)Trp8加在Trp7的柵極上。同樣，在第2差動(dòng)放大部106中，接地電源電壓VSS經(jīng)Trp8加在Trp7的柵極上。結(jié)果，輸出部102的輸出變成高阻狀態(tài)。再有，因可以利用基準(zhǔn)信號(hào)VREFN、VREFP限制流過電流源的電流或使其截止，故能夠進(jìn)行控制，使其在不工作期間沒有工作電流。
這樣一來，第1運(yùn)算放大器電路98可以加高精度的偏置。因此，可以使用電壓跟隨器的阻抗變換對(duì)可變阻抗電路的阻抗值進(jìn)行可變控制，可以改變電源的阻抗。再有，對(duì)于第1運(yùn)算放大器98，希望在選擇期間t的后半期間t2對(duì)該工作電流進(jìn)行限制或使其截止。
對(duì)于第2可變阻抗電路72也一樣，可以如圖28所示那樣取代圖24中的開關(guān)電路SWE而使用第2運(yùn)算放大器電路120。即，包含與第(k+1)～第i個(gè)節(jié)點(diǎn)連接的第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器、插在第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路、插在第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)電阻輸出開關(guān)電路以及插在第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第2運(yùn)算放大器電路120。第2運(yùn)算放大器電路120向第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)輸出對(duì)第(k+1)個(gè)基準(zhǔn)電壓Vk附加了給定的偏置電壓的電壓。
第2運(yùn)算放大器電路120和圖25所示的第1運(yùn)算放大器電路98一樣，例如可以利用控制信號(hào)cnt1’進(jìn)行動(dòng)作控制。再有，對(duì)于第2運(yùn)算放大器120，也希望在選擇期間t的后半期間t2對(duì)該工作電流進(jìn)行限制或使其截止。
4.其它以上，以具有使用了TFT的液晶面板的液晶裝置為例進(jìn)行了說明，但并不限于此。也可以使用給定的電流變換電路將由基準(zhǔn)電壓發(fā)生電路48生成的基準(zhǔn)電壓變換成電流，再供給電流驅(qū)動(dòng)型元件。若這樣，則可以適用于驅(qū)動(dòng)顯示有機(jī)EL面板的信號(hào)驅(qū)動(dòng)IC，該有機(jī)EL面板包含與例如由信號(hào)電極和掃描電極特定的象素對(duì)應(yīng)設(shè)置的有機(jī)EL元件。
圖29示出由這樣的信號(hào)驅(qū)動(dòng)IC驅(qū)動(dòng)的有機(jī)EL面板中的一例兩晶體管方式的象素電路。
有機(jī)EL面板在信號(hào)電極Sm和掃描電極Gn的交叉點(diǎn)上具有驅(qū)動(dòng)TFT800nm、開關(guān)TFT810nm、保持電容820nm和有機(jī)LED830nm。驅(qū)動(dòng)TFT800nm由P型晶體管構(gòu)成。
驅(qū)動(dòng)TFT800nm和有機(jī)LED830nm與電源線串聯(lián)連接。
開關(guān)TFT810nm插在驅(qū)動(dòng)TFT800nm的柵極和信號(hào)電極Snm之間。開關(guān)TFT810nm的柵極與掃描電極Gn連接。
保持電容820nm插在驅(qū)動(dòng)TFT800nm的柵極和電容線之間。
在這樣的有機(jī)EL元件中，當(dāng)驅(qū)動(dòng)掃描電極Gn使開關(guān)TFT810nm導(dǎo)通時(shí)，信號(hào)電極Sm的電壓寫入保持電容820nm，同時(shí)，加在驅(qū)動(dòng)TFT800nm的柵極上。驅(qū)動(dòng)TFT800nm的柵極電壓Vgs由信號(hào)電極Sm的電壓決定。因驅(qū)動(dòng)TFT800nm和有機(jī)LED830nm串聯(lián)連接，故流過驅(qū)動(dòng)TFT800nm的電流直接流過有機(jī)LED830nm。
因此，通過由保持電容820nm保持與信號(hào)電極Sm的電壓對(duì)應(yīng)的柵極電壓Vgs，例如在1幀期間使和柵極電壓Vgs對(duì)應(yīng)的電流流過有機(jī)LED830，由此，可以在該幀中使象素持續(xù)發(fā)光。
圖30A示出使用信號(hào)驅(qū)動(dòng)IC驅(qū)動(dòng)的有機(jī)EL面板中的一例4晶體管方式的象素電路。圖30B示出該象素電路的顯示控制時(shí)序。
這時(shí)，有機(jī)EL面板具有驅(qū)動(dòng)TFT900nm、開關(guān)TFT910nm、保持電容920nm和有機(jī)LED930nm。
與圖29所示的兩晶體管方式象素電路的不同點(diǎn)在于從恒流源950nm經(jīng)作為開關(guān)元件的p型TFT940nm向象素供給恒定電流Idata以取代恒定電壓以及保持電容920nm和驅(qū)動(dòng)TFT900nm經(jīng)過作為開關(guān)元件的p型TFT960nm與電源線連接。
在這樣的有機(jī)EL元件中，首先利用柵極電壓Vgp使p型TFT960nm截止，斷開電源線，并利用柵極電壓Vse1使p型TFT940nm和開關(guān)TFT910nm導(dǎo)通，使從恒流源950nm來的恒定電流Idata流過驅(qū)動(dòng)TFT900nm。
在流過驅(qū)動(dòng)TFT900nm的電流達(dá)到穩(wěn)定之前，保持電容920nm保持與恒定電流Idata對(duì)應(yīng)的電壓。
接著，利用柵極電壓Vse1使p型TFT940nm和開關(guān)TFT910nm截止，再利用柵極電壓Vgp使p型TFT960nm導(dǎo)通，使電源線、驅(qū)動(dòng)TFT900nm和有機(jī)LED930nm接通。這時(shí)，利用保持電容920nm保持的電壓，向有機(jī)LED930nm供給和恒定電流Idata大致相等或大小與其對(duì)應(yīng)的電流。
在這樣的有機(jī)EL元件中，例如，可以使掃描電極作為加?xùn)艠O電壓Vse1的電極、將信號(hào)電極作為數(shù)據(jù)線構(gòu)成。
有機(jī)LED可以在透明陽(yáng)極(ITO)的上部設(shè)置發(fā)光層，進(jìn)而，在其上部設(shè)置金屬陰極，也可以在金屬陽(yáng)極的上部設(shè)置發(fā)光層、透光性陰極和透明密封罩。
通過象上述那樣構(gòu)成驅(qū)動(dòng)顯示包含以上說明的有機(jī)EL元件的有機(jī)EL面板的信號(hào)驅(qū)動(dòng)IC，可以對(duì)有機(jī)EL面板提供通用的信號(hào)驅(qū)動(dòng)IC。
再有，本發(fā)明不限于上述實(shí)施形態(tài)，在本發(fā)明的要?jiǎng)t范圍內(nèi)可以進(jìn)行各種變形實(shí)施。例如，也可以適用于等離子體顯示裝置。
此外，作為對(duì)節(jié)點(diǎn)和第1及第2電源線之間的阻抗進(jìn)行可變控制的可變控制信號(hào)，也可以使用從用戶來的給定的命令或從外部輸入端子輸入的控制信號(hào)。
進(jìn)而還有，作為對(duì)梯形電阻電路的電阻進(jìn)行可變控制的電路，也可以將第1～第6構(gòu)成例任意組合后構(gòu)成。
權(quán)利要求
1.一種發(fā)生多個(gè)基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路，該多個(gè)基準(zhǔn)電壓用來生成已根據(jù)色調(diào)數(shù)據(jù)進(jìn)行了色調(diào)校正的色調(diào)值，其特征在于，包括具有串聯(lián)連接在供給第1及第2電源電壓的第1及第2電源線之間的多個(gè)電阻電路并將利用各電阻電路進(jìn)行電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)的電壓作為第1～第i個(gè)基準(zhǔn)電壓輸出的梯形電阻電路；使作為第j個(gè)(j為整數(shù))節(jié)點(diǎn)和上述第1電源線之間的阻抗的第1阻抗值變化的第1可變阻抗電路；使作為第k個(gè)(1≤j＜k≤i，，k為整數(shù))節(jié)點(diǎn)和上述第2電源線之間的阻抗的第2阻抗值變化的第2可變阻抗電路，上述第1和第2可變阻抗電路在基于上述色調(diào)數(shù)據(jù)的驅(qū)動(dòng)期間的給定控制期間內(nèi)，使上述第1和第2阻抗值降低，在經(jīng)過上述控制期間之后，使上述第1和第2阻抗值分別回到第1和第2給定值。
2.權(quán)利要求1記載的基準(zhǔn)電壓發(fā)生電路，其特征在于上述第1可變阻抗電路包含插在上述第1電源線和上述第j個(gè)節(jié)點(diǎn)之間的第1旁路阻抗電路，上述第1旁路阻抗電路在上述控制期間使上述第1電源線與上述第j個(gè)節(jié)點(diǎn)連接，在經(jīng)過上述控制期間之后，使上述第1電源線與上述第j個(gè)節(jié)點(diǎn)的電連接斷開。
3.權(quán)利要求1記載的基準(zhǔn)電壓發(fā)生電路，其特征在于上述第1可變阻抗電路包含分別將上述第1電源線和第1～第j個(gè)節(jié)點(diǎn)旁路的第1～第j個(gè)開關(guān)電路，上述第1～第j個(gè)開關(guān)電路在使上述第1電源線與第1～第j個(gè)節(jié)點(diǎn)全部連接后，再按從第j個(gè)節(jié)點(diǎn)到第1個(gè)節(jié)點(diǎn)的順序逐次斷開和上述第1電源線的電連接。
4.權(quán)利要求1記載的基準(zhǔn)電壓發(fā)生電路，其特征在于上述第1可變阻抗電路包括其輸入端與上述第1～第(j-1)個(gè)節(jié)點(diǎn)連接的第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器；插在上述第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1～第(j-1)個(gè)驅(qū)動(dòng)輸出開關(guān)電路；插在上述第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1～第(j-1)個(gè)電阻輸出開關(guān)電路；插在上述第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1旁路開關(guān)電路，上述第1～第(j-1)個(gè)驅(qū)動(dòng)輸出開關(guān)電路在上述控制期間使第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)連接，在經(jīng)過上述控制期間之后，斷開上述第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，上述第1～第(j-1)個(gè)電阻輸出開關(guān)電路在上述控制期間斷開上述第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，在經(jīng)過上述控制期間之后，使上述第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)連接，上述第1旁路開關(guān)電路在上述控制期間使上述第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)連接，在經(jīng)過上述控制期間之后，斷開第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接。
5.權(quán)利要求1記載的基準(zhǔn)電壓發(fā)生電路，其特征在于上述第1可變阻抗電路包括其輸入端與上述第1～第(j-1)個(gè)節(jié)點(diǎn)連接的第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器；插在上述第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1～第(j-1)個(gè)驅(qū)動(dòng)輸出開關(guān)電路；插在上述第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1～第(j-1)個(gè)電阻輸出開關(guān)電路；插在上述第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第1運(yùn)算放大器電路，上述第1～第(j-1)個(gè)驅(qū)動(dòng)輸出開關(guān)電路在上述控制期間使上述第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電連接，在經(jīng)過上述控制期間之后，斷開上述第1～第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，上述第1～第(j-1)個(gè)電阻輸出開關(guān)電路在上述控制期間斷開上述第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，在經(jīng)過上述控制期間之后，使第1～第(j-1)個(gè)節(jié)點(diǎn)和第1～第(j-1)個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)連接，上述第1運(yùn)算放大器電路在上述控制期間向上述第j個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)輸出已對(duì)第(j-1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出附加了給定的偏置的電壓，在經(jīng)過上述控制期間之后，可以對(duì)其工作電流加以限制或使其截止。
6.權(quán)利要求1至5的任何一項(xiàng)記載的基準(zhǔn)電壓發(fā)生電路，其特征在于上述第2可變阻抗電路包含插在上述第2電源線和上述第k個(gè)節(jié)點(diǎn)之間的第2旁路阻抗電路，上述第2旁路電阻電路在上述控制期間使上述第2電源線與上述第k個(gè)節(jié)點(diǎn)電連接，在經(jīng)過上述控制期間之后，使上述第2電源線與上述第k個(gè)節(jié)點(diǎn)的電連接斷開。
7.權(quán)利要求1至5的任何一項(xiàng)記載的基準(zhǔn)電壓發(fā)生電路，其特征在于上述第2可變阻抗電路包含分別將上述第2電源線和第k～第i個(gè)節(jié)點(diǎn)旁路的第k～第i個(gè)開關(guān)電路，上述第k～第i個(gè)開關(guān)電路在使上述第2電源線與第k～第i個(gè)節(jié)點(diǎn)連接后，再按從第k個(gè)節(jié)點(diǎn)到第i個(gè)節(jié)點(diǎn)的順序逐次斷開和上述第2電源線的電連接。
8.權(quán)利要求1至5的任何一項(xiàng)記載的基準(zhǔn)電壓發(fā)生電路，其特征在于上述第2可變阻抗電路包括其輸入端與上述第(k+1)～第i個(gè)節(jié)點(diǎn)連接的第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器；插在上述第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路；插在上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)電阻輸出開關(guān)電路；插在上述第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第2旁路開關(guān)電路，上述第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路在上述控制期間使上述第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電連接，在經(jīng)過上述控制期間之后，斷開上述第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，上述第(k+1)～第i個(gè)電阻輸出開關(guān)電路在上述控制期間斷開上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，在經(jīng)過上述控制期間之后，使上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電連接，上述第2旁路開關(guān)電路在上述控制期間使上述第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電連接，在經(jīng)過上述控制期間之后，斷開第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接。
9.權(quán)利要求1至5的任何一項(xiàng)記載的基準(zhǔn)電壓發(fā)生電路，其特征在于上述第2可變阻抗電路包括其輸入端與上述第(k+1)～第i個(gè)節(jié)點(diǎn)連接的第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器；插在上述第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路；插在上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第(k+1)～第i個(gè)電阻輸出開關(guān)電路；插在上述第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)之間的第2運(yùn)算放大器電路，上述第(k+1)～第i個(gè)驅(qū)動(dòng)輸出開關(guān)電路在上述控制期間使上述第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電連接，在經(jīng)過上述控制期間之后，斷開上述第(k+1)～第i個(gè)電壓跟隨器型運(yùn)算放大器的輸出和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，上述第(k+1)～第i個(gè)電阻輸出開關(guān)電路在上述控制期間斷開上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)的電連接，在經(jīng)過上述控制期間之后，使上述第(k+1)～第i個(gè)節(jié)點(diǎn)和第(k+1)～第i個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)電連接，上述第2運(yùn)算放大器電路在上述控制期間向第k個(gè)基準(zhǔn)電壓輸出節(jié)點(diǎn)輸出已對(duì)第(k+1)個(gè)電壓跟隨器型運(yùn)算放大器的輸出附加了給定的偏置的電壓，在經(jīng)過上述控制期間之后，可以對(duì)其工作電流加以限制或使其停止。
10.一種發(fā)生多個(gè)基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路，該多個(gè)基準(zhǔn)電壓用來生成已根據(jù)色調(diào)數(shù)據(jù)進(jìn)行了色調(diào)校正的色調(diào)值，其特征在于，包括具有串聯(lián)連接在供給第1及第2電源電壓的第1及第2電源線之間的多個(gè)電阻電路并將利用各電阻電路進(jìn)行電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)的電壓作為第1～第i個(gè)基準(zhǔn)電壓輸出的梯形電阻電路；在上述多個(gè)電阻電路中使從上述第1電源線到第j(j是整數(shù))個(gè)節(jié)點(diǎn)之間連接的電阻電路的阻抗變化的第1組開關(guān)電路；在上述多個(gè)電阻電路中使從上述第2電源線到第k(1≤j＜k≤i，k是整數(shù))個(gè)節(jié)點(diǎn)之間連接的電阻電路的阻抗變化的第2組開關(guān)電路，上述第1和第2組開關(guān)電路在基于上述色調(diào)數(shù)據(jù)的驅(qū)動(dòng)期間的給定的控制期間內(nèi)，降低電阻電路的阻抗值，在經(jīng)過上述控制期間之后，提高電阻電路的阻抗值。
11.一種顯示驅(qū)動(dòng)電路，其特征在于包含權(quán)利要求1至5的任何一項(xiàng)記載的基準(zhǔn)電壓發(fā)生電路、根據(jù)色調(diào)數(shù)據(jù)從由上述基準(zhǔn)電壓發(fā)生電路產(chǎn)生的多個(gè)基準(zhǔn)電壓中選擇電壓的電壓選擇電路和使用由上述電壓選擇電路選擇的電壓驅(qū)動(dòng)信號(hào)電極的信號(hào)電極驅(qū)動(dòng)電路。
12.一種顯示驅(qū)動(dòng)電路，其特征在于包含權(quán)利要求6記載的基準(zhǔn)電壓發(fā)生電路、根據(jù)色調(diào)數(shù)據(jù)從由上述基準(zhǔn)電壓發(fā)生電路產(chǎn)生的多個(gè)基準(zhǔn)電壓中選擇電壓的電壓選擇電路和使用由上述電壓選擇電路選擇的電壓驅(qū)動(dòng)信號(hào)電極的信號(hào)電極驅(qū)動(dòng)電路。
13.一種顯示驅(qū)動(dòng)電路，其特征在于包含權(quán)利要求7記載的基準(zhǔn)電壓發(fā)生電路、根據(jù)色調(diào)數(shù)據(jù)從由上述基準(zhǔn)電壓發(fā)生電路產(chǎn)生的多個(gè)基準(zhǔn)電壓中選擇電壓的電壓選擇電路和使用由上述電壓選擇電路選擇的電壓驅(qū)動(dòng)信號(hào)電極的信號(hào)電極驅(qū)動(dòng)電路。
14.一種顯示驅(qū)動(dòng)電路，其特征在于包含權(quán)利要求8記載的基準(zhǔn)電壓發(fā)生電路、根據(jù)色調(diào)數(shù)據(jù)從由上述基準(zhǔn)電壓發(fā)生電路產(chǎn)生的多個(gè)基準(zhǔn)電壓中選擇電壓的電壓選擇電路和使用由上述電壓選擇電路選擇的電壓驅(qū)動(dòng)信號(hào)電極的信號(hào)電極驅(qū)動(dòng)電路。
15.一種顯示驅(qū)動(dòng)電路，其特征在于包含權(quán)利要求9記載的基準(zhǔn)電壓發(fā)生電路、根據(jù)色調(diào)數(shù)據(jù)從由上述基準(zhǔn)電壓發(fā)生電路產(chǎn)生的多個(gè)基準(zhǔn)電壓中選擇電壓的電壓選擇電路和使用由上述電壓選擇電路選擇的電壓驅(qū)動(dòng)信號(hào)電極的信號(hào)電極驅(qū)動(dòng)電路。
16.一種顯示驅(qū)動(dòng)電路，其特征在于包含權(quán)利要求10記載的基準(zhǔn)電壓發(fā)生電路、根據(jù)色調(diào)數(shù)據(jù)從由上述基準(zhǔn)電壓發(fā)生電路產(chǎn)生的多個(gè)基準(zhǔn)電壓中選擇電壓的電壓選擇電路和使用由上述電壓選擇電路選擇的電壓驅(qū)動(dòng)信號(hào)電極的信號(hào)電極驅(qū)動(dòng)電路。
17.一種顯示裝置，其特征在于包含多個(gè)信號(hào)電極、與上述多個(gè)信號(hào)電極交叉的多個(gè)掃描電極、由上述多個(gè)信號(hào)電極和上述多個(gè)掃描電極指定的象素、驅(qū)動(dòng)上述多個(gè)信號(hào)電極的權(quán)利要求11記載的顯示驅(qū)動(dòng)電路和驅(qū)動(dòng)上述多個(gè)掃描電極的掃描電極驅(qū)動(dòng)電路。
18.一種顯示裝置，其特征在于包含多個(gè)信號(hào)電極、與上述多個(gè)信號(hào)電極交叉的多個(gè)掃描電極、由上述多個(gè)信號(hào)電極和上述多個(gè)掃描電極指定的象素、驅(qū)動(dòng)上述多個(gè)信號(hào)電極的權(quán)利要求12記載的顯示驅(qū)動(dòng)電路和驅(qū)動(dòng)上述多個(gè)掃描電極的掃描電極驅(qū)動(dòng)電路。
19.一種顯示裝置，其特征在于包含具有多個(gè)信號(hào)電極、與上述多個(gè)信號(hào)電極交叉的多個(gè)掃描電極和由上述多個(gè)信號(hào)電極和上述多個(gè)掃描電極指定的象素的顯示面板、驅(qū)動(dòng)上述多個(gè)信號(hào)電極的權(quán)利要求11記載的顯示驅(qū)動(dòng)電路和驅(qū)動(dòng)上述多個(gè)掃描電極的掃描電極驅(qū)動(dòng)電路。
20.一種顯示裝置，其特征在于包含具有多個(gè)信號(hào)電極、與上述多個(gè)信號(hào)電極交叉的多個(gè)掃描電極和由上述多個(gè)信號(hào)電極和上述多個(gè)掃描電極指定的象素的顯示面板、驅(qū)動(dòng)上述多個(gè)信號(hào)電極的權(quán)利要求12記載的顯示驅(qū)動(dòng)電路和驅(qū)動(dòng)上述多個(gè)掃描電極的掃描電極驅(qū)動(dòng)電路。
21.一種發(fā)生多個(gè)基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生方法，該多個(gè)基準(zhǔn)電壓用來生成已根據(jù)色調(diào)數(shù)據(jù)進(jìn)行了色調(diào)校正的色調(diào)值，其特征在于對(duì)于將利用串聯(lián)連接在供給第1及第2電源電壓的第1及第2電源線之間的多個(gè)電阻電路的各電阻電路進(jìn)行電阻分割的第1～第i(i是2以上的整數(shù))個(gè)節(jié)點(diǎn)的電壓作為第1～第i個(gè)基準(zhǔn)電壓輸出的梯形電阻電路，在基于上述色調(diào)數(shù)據(jù)的驅(qū)動(dòng)期間的給定控制期間內(nèi)，使第j個(gè)(j為整數(shù))節(jié)點(diǎn)和上述第1電源線之間的阻抗值以及第k個(gè)(1≤j＜k≤i，，k為整數(shù))節(jié)點(diǎn)和上述第2電源線之間的阻抗值減小。
全文摘要
提供一種基準(zhǔn)電壓發(fā)生電路、顯示驅(qū)動(dòng)電路、顯示裝置和基準(zhǔn)電壓發(fā)生方法，在確保驅(qū)動(dòng)所必須的充電時(shí)間的同時(shí)，能夠減小色調(diào)校正使用的梯形電阻產(chǎn)生的電流損耗?；鶞?zhǔn)電壓發(fā)生電路48利用連接在供給高電位側(cè)的電源電壓(第1電源電壓)V0的第1電源線和供給低電位側(cè)的電源電壓(第2電源電壓)VSS的第2電源線之間的梯形電阻電路輸出多個(gè)基準(zhǔn)電壓V0～VY。梯形電阻電路將多個(gè)電阻電路串聯(lián)連接?；鶞?zhǔn)電壓發(fā)生電路48第1可變阻抗電路使第1電源線和第j(j是整數(shù))個(gè)節(jié)點(diǎn)之間的第1阻抗值變化。基準(zhǔn)電壓發(fā)生電路48第2可變阻抗電路使第k個(gè)(1≤j<k≤i，k為整數(shù))節(jié)點(diǎn)和第2電源線之間的第2阻抗值變化。
文檔編號(hào)G09G3/20GK1437083SQ03104218
公開日2003年8月20日 申請(qǐng)日期2003年2月8日 優(yōu)先權(quán)日2002年2月8日
發(fā)明者森田晶 申請(qǐng)人:精工愛普生株式會(huì)社