專利名稱：邏輯電路、定時產(chǎn)生電路、顯示裝置和便攜式終端的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種邏輯電路、定時產(chǎn)生電路、顯示裝置和便攜式終端。具體地說，本發(fā)明涉及一種采用具有大特性變化的晶體管在絕緣基底上形成的邏輯電路，一種采用該邏輯電路的定時產(chǎn)生電路，一種采用所述定時產(chǎn)生電路作為一個外圍驅(qū)動電路的顯示裝置，以及一種集成了顯示裝置作為屏幕顯示部分的便攜式終端。
背景技術(shù)：
圖7中示出了作為一種邏輯電路的定時產(chǎn)生電路的常規(guī)例子。根據(jù)該常規(guī)例子的定時產(chǎn)生電路配置為具有電平移位電路101和兩個在電平移位電路輸出端串聯(lián)的觸發(fā)器，在該例中也就是T型的觸發(fā)器(以下稱為“TFF”)102和103。電平移位電路101將從外部輸入的低電壓幅度的主時鐘MCK電平移位(電平轉(zhuǎn)換)為高電壓幅度的主時鐘lsmck。該主時鐘lsmck通過緩沖器104提供給利用主時鐘lsmck運(yùn)行的電路作為基準(zhǔn)。
TFF 102通過頻率劃分主時鐘lsmck產(chǎn)生點時鐘DCK。該點時鐘DCK通過緩沖器105提供給利用點時鐘DCK運(yùn)行的電路作為基準(zhǔn)。TFF 103通過進(jìn)一步頻率劃分點時鐘DCK產(chǎn)生水平時鐘HCK。該水平時鐘HCK提供給利用水平時鐘HCK運(yùn)行的電路作為基準(zhǔn)。
根據(jù)由外部給定的復(fù)位脈沖，例如，在1H(H是水平周期)周期時，對TFF 102和103進(jìn)行復(fù)位。這里，將復(fù)位脈沖發(fā)送到TFF 102和103的布線具有布線容量、晶體管輸入容量和與其它布線的跨接容量。為此，采用了其中通過使用具有足夠驅(qū)動這樣的負(fù)載容量能力的緩沖器106的配置提高負(fù)載容量的驅(qū)動能力。
在具有上述配置的定時產(chǎn)生電路中，如果每個電路部件都通過使用具有大的特性變化的晶體管形成，則TFF 102和103的每個輸入時鐘脈沖與復(fù)位脈沖之間的定時偏差就可能發(fā)生。當(dāng)定時偏差越來越大時會出現(xiàn)問題，因為出現(xiàn)了故障，對于元件特性運(yùn)行余地會越來越小。
這里，結(jié)合圖8A和8B的定時圖來說明具有上述配置的定時產(chǎn)生電路的電路運(yùn)行。
在正常運(yùn)行時，如圖8A所示，TFF 102和103重復(fù)在與輸入時鐘脈沖上升同步時的反向狀態(tài)的操作，由此產(chǎn)生其周期兩倍于輸入時鐘脈沖的輸出脈沖。此外，在給定低電平復(fù)位脈沖后，在其下降時被復(fù)位，輸出脈沖變?yōu)榈碗娖剑趶?fù)位脈沖轉(zhuǎn)換為高電平后，輸出脈沖在第一輸入時鐘脈沖的上升時轉(zhuǎn)換為高電平。此后，TFF 102和103在其中給定下個復(fù)位脈沖的整個周期中繼續(xù)產(chǎn)生與輸入時鐘脈沖同步的輸出脈沖。
另一方面，在故障期間，例如輸入時鐘脈沖和復(fù)位脈沖之間的相對定時關(guān)系由于元件特性變化而發(fā)生偏差，如圖8B所示，當(dāng)發(fā)生在正常運(yùn)行期間(圖8A)輸入時鐘脈沖位于低電平的周期內(nèi)的復(fù)位脈沖發(fā)生在輸入時鐘脈沖位于高電平的周期內(nèi)，則在下個輸入時鐘脈沖的上升時也繼續(xù)復(fù)位操作。因此，復(fù)位后出現(xiàn)了輸出脈沖反向的故障。
在產(chǎn)生脈沖的電路之間，也就是電平移位電路101、TFF 102和103以及緩沖器107之間的延遲量之差導(dǎo)致輸入時鐘脈沖和復(fù)位脈沖之間的相對定時關(guān)系產(chǎn)生偏差。如果這些電路通過使用具有大元件特性變化和大致處理規(guī)則(例如3.5μm)的薄膜晶體管(TFT)形成，則延遲量很大，具體地說就是很可能產(chǎn)生差異。
本發(fā)明就是基于對上述問題的考慮。本發(fā)明的目的是提供一種邏輯電路，可以保證即使通過使用具有特性變化和大致處理規(guī)則的薄膜晶體管形成該邏輯電路，也能有較大的運(yùn)行余地，一種采用所述邏輯電路的定時產(chǎn)生電路，一種采用所述定時產(chǎn)生電路作為一個外圍驅(qū)動電路的顯示裝置，以及一種集成了所述顯示裝置作為顯示輸出部分的便攜式終端。

發(fā)明內(nèi)容
本發(fā)明的邏輯電路包括多個形成在在絕緣基底上觸發(fā)器，用于產(chǎn)生多個不同頻率的與從外部輸入基底的時鐘信號同步的脈沖信號；以及在與多個觸發(fā)器相同的基底上形成的復(fù)位電路，用于分別在不同定時處復(fù)位多個劃分為至少兩個系統(tǒng)的觸發(fā)器。所述邏輯電路的例子包括定時產(chǎn)生電路，用于產(chǎn)生多個頻率不同的與從外部輸入到基底中的主時鐘同步的定時信號。所述定時產(chǎn)生電路用作在顯示裝置中可應(yīng)用的定時產(chǎn)生電路，在所述顯示裝置中，為了驅(qū)動顯示部分而產(chǎn)生多個不同頻率定時信號的定時產(chǎn)生電路安裝在與該顯示部分相同的透明絕緣基底上。采用該定時產(chǎn)生電路的顯示裝置合并為便攜式終端上的屏幕顯示部分和便攜式電話，其中典型的便攜式終端是PDA(個人數(shù)字助理)。
在具有上述配置的邏輯電路中，采用邏輯電路的定時產(chǎn)生電路、采用所述定時產(chǎn)生電路作為一個外圍驅(qū)動電路的顯示裝置，或集成了該顯示裝置作為屏幕顯示部分的便攜式終端，由于采用了被劃分為至少兩個系統(tǒng)的觸發(fā)器在不同定時處被復(fù)位的配置，因此復(fù)位操作可以在需要早些定時處被復(fù)位的觸發(fā)器和需要從上述定時處延時后再復(fù)位的觸發(fā)器之間不同地進(jìn)行。因此，由于最適宜的復(fù)位定時可以根據(jù)各觸發(fā)器設(shè)置，所以能保證即使每個電路通過采用具有大元件特性變化和大致處理規(guī)則的晶體管形成，也具有較大的運(yùn)行余地。


圖1示出根據(jù)本發(fā)明實施例的定時產(chǎn)生電路的配置示例的電路圖。
圖2是說明根據(jù)本發(fā)明的定時產(chǎn)生電路的電路運(yùn)行的定時圖。
圖3是以放大方式示出圖2主要部分的定時圖。
圖4是根據(jù)本發(fā)明的液晶顯示裝置配置示例的框圖。
圖5是像素結(jié)構(gòu)示例的電路圖。
圖6是根據(jù)本發(fā)明的PDA配置概貌的外部視圖。
圖7是根據(jù)傳統(tǒng)例子的定時產(chǎn)生電路的配置示例的電路圖。
圖8A和8B是根據(jù)傳統(tǒng)例子的定時產(chǎn)生電路的電路運(yùn)行的定時圖。
優(yōu)選實施方式下面結(jié)合附圖詳細(xì)說明本發(fā)明的實施例。
圖1示出根據(jù)本發(fā)明實施例的邏輯電路(例如定時產(chǎn)生電路)的配置示例的框圖。從圖1可以清楚看出，例如，根據(jù)本實施例的定時產(chǎn)生電路包括，電平移位電路11、兩個觸發(fā)器(這里是TFF)12和13、電平移位電路14和脈沖產(chǎn)生電路15。預(yù)先假設(shè)定時產(chǎn)生電路通過采用具有大元件特性變化和大致處理規(guī)則的晶體管(例如TFF)，形成在諸如玻璃基底的絕緣基底上。
電平移位電路11將從外部輸入的低電壓幅度(例如0至3.3v)的主時鐘MCK電平移位(電平轉(zhuǎn)換)為高電壓幅度(例如0至6.5v)的主時鐘lsmck。主時鐘lsmck提供給TFF 12和脈沖產(chǎn)生電路15，并通過緩沖器16提供給通過采用主時鐘lsmck運(yùn)行的電路作為基準(zhǔn)。
TFF 12和13在電平移位電路11的輸出端串聯(lián)。TFF 12通過頻分主時鐘lsmck產(chǎn)生點時鐘DCK。點時鐘DCK通過緩沖器17提供給通過采用點時鐘DCK運(yùn)行的電路作為基準(zhǔn)。TFF 13通過進(jìn)一步頻分點時鐘DCK產(chǎn)生水平時鐘HCK。該水平時鐘HCK提供給通過采用水平時鐘HCK運(yùn)行的電路作為基準(zhǔn)。
這里，為了使外部輸入信號的定時具有自由度，也就是說，為了使輸入定時不被確定為一種類型，而具有一定范圍，用于產(chǎn)生點時鐘DCK和水平時鐘HCK的TFF 12和13的復(fù)位操作必須在外部基準(zhǔn)信號的周期內(nèi)(在本例中是水平同步信號Hsync的周期)執(zhí)行，也就是說一個水平周期內(nèi)一次。本發(fā)明的特色在于復(fù)位TFF 12和13的復(fù)位電路的特殊配置。該配置將在下面說明。
電平移位電路14將從外部輸入的低電壓幅度(例如0至3.3v)的水平同步信號Hsync電平移位到高電壓幅度(例如0至6.5v)，并提供給脈沖產(chǎn)生電路15。脈沖產(chǎn)生電路15在電平移位后檢測水平同步信號Hsync的邊緣部分，根據(jù)主時鐘lsmck在邊緣部分產(chǎn)生水平同步脈沖hd，并進(jìn)一步產(chǎn)生多個復(fù)位脈沖，在本例中也就是對應(yīng)于兩個TFF12和13的兩個復(fù)位脈沖drst和hrst。復(fù)位脈沖drst用于復(fù)位TFF 12，而復(fù)位脈沖hrst用于復(fù)位TFF 13。
圖2示出從外部輸入的主時鐘MCK和水平同步信號Hsync與在所述定時產(chǎn)生電路內(nèi)部產(chǎn)生的主時鐘lsmck、復(fù)位脈沖drst、點時鐘DCK、水平同步脈沖hd、復(fù)位脈沖hrst、水平時鐘HCK之間的定時關(guān)系。從圖2的定時圖中可以清楚地看出，在定時產(chǎn)生電路15內(nèi)產(chǎn)生的復(fù)位脈沖drst、水平同步脈沖hd和復(fù)位脈沖hrst是在水平同步信號Hsync位于低電平的周期內(nèi)，根據(jù)主時鐘lsmck通過采用下降沿作為基準(zhǔn)產(chǎn)生的。
在具有上述配置的定時產(chǎn)生電路中，復(fù)位脈沖drst和hrst的布線具有布線容量、晶體管輸入容量以及與其它布線的跨接容量。為此，需要具有足夠驅(qū)動這樣的負(fù)載容量的驅(qū)動能力的緩沖器。因此，由于緩沖器的存在，在復(fù)位脈沖drst和hrst中出現(xiàn)延遲。另一方面，同樣在主時鐘lsmck、點時鐘DCK和水平時鐘HCK中也出現(xiàn)延遲，因為它們通過電平移位電路11和TFF 12和13。
這里，主時鐘lsmck通過的電路數(shù)量很少，且主時鐘lsmck具有最小的延遲量。如圖3的流程圖(圖2主要部分的放大視圖)所示，假設(shè)由于通過電平移位電路11而導(dǎo)致主時鐘lsmck相對于主時鐘MCK出現(xiàn)延遲量Da，如果由于通過TFF 12而導(dǎo)致點時鐘DCK出現(xiàn)延遲量Db，則點時鐘DCK相對于主時鐘MCK的延遲量就是Da+Db。此外，如果由于通過TFF 13而導(dǎo)致水平時鐘HCK出現(xiàn)延遲量Dc，則水平時鐘HCK相對于主時鐘MCK的延遲量就是Da+Db+Dc。
在上述方式中，由于主時鐘lsmck的延遲量最小，因此需要盡可能減小相對于將頻分主時鐘lsmck的TFF 12復(fù)位的復(fù)位脈沖的延遲量。由于上述原因，在根據(jù)本發(fā)明的定時產(chǎn)生電路中，復(fù)位脈沖drst與復(fù)位脈沖hrst分離。TFF12設(shè)置在脈沖產(chǎn)生電路15附近。這樣，可以減小用于復(fù)位脈沖drst的布線的負(fù)載容量的緩沖器，并需要具有更小驅(qū)動容量的緩沖器用于驅(qū)動所述負(fù)載容量。因此，復(fù)位脈沖在緩沖器中的延遲量可以減小。
這里，從圖3的定時圖可以清楚看出，在水平同步信號Hsync位于低電平的周期內(nèi)，復(fù)位脈沖drst在主時鐘lsmck的下降定時處產(chǎn)生。為了響應(yīng)主時鐘lsmck的下降，在脈沖產(chǎn)生電路15的延遲量Dα出現(xiàn)在復(fù)位脈沖drst中。在定時關(guān)系處產(chǎn)生復(fù)位脈沖hrst，所述復(fù)位脈沖hrst比復(fù)位脈沖drst進(jìn)一步延遲約主時鐘lsmck的半個時鐘。
并不僅限于主時鐘lsmck和復(fù)位脈沖drst之間的定時關(guān)系，也不僅限于點時鐘DCK和復(fù)位脈沖drst的定時關(guān)系，由于復(fù)位脈沖hrst是與復(fù)位脈沖drst分離的脈沖，因此可以通過按需要添加緩沖器來調(diào)整延遲量。
在根據(jù)本實施例的定時產(chǎn)生電路中，從圖2和3的定時圖可以清楚看出，TFF 12產(chǎn)生點時鐘DCK作為響應(yīng)主時鐘lsmck的下降定時的其狀態(tài)被反向的結(jié)果。同樣，TFF 13產(chǎn)生水平時鐘HCK作為響應(yīng)點時鐘DCK的下降定時的其狀態(tài)被反向的結(jié)果。
在上述方式中，在絕緣基底上形成并具有兩個串聯(lián)的TFF 12和13的定時產(chǎn)生電路中，用于產(chǎn)生多個不同頻率的與從外部輸入到基底中的主時鐘MCK同步的定時信號，在本例中也就是點時鐘DCK和水平時鐘HCK，對于兩個TFF 12和13產(chǎn)生分離的復(fù)位脈沖drst和hrst。因此，復(fù)位操作可以在需要較早定時處被復(fù)位的觸發(fā)器和需要從上述定時處延時后再復(fù)位的觸發(fā)器之間不同地進(jìn)行。由此，由于最適宜的復(fù)位定時可以根據(jù)各觸發(fā)器TFF 12和13設(shè)置，所以能保證既使每個電路通過采用具有大元件特性變化和大致處理規(guī)則的晶體管形成，也具有較大的運(yùn)行余地，例如，TFT。
這里，從圖2和3的定時圖可以清楚看出，當(dāng)復(fù)位脈沖drst的定時延遲變的較大，而復(fù)位脈沖drst在主時鐘lsmck位于低電平的周期內(nèi)上升，點時鐘DCK在下個主時鐘lsmck的下降定時處從低電平移到高電平，因此，點時鐘DCK的極性在根據(jù)復(fù)位脈沖drst進(jìn)行的復(fù)位操作之后反向。
在上述實施例中，通過定時產(chǎn)生電路的例子說明了邏輯電路。本發(fā)明不限于定時產(chǎn)生電路的應(yīng)用，通常還可以應(yīng)用于通過多個串連的觸發(fā)器產(chǎn)生多個不同頻率的與信號時鐘同步的脈沖信號的邏輯電路。
觸發(fā)器以兩級串聯(lián)的電路配置作為一個例子；同樣也可用于觸發(fā)器在三級或多級串聯(lián)以產(chǎn)生三個或多個不同頻率脈沖信號的電路配置。同樣，在這種情況下，在三級或多級的觸發(fā)器可以被劃分為至少兩個系統(tǒng)，并在互不相同的定時處分別復(fù)位。
此外，在延遲量具有很大變化的時鐘輸入到觸發(fā)器中的情況下，而復(fù)位脈沖是對于輸入脈沖的延遲量具有較小變化的脈沖時，運(yùn)行速度會提高。
根據(jù)上述實施例的定時產(chǎn)生電路適宜在驅(qū)動電路集成的顯示裝置里用作，例如，定時發(fā)生器，用于根據(jù)從外部輸入基底的主時鐘MCK產(chǎn)生各種驅(qū)動顯示部分所需的定時信號，以便外圍驅(qū)動電路與其上像素以矩陣排列的顯示部分一樣，整體形成在透明的絕緣基底上。
圖4是根據(jù)本發(fā)明的顯示裝置(例如液晶顯示裝置)的配置示例的框圖。在圖4中，在透明的絕緣基底上，例如玻璃基底31形成其上像素以矩陣排列的顯示部分(像素部分)32。玻璃基底31與另一個玻璃基底以預(yù)定的間距相對排列，通過在兩個基底之間密封液晶材料形成顯示面板(LCD面板)。
圖5示出了顯示部分32上每個像素的結(jié)構(gòu)示例。每個以矩陣排列的像素50配置為具有是像素晶體管的TFT(薄膜晶體管)51；像素電極連接到TFT 51漏極的液晶單元52；以及其一個電極連接到TFT 51漏極的保持電容器53。這里，液晶單元52的意思是在像素電極和為對抗該像素電極而形成的反向電極之間產(chǎn)生的液晶電容。
在這種像素結(jié)構(gòu)中，TFT 51的柵極與門線(掃描線)54連接，TFT的源極與數(shù)據(jù)線(掃描線)55連接。液晶單元52的反向電極和VCOM線56以對每個像素都相同的方式連接。然后，共用電壓VCOM(VCOM電位)通過VCOM線56對每個像素相同地提供給液晶單元52的反向電極。保持電容53的另一個電極(在反向電極一側(cè)的終端)和CS線57以對每個像素都相同的方式連接。
這里，如果執(zhí)行1H(H是水平周期)反向驅(qū)動或1F(F是字段周期)反向驅(qū)動，則待寫入每個像素的顯示信號的極性通過用作基準(zhǔn)的VCOM電位進(jìn)行反向。此外，如果其中VCOM電位的極性在1H周期或1F周期內(nèi)被反向的VCOM反向驅(qū)動與1H或1F反向驅(qū)動一起使用，則輸入CS線57的CS電位極性也與VCOM電位同步反向。但是，根據(jù)本實施例的液晶顯示裝置不限于VCOM反向驅(qū)動。
參照圖4，在與顯示部分32相同的玻璃基底31上，例如，接口(IF)電路33、定時發(fā)生器(TG)34和基準(zhǔn)電壓驅(qū)動器35組合到顯示部分32的左側(cè)；水平驅(qū)動器36組合到顯示部分32的上部；垂直驅(qū)動器37組合到顯示部分32的右側(cè)；CS驅(qū)動器38和VCOM驅(qū)動器39組合到顯示部分32的下部。這些外圍驅(qū)動電路都通過使用低溫多晶硅或CG(連續(xù)晶格邊界晶體)硅以及顯示部分32的像素晶體管一起制造。
在具有上述配置的液晶顯示裝置中，低電壓幅度的主時鐘MCK(例如3.3v)、水平同步脈沖Hsync、垂直同步脈沖Vsync和R(紅)、G(綠)、B(藍(lán))的平行輸入的顯示數(shù)據(jù)Data都通過軟電纜(基底)40從外部輸入到玻璃基底31，顯示數(shù)據(jù)Data在IF電路33電平移位(電平轉(zhuǎn)換)到高電壓幅度(例如6.5v)。
電平移位的主時鐘MCK、水平同步脈沖Hsync和垂直同步脈沖Vsync都提供給定時發(fā)生器34。根據(jù)主時鐘MCK、水平同步脈沖Hsync和垂直同步脈沖Vsync，定時發(fā)生器34產(chǎn)生驅(qū)動基準(zhǔn)電壓驅(qū)動器35、水平驅(qū)動器36、垂直驅(qū)動器37、CS驅(qū)動器38以及VCOM驅(qū)動器39所需的各種定時脈沖。
電平移位顯示數(shù)據(jù)Data在下一級提供給串-并聯(lián)轉(zhuǎn)換電路42。串-并聯(lián)轉(zhuǎn)換電路42通過將顯示數(shù)據(jù)Data轉(zhuǎn)換為兩位來將顯示數(shù)據(jù)Data的頻率降低為1/2，其中每位都與定時發(fā)生器34提供的點時鐘DCK同步(以后再說明)。在串-并聯(lián)轉(zhuǎn)換電路42中被降低了頻率的顯示數(shù)據(jù)被降低為低電壓幅度0至3.3v，并提供給水平驅(qū)動器36。
水平驅(qū)動器36具有例如水平移位寄存器361、數(shù)據(jù)抽樣鎖存電路362以及DA(數(shù)字到模擬)轉(zhuǎn)換電路(DAC)363。水平移位寄存器361啟動移位操作，以響應(yīng)定時發(fā)生器34提供的水平起始脈沖HST，并在一個與水平時鐘HCK同步的水平周期內(nèi)產(chǎn)生連續(xù)抽樣脈沖，其中水平時鐘HCK也由定時發(fā)生器34提供。
在一個與水平移位寄存器361生成的抽樣脈沖同步的水平周期內(nèi)，數(shù)據(jù)抽樣鎖存電路362連續(xù)地對接口電路33通過串-并聯(lián)轉(zhuǎn)換電路43提供的顯示數(shù)據(jù)Data進(jìn)行抽樣和鎖存。在水平消隱周期內(nèi)，將一行的鎖存的數(shù)字?jǐn)?shù)據(jù)進(jìn)一步發(fā)送到行存儲器(未示出)。然后，一行的數(shù)字?jǐn)?shù)據(jù)在DA轉(zhuǎn)換電路363中被轉(zhuǎn)換為模擬顯示信號。
DA轉(zhuǎn)換電路363配置為基準(zhǔn)電壓選擇類型DA轉(zhuǎn)換電路，用于從基準(zhǔn)電壓驅(qū)動器35提供的各等級基準(zhǔn)電壓中選擇對應(yīng)于數(shù)字?jǐn)?shù)據(jù)的基準(zhǔn)電壓。從DA轉(zhuǎn)換電路363輸出的一行的模擬顯示信號Sig輸出到數(shù)據(jù)線55-1至55-n，這些數(shù)據(jù)線與顯示部分32的水平像素的數(shù)量n對應(yīng)地布線。
垂直驅(qū)動器37由垂直移位寄存器和門控緩沖器構(gòu)成。在垂直驅(qū)動器37中，垂直移位寄存器啟動移位操作，以響應(yīng)定時發(fā)生器34提供的垂直起始脈沖VST，并在一個與垂直時鐘脈沖VCK同步的垂直周期內(nèi)產(chǎn)生連續(xù)發(fā)送的掃描脈沖，其中垂直時鐘脈沖VCK也由定時發(fā)生器34提供。產(chǎn)生的掃描脈沖通過門控緩沖器連續(xù)輸出到門線54-1至54-m，這些門線與顯示部分32的垂直像素的數(shù)量m對應(yīng)地布線。
當(dāng)掃描脈沖由于垂直驅(qū)動器37的垂直掃描而連續(xù)輸出到門線54-1至54-m時，以行為單位連續(xù)選擇顯示部分32的每個像素。然后，從DA轉(zhuǎn)換電路363輸出的一行的模擬顯示信號Sig通過數(shù)據(jù)線55-1至55-n同時寫入一行的選擇像素。以行為單位重復(fù)寫入操作的結(jié)果是獲得一個屏幕的圖像顯示。
CS驅(qū)動器38產(chǎn)生上述CS電位，并通過圖5的CS線57共同提供給相對于保持電容53的其他電極的像素。在此，例如，如果假設(shè)顯示信號的幅度為0至3.3v，當(dāng)采用VCOM反向驅(qū)動時，CS電位在低電平0v(地電平)和高電平3.3v之間重復(fù)AC轉(zhuǎn)換。
VCOM驅(qū)動器39產(chǎn)生上述VCOM電位。從VCOM驅(qū)動器39輸出的VCOM電位通過軟電纜40臨時輸出到玻璃基底31之外。當(dāng)該輸出到基底之外的VCOM電位通過VCOM校準(zhǔn)電路41之后，又通過軟電纜40再次輸入到玻璃基底31中，并通過圖5的VCOM線56共同提供給相對于液晶單元52反向電極的像素。
這里，作為VCOM電位，采用了具有與CS電位接近相同幅度的AC電壓。但是，在實踐中，如圖5所示，當(dāng)信號通過TFT 51從數(shù)據(jù)線54寫入液晶單元52的像素電極時，由于寄生電容等在TFT 51出現(xiàn)了電壓下降。為此，作為VCOM電位，需要采用被DC轉(zhuǎn)換對應(yīng)于該電壓降數(shù)量的AC電壓。VCOM電位的DC轉(zhuǎn)換由VCOM校準(zhǔn)電路41執(zhí)行。
VCOM校準(zhǔn)電路41包括輸入VCOM電位的電容C、連接在電容C的輸出端和外部電源VCC之間的可變電阻VR，以及連接在電容C輸出端和地之間的電阻R。VCOM校準(zhǔn)電路41對提供給液晶單元52反向電極的VCOM電位的DC電平進(jìn)行校準(zhǔn)，也就是說，向VCOM電位提供DC補(bǔ)償。
在具有上述配置的液晶顯示裝置中，在與顯示部分32相同的面板(玻璃基底31)上，除了水平驅(qū)動器36和垂直驅(qū)動器37，還安裝了例如接口電路33的外圍驅(qū)動電路、定時發(fā)生器34、基準(zhǔn)電壓驅(qū)動器35、CS驅(qū)動器38，以及VCOM驅(qū)動器39，由此形成了集成全部驅(qū)動電路的顯示面板。這樣，由于其它基底、IC和晶體管電路不需要從外部提供，因此減小了整個系統(tǒng)的大小，并降低了成本。
在驅(qū)動電路集成的液晶顯示裝置中，作為用于產(chǎn)生驅(qū)動顯示部分32的多個時鐘信號的定時發(fā)生器34，采用了根據(jù)上述實施例的定時產(chǎn)生電路。在圖1所示的定時產(chǎn)生電路中，電平移位電路11和14對應(yīng)于接口電路33，TFF 12和13、脈沖產(chǎn)生電路15，以及對應(yīng)于定時發(fā)生器34的緩沖器16和17。
然后，在電平移位電路11中被電平移位的主時鐘lsmck提供給通過主時鐘lsmck運(yùn)行的電路作為基準(zhǔn)，具體地說，就是水平驅(qū)動器36的數(shù)據(jù)抽樣鎖存電路362。此外，在TFF 12產(chǎn)生的點時鐘DCK提供給通過點時鐘DCK運(yùn)行的電路作為基準(zhǔn)，具體地說就是串-并聯(lián)轉(zhuǎn)換電路42。TFF 13產(chǎn)生的水平時鐘HCK提供給通過水平時鐘HCK運(yùn)行的電路作為基準(zhǔn)，具體地說就是水平驅(qū)動器36的水平移位寄存器361。
在上述方式中，通過采用根據(jù)上述實施例的定時產(chǎn)生電路作為定時發(fā)生器34，既使定時產(chǎn)生電路中每個電路都通過采用具有大元件特性變化和大致處理規(guī)則的晶體管形成在絕緣基底上，也能保證較大的運(yùn)行余地。由此，可以制造出具有較大運(yùn)行余地的液晶顯示裝置，其形成的方式是通過采用TFT將外圍驅(qū)動電路與玻璃基底31一起排列在透明的絕緣基底上。
在本應(yīng)用例中，對包括液晶單元作為液晶元件的液晶顯示裝置的應(yīng)用情況作為例子給出說明。但不限于本應(yīng)用例，還可以用于一般具有安裝在與顯示部分(例如，包括EL(場致發(fā)光)元件作為顯示元件的EL顯示裝置)相同基底上的電平移位電路的顯示裝置。
根據(jù)上述應(yīng)用例的液晶顯示裝置為代表的顯示裝置適宜用作小巧輕便的便攜式終端的屏幕顯示部分，典型的如便攜式電話和PDA(個人數(shù)字助理)。
圖6是根據(jù)本發(fā)明的便攜式終端配置的概貌的外部視圖，例如PDA。
根據(jù)本例的PDA具有折疊配置，例如，其中提供了翻蓋62來打開和關(guān)閉裝置的主單元61。在裝置主單元61的上表面，設(shè)置了其上具有鍵盤的各種按鍵的操作部分63。另一方面，在翻蓋62中設(shè)置了屏幕顯示部分64。作為屏幕顯示部分64，采用了其中在與顯示部分相同的基底上安裝了根據(jù)上述實施例的定時產(chǎn)生電路作為定時生成器的液晶顯示裝置。
通過采用根據(jù)上述實施例的定時產(chǎn)生電路作為液晶顯示裝置的定時發(fā)生器，可以形成具有較大運(yùn)行余地的集成驅(qū)動電路液晶顯示裝置。因此，通過組合液晶顯示裝置作為屏幕顯示部分64，可以簡化整個PDA的配置，即可以減小其大小并降低成本。
這里，盡管通過本發(fā)明應(yīng)用到PDA的情況給出了說明，本發(fā)明并不僅限于該應(yīng)用例。根據(jù)本發(fā)明的液晶顯示裝置尤其適用于小巧輕便的便攜式終端，例如，一般是便攜式電話。
工業(yè)實用性如上所述，根據(jù)本發(fā)明，在絕緣基底上形成的定時產(chǎn)生電路中，其具有多個用于產(chǎn)生多個不同頻率的、與從外部輸入到基底中的時鐘信號同步的定時信號的觸發(fā)器，將多個觸發(fā)器劃分為至少兩個系統(tǒng)，并在不同定時處分別復(fù)位。由此，復(fù)位操作可以在需要較早定時處被復(fù)位的觸發(fā)器和需要從上述定時處延時后再復(fù)位的觸發(fā)器之間不同地進(jìn)行。因此，由于最優(yōu)化復(fù)位定時可以根據(jù)各觸發(fā)器設(shè)置，所以能保證既使每個電路通過采用具有大元件特性變化和大致處理規(guī)則的晶體管形成，也具有較大的運(yùn)行余地。
權(quán)利要求
1.一種邏輯電路，包括多個形成在絕緣基底上的觸發(fā)器，用于產(chǎn)生多個不同頻率的與從外部輸入基底的時鐘信號同步的脈沖信號；以及在與所述多個觸發(fā)器相同的基底上形成的復(fù)位電路，用于分別在不同定時處復(fù)位所述多個劃分為至少兩個系統(tǒng)的觸發(fā)器。
2.一種定時產(chǎn)生電路，包括多個形成在絕緣基底上的觸發(fā)器，用于產(chǎn)生多個不同頻率的與從外部輸入基底的主時鐘同步的脈沖信號；以及在與所述多個觸發(fā)器相同的基底上形成的復(fù)位電路，用于分別在不同定時處復(fù)位所述多個劃分為至少兩個系統(tǒng)的觸發(fā)器。
3.一種顯示裝置，包括顯示部分，具有以矩陣排列在透明絕緣基底上的像素；以及定時產(chǎn)生電路，與所述顯示部分一起安裝在所述透明絕緣基底上，用于產(chǎn)生多個頻率不同的、驅(qū)動所述顯示部分所需的、并與從外部輸入基底的主時鐘同步的定時信號，其中，所述定時產(chǎn)生電路包括多個觸發(fā)器，用于以對應(yīng)方式產(chǎn)生多個定時信號；以及復(fù)位電路，用于分別在不同定時處復(fù)位所述被劃分為至少兩個系統(tǒng)的多個觸發(fā)器。
4.如權(quán)利要求3所述的顯示裝置，其中，所述定時產(chǎn)生電路通過采用低溫多晶硅或連續(xù)晶格邊界晶體硅形成在所述透明絕緣基底上。
5.一種集成了顯示裝置作為屏幕顯示部分的便攜式終端，所述顯示裝置包括顯示部分，具有以矩陣排列在透明絕緣基底上的像素；以及定時產(chǎn)生電路，與所述顯示部分一起安裝在所述透明絕緣基底上，用于產(chǎn)生多個頻率不同的、驅(qū)動所述顯示部分所需的、并與從外部輸入基底的主時鐘同步的定時信號，其中，所述定時產(chǎn)生電路包括多個觸發(fā)器，用于以對應(yīng)方式產(chǎn)生多個定時信號；以及復(fù)位電路，用于分別在不同定時處復(fù)位所述被劃分為至少兩個系統(tǒng)的多個觸發(fā)器。
全文摘要
一般，如果緩沖器由具有大的元件特性變化的晶體管組成，則輸入時鐘脈沖的定時很容易偏離復(fù)位脈沖的定時，當(dāng)定時偏差較大時會產(chǎn)生故障，由此相對于元件特性變化的運(yùn)行余地會變小。根據(jù)本發(fā)明的定時發(fā)生器電路在絕緣基底上制成，并具有兩個TFF(12，13)，用于產(chǎn)生不同頻率的與從基底外部輸入的主時鐘MCK同步的點時鐘DCK和水平時鐘HCK。脈沖發(fā)生器電路(15)產(chǎn)生分離的復(fù)位脈沖drst和hrst，用于在不同的定時處復(fù)位兩個TFF(12，13)。由此，既使元件特性變化很大，且電路由具有大致處理規(guī)則的TFT組成，也能保證較大的運(yùn)行余地。
文檔編號G09G3/36GK1552055SQ0380099
公開日2004年12月1日 申請日期2003年5月30日 優(yōu)先權(quán)日2002年5月31日
發(fā)明者木田芳利, 仲島義晴, 前川敏一, 一, 晴 申請人:索尼株式會社