專利名稱：具有兩個不同交錯象素的保持型圖像顯示裝置及驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種諸如液晶顯示(LCD)裝置及電致發(fā)光(EL)顯示裝置之類的保持型圖像顯示裝置及其驅(qū)動方法。
背景技術(shù)：
通常，諸如LCD裝置或EL顯示裝置之類的保持型圖像顯示裝置由通過數(shù)據(jù)線驅(qū)動器電路驅(qū)動的多個數(shù)據(jù)線(或信號線)、通過柵極線驅(qū)動器電路驅(qū)動的多個柵極線(或掃描線)以及每一個均位于數(shù)據(jù)線和柵極線之間的一個交叉點處的象素構(gòu)成。在這種保持型的圖像顯示裝置中，由于低響應(yīng)速度和保持操作引起的殘留圖像現(xiàn)象導(dǎo)致顯示質(zhì)量的退化。這將在下文中進(jìn)行詳細(xì)說明。
為了抑制殘留圖像現(xiàn)象，提出了一種現(xiàn)有技術(shù)保持型圖像顯示裝置，同時將視頻信號在一條柵極線上提供給象素，同時將黑數(shù)據(jù)在另一條柵極線上提供給象素(參見JP-A-2000-122596)。這也將在下文中進(jìn)行詳細(xì)說明。
但是，在上述現(xiàn)有技術(shù)保持型圖像顯示裝置中，數(shù)據(jù)線驅(qū)動器電路的大小以及功率消耗仍然很大。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種能夠抑制殘留圖像現(xiàn)象同時減少數(shù)據(jù)線驅(qū)動器電路的大小和功率消耗的保持型圖像顯示裝置。
另一個目的是提供用在這種保持型圖像顯示裝置中的一種顯示板、一種柵極線驅(qū)動器電路以及一種數(shù)據(jù)線驅(qū)動器電路。
另一個目的是提供一種用于驅(qū)動這種保持型圖像顯示裝置的方法。
根據(jù)本發(fā)明，在一種保持型圖像顯示裝置中，板包括多個數(shù)據(jù)線、多個柵極線以及位于數(shù)據(jù)線和柵極線之間交叉點處的第一和第二類型象素。一個或多個第一類型象素中的每一個與一個或多個第二類型象素中的每一個在交叉點處交錯排列，其中每一個第一類型象素與數(shù)據(jù)線之一和兩個連續(xù)的柵極線相連，且每一個第二類型象素與數(shù)據(jù)線之一和柵極線之一相連。柵極線驅(qū)動器電路在第一選擇周期掃描用于寫入第一視頻數(shù)據(jù)的兩個第一連續(xù)柵極線和用于寫入第一黑數(shù)據(jù)的兩個第二連續(xù)柵極線，并且在第二選擇周期掃描用于寫入第二視頻數(shù)據(jù)的第一連續(xù)柵極線的前一個和用于寫入第二黑數(shù)據(jù)的第二連續(xù)柵極線的前一個。數(shù)據(jù)線驅(qū)動器電路在第一選擇周期將第一視頻數(shù)據(jù)和第一黑數(shù)據(jù)提供給數(shù)據(jù)線，并且在第二選擇周期將第二視頻數(shù)據(jù)和第二黑數(shù)據(jù)提供給數(shù)據(jù)線。
此外，數(shù)據(jù)線驅(qū)動器電路由以下組件構(gòu)成移位寄存器電路，用于在每一個水平周期接收兩個水平啟動脈沖信號，以便與水平時鐘信號同步地移位這兩個水平啟動脈沖信號；數(shù)據(jù)寄存器電路，用于與鎖存信號同步地鎖存第一和第二視頻信號；數(shù)字/模擬轉(zhuǎn)換電路，用于當(dāng)在數(shù)據(jù)寄存器電路中鎖存第一和第二視頻數(shù)據(jù)時，執(zhí)行數(shù)字/模擬轉(zhuǎn)換；黑數(shù)據(jù)電壓產(chǎn)生電路，用于產(chǎn)生至少一個黑數(shù)據(jù)；以及輸出緩沖電路，用于多路復(fù)用第一和第二視頻數(shù)據(jù)以及黑數(shù)據(jù)并將其提供給數(shù)據(jù)線。在這種情況下，該移位寄存器電路包括由水平時鐘信號提供時鐘的串聯(lián)第三觸發(fā)器，以便產(chǎn)生鎖存信號，該第三觸發(fā)器的數(shù)目是數(shù)據(jù)線數(shù)目的一半。
此外，在一種用于驅(qū)動包括顯示板的保持型圖像顯示裝置的方法中，所述顯示板包括多個數(shù)據(jù)線、多個柵極線以及位于數(shù)據(jù)線和柵極線之間交叉點處的第一和第二類型象素，一個或多個第一類型象素中的每一個與一個或多個第二類型象素中的每一個在交叉點處交錯排列，其中每一個第一類型象素與數(shù)據(jù)線之一和兩個連續(xù)的柵極線相連，且每一個第二類型象素與數(shù)據(jù)線之一和柵極線之一相連，在第一選擇周期，掃描用于寫入第一視頻數(shù)據(jù)的兩個第一連續(xù)柵極線和用于寫入第一黑數(shù)據(jù)的兩個第二柵極線，并且將第一視頻數(shù)據(jù)和第一黑數(shù)據(jù)提供給數(shù)據(jù)線。此外，在第二選擇周期，掃描用于寫入第二視頻數(shù)據(jù)的第一連續(xù)柵極線的前一個和用于寫入第二黑數(shù)據(jù)的第二連續(xù)柵極線的前一個，并且將第二視頻數(shù)據(jù)和第二黑數(shù)據(jù)提供給數(shù)據(jù)線。


參考附圖，與現(xiàn)有技術(shù)相比，通過下面所述的說明將會使本發(fā)明更易于理解，其中圖1是示出了現(xiàn)有技術(shù)LCD裝置的電路框圖；圖2是圖1所示數(shù)據(jù)線驅(qū)動器電路的詳細(xì)電路圖；圖3是用于說明圖2所示數(shù)據(jù)線驅(qū)動器電路的操作的時序圖；圖4是圖1所示柵極線驅(qū)動器電路的詳細(xì)電路圖；圖5是用于說明圖4所示柵極線驅(qū)動器電路的操作的時序圖；圖6是用于說明圖1所示LCD裝置的操作的時序圖；圖7是用于補充說明圖6所示操作的時序圖；圖8是用于說明圖1中LCD裝置殘留圖像現(xiàn)象的原因的時序圖；圖9A和9B是用于說明圖1中LCD裝置殘留圖像現(xiàn)象的另一原因的時序圖；圖10是示出了第二現(xiàn)有技術(shù)LCD裝置的電路框圖；圖11是圖10所示柵極線驅(qū)動器電路的詳細(xì)電路圖；圖12是用于說明圖11所示柵極線驅(qū)動器電路的操作的時序圖；圖13是圖10所示LCD裝置的操作的時序圖；圖14是用于補充說明圖13所示操作的時序圖；圖15是表示圖10所示LCD板的黑區(qū)域的圖；圖16是表示根據(jù)本發(fā)明LCD裝置的第一實施例的電路框圖；圖17是圖16所示數(shù)據(jù)線驅(qū)動器電路的詳細(xì)電路圖；圖18是用于說明圖17所示數(shù)據(jù)線驅(qū)動器電路的操作的時序圖；圖19是圖16所示柵極線驅(qū)動器電路的詳細(xì)電路圖；圖20是用于說明圖19所示柵極線驅(qū)動器電路的操作的時序圖；圖21是用于說明圖16所示LCD裝置的操作的時序圖；圖22是用于補充說明圖21所示操作的時序圖；
圖23是表示根據(jù)本發(fā)明LCD裝置的第二實施例的電路框圖；圖24是圖23所示數(shù)據(jù)線驅(qū)動器電路的詳細(xì)電路圖；圖25是用于說明圖24所示數(shù)據(jù)線驅(qū)動器電路的操作的時序圖；圖26是用于說明圖23所示LCD裝置的操作的時序圖；以及圖27是用于補充說明圖26所示操作的時序圖。
具體實施例方式
在說明優(yōu)選實施例之前，將參考圖1、2、3、4、5、6、7、8、9A、9B、10、11、12、13、14和15對現(xiàn)有技術(shù)LCD裝置進(jìn)行說明。
在示出了第一現(xiàn)有技術(shù)LCD裝置的圖1中，參考數(shù)字11表示具有m×n個點的LCD板，例如m是640，n是480。即，該LCD板11包括通過數(shù)據(jù)線驅(qū)動器電路12驅(qū)動的m個數(shù)據(jù)線DL1，DL2，DL3，DL4，…，DLm-1，DLm；通過柵極線驅(qū)動器電路13驅(qū)動的n個柵極線GL1，GL2，GL3，GL4，…，GLn-1，GLn；以及分別位于數(shù)據(jù)線DL1，DL2，DL3，DL4，…，DLm-1，DLm和柵極線GL1，GL2，GL3，GL4，…GLn-1，GLn之間交叉點處的m×n個象素Pij(i＝1，2，3，4，…，m-1，m；j＝1，2，3，4，…，n-1，n)。每一個象素Pij由諸如Q11之類的一個薄膜晶體管(TFT)Qij、諸如C11之類的一個象素電容器Cij構(gòu)成，該象素電容器Cij包括連接在TFT Qij與公共電極之間的液晶，其中向該公共電極施加公共電壓VCOM。
在示出了圖1所示數(shù)據(jù)線驅(qū)動器電路12的詳細(xì)電路圖的圖2中，數(shù)據(jù)線驅(qū)動器電路12由移位寄存器電路121、數(shù)據(jù)寄存器電路122、數(shù)據(jù)鎖存電路123、數(shù)字/模擬(D/A)轉(zhuǎn)換電路124以及輸出緩沖電路125構(gòu)成。
移位寄存器電路121與如圖3所示的水平時鐘信號HCK同步地移位如圖3所示的水平啟動脈沖信號(HST)。移位寄存器電路121由通過水平時鐘信號HCK的上升沿提供時鐘的串聯(lián)D觸發(fā)器1211，1212，1213，1214，…，121m-1構(gòu)成，以便如圖3所示，依次產(chǎn)生鎖存信號LA1，LA2，LA3，LA4，…，LAm-1，LAm。注意到從接收水平同步信號HSYNC的水平定時產(chǎn)生電路(未示出)產(chǎn)生水平啟動脈沖信號HST。此外，從時鐘信號產(chǎn)生電路(未示出)產(chǎn)生水平時鐘信號HCK。
數(shù)據(jù)寄存器電路122根據(jù)鎖存信號LA1，LA2，LA3，LA4，…，LAm-1，LAm鎖存由B0，B1，…，B7表示的8比特灰度視頻數(shù)據(jù)信號VD。數(shù)據(jù)寄存器電路122由通過鎖存信號LA1提供時鐘以便鎖存如圖3所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D1的8個D觸發(fā)器1221、通過鎖存信號LA2提供時鐘以便鎖存如圖3所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D2的8個D觸發(fā)器1222、通過鎖存信號LA3提供時鐘以便鎖存如圖3所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D3的8個D觸發(fā)器1223、通過鎖存信號LA4提供時鐘以便鎖存如圖3所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D4的8個D觸發(fā)器1224、…、通過鎖存信號LAm-1提供時鐘以便鎖存如圖3所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)Dm-1的8個D觸發(fā)器122m-1以及通過鎖存信號LAm提供時鐘以便鎖存如圖3所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)Dm的8個D觸發(fā)器122m構(gòu)成。在這種情況下，從信號處理電路(未示出)依次產(chǎn)生8比特灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D1，D2，D3，D4，…，Dm-1，Dm。
數(shù)據(jù)鎖存電路123鎖存并多路復(fù)用數(shù)字視頻數(shù)據(jù)D1，D2，D3，D4，…，Dm-1，Dm。數(shù)據(jù)鎖存電路123由通過如圖3所示的從水平定時產(chǎn)生電路產(chǎn)生的水平選通信號HSTB提供時鐘的鎖存電路1231、1232，1233，1234，…，123m-1，123m以及通過如圖3所示的也從水平定時產(chǎn)生電路產(chǎn)生的極性信號POL提供時鐘的多路復(fù)用器1231’，1232’，…，123m/2’構(gòu)成。該極性信號POL用于執(zhí)行在功率消耗方面具有優(yōu)勢的點反轉(zhuǎn)方法。
D/A轉(zhuǎn)換電路124由用于產(chǎn)生相對于公共電壓VCOM正側(cè)的模擬灰度電壓的正側(cè)D/A轉(zhuǎn)換器1241，1243，…，124m-1以及用于產(chǎn)生相對于公共電壓VCOM負(fù)側(cè)的模擬灰度電壓的負(fù)側(cè)D/A轉(zhuǎn)換器1242，1244，…，124m構(gòu)成。即，如果POL＝“1”，則通過多路復(fù)用器1231’，1232’，…，123m/2’將鎖存電路1231，1232，1233，1234，…123m-1，123m分別與D/A轉(zhuǎn)換器1241，1242，1243，1244，…，124m-1，124m相連。結(jié)果，D/A轉(zhuǎn)換器1241，1242，1243，1244，…，124m-1，124m分別產(chǎn)生對應(yīng)著數(shù)字視頻信號D1，D2，D3，D4，…，Dm-1，Dm的模擬視頻信號。另一方面，如果POL＝“0”，則通過多路復(fù)用器1231’，1232’，…，123m/2’將鎖存電路1231，1232，1233，1234，…，123m-1，123m分別與D/A轉(zhuǎn)換器1242，1241，1244，1243，…，124m，124m-1相連。結(jié)果，D/A轉(zhuǎn)換器1241，1242，1243，1244，…，124m-1，124m分別產(chǎn)生對應(yīng)著數(shù)字視頻信號D2，D1，D4，D3，…，Dm，Dm-1的模擬視頻信號。
輸出緩沖電路125根據(jù)如圖3所示的與極性信號POL相似的數(shù)據(jù)選擇信號DSL來多路復(fù)用來自D/A轉(zhuǎn)換電路124的模擬視頻信號。數(shù)據(jù)選擇電路DSL由水平定時產(chǎn)生電路產(chǎn)生。輸出緩沖電路125由用于分別放大來自D/A轉(zhuǎn)換器1241，1242，1243，1244，…，124m-1，124m的模擬視頻信號的放大器(通常是電壓跟隨型運算放大器)1251，1252，1253，1254，…，125m-1，125m以及通過數(shù)據(jù)選擇信號DOL提供時鐘的多路復(fù)用器1251’，1252’，…，125m/2’構(gòu)成。在這種情況下，多路復(fù)用器1251’，1252’，…，125m/2’分別按照與數(shù)據(jù)鎖存電路123的多路復(fù)用器1231’，1232’，…，123m/2’相同的方式進(jìn)行操作。即，如果DSL＝“1”，則多路復(fù)用器1251’，1252’，…，125m/2’處于直通狀態(tài)，而如果DSL＝“0”，則多路復(fù)用器1251’，1252’，…，125m/2’處于交叉狀態(tài)。因此，分別將對應(yīng)著數(shù)字視頻信號D1，D2，D3，D4，…，Dm-1，Dm的模擬視頻信號提供給數(shù)據(jù)線DL1，DL2，DL3，DL4，…，DLm-1，DLm。注意到，永遠(yuǎn)不要將對應(yīng)著數(shù)字視頻信號D2，D1，D4，D3，…，Dm，Dm-1的模擬視頻信號提供給各個數(shù)據(jù)線DL1，DL2，DL3，DL4，…，DLm-1，DLm。
在示出了圖1所示的柵極線驅(qū)動器電路13的詳細(xì)電路圖的圖4中，柵極線驅(qū)動器電路13由用于與如圖5所示的垂直時鐘信號VCK同步地移位如圖5所示的垂直啟動脈沖信號VST的移位寄存器電路131和通過放大器(通常是電壓跟隨型運算放大器)1321，1322，1323，1324，…，132n-1，132n形成的輸出緩沖電路132構(gòu)成。注意到在每一個幀周期產(chǎn)生一個垂直啟動脈沖信號VSP。移位寄存器電路131由通過垂直時鐘信號VCK的上升沿提供時鐘的串聯(lián)D觸發(fā)器1311，1312，1313，1314，…，131n-1，131n構(gòu)成以便分別在柵極線GL1，GL2，GL3，GL4，…，GLn-1，GLn上產(chǎn)生如圖5所示的柵極線信號(或掃描線信號)。
如圖6所示，在第一幀周期T1，當(dāng)分別將視頻數(shù)據(jù)①+、②-、③+和④-提供給數(shù)據(jù)線DL1，DL2，DL3和DL4時，當(dāng)柵極線GL1的柵極線信號為高時，在如圖7所示的t1時刻，分別將視頻數(shù)據(jù)①+、②-、③+和④-寫入象素A、B、C和D。
下一步，在第二幀周期T2，當(dāng)分別將視頻數(shù)據(jù)①’-、②’+、③’-和④’+提供給數(shù)據(jù)線DL1，DL2，DL3和DL4時，當(dāng)柵極線GL2的柵極線信號為高時，在如圖7所示的t2時刻，分別將視頻數(shù)據(jù)①’-、②’+、③’-和④’+寫入象素E、F、G和H。
下一步，在第三幀周期T3，當(dāng)分別將視頻數(shù)據(jù)①”+、②”-、③”+和④”-提供給數(shù)據(jù)線DL1，DL2，DL3和DL4時，當(dāng)柵極線GL3的柵極線信號為高時，在如圖7所示的t3時刻，分別將視頻數(shù)據(jù)①”+、②”-、③”+和④”-寫入象素I、J、K和L。
之后，進(jìn)行類似的操作。
但是，在圖1所示的LCD裝置中，由于殘留圖像現(xiàn)象引起了顯示質(zhì)量的惡化。例如，如果圖1中的LCD裝置是扭曲向列(TN)型的，則響應(yīng)速度是10ms數(shù)量級的，長于例如1/60秒等的一個幀周期。結(jié)果，如圖8所示，實際上顯示象素灰度電壓(亮度)的施加跟不上將與其對應(yīng)的視頻數(shù)據(jù)寫入數(shù)據(jù)線DL1，DL2，DL3，DL4，…，DLm-1，DLm。例如，實際顯示的象素灰度電壓需要三或四個幀周期才能達(dá)到其用對應(yīng)的視頻數(shù)據(jù)表示的目標(biāo)電壓。因此，圖1所示LCD裝置的低響應(yīng)速度引起了上述殘留圖像現(xiàn)象。此外，由于圖1所示的LCD裝置是保持型的，導(dǎo)致了上述殘留圖像現(xiàn)象(參見Taiichiro Kurita，《顯示于保持型顯示器運動圖像的質(zhì)量惡化及其提高方法》，1999 IEICE討論會，SC-8-1，pp.207-208，1999(Taiichiro Kurita，“Degradationof Quality of Moving Images Displayed on Hold Type Displays andIts Improving Method”，1999 Symposium of IEICE，SC-8-1，pp.207-208，1999))。即如圖9A所示，在如圖1所示的LCD裝置之類的保持型顯示裝置中，由于將所提供的視頻數(shù)據(jù)灰度保持了一個幀周期，因此保留了所提供的視頻信號，直到提供下一視頻數(shù)據(jù)為止，這增強(qiáng)了殘留圖像現(xiàn)象。另一方面，如圖9B所示，在諸如陰極射線管(CRT)顯示裝置之類的沖擊型顯示裝置中，僅將所提供的視頻數(shù)據(jù)灰度保持了很短時間，例如幾個毫秒，這抑制了殘留圖像現(xiàn)象。
在示出了第二現(xiàn)有技術(shù)LCD裝置(參見JP-A-2000-122596)的圖10中，為了抑制殘留圖像現(xiàn)象，當(dāng)將視頻數(shù)據(jù)提供給一個柵極線上的象素時，將黑信號提供給另一個柵極線上的象素。
在圖10中，提供了LCD板21、數(shù)據(jù)線驅(qū)動器電路22以及柵極線驅(qū)動器電路23。在這種情況下，LCD板21和數(shù)據(jù)線驅(qū)動器電路22分別具有與圖1中的LCD板11和數(shù)據(jù)線驅(qū)動器電路12相同的結(jié)構(gòu)。
在示出了圖10中柵極線驅(qū)動器電路23的詳細(xì)電路圖的圖11中，柵極線驅(qū)動器電路23由用于與如圖12所示垂直時鐘信號VCK同步地移位如圖12所示垂直啟動脈沖信號VST的移位寄存器電路231和232、柵極電路233以及由放大器(通常是電壓跟隨型運算放大器)2341，2342，2343，2344，…，234n-1，234n形成的輸出緩沖電路234構(gòu)成。
移位寄存器電路231由通過垂直時鐘信號VCK的上升沿提供時鐘的串聯(lián)D觸發(fā)器2311，2312，2313，2314，…，231n-1，231n構(gòu)成，以產(chǎn)生如圖12所示的信號S1，S2，S3，S4，…，Sn-1，Sn。
移位寄存器電路232由通過垂直時鐘信號VCK的下降沿提供時鐘的串聯(lián)D觸發(fā)器2321，2322，2323，2324，…，232n-1，232n構(gòu)成，以產(chǎn)生如圖12所示的信號S1’，S2’，S3’，S4’，…，Sn-1’，Sn’。
柵極電路233由用于接收信號S1和S1’的柵極2331、用于接收信號S2和S2’的柵極2332、用于接收信號S3和S3’的柵極2333、用于接收信號S4和S4’的柵極2334、…、用于接收信號Sn-1和Sn-1’的柵極233n-1以及用于接收信號Sn-1和Sn’的柵極233n構(gòu)成，以分別在柵極線GL1，GL2，GL3，GL4，…，GLn-1，GLn上產(chǎn)生柵極線信號(或掃描線信號)，如圖12所示。
在圖12中，在每一個幀周期產(chǎn)生兩個垂直啟動脈沖信號VST。第一個垂直啟動脈沖信號VST用于寫入黑數(shù)據(jù)，而第二個垂直啟動脈沖信號VST用于寫入視頻數(shù)據(jù)。
如圖13所示，在第一幀周期的前半期T1，當(dāng)分別將視頻數(shù)據(jù)①+、②-、③+和④-提供給數(shù)據(jù)線DL1，DL2，DL3和DL4時，當(dāng)柵極線GL1的柵極線信號為高時，在如圖14所示的t1時刻，分別將視頻數(shù)據(jù)①+、②-、③+和④-寫入象素A、B、C和D。隨后，如圖13所示，在第一幀周期的后半期T1’，當(dāng)分別將黑數(shù)據(jù)B+、B-、B+和B-提供給數(shù)據(jù)線DLk+1，DLk+2，DLk+3和DLk+4時，當(dāng)柵極線GLk+1的柵極線信號為高時，在如圖14所示的t1’時刻，分別將黑數(shù)據(jù)B+、B-、B+和B-寫入象素BA、BB、BC和BD。
下一步，在第二幀周期的前半期T2，當(dāng)分別將視頻數(shù)據(jù)①’-、②’+、③’-和④’+提供給數(shù)據(jù)線DL1，DL2，DL3和DL4時，當(dāng)柵極線GL2的柵極線信號為高時，在如圖14所示的t2時刻，分別將視頻數(shù)據(jù)①’-、②’+、③’-和④’+寫入象素E、F、G和H。隨后，在第二幀周期的后半期T2’，當(dāng)分別將黑數(shù)據(jù)B-、B+、B-和B+提供給數(shù)據(jù)線DL1，DL2，DL3和DL4時，當(dāng)柵極線GLk+2的柵極線信號為高時，在如圖14所示的t2時刻，分別將黑數(shù)據(jù)B-、B+、B-和B+寫入象素BE、BF、BG和BH。
下一步，在第三幀周期的前半期T3，當(dāng)分別將視頻數(shù)據(jù)①”+、②”-、③”+和④”-提供給數(shù)據(jù)線DL1，DL2，DL3和DL4時，當(dāng)柵極線GL3的柵極線信號為高時，在如圖14所示的t3時刻，分別將視頻數(shù)據(jù)①”+、②”-、③”+和④”-寫入象素I、J、K和L。隨后，在第三幀周期的后半期T3’，當(dāng)分別將黑數(shù)據(jù)B+、B-、B+和B-提供給數(shù)據(jù)線DL1，DL2，DL3和DL4時，當(dāng)柵極線GLk+3的柵極線信號為高時，在如圖14所示的t3’時刻，分別將黑數(shù)據(jù)B+、B-、B+和B-寫入象素BI、BJ、BK和BL。
之后，重復(fù)與上述相同的操作。
因此，如圖15所示，在屏幕上掃描了具有k個柵極線寬度的黑區(qū)域以抑制殘留圖像現(xiàn)象，其中k＝1，2，3，…。
但是，在圖10的LCD裝置中，由于數(shù)據(jù)線驅(qū)動器電路22具有與圖2中的數(shù)據(jù)線驅(qū)動器電路12相同的結(jié)構(gòu)，因此數(shù)據(jù)線驅(qū)動器電路22的尺寸仍然很大，這妨礙了該LCD裝置具有緊湊的大小。此外，由于數(shù)據(jù)線驅(qū)動器電路22的輸出緩沖電路具有與數(shù)據(jù)線DL1，DL2，DL3，DL4，…，DLm-1，DLm相同數(shù)目的功率消耗放大器(電壓跟隨器)，因此極大地增大了功率的消耗。
在示出了根據(jù)本發(fā)明LCD裝置的第一實施例的圖16中，參考號1表示具有m×n個點的LCD板，例如，m是640，n是480。即，該LCD板1包括通過數(shù)據(jù)線驅(qū)動器電路2驅(qū)動的m個數(shù)據(jù)線DL1，DL2，DL3，DL4，…，DLm-1，DLm；n+1個柵極線GL1，GL2，GL3，GL4，…，GLn-1，GLn，GLn+1；以及分別位于數(shù)據(jù)線DL1，DL2，DL3，DL4，…，DLm-1，DLm和柵極線GL1，GL2，GL3，GL4，…，GLn-1，GLn，GLn+1之間交叉點處的m×n個象素Pij。柵極線GLn+1是附加到圖1和圖10的柵極線GL1，GL2，GL3，GL4，…，GLn-1，GLn上的；但是這決不會增加制造的步驟。
每一個象素Pij由兩個TFT Qij和Qij’和一個象素電容器Cij構(gòu)成，該象素電容器Cij包括連接于公共電極之間的液晶，向該公共電極施加公共電壓VCOM。TFT Qij連接于數(shù)據(jù)線DLi和TFT Qij’之間，而TFT Qij’連接于TFT Qij和象素電容器Cij之間。
如果i+j＝2，4，6，…，則象素Pij是第一類型的，其中諸如Q11之類的TFT Qij的柵極與諸如GL1之類的柵極線GLj相連并且諸如Q11’之類的TFT Qij’的柵極與諸如GL2之類的柵極線GLj+1相連。因此，當(dāng)柵極線GLj和GLj+1的電壓都為高時，將視頻數(shù)據(jù)或黑數(shù)據(jù)從數(shù)據(jù)線DLi提供給第一類型象素Pij(i+j＝2，4，6，8，…)。
另一方面，如果i+j＝3，5，7，9，…，則象素Pij是第二類型的，其中諸如Q21和Q21’之類的TFT Qij和Qij’的柵極均與諸如GL1之類的柵極線GLj相連。因此，當(dāng)柵極線GLj的電壓為高時，將視頻數(shù)據(jù)或黑數(shù)據(jù)從數(shù)據(jù)線DLi提供給第二類型象素Pij(i+j＝3，5，7，9，…)。
在LCD板1上，第一類型象素Pij(i+j＝2，4，6，8，…)和第二類型象素Pij(i+j＝3，5，7，9，…)是交錯的。即，第一類型象素Pij(i+j＝2，4，6，8，…)和第二類型象素Pij(i+j＝3，5，7，9，…)按照行、列交替地排列。
在示出了圖16中數(shù)據(jù)線驅(qū)動器電路2的詳細(xì)電路圖的圖17中，數(shù)據(jù)線驅(qū)動器電路2由移位寄存器電路21、數(shù)據(jù)寄存器電路22、數(shù)據(jù)鎖存電路23、數(shù)字/模擬轉(zhuǎn)換電路24、黑數(shù)據(jù)電壓產(chǎn)生電路25以及輸出緩沖電路26構(gòu)成。
移位寄存器電路21與如圖18所示的水平時鐘信號HCK同步地移位如圖18所示的水平啟動脈沖信號HST。移位寄存器電路21由通過水平時鐘信號HCK的上升沿提供時鐘的串聯(lián)D觸發(fā)器211，212，...，21m/2構(gòu)成，以依次產(chǎn)生如圖18所示的鎖存信號LA1，LA2，...，LAm/2。注意到每一個來自接收水平同步信號HSYNC的水平定時產(chǎn)生電路(未示出)的水平同步信號HSYNC產(chǎn)生兩個水平啟動脈沖信號HST。此外，從時鐘信號產(chǎn)生電路(未示出)產(chǎn)生水平時鐘信號HCK。
數(shù)據(jù)寄存器電路22根據(jù)鎖存信號LA1，LA2，…，LAm/2鎖存由B0，B1，…，B7表示的8比特灰度視頻數(shù)據(jù)信號VD。數(shù)據(jù)寄存器電路22由通過鎖存信號LA1提供時鐘以便鎖存如圖18所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D1或D2的8個D觸發(fā)器221、通過鎖存信號LA2提供時鐘以便鎖存如圖18所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D3或D4的8個D觸發(fā)器222、…、通過鎖存信號LAm/2提供時鐘以便鎖存如圖18所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)Dm-1或Dm的8個D觸發(fā)器22m/2構(gòu)成。在這種情況下，從信號處理電路(未示出)依次產(chǎn)生8比特灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D1，D3，…，Dm-1，D2，D4，…，Dm。更具體地，在第一水平周期，依次產(chǎn)生數(shù)字視頻數(shù)據(jù)D1，D3，…，Dm-1，D2，D4，…，Dm，而在與第一水平周期交替進(jìn)行的第二水平周期，依次產(chǎn)生數(shù)字視頻數(shù)據(jù)D2，D4，…，Dm，D1，D3，…，Dm-1。
數(shù)據(jù)鎖存電路23鎖存數(shù)字視頻數(shù)據(jù)D1或D2，D3或D4，…，Dm-1或Dm。數(shù)據(jù)鎖存電路23由通過如圖18所示的從水平定時產(chǎn)生電路產(chǎn)生的水平選通信號HSTB提供時鐘的鎖存電路231、232，…，23m/2構(gòu)成。
D/A轉(zhuǎn)換電路24由通過如圖18所示的極性信號POL提供時鐘的多路復(fù)用器2411，2412，…，241m/2；用于產(chǎn)生相對于公共電壓VCOM正側(cè)的模擬灰度電壓的正側(cè)D/A轉(zhuǎn)換器2421，2423，…，242m-1；用于產(chǎn)生相對于公共電壓VCOM負(fù)側(cè)的模擬灰度電壓的負(fù)側(cè)D/A轉(zhuǎn)換器2422，2424，…，242m；以及通過極性信號POL提供時鐘的多路復(fù)用器2431，2432，…，243m/2構(gòu)成。即，如果POL＝“1”，則通過多路復(fù)用器2411，2412，…，241m/2和多路復(fù)用器2431，2432，…，243m/2選擇正側(cè)D/A轉(zhuǎn)換器2421，2423，…，242m-1。結(jié)果，D/A轉(zhuǎn)換電路24分別產(chǎn)生對應(yīng)著數(shù)字視頻信號D1或D2，D3或D4，…，Dm-1或Dm的正極性模擬視頻信號，并將其發(fā)送到輸出緩沖電路26。另一方面，如果POL＝“0”，則通過多路復(fù)用器2411，2412，…，241m/2和多路復(fù)用器2431，2432，…，243m/2選擇負(fù)側(cè)D/A轉(zhuǎn)換器2422，2424，…，242m。結(jié)果，D/A轉(zhuǎn)換電路24分別產(chǎn)生對應(yīng)著數(shù)字視頻信號D1或D2，D3或D4，…，Dm-1或Dm的負(fù)極性模擬視頻信號，并將其發(fā)送到輸出緩沖電路26。
黑數(shù)據(jù)電壓產(chǎn)生電路25由通過極性信號POL提供時鐘的多路復(fù)用器251和放大器252構(gòu)成。多路復(fù)用器251按照與多路復(fù)用器2411，2412，…，241m/2和多路復(fù)用器2431，2432，…，243m/2相同的方式進(jìn)行操作。即，如果POL＝“1”，則選擇并放大黑數(shù)據(jù)B-，并將其發(fā)送到輸出緩沖電路26。另一方面，如果POL＝“0”，則選擇并放大黑數(shù)據(jù)B+，并將其發(fā)送到輸出緩沖電路26。
輸出緩沖電路26根據(jù)近似與通過劃分極性信號POL而得到的信號相等的數(shù)據(jù)選擇信號DSL來多路復(fù)用來自D/A轉(zhuǎn)換電路24的模擬視頻信號和黑數(shù)據(jù)電壓B-或B+。數(shù)據(jù)選擇信號DSL由水平定時產(chǎn)生電路產(chǎn)生。
輸出緩沖電路26由用于分別放大來自D/A轉(zhuǎn)換電路24中的多路復(fù)用器2431，2432，…，243m/2的模擬視頻信號的放大器(通常是電壓跟隨型運算放大器)2611，2612，…，261m/2以及通過數(shù)據(jù)選擇信號DSL提供時鐘的多路復(fù)用器2621，2622，…，262m/2構(gòu)成。在這種情況下，如果DSL＝“1”，則多路復(fù)用器2621，2622，…，262m/2處于直通狀態(tài)，而如果DSL＝“0”，則多路復(fù)用器2621，2622，…，262m/2處于交叉狀態(tài)。
因此，在第一水平周期，當(dāng)POL＝“1”(正)且DSL＝“1”(直通狀態(tài))時，從輸出緩沖電路26產(chǎn)生信號D1(+)，B-，D3(+)，B-，…，Dm-1(+)，B-，并且隨后，當(dāng)POL＝“0”(負(fù))且DSL＝“0”(交叉狀態(tài))時，從輸出緩沖電路26產(chǎn)生信號B+，D2(-)，B+，D4(-)，…，B+，Dm(-)。
另一方面，在第二水平周期，當(dāng)POL＝“1”(正)且DSL＝“0”(交叉狀態(tài))時，從輸出緩沖電路26產(chǎn)生信號B-，D2(+)，B-，D4(+)，…，B-，Dm(+)，并且隨后，當(dāng)POL＝“0”(負(fù))且DSL＝“1”(直通狀態(tài))時，從輸出緩沖電路26產(chǎn)生信號D1(-)，B+，D3(-)，B+，…，Dm-1(-)，B+。
在示出了圖16中柵極線驅(qū)動器電路3的詳細(xì)電路圖的圖19中，柵極線驅(qū)動器電路3由用于與如圖20所示的垂直時鐘信號VCK同步地移位如圖20所示的垂直啟動脈沖信號VST的移位寄存器電路31和32、柵極電路33以及由放大器341，342，343，344，…，34n-1，34n形成的輸出緩沖電路34構(gòu)成。注意到在每一個幀周期產(chǎn)生兩個垂直啟動脈沖信號VSP。
移位寄存器電路31由通過垂直時鐘信號VCK的上升沿提供時鐘的串聯(lián)D觸發(fā)器311，312，313，314，…，31n-1，31n，31n+1，31n+2構(gòu)成，以產(chǎn)生如圖20所示的信號S1，S2，S3，S4，…，Sn-1，Sn，Sn+1，Sn+2。
移位寄存器電路32由通過垂直時鐘信號VCK的下降沿提供時鐘的串聯(lián)D觸發(fā)器321，322，323，324，…，32n-1，32n，32n+1構(gòu)成以便產(chǎn)生如圖20所示的信號S1’，S2’，S3’，S4’，…，Sn-1’，Sn’，Sn+1’。
柵極電路33包括用于接收信號S1’和S2的柵極331、用于接收信號S2’和S3的柵極332、用于接收信號S3’和S4的柵極333、用于接收信號S4’和S5的柵極334、…、用于接收信號Sn-1’和Sn的柵極33n-1、用于接收信號Sn’和Sn+1的柵極33n以及用于接收信號Sn+1’和Sn+2的柵極33n+1。此外，柵極電路33還包括用于接收信號S1和柵極331的輸出信號S1”的柵極331’、用于接收信號S2和柵極332的輸出信號S2”的柵極332’、用于接收信號S3和柵極333的輸出信號S3”的柵極333’、用于接收信號S4和柵極334的輸出信號S4”的柵極334’、…、用于接收信號Sn-1和柵極33n-1的輸出信號Sn-1”的柵極33n-1’、用于接收信號Sn和柵極33n的輸出信號Sn”的柵極33n’以及用于接收信號Sn+1和柵極33n+1的輸出信號Sn+1”的柵極33n+1’。
因此，如圖20所示，柵極電路33分別在柵極線GL1，GL2，GL3，GL4，…，GLn-1，GLn，GLn+1上產(chǎn)生柵極線信號(或掃描線信號)。
如圖20所示，在每一個幀周期產(chǎn)生兩個垂直啟動脈沖信號VST。第一個垂直啟動脈沖信號VST用于寫入黑數(shù)據(jù)，而第二個垂直啟動脈沖信號VST用于寫入視頻數(shù)據(jù)。
如圖21所示，在第一幀周期的前半期T1，當(dāng)分別將視頻數(shù)據(jù)①+和③+提供給數(shù)據(jù)線DL1和DL3以及將黑數(shù)據(jù)B-提供給數(shù)據(jù)線DL2和DL4時，當(dāng)柵極線GL1、GL2、GLk+1以及GLk+2的柵極線信號為高時，在如圖22所示的t1時刻，將視頻數(shù)據(jù)①+寫入象素A、E和BA；將視頻數(shù)據(jù)③+寫入象素C、G和BC；以及將黑數(shù)據(jù)B-寫入象素B、D、BB、BD、BF和BH。隨后，在第一幀周期的后半期T1’，當(dāng)分別將視頻數(shù)據(jù)②-和④-提供給數(shù)據(jù)線DL2和DL4以及將黑數(shù)據(jù)B+提供給數(shù)據(jù)線DL1和DL3時，當(dāng)柵極線GL1和GLk+1的柵極線信號為高時，在如圖22所示的t1’時刻，將視頻數(shù)據(jù)②-寫入象素B；將視頻數(shù)據(jù)④-寫入象素D；以及將黑數(shù)據(jù)B+寫入象素BA和BC。
下一步，在第二幀周期的前半期T2，當(dāng)分別將視頻數(shù)據(jù)②’+和④’+提供給數(shù)據(jù)線DL2和DL4以及將黑數(shù)據(jù)B-提供給數(shù)據(jù)線DL1和DL3時，當(dāng)GL2、GL3、GLk+2以及GLk+3的柵極線信號為高時，在如圖22所示的t2時刻，將視頻數(shù)據(jù)②’+寫入象素F、J和BF；將視頻數(shù)據(jù)④’+寫入象素H、L和BH；以及將黑數(shù)據(jù)B-寫入象素E、G、BE、BI、BG和BK。隨后，在第二幀周期的后半期T2’，當(dāng)分別將視頻數(shù)據(jù)①’-和③’-提供給數(shù)據(jù)線DL1和DL3以及將黑數(shù)據(jù)B+提供給數(shù)據(jù)線DL2和DL4時，當(dāng)柵極線GL2和GLk+2的柵極線信號為高時，在如圖22所示的t2’時刻，將視頻數(shù)據(jù)①’-寫入象素E；將視頻數(shù)據(jù)③’-寫入象素G；以及將黑數(shù)據(jù)B+寫入象素BF和BH。
下一步，在第三幀周期的前半期T3，當(dāng)分別將視頻數(shù)據(jù)①”+和③”+提供給數(shù)據(jù)線DL1和DL3以及將黑數(shù)據(jù)B-提供給數(shù)據(jù)線DL2和DL4時，當(dāng)柵極線GL3、GL4、GLk+3以及GLk+4的柵極線信號為高時，在如圖22所示的t3時刻，將視頻數(shù)據(jù)①”+寫入象素I、M和BI；將視頻數(shù)據(jù)③”+寫入象素K、O和BK；以及將黑數(shù)據(jù)B-寫入象素J、L、BJ、BN、BL和BP。隨后，在第一幀周期的后半期T3’，當(dāng)分別將視頻數(shù)據(jù)②”-和④”-提供給數(shù)據(jù)線DL2和DL4以及將黑數(shù)據(jù)B+提供給數(shù)據(jù)線DL1和DL3時，當(dāng)柵極線GL3和GLk+3的柵極線信號為高時，在如圖22所示的t3’時刻，將視頻數(shù)據(jù)②”-寫入象素J；將視頻數(shù)據(jù)④”-寫入象素L；以及將黑數(shù)據(jù)B+寫入象素BI和BK。
之后，重復(fù)與上述相同的操作。
因此，按照與圖10中第二現(xiàn)有技術(shù)LCD裝置相同的方式，在屏幕上掃描了具有k個柵極線寬度的黑區(qū)域以抑制殘留圖像現(xiàn)象，其中k＝1，3，5，…。
在圖16中的LCD裝置中，由于圖17的數(shù)據(jù)線驅(qū)動器電路2具有小于圖2中的數(shù)據(jù)線驅(qū)動器電路12的結(jié)構(gòu)，因此數(shù)據(jù)線驅(qū)動器電路2能夠?qū)崿F(xiàn)小尺寸，從而增強(qiáng)了集成度。此外，由于圖17中的輸出緩沖電路26具有與數(shù)據(jù)線DL1，DL2，…，DLm相同數(shù)目的功率消耗的放大器，因此能夠顯著減少功率的消耗。
在示出了根據(jù)本發(fā)明LCD裝置的第二實施例的圖23中，用其中兩個連續(xù)第一類型象素Pij(j＝1，3，5，…，時，i＝1，2，5，6，…以及j＝2，4，6，…，時，i＝3，4，7，8，…)與兩個連續(xù)第二類型象素Pij(j＝1，3，5，…，時，i＝3，4，7，8，…，以及j＝2，4，6，…，時，i＝1，2，5，6…)相交錯的LCD板1’取代了圖16中的LCD板1。即，兩個第一類型象素Pij和兩個第二類型象素Pij按照行、列交替排列。
每一個第一類型象素Pij與圖16中的第一類型象素相同。即，諸如Q11之類的TFT Qij的柵極與諸如GL1之類的柵極線GLj相連并且諸如Q11’之類的TFT Qij’的柵極與諸如GL2之類的柵極線GLj+1相連。因此，當(dāng)柵極線GLj和GLj+1的電壓都為高時，將視頻數(shù)據(jù)或黑數(shù)據(jù)從數(shù)據(jù)線DLi提供給第一類型象素Pij。
此外，每一個第二類型象素Pij與圖16中的第二類型象素相同。即，諸如Q22和Q22’之類的TFT Qij和Qij’的柵極均與諸如GL2之類的柵極線GLj相連。因此，當(dāng)柵極線GLj的電壓為高時，將視頻數(shù)據(jù)或黑數(shù)據(jù)從數(shù)據(jù)線DLi提供給第二類型象素Pij。
此外，在圖23中，如圖24詳細(xì)示出的數(shù)據(jù)線驅(qū)動器電路2’取代了圖16中的數(shù)據(jù)線驅(qū)動器電路2。
在圖17中，數(shù)據(jù)線驅(qū)動器電路2’由移位寄存器電路21’、數(shù)據(jù)寄存器電路22’、數(shù)據(jù)鎖存電路23’、D/A轉(zhuǎn)換電路24’、黑數(shù)據(jù)電壓產(chǎn)生電路25’以及輸出緩沖電路26’構(gòu)成。
移位寄存器電路21’與如圖25所示的水平時鐘信號HCK同步地移位如圖25所示的水平啟動脈沖信號HST。移位寄存器電路21’具有與圖17所示的移位寄存器電路21相同的結(jié)構(gòu)。即，移位寄存器電路21’由通過水平時鐘信號HCK的上升沿提供時鐘的串聯(lián)D觸發(fā)器211，212，…，21(m/2-1)，21m/2構(gòu)成，以依次產(chǎn)生如圖25所示的鎖存信號LA1，LA2，…，LA(m/2-1)，LAm/2。
數(shù)據(jù)寄存器電路22’根據(jù)鎖存信號LA1，LA2，…，LA(m/2-1)，LAm/2鎖存由B0，B1，…，B7表示的8比特灰度視頻數(shù)據(jù)信號VD。數(shù)據(jù)寄存器電路22’具有與圖17中的數(shù)據(jù)寄存器電路22相同的結(jié)構(gòu)。即，數(shù)據(jù)寄存器電路22’由通過鎖存信號LA1提供時鐘以便鎖存如圖25所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D1或D3的8個D觸發(fā)器221、通過鎖存信號LA2提供時鐘以便鎖存如圖25所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D3或D4的8個D觸發(fā)器222、…、通過鎖存信號LA(m/2-1)提供時鐘以便鎖存如圖25所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)Dm-3或Dm-2的8個D觸發(fā)器22(m/2-1)以及通過鎖存信號LAm/2提供時鐘以便鎖存如圖25所示的灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)Dm-2或Dm的8個D觸發(fā)器22m/2構(gòu)成。在這種情況下，從信號處理電路(未示出)依次產(chǎn)生8比特灰度視頻信號VD的數(shù)字視頻數(shù)據(jù)D1，D2，D5，…，Dm-3，Dm-2，D3，D4，D7，…，Dm-1，Dm。更具體地，在第一水平周期，依次產(chǎn)生數(shù)字視頻數(shù)據(jù)D1，D2，D5，…，Dm-3，Dm-2，D3，D4，D7，…，Dm-1，Dm，而在與第一水平周期交替進(jìn)行的第二水平周期，依次產(chǎn)生數(shù)字視頻數(shù)據(jù)D3，D4，D7，…，Dm-1，Dm，D1，D2，D5，…，Dm-3，Dm-2。
數(shù)據(jù)鎖存電路23’鎖存數(shù)字視頻數(shù)據(jù)D1或D3，D2或D4，…，Dm-3或Dm-1，Dm-2或Dm。數(shù)據(jù)鎖存電路23’具有與圖17中的數(shù)據(jù)鎖存電路23相同的結(jié)構(gòu)。即，數(shù)據(jù)鎖存電路23’由通過如圖25所示的從水平定時產(chǎn)生電路產(chǎn)生的水平選通信號HSTB提供時鐘的鎖存電路231、232，…，23(m/2-1)，23m/2構(gòu)成。
D/A轉(zhuǎn)換電路24’具有與圖17中的D/A轉(zhuǎn)換電路24相同的結(jié)構(gòu)。即，D/A轉(zhuǎn)換電路24’由通過如圖25所示的極性信號POL提供時鐘的多路復(fù)用器2411，2412，…，241m/2；用于產(chǎn)生相對于公共電壓VCOM正側(cè)的模擬灰度電壓的正側(cè)D/A轉(zhuǎn)換器2421，2423，…，242m-1；用于產(chǎn)生相對于公共電壓VCOM負(fù)側(cè)的模擬灰度電壓的負(fù)側(cè)D/A轉(zhuǎn)換器2422，2424，…，242m；以及通過極性信號POL提供時鐘的多路復(fù)用器2431，2432，…，243m/2構(gòu)成。即，如果POL＝“1”，則通過多路復(fù)用器2411，2412，…，241m/2和多路復(fù)用器2431，2432，…，243m/2選擇正側(cè)D/A轉(zhuǎn)換器2421，2423，…，242m-1。結(jié)果，D/A轉(zhuǎn)換電路24D/A轉(zhuǎn)換電路24’分別產(chǎn)生對應(yīng)著數(shù)字視頻信號D1或D3，D2或D4，…，Dm-3或Dm-1，Dm-2或Dm的正極性模擬視頻信號，并將其發(fā)送到輸出緩沖電路26’。另一方面，如果POL＝“0”，則通過多路復(fù)用器2411，2412，…，241m/2和多路復(fù)用器2431，2432，…，243m/2選擇負(fù)側(cè)D/A轉(zhuǎn)換器2422，2424，…，242m。結(jié)果，D/A轉(zhuǎn)換電路24’分別產(chǎn)生對應(yīng)著數(shù)字視頻信號D1或D3，D2或D4，…，Dm-3或Dm-1，Dm-2或Dm的負(fù)極性模擬視頻信號，并將其發(fā)送到輸出緩沖電路26’。
黑數(shù)據(jù)電壓產(chǎn)生電路25’具有與圖17中的黑數(shù)據(jù)電壓產(chǎn)生電路相似的結(jié)構(gòu)。即，黑數(shù)據(jù)電壓產(chǎn)生電路25’由通過極性信號POL提供時鐘的多路復(fù)用器251和放大器252及253構(gòu)成。多路復(fù)用器251按照與多路復(fù)用器2411，2412，…，241m/2和多路復(fù)用器2431，2432，…，243m/2相同的方式進(jìn)行操作。因此，如果POL＝“1”，則放大黑數(shù)據(jù)B+和B-，并將其發(fā)送到輸出緩沖電路26’。另一方面，如果POL＝“0”，則放大黑數(shù)據(jù)B-和B+，并將其發(fā)送到輸出緩沖電路26’。
輸出緩沖電路26’根據(jù)從水平定時產(chǎn)生電路產(chǎn)生的數(shù)據(jù)選擇信號DSL來多路復(fù)用來自D/A轉(zhuǎn)換電路24’的模擬視頻信號和黑數(shù)據(jù)電壓B+或B-。
輸出緩沖電路26’與圖17中的輸出緩沖電路26相似。即，輸出緩沖電路26’由用于放大來自D/A轉(zhuǎn)換電路24’的多路復(fù)用器2431，2432，…，243m/2的模擬視頻信號的放大器2611，2612，…，261(m/2-1)，261m/2以及通過數(shù)據(jù)選擇信號DSL提供時鐘的多路復(fù)用器2621，…，262m/4構(gòu)成。在這種情況下，如果DSL＝“1”，則多路復(fù)用器2621，…，262m/4處于直通狀態(tài)，而如果DSL＝“0”，則多路復(fù)用器2621，…，262m/4處于交叉狀態(tài)。
因此，在第一水平周期，當(dāng)POL＝“1”(正)且DSL＝“1”(直通狀態(tài))時，從輸出緩沖電路26’產(chǎn)生信號D1(+)，D2(-)，B+，B-，…，Dm-3(+)，Dm-2(-)，B+，B-，并且隨后，當(dāng)POL＝“1”(負(fù))且DSL＝“0”(交叉狀態(tài))時，從輸出緩沖電路26’產(chǎn)生信號B+，B-，D3(+)，D4(-)，…，B+，B-，Dm-1(+)，Dm(-)。
另一方面，在第二水平周期，當(dāng)POL＝“0”(負(fù))且DSL＝“0”(交叉狀態(tài))時，從輸出緩沖電路26’產(chǎn)生信號B-，B+，D3(-)，D4(+)，…，B-，B+，Dm-1(-)，Dm(+)，并且隨后，當(dāng)POL＝“0”(負(fù))且DSL＝“1”(直通狀態(tài))時，從輸出緩沖電路26’產(chǎn)生信號D1(-)，D2(+)，B-，B+，…，Dm-3(-)，Dm-2(+)，B-，B+。
注意到柵極線驅(qū)動器電路3具有與圖17中的柵極線驅(qū)動器電路相同的結(jié)構(gòu)。
如圖26所示，在第一幀周期的前半期T1，當(dāng)分別將視頻數(shù)據(jù)①+和②-提供給數(shù)據(jù)線DL1和DL2以及將黑數(shù)據(jù)B+和B-提供給數(shù)據(jù)線DL3和DL4時，當(dāng)柵極線GL1、GL2、GLk+1以及GLk+2的柵極線信號為高時，在如圖27所示的t1時刻，將視頻數(shù)據(jù)①+寫入象素A、E和BA；將視頻數(shù)據(jù)②-寫入象素B、F和BB；將黑數(shù)據(jù)B+寫入象素C、BC和BG；以及將黑數(shù)據(jù)B-寫入象素D、BD和BH。隨后，在第一幀周期的后半期T1’，當(dāng)分別將視頻數(shù)據(jù)③+和④-提供給數(shù)據(jù)線DL3和DL4以及將黑數(shù)據(jù)B+和B-提供給數(shù)據(jù)線DL1和DL2時，當(dāng)柵極線GL1和GLk+1的柵極線信號為高時，在如圖27所示的t1’時刻，將視頻數(shù)據(jù)③+寫入象素C；將視頻數(shù)據(jù)④-寫入象素D；將黑數(shù)據(jù)B+寫入象素BA；以及將黑數(shù)據(jù)B-寫入象素BB。
下一步，在第二幀周期的前半期T2，當(dāng)分別將視頻數(shù)據(jù)③’-和④’+提供給數(shù)據(jù)線DL3和DL4以及將黑數(shù)據(jù)B-和B+提供給數(shù)據(jù)線DL1和DL2時，當(dāng)GL2、GL3、GLk+2以及GLk+3的柵極線信號為高時，在如圖27所示的t2時刻，將視頻數(shù)據(jù)③’-寫入象素G、K和BG；將視頻數(shù)據(jù)④’+寫入象素G、L和BH；將黑數(shù)據(jù)B-寫入象素E、BE和BI；以及將黑數(shù)據(jù)B+寫入象素F、BF和BJ。隨后，在第二幀周期的后半期T2’，當(dāng)分別將視頻數(shù)據(jù)①’-和②’+提供給數(shù)據(jù)線DL1和DL2以及將黑數(shù)據(jù)B-和B+提供給數(shù)據(jù)線DL3和DL4時，當(dāng)柵極線GL2和GLk+2的柵極線信號為高時，在如圖27所示的t2’時刻，將視頻數(shù)據(jù)①’-寫入象素E；將視頻數(shù)據(jù)②’+寫入象素F；將黑數(shù)據(jù)B+寫入象素BG；以及將黑數(shù)據(jù)B+寫入象素BH。
下一步，在第三幀周期的前半期T3，當(dāng)分別將視頻數(shù)據(jù)①”+和②”-提供給數(shù)據(jù)線DL1和DL2以及將黑數(shù)據(jù)B+和B-提供給數(shù)據(jù)線DL3和DL4時，當(dāng)柵極線GL3、GL4、GLk+3以及GLk+4的柵極線信號為高時，在如圖27所示的t3時刻，將視頻數(shù)據(jù)①”+寫入象素I、KM和I；將視頻數(shù)據(jù)②”-寫入象素J、O和BK；將黑數(shù)據(jù)B+寫入象素K、BK和BO；以及將黑數(shù)據(jù)B-寫入象素L、BL和BP。隨后，在第一幀周期的后半期T3’，當(dāng)分別將視頻數(shù)據(jù)③”+和④”-提供給數(shù)據(jù)線DL3和DL4以及將黑數(shù)據(jù)B+和B-提供給數(shù)據(jù)線DL1和DL2時，當(dāng)柵極線GL3和GLk+3的柵極線信號為高時，在如圖27所示的t3’時刻，將視頻數(shù)據(jù)③”+寫入象素K；將視頻數(shù)據(jù)④”-寫入象素L；將黑數(shù)據(jù)B+寫入象素BI；以及將黑數(shù)據(jù)B-寫入象素BJ。
之后，重復(fù)與上述相同的操作。
因此，按照與圖10中第二現(xiàn)有技術(shù)LCD裝置相同的方式，在屏幕上掃描了具有k個柵極線寬度的黑區(qū)域以抑制殘留圖像現(xiàn)象，其中k＝1，3，5，…。
即使在圖23中的LCD裝置中，由于圖24的數(shù)據(jù)線驅(qū)動器電路2’具有小于圖2中的數(shù)據(jù)線驅(qū)動器電路12的結(jié)構(gòu)，因此數(shù)據(jù)線驅(qū)動器電路2能夠?qū)崿F(xiàn)小尺寸，從而增強(qiáng)了集成度。此外，由于圖24中的輸出緩沖電路26’具有與數(shù)據(jù)線DL1，DL2，…，DLm相同數(shù)目的功率消耗放大器，因此能夠顯著減少功率的消耗。
在上述實施例中，盡管在普通白類型LCD裝置中將黑數(shù)據(jù)電壓B+和B-設(shè)置為最大電壓和最小電壓，但可以將本發(fā)明應(yīng)用于其中將黑數(shù)據(jù)電壓B+和B-設(shè)置為公共電壓VCOM的普通黑類型LCD裝置中。
此外，在上述實施例中，第二類型象素包括兩個與一個柵極線相連的TFT；但是，該第二類型象素可以包括其導(dǎo)通電阻等于兩個TFT的一個TFT。
此外，在上述實施例中，第一類型象素的位置和第二類型象素的位置可以彼此交換。在這種情況下，彼此交換用于第一水平周期的操作和用于第二水平周期的操作。
此外，在上述實施例中，交錯了一個或兩個第一類型象素和一個或兩個第二類型象素；但是，可以交錯三個或更多第一類型象素和三個或更多第二類型象素。
此外，在上述實施例中，可以采用除了點反轉(zhuǎn)之外的其他反轉(zhuǎn)方法。
此外，可以將本發(fā)明應(yīng)用于除了LCD裝置之外的其他保持型圖像顯示裝置中，諸如電致發(fā)光(EL)顯示裝置等。
如上所述，根據(jù)本發(fā)明，能夠使數(shù)據(jù)線驅(qū)動器電路的尺寸小型化并能夠減少其功率消耗。
權(quán)利要求
1.一種保持型圖像顯示裝置，包括板(1，1’)，包括多個數(shù)據(jù)線(DL1，DL2，…，DLm)、多個柵極線(GL1，GL2，…，GLn，GLn+1)以及位于所述數(shù)據(jù)線和所述柵極線之間交叉點處的第一和第二類型象素(Pij)，所述一個或多個第一類型象素中的每一個與所述一個或多個第二類型象素中的每一個在所述交叉點處交錯排列，其中每一個所述第一類型象素與所述數(shù)據(jù)線之一和兩個連續(xù)的所述柵極線相連，且每一個所述第二類型象素與所述數(shù)據(jù)線之一和所述柵極線之一相連；柵極線驅(qū)動器電路(3)，所述柵極線驅(qū)動器電路(3)與所述柵極線相連，用于在第一選擇周期(T1，T2，…)掃描用于寫入第一視頻數(shù)據(jù)的兩個第一連續(xù)所述柵極線(GL1，GL2)和用于寫入第一黑數(shù)據(jù)的兩個第二連續(xù)柵極線(GLk+1，GLk+2)，并且在第二選擇周期(T1’，T2’，…)掃描用于寫入第二視頻數(shù)據(jù)的所述第一連續(xù)柵極線的前一個柵極線和用于寫入第二黑數(shù)據(jù)的所述第二連續(xù)柵極線的前一個；數(shù)據(jù)線驅(qū)動器電路(2，2’)，所述數(shù)據(jù)線驅(qū)動器電路(2，2’)與所述數(shù)據(jù)線相連，用于在所述第一選擇周期，將所述第一視頻數(shù)據(jù)和所述第一黑數(shù)據(jù)提供給所述數(shù)據(jù)線，并且在所述第二選擇周期，將所述第二視頻數(shù)據(jù)和所述第二黑數(shù)據(jù)提供給所述數(shù)據(jù)線。
2.根據(jù)權(quán)利要求1所述的保持型圖像顯示裝置，其特征在于每一個所述第一類型象素包括第一象素電容器(Cij)，所述第一象素電容器(Cij)包括液晶；以及第一和第二薄膜晶體管(Qij，Qij’)，串聯(lián)在所述數(shù)據(jù)線之一和所述第一象素電容器之間，所述第一和第二薄膜晶體管具有與兩個連續(xù)所述柵極線相連的相應(yīng)柵極，每一個所述第二類型象素包括第二象素電容器(Cij)，所述第二象素電容器(Cij)包括液晶；以及第三和第四薄膜晶體管(Qij，Qij’)，串聯(lián)在所述數(shù)據(jù)線之一和所述第二象素電容器之間，所述第三和第四薄膜晶體管具有與所述柵極線之一相連的相應(yīng)柵極。
3.根據(jù)權(quán)利要求1所述的保持型圖像顯示裝置，其特征在于每一個所述第一類型象素包括第一象素電容器(Cij)，所述第一象素電容器(Cij)包括液晶；以及第一和第二薄膜晶體管(Qij，Qij’)，串聯(lián)在所述數(shù)據(jù)線之一和所述第一象素電容器之間，所述第一和第二薄膜晶體管具有與兩個連續(xù)所述柵極線相連的相應(yīng)柵極，每一個所述第二類型象素包括第二象素電容器(Cij)，所述第二象素電容器(Cij)包括液晶；以及第三薄膜晶體管，連接在所述數(shù)據(jù)線之一和所述第二象素電容器之間，所述第三薄膜晶體管具有與所述柵極線之一相連的柵極，所述第三薄膜晶體管的導(dǎo)通電阻等于所述第一和第二薄膜晶體管的導(dǎo)通電阻。
4.根據(jù)權(quán)利要求1所述的保持型圖像顯示裝置，其特征在于所述兩個第一連續(xù)柵極線和所述兩個第二連續(xù)柵極線之間的所述柵極線數(shù)目之差是k，其中k是1，3，5，…。
5.根據(jù)權(quán)利要求1所述的保持型圖像顯示裝置，其特征在于所述柵極線驅(qū)動器電路包括第一和第二移位寄存器電路(31，32)，用于在每一個幀周期接收兩個垂直啟動脈沖信號(VST)，以便與垂直時鐘信號(VCK)同步地移位所述垂直啟動脈沖信號，所述第一移位寄存器電路包括通過所述垂直時鐘信號的上升沿提供時鐘的串聯(lián)第一觸發(fā)器(311，312，…)，以便產(chǎn)生第一信號(S1，S2，…)，所述第二移位寄存器電路包括通過所述垂直時鐘信號的下降沿提供時鐘的串聯(lián)第二觸發(fā)器(321，322，…)，以便產(chǎn)生第二信號(S1’，S2’，…)；柵極電路(33)，所述柵極電路(33)與所述第一和第二移位寄存器電路相連，用于接收所述第一和第二信號，以便產(chǎn)生用于掃描所述兩個第一連續(xù)柵極線和所述兩個第二連續(xù)柵極線的掃描信號；以及輸出緩沖電路(34)，所述輸出緩沖電路(34)與所述柵極電路相連，用于放大所述掃描信號。
6.根據(jù)權(quán)利要求1所述的保持型圖像顯示裝置，其特征在于所述第一和第二選擇周期形成一個水平周期，所述第一視頻信號和所述第一黑數(shù)據(jù)的序列與所述第二視頻信號和所述第二黑數(shù)據(jù)的序列相反。
7.根據(jù)權(quán)利要求6所述的保持型圖像顯示裝置，其特征在于所述第一視頻信號和所述第一黑數(shù)據(jù)的極性與所述第二視頻信號和所述第二黑數(shù)據(jù)的極性相反。
8.根據(jù)權(quán)利要求1所述的保持型圖像顯示裝置，其特征在于所述數(shù)據(jù)線驅(qū)動器電路包括移位寄存器電路(21，21’)，用于在每一個水平周期接收兩個水平啟動脈沖信號(HST)，以便與水平時鐘信號(HCK)同步地移位所述兩個水平啟動脈沖信號，所述移位寄存器電路包括通過所述水平時鐘信號的上升沿提供時鐘的串聯(lián)第三觸發(fā)器(211，212，…)，以便產(chǎn)生鎖存信號(LA1，LA2，…)，所述第三觸發(fā)器的數(shù)目是所述數(shù)據(jù)線數(shù)目的一半；數(shù)據(jù)寄存器電路(22)，所述數(shù)據(jù)寄存器電路(22)與所述移位寄存器電路相連，用于與所述鎖存信號同步地鎖存所述第一和第二視頻信號；數(shù)字/模擬轉(zhuǎn)換電路(24，24’)，所述數(shù)字/模擬轉(zhuǎn)換電路(24，24’)與所述數(shù)據(jù)寄存器電路相連，用于當(dāng)在所述數(shù)據(jù)寄存器電路中鎖存所述第一和第二視頻數(shù)據(jù)時，執(zhí)行數(shù)字/模擬轉(zhuǎn)換；黑數(shù)據(jù)電壓產(chǎn)生電路(25，25’)，用于產(chǎn)生至少一個黑數(shù)據(jù)(B+，B-)；以及輸出緩沖電路(26，26’)，所述輸出緩沖電路(26，26’)與所述數(shù)字/模擬轉(zhuǎn)換電路和所述黑數(shù)據(jù)電壓產(chǎn)生電路相連，用于多路復(fù)用所述第一和第二視頻數(shù)據(jù)和所述黑數(shù)據(jù)，并將其提供給所述數(shù)據(jù)線。
9.根據(jù)權(quán)利要求8所述的保持型圖像顯示裝置，其特征在于所述輸出緩沖電路包括多個放大器(2611，2612，…)，用于放大所述模擬第一和第二視頻數(shù)據(jù)電壓，所述放大器的數(shù)目是所述數(shù)據(jù)線數(shù)目的一半。
10.根據(jù)權(quán)利要求8所述的保持型圖像顯示裝置，其特征在于每一個所述第一類型象素和每一個所述第二類型象素交錯排列于所述數(shù)據(jù)線和所述柵極線之間的所述交叉點處，所述數(shù)字/模擬轉(zhuǎn)換電路包括多個正側(cè)數(shù)字/模擬轉(zhuǎn)換器(2421，…，242m-1)；多個負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器(2422，…，242m)；以及多路復(fù)用器(2411，2412，…，2431，2432，…)，所述多路復(fù)用器(2411，2412，…，2431，2432，…)與所述正側(cè)數(shù)字/模擬轉(zhuǎn)換器和所述負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器相連，用于根據(jù)極性信號(POL)選擇所述正側(cè)數(shù)字/模擬轉(zhuǎn)換器或所述負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器，所述黑數(shù)據(jù)電壓產(chǎn)生電路根據(jù)所述極性信號，選擇并產(chǎn)生負(fù)側(cè)黑數(shù)據(jù)(B-)或正側(cè)黑數(shù)據(jù)(B+)。
11.根據(jù)權(quán)利要求10所述的保持型圖像顯示裝置，其特征在于所述輸出緩沖電路包括多個多路復(fù)用器(2621，2622，…)，每一個所述多路復(fù)用器均與所述數(shù)字/模擬轉(zhuǎn)換電路、所述黑數(shù)據(jù)電壓產(chǎn)生電路以及兩個所述數(shù)據(jù)線相連，用于多路復(fù)用所述第一和第二視頻數(shù)據(jù)以及所述黑數(shù)據(jù)。
12.根據(jù)權(quán)利要求8所述的保持型圖像顯示裝置，其特征在于每兩個所述第一類型象素和每兩個所述第二類型象素交錯排列于所述數(shù)據(jù)線和所述柵極線之間的所述交叉點處，所述數(shù)字/模擬轉(zhuǎn)換電路包括多個正側(cè)數(shù)字/模擬轉(zhuǎn)換器(2421，…，242m-1)；多個負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器(2422，…，242m)；以及多路復(fù)用器(2411，2412，…，2431，2432，…)，所述多路復(fù)用器(2411，2412，…，2431，2432，…)與所述正側(cè)數(shù)字/模擬轉(zhuǎn)換器和所述負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器相連，用于根據(jù)極性信號(POL)選擇所述正側(cè)數(shù)字/模擬轉(zhuǎn)換器或所述負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器，所述黑數(shù)據(jù)電壓產(chǎn)生電路根據(jù)所述極性信號，選擇并產(chǎn)生負(fù)側(cè)黑數(shù)據(jù)(B-)或正側(cè)黑數(shù)據(jù)(B+)。
13.根據(jù)權(quán)利要求12所述的保持型圖像顯示裝置，其特征在于所述輸出緩沖電路包括多個多路復(fù)用器(2621，2622，…)，每一個所述多路復(fù)用器均與所述數(shù)字/模擬轉(zhuǎn)換電路、所述黑數(shù)據(jù)電壓產(chǎn)生電路以及四個所述數(shù)據(jù)線相連，用于多路復(fù)用所述第一和第二視頻數(shù)據(jù)以及所述黑數(shù)據(jù)。
14.一種用在保持型圖像顯示裝置中的板，包括多個數(shù)據(jù)線(DL1，DL2，…，DLm)；多個柵極線(GL1，GL2，…，GLn，GLn+1)；以及位于所述數(shù)據(jù)線和所述柵極線之間交叉點處的第一和第二類型象素(Pij)，所述一個或多個第一類型象素中的每一個與所述一個或多個第二類型象素中的每一個在所述交叉點處交錯排列，其中每一個所述第一類型象素與所述數(shù)據(jù)線之一和兩個連續(xù)的所述柵極線相連，且每一個所述第二類型象素與所述數(shù)據(jù)線之一和所述柵極線之一相連。
15.根據(jù)權(quán)利要求14所述的板，其特征在于每一個所述第一類型象素包括第一象素電容器(Cij)，所述第一象素電容器(Cij)包括液晶；以及第一和第二薄膜晶體管(Qij，Qij’)，串聯(lián)在所述數(shù)據(jù)線之一和所述第一象素電容器之間，所述第一和第二薄膜晶體管具有與兩個連續(xù)所述柵極線相連的相應(yīng)柵極，每一個所述第二類型象素包括第二象素電容器(Cij)，所述第二象素電容器(Cij)包括液晶；以及第三和第四薄膜晶體管(Qij，Qij’)，串聯(lián)在所述數(shù)據(jù)線之一和所述第二象素電容器之間，所述第三和第四薄膜晶體管具有與所述柵極線之一相連的相應(yīng)柵極。
16.根據(jù)權(quán)利要求14所述的板，其特征在于每一個所述第一類型象素包括第一象素電容器(Cij)，所述第一象素電容器(Cij)包括液晶；以及第一和第二薄膜晶體管(Qij，Qij’)，串聯(lián)所述數(shù)據(jù)線之一和所述第一象素電容器之間，所述第一和第二薄膜晶體管具有與兩個連續(xù)所述柵極線相連的相應(yīng)柵極，每一個所述第二類型象素包括第二象素電容器(Cij)，所述第二象素電容器(Cij)包括液晶；以及第三薄膜晶體管，連接在所述數(shù)據(jù)線之一和所述第二象素電容器之間，所述第三薄膜晶體管具有與所述柵極線之一相連的柵極，所述第三薄膜晶體管的導(dǎo)通電阻等于所述第一和第二薄膜晶體管的導(dǎo)通電阻。
17.一種用在包括板(1，1’)的保持型圖像顯示裝置中的柵極線驅(qū)動器電路，所述板包括多個數(shù)據(jù)線(DL1，DL2，…，DLm)；多個柵極線(GL1，GL2，…，GLn，GLn+1)；以及位于所述數(shù)據(jù)線和所述柵極線之間交叉點處的第一和第二類型象素(Pij)，所述一個或多個第一類型象素中的每一個與所述一個或多個第二類型象素中的每一個在所述交叉點處交錯排列，每一個所述第一類型象素與所述數(shù)據(jù)線之一和兩個連續(xù)的所述柵極線相連，且每一個所述第二類型象素與所述數(shù)據(jù)線之一和所述柵極線之一相連，其中，所述柵極線驅(qū)動器電路在第一選擇周期(T1，T2，…)掃描用于寫入第一視頻數(shù)據(jù)的兩個第一連續(xù)所述柵極線(GL1，GL2)和用于寫入第一黑數(shù)據(jù)的兩個第二連續(xù)柵極線(GLk+1，GLk+2)，并且在第二選擇周期(T1’，T2’，…)掃描用于寫入第二視頻數(shù)據(jù)的所述第一連續(xù)柵極線的前一個和用于寫第二黑數(shù)據(jù)的所述第二連續(xù)柵極線的前一個。
18.根據(jù)權(quán)利要求17所述的柵極線驅(qū)動器電路，其特征在于所述兩個第一連續(xù)柵極線和所述兩個第二連續(xù)柵極線之間的所述柵極線數(shù)目之差是k，其中k是1，3，5，…。
19.根據(jù)權(quán)利要求17所述的柵極線驅(qū)動器電路，其特征在于包括第一和第二移位寄存器電路(31，32)，用于在每一個幀周期接收兩個垂直啟動脈沖信號(VST)，以便與垂直時鐘信號(VCK)同步地移位所述垂直啟動脈沖信號，所述第一移位寄存器電路包括通過所述垂直時鐘信號的上升沿提供時鐘的串聯(lián)第一觸發(fā)器(311，312，…)，以便產(chǎn)生第一信號(S1，S2，…)，所述第二移位寄存器電路包括通過所述垂直時鐘信號的下降沿提供時鐘的串聯(lián)第二觸發(fā)器(321，322，…)，以便產(chǎn)生第二信號(S1’，S2’，…)；柵極電路(33)，所述柵極電路(33)與所述第一和第二移位寄存器電路相連，用于接收所述第一和第二信號，以便產(chǎn)生用于掃描所述兩個第一連續(xù)柵極線和所述兩個第二連續(xù)柵極線的掃描信號；以及輸出緩沖電路(34)，所述輸出緩沖電路(34)與所述柵極電路相連，用于放大所述掃描信號。
20.一種用在包括板(1，1’)的保持型圖像顯示裝置中的柵極線驅(qū)動器電路，所述板包括多個數(shù)據(jù)線(DL1，DL2，…，DLm)；多個柵極線(GL1，GL2，…，GLn，GLn+1)；以及位于所述數(shù)據(jù)線和所述柵極線之間交叉點處的第一和第二類型象素(Pij)，所述一個或多個第一類型象素中的每一個與所述一個或多個第二類型象素中的每一個在所述交叉點處交錯排列，每一個所述第一類型象素與所述數(shù)據(jù)線之一和兩個連續(xù)的所述柵極線相連，且每一個所述第二類型象素與所述數(shù)據(jù)線之一和所述柵極線之一相連，其中，所述數(shù)據(jù)線驅(qū)動器電路在第一選擇周期，將第一視頻數(shù)據(jù)和第一黑數(shù)據(jù)提供給所述數(shù)據(jù)線，并且在第二選擇周期，將第二視頻數(shù)據(jù)和第二黑數(shù)據(jù)提供給所述數(shù)據(jù)線。
21.根據(jù)權(quán)利要求20所述的數(shù)據(jù)線驅(qū)動器電路，其特征在于所述第一和第二選擇周期形成一個水平周期，所述第一視頻信號和所述第一黑數(shù)據(jù)的序列與所述第二視頻信號和所述第二黑數(shù)據(jù)的序列相反。
22.根據(jù)權(quán)利要求21所述的數(shù)據(jù)線驅(qū)動器電路，其特征在于所述第一視頻信號和所述第一黑數(shù)據(jù)的極性與所述第二視頻信號和所述第二黑數(shù)據(jù)的極性相反。
23.根據(jù)權(quán)利要求20所述的數(shù)據(jù)線驅(qū)動器電路，其特征在于包括移位寄存器電路(21，21’)，用于在每一個水平周期接收兩個水平啟動脈沖信號(HST)，以便與水平時鐘信號(HCK)同步地移位所述兩個水平啟動脈沖信號，所述移位寄存器電路包括通過所述水平時鐘信號的上升沿提供時鐘的串聯(lián)第三觸發(fā)器(211，212，…)，以便產(chǎn)生鎖存信號(LA1，LA2，…)，所述第三觸發(fā)器的數(shù)目是所述數(shù)據(jù)線數(shù)目的一半；數(shù)據(jù)寄存器電路(22)，所述數(shù)據(jù)寄存器電路(22)與所述移位寄存器電路相連，用于與所述鎖存信號同步地鎖存所述第一和第二視頻信號；數(shù)字/模擬轉(zhuǎn)換電路(24，24’)，所述數(shù)字/模擬轉(zhuǎn)換電路(24，24’)與所述數(shù)據(jù)寄存器電路相連，用于當(dāng)在所述數(shù)據(jù)寄存器電路中鎖存所述第一和第二視頻數(shù)據(jù)時，執(zhí)行數(shù)字/模擬轉(zhuǎn)換；黑數(shù)據(jù)電壓產(chǎn)生電路(25，25’)，用于產(chǎn)生至少一個黑數(shù)據(jù)(B+，B-)；輸出緩沖電路(26，26’)，所述輸出緩沖電路(26，26’)與所述數(shù)字/模擬轉(zhuǎn)換電路和所述黑數(shù)據(jù)電壓產(chǎn)生電路相連，用于多路復(fù)用所述第一和第二視頻數(shù)據(jù)和所述黑數(shù)據(jù)，并將其提供給所述數(shù)據(jù)線。
24.根據(jù)權(quán)利要求23所述的數(shù)據(jù)線驅(qū)動器電路，其特征在于所述輸出緩沖電路包括多個放大器(2622，2612，…)，用于放大所述模擬第一和第二視頻數(shù)據(jù)電壓，所述放大器的數(shù)目是所述數(shù)據(jù)線數(shù)目的一半。
25.根據(jù)權(quán)利要求23所述的數(shù)據(jù)線驅(qū)動器電路，其特征在于每一個所述第一類型象素和每一個所述第二類型象素交錯排列于所述數(shù)據(jù)線和所述柵極線之間的所述交叉點處，所述數(shù)字/模擬轉(zhuǎn)換電路包括多個正側(cè)數(shù)字/模擬轉(zhuǎn)換器(2421，…，242m-1)；多個負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器(2422，…，242m)；以及多路復(fù)用器(2411，2412，…，2431，2432，…)，所述多路復(fù)用器(2411，2412，…，2431，2432，…)與所述正側(cè)數(shù)字/模擬轉(zhuǎn)換器和所述負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器相連，用于根據(jù)極性信號(POL)選擇所述正側(cè)數(shù)字/模擬轉(zhuǎn)換器或所述負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器，所述黑數(shù)據(jù)電壓產(chǎn)生電路根據(jù)所述極性信號，選擇并產(chǎn)生負(fù)側(cè)黑數(shù)據(jù)(B-)或正側(cè)黑數(shù)據(jù)(B+)。
26.根據(jù)權(quán)利要求25所述的數(shù)據(jù)線驅(qū)動器電路，其特征在于包括多個多路復(fù)用器(2621，2622，…)，每一個所述多路復(fù)用器與所述數(shù)字/模擬轉(zhuǎn)換電路、所述黑數(shù)據(jù)電壓產(chǎn)生電路以及兩個所述數(shù)據(jù)線相連，用于多路復(fù)用所述第一和第二視頻數(shù)據(jù)以及所述黑數(shù)據(jù)。
27.根據(jù)權(quán)利要求23所述的數(shù)據(jù)線驅(qū)動器電路，其特征在于每兩個所述第一類型象素和每兩個所述第二類型象素交錯排列于所述數(shù)據(jù)線和所述柵極線之間的所述交叉點處，所述數(shù)字/模擬轉(zhuǎn)換電路包括多個正側(cè)數(shù)字/模擬轉(zhuǎn)換器(2421，…，242m-1)；多個負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器(2422，…，242m)；以及多路復(fù)用器(2411，2412，…，2431，2432，…)，所述多路復(fù)用器(2411，2412，…，2431，2432，…)與所述正側(cè)數(shù)字/模擬轉(zhuǎn)換器和所述負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器相連，用于根據(jù)極性信號(POL)選擇所述正側(cè)數(shù)字/模擬轉(zhuǎn)換器或所述負(fù)側(cè)數(shù)字/模擬轉(zhuǎn)換器，所述黑數(shù)據(jù)電壓產(chǎn)生電路根據(jù)所述極性信號，選擇并產(chǎn)生負(fù)側(cè)黑數(shù)據(jù)(B-)或正側(cè)黑數(shù)據(jù)(B+)。
28.根據(jù)權(quán)利要求27所述的數(shù)據(jù)線驅(qū)動器電路，其特征在于所述輸出緩沖電路包括多個多路復(fù)用器(2621，2622，…)，每一個所述多路復(fù)用器均與所述數(shù)字/模擬轉(zhuǎn)換電路、所述黑數(shù)據(jù)電壓產(chǎn)生電路以及四個所述數(shù)據(jù)線相連，用于多路復(fù)用所述第一和第二視頻數(shù)據(jù)以及所述黑數(shù)據(jù)。
29.一種用于驅(qū)動包括板(1，1’)的保持型圖像顯示裝置的方法，所述板包括多個數(shù)據(jù)線(DL1，DL2，…，DLm)；多個柵極線(GL1，GL2，…，GLn，GLn+1)；以及位于所述數(shù)據(jù)線和所述柵極線之間交叉點處的第一和第二類型象素(Pij)，所述一個或多個第一類型象素中的每一個與所述一個或多個第二類型象素中的每一個在所述交叉點處交錯排列，每一個所述第一類型象素與所述數(shù)據(jù)線之一和兩個連續(xù)的所述柵極線相連，且每一個所述第二類型象素與所述數(shù)據(jù)線之一和所述柵極線之一相連，所述方法包括在第一選擇周期(T1，T2，…)掃描用于寫入第一視頻數(shù)據(jù)的兩個第一連續(xù)所述柵極線(GL1，GL2)和用于寫入第一黑數(shù)據(jù)的兩個第二連續(xù)柵極線(GLk+1，GLk+2)；在所述第一選擇周期，將所述第一視頻數(shù)據(jù)和所述第一黑數(shù)據(jù)提供給所述數(shù)據(jù)線；在第二選擇周期(T1’，T2’，…)掃描用于寫入第二視頻數(shù)據(jù)的所述第一連續(xù)柵極線的前一個和用于寫入第二黑數(shù)據(jù)的所述第二連續(xù)柵極線的前一個；以及在所述第二選擇周期，將所述第二視頻數(shù)據(jù)和所述第二黑數(shù)據(jù)提供給所述數(shù)據(jù)線。
30.根據(jù)權(quán)利要求29所述的方法，其特征在于所述兩個第一連續(xù)柵極線和所述兩個第二連續(xù)柵極線之間的所述柵極線數(shù)目之差是k，其中k是1，3，5，…。
31.根據(jù)權(quán)利要求29所述的方法，其特征在于所述掃描包括在每一個幀周期接收兩個垂直啟動脈沖信號(VST)，以便與垂直時鐘信號(VCK)同步地移位所述垂直啟動脈沖信號，從而產(chǎn)生第一信號(S1，S2，…)和第二信號(S1’，S2’，…)；接收所述第一和第二信號，以便產(chǎn)生用于掃描所述兩個第一連續(xù)柵極線和所述兩個第二連續(xù)柵極線的掃描信號；以及放大所述掃描信號。
32.根據(jù)權(quán)利要求29所述的方法，其特征在于所述第一和第二選擇周期形成一個水平周期，所述第一視頻信號和所述第一黑數(shù)據(jù)的序列與所述第二視頻信號和所述第二黑數(shù)據(jù)的序列相反。
33.根據(jù)權(quán)利要求32所述的方法，其特征在于所述第一視頻信號和所述第一黑數(shù)據(jù)的極性與所述第二視頻信號和所述第二黑數(shù)據(jù)的極性相反。
34.根據(jù)權(quán)利要求29所述的方法，其特征在于所述提供包括在每一個水平周期接收兩個水平啟動脈沖信號(HST)，以便與水平時鐘信號(HCK)同步地移位所述兩個水平啟動脈沖信號；與鎖存信號同步地鎖存所述第一和第二視頻信號；對所述已鎖存第一和第二視頻數(shù)據(jù)執(zhí)行數(shù)字/模擬轉(zhuǎn)換；產(chǎn)生至少一個黑數(shù)據(jù)(B+，B-)；以及多路復(fù)用所述第一和第二視頻數(shù)據(jù)和所述黑數(shù)據(jù)，并將其提供給所述數(shù)據(jù)線。
35.根據(jù)權(quán)利要求34所述的方法，其特征在于每一個所述第一類型象素和每一個所述第二類型象素交錯排列于所述數(shù)據(jù)線和所述柵極線之間的所述交叉點處，所述數(shù)字/模擬執(zhí)行包括根據(jù)極性信號(POL)，選擇正側(cè)數(shù)字/模擬執(zhí)行或負(fù)側(cè)數(shù)字/模擬執(zhí)行；以及根據(jù)所述極性信號，選擇并產(chǎn)生負(fù)側(cè)黑數(shù)據(jù)(B-)或正側(cè)黑數(shù)據(jù)(B+)。
36.根據(jù)權(quán)利要求34所述的方法，其特征在于每兩個所述第一類型象素和每兩個所述第二類型象素交錯排列于所述數(shù)據(jù)線和所述柵極線之間的所述交叉點處，所述數(shù)字/模擬執(zhí)行包括根據(jù)極性信號(POL)，多路復(fù)用正側(cè)數(shù)字/模擬執(zhí)行或負(fù)側(cè)數(shù)字/模擬執(zhí)行；以及根據(jù)所述極性信號，多路復(fù)用負(fù)側(cè)黑數(shù)據(jù)(B+)或正側(cè)黑數(shù)據(jù)(B-)。
全文摘要
一種保持型圖像顯示裝置，板包括多個數(shù)據(jù)線、多個柵極線和位于數(shù)據(jù)線和柵極線之間交叉點處的第一和第二類型象素。每個第一類型象素與每個第二類型象素在交叉點處交錯排列，其中每個第一類型象素與數(shù)據(jù)線之一和兩個連續(xù)的柵極線相連，且每個第二類型象素與數(shù)據(jù)線之一和柵極線之一相連。柵極線驅(qū)動器電路在第一選擇周期掃描用于寫入第一視頻數(shù)據(jù)的兩個第一連續(xù)柵極線和用于寫入第一黑數(shù)據(jù)的兩個第二連續(xù)柵極線；在第二選擇周期掃描用于寫入第二視頻數(shù)據(jù)的第一連續(xù)柵極線的前一個和用于寫入第二黑數(shù)據(jù)的第二連續(xù)柵極線的前一個。數(shù)據(jù)線驅(qū)動器電路在第一選擇周期將第一視頻數(shù)據(jù)和第一黑數(shù)據(jù)提供給數(shù)據(jù)線，在第二選擇周期將第二視頻數(shù)據(jù)和第二黑數(shù)據(jù)提供給數(shù)據(jù)線。
文檔編號G09G3/36GK1534565SQ2004100085
公開日2004年10月6日 申請日期2004年3月24日 優(yōu)先權(quán)日2003年3月26日
發(fā)明者能勢崇 申請人:恩益禧電子股份有限公司