專利名稱：時鐘反相器電路、鎖存電路、移位寄存器電路、顯示設(shè)備驅(qū)動電路和顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時鐘反相器電路、鎖存電路、移位寄存器電路、用于顯示裝置的驅(qū)動電路和顯示裝置，并且例如可適用于包括有機(jī)EL(電致發(fā)光)器件的平板顯示裝置。本發(fā)明涉及這樣一種技術(shù)，在該技術(shù)中，由一組晶體管實現(xiàn)的以互補方式執(zhí)行開關(guān)操作的開關(guān)電路形成一串聯(lián)電路，該串聯(lián)電路的連接中點的輸出被輸出到反相器電路，輸入信號被輸入到串聯(lián)電路的一端，并且從反相器電路輸出并與串聯(lián)電路的連接中點的輸出相對應(yīng)的信號被提供到該串聯(lián)電路的相對端，從而允許僅利用單溝道晶體管進(jìn)行操作。
背景技術(shù)：
傳統(tǒng)上，在平板顯示裝置中，在垂直驅(qū)動電路中提供的移位寄存器電路順序傳送驅(qū)動信號，以生成用于像素的驅(qū)動信號，例如在日本未審查專利申請公布No.5-265411中公開的那樣。這種移位寄存器電路通過串聯(lián)連接鎖存電路來形成，該鎖存電路用于參考時鐘鎖存輸入信號并輸出所得到的信號，例如在日本未審查專利申請公布No.5-241201中公開的那樣。
圖1是示出鎖存電路的線路圖。在鎖存電路1中，P溝道MOS晶體管TR1和TR2以及N溝道MOS晶體管TR3和TR4串聯(lián)連接在電源Vcc和地之間。如圖2中的部分(A)所示，輸入信號IN被從前級輸入到電源側(cè)的晶體管TR1和地側(cè)的晶體管TR4，并且時鐘CK和時鐘CKX(其是時鐘CK的反相信號)被輸入到相應(yīng)的內(nèi)部晶體管TR2和TR3(圖2中的部分(B)和(C))。晶體管TR1到TR4形成參考時鐘CK進(jìn)行操作的時鐘反相器電路2。
類似地，P溝道MOS晶體管TR5和TR6以及N溝道MOS晶體管TR7和TR8串聯(lián)連接在電源Vcc和地之間。以與晶體管TR1和TR4相反的方式，時鐘CKX和時鐘CK被輸入到相應(yīng)的內(nèi)部晶體管TR6和TR7。從而，晶體管TR5到TR8形成時鐘反相器電路3，該電路參考與時鐘CK具有相反極性的時鐘CKX進(jìn)行操作。
在鎖存電路1中，時鐘反相器電路2和3的輸出被輸入到反相器電路4，在反相器電路4中，P溝道MOS晶體管TR9和N溝道MOS晶體管TR10串聯(lián)連接在電源Vcc和地之間。反相器電路4的輸出被反饋回時鐘反相器電路3的輸入。利用該配置，形成了用于基于時鐘CK鎖存輸入信號IN的鎖存電路。反相器電路4的輸出OUT(圖2中的部分(D))被輸出到下一級。
移位寄存器電路以這樣的方式形成，即用于響應(yīng)于這樣的時鐘CK的上升而鎖存輸入信號IN的鎖存電路1和在其中時鐘CK和CKX的連接相對于鎖存電路1被互換的鎖存電路交替串聯(lián)連接。由時序發(fā)生器生成的驅(qū)動信號被提供到第一級處的鎖存電路并被順序傳送，從而生成每個像素的驅(qū)動信號。
構(gòu)成這種移位寄存器的鎖存電路具有一個缺點，即難以使用可以形成在玻璃基板上的無定形硅TFT(薄膜晶體管)來制作鎖存電路。即，無定形硅TFT(薄膜晶體管)表現(xiàn)出很小的遷移率(約為包含單晶硅或多晶硅的晶體管的1/100)，從而造成無法制作P溝道晶體管的缺點。
在利用無定形硅配置像素的平板顯示裝置中，布置有像素的像素部分形成在玻璃基板上，并且利用單晶硅或多晶硅在獨立工藝中制作的驅(qū)動電路連接到玻璃基板上的像素部分。
即，如圖3所示，在這種類型的平板顯示裝置11中，像素以矩陣形式排列的像素部分12形成在玻璃基板13上。在獨立工藝中，利用單晶硅、多晶硅等通過移位寄存器形成包括垂直驅(qū)動電路14A和14B在內(nèi)的集成電路，垂直驅(qū)動電路14A和14B用于逐行順序驅(qū)動像素部分12的像素。然后，包括垂直驅(qū)動電路14A和14B在內(nèi)的集成電路與用于設(shè)置像素灰級(gradation)的水平驅(qū)動電路15的集成電路一同被安排在玻璃基板13的周圍。
如果這種包括移位寄存器電路的驅(qū)動電路可以利用包含無定形硅的TFT制作，則這種驅(qū)動電路和像素可被整體形成在玻璃基板上。相應(yīng)地，可以簡化這種平板顯示裝置的制造工藝。為此，有必要提供僅利用單溝道晶體管進(jìn)行操作的時鐘反相器電路和鎖存電路，該單溝道晶體管可以利用無定形硅TFT制造。

發(fā)明內(nèi)容
考慮到上述因素提出了本發(fā)明，本發(fā)明提供了一種僅利用單溝道晶體管進(jìn)行操作的時鐘反相器電路、鎖存電路、包括該鎖存電路的移位寄存器、顯示裝置驅(qū)動電路和顯示裝置。
為了克服上述問題，本發(fā)明適用于其中所有晶體管都是相同溝道晶體管的時鐘反相器電路。該時鐘反相器電路包括第一串聯(lián)電路，在該第一串聯(lián)電路中，基于時鐘以互補方式執(zhí)行開關(guān)操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，第一串聯(lián)電路的連接中點被連接到晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到第一串聯(lián)電路的相對端，輸出信號的信號電平響應(yīng)于第一串聯(lián)電路的連接中點的輸出而變化。
在本發(fā)明的配置中，時鐘反相器電路包括第一串聯(lián)電路，在該第一串聯(lián)電路中，基于時鐘以互補方式執(zhí)行開關(guān)操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，第一串聯(lián)電路的連接中點連接到晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到第一串聯(lián)電路的相對端，輸出信號的信號電平響應(yīng)于第一串聯(lián)電路的連接中點的輸出而變化。利用該配置，例如，所有晶體管都由N溝道晶體管形成，并且在第一串聯(lián)電路的輸出被設(shè)置為響應(yīng)于一端的開關(guān)電路的接通操作而對應(yīng)于輸入信號時，第一串聯(lián)電路的輸出可被設(shè)置為響應(yīng)于另一端的開關(guān)電路的接通操作而維持第一串聯(lián)電路的輸出。從而，可以維持響應(yīng)于一端的開關(guān)電路的接通狀態(tài)而接收到的輸入信號的信號電平。從而，時鐘反相器電路中的所有晶體管都可以由N溝道晶體管形成。
本發(fā)明還適用于其中所有晶體管都是相同溝道晶體管的鎖存電路。該鎖存電路包括第一串聯(lián)電路，在該第一串聯(lián)電路中，基于時鐘以互補方式執(zhí)行開關(guān)操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，第一串聯(lián)電路的連接中點被連接到晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到第一串聯(lián)電路的相對端，輸出信號的信號電平響應(yīng)于第一串聯(lián)電路的連接中點的輸出而變化。
本發(fā)明還適用于鎖存電路在其中順序傳送驅(qū)動信號的移位寄存器電路。在鎖存電路中，所有晶體管都由相同溝道晶體管形成。該鎖存電路包括第一串聯(lián)電路，在該第一串聯(lián)電路中，基于時鐘以互補方式執(zhí)行開關(guān)操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，第一串聯(lián)電路的連接中點被連接到晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到第一串聯(lián)電路的相對端，輸出信號的信號電平響應(yīng)于第一串聯(lián)電路的連接中點的輸出而變化。
本發(fā)明還可適用于像素以矩陣形式排列的顯示裝置的驅(qū)動電路。在驅(qū)動電路中，包括鎖存電路的移位寄存器電路順序傳送驅(qū)動信號，以生成像素的驅(qū)動信號。在鎖存電路中，所有晶體管都由相同溝道晶體管形成。該鎖存電路包括第一串聯(lián)電路，在該第一串聯(lián)電路中，基于時鐘以互補方式執(zhí)行開關(guān)操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，第一串聯(lián)電路的連接中點被連接到晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到第一串聯(lián)電路的相對端，輸出信號的信號電平響應(yīng)于第一串聯(lián)電路的連接中點的輸出而變化。
本發(fā)明還適用于像素以矩陣形式排列的顯示裝置。在顯示裝置中，包括鎖存電路的移位寄存器電路順序傳送驅(qū)動信號，以生成像素的驅(qū)動信號。在鎖存電路中，所有晶體管都由相同溝道晶體管形成。該鎖存電路包括第一串聯(lián)電路，在該第一串聯(lián)電路中，基于時鐘以互補方式執(zhí)行開關(guān)操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，第一串聯(lián)電路的連接中點被連接到晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到第一串聯(lián)電路的相對端，輸出信號的信號電平響應(yīng)于第一串聯(lián)電路的連接中點的輸出而變化。
從而，例如，根據(jù)本發(fā)明的配置，所有晶體管都可由N溝道晶體管形成，以形成鎖存電路和移位寄存器電路。根據(jù)本發(fā)明的配置，可以利用這些移位寄存器形成顯示裝置驅(qū)動電路。另外，根據(jù)本發(fā)明的配置，可以提供包括移位寄存器電路的顯示裝置。
根據(jù)本發(fā)明，可以提供僅利用單溝道晶體管進(jìn)行操作的時鐘反相器電路和鎖存電路、包括該鎖存電路的移位寄存器電路以及包括該移位寄存器電路的顯示裝置驅(qū)動電路和顯示裝置。


圖1是示出了應(yīng)用于已知平板顯示裝置的垂直驅(qū)動電路的時鐘反相器電路的線路圖。
圖2是用于描述圖1所示的時鐘反相器電路的操作的時序圖。
圖3是示出了已知平板顯示裝置的配置的框圖。
圖4是示出了根據(jù)本發(fā)明第一實施例的平板顯示裝置的框圖。
圖5是示出了圖4所示的平板顯示裝置中的垂直驅(qū)動電路的線路圖。
圖6是用于描述圖5所示的垂直驅(qū)動電路中的鎖存電路的操作的時序圖。
圖7是用于描述圖5所示的垂直驅(qū)動電路中的鎖存電路的操作的線路圖。
圖8是用于描述圖7所示的操作之后的操作的線路圖。
圖9是示出了根據(jù)本發(fā)明第二實施例的平板顯示裝置中的垂直驅(qū)動電路的線路圖。
圖10是示出了根據(jù)本發(fā)明第三實施例的平板顯示裝置中的垂直驅(qū)動電路的線路圖。
具體實施例方式
下面參考附圖詳細(xì)描述本發(fā)明的實施例。
(1)第一實施例的配置圖4是示出了根據(jù)本發(fā)明第一實施例的平板顯示裝置的框圖。在該平板顯示裝置21中，像素部分22、垂直驅(qū)動電路23A和23B以及水平驅(qū)動電路24利用無定形硅N溝道TFT被整體形成在玻璃基板25上。包括有機(jī)EL器件在內(nèi)的像素以矩陣形式排列在像素部分22上。垂直驅(qū)動電路23A和23B經(jīng)由掃描線將驅(qū)動信號輸出到像素部分22，掃描線被提供為沿像素部分22的水平方向伸展。水平驅(qū)動電路24經(jīng)由信號線設(shè)置各個像素的灰級，信號線被提供為沿像素部分22的垂直方向伸展。在平板顯示裝置21中，時序發(fā)生器(TG)26生成垂直驅(qū)動電路23A和23B以及水平驅(qū)動電路24的操作所需的各種驅(qū)動信號、時鐘等等，并將驅(qū)動信號等提供到位于玻璃基板25上的垂直驅(qū)動電路23A和23B以及水平驅(qū)動電路24。另外，指示每個像素的灰級的灰級數(shù)據(jù)D1被提供到水平驅(qū)動電路24。從而，顯示期望的圖像。
圖5是示出了垂直驅(qū)動電路23A的線路圖。在垂直驅(qū)動電路23A中，鎖存電路31A、31B、31A、...沿像素部分22的垂直方向順序傳送從時序發(fā)生器26輸出的驅(qū)動信號IN，緩沖電路32將從各個電路31A、31B、31A、...輸出的信號輸出到像素部分22的相應(yīng)掃描線。垂直驅(qū)動電路23B與垂直驅(qū)動電路23A具有相同的配置，除了如上所述從定時發(fā)生器26輸出的并被傳送的驅(qū)動信號不同以外。從而，這里省略對垂直驅(qū)動電路23B的描述。
垂直驅(qū)動電路23A是這樣構(gòu)成的，即使得用于基于時鐘CK(占空比約為50％)鎖存輸入信號的鎖存電路31A和用于基于時鐘CKX(其是時鐘CK的反相信號)鎖存輸入信號的鎖存電路31B交替串聯(lián)連接。由時序發(fā)生器26生成的驅(qū)動信號IN被輸入到第一級的鎖存電路31A中。
在用于基于時鐘CK鎖存輸入信號的每個鎖存電路31A中，晶體管TR1和TR2的柵極分別被時鐘CK和CKX驅(qū)動，并且晶體管TR1和TR2提供開關(guān)電路，該電路通過以互補方式切換操作來執(zhí)行接通/斷開操作。開關(guān)電路串聯(lián)連接，從而形成開關(guān)電路的串聯(lián)電路。在第一級的鎖存電路31A中，從時序發(fā)生器26輸出的驅(qū)動信號IN被輸入到串聯(lián)電路的一端，即輸入到基于時鐘CK而接通的晶體管TR1。在并不位于第一級的每個鎖存電路31A中，前級鎖存電路31B的輸出信號被輸入到鎖存電路31A的一端。在鎖存電路31A中，其信號電平根據(jù)串聯(lián)電路的連接中點的輸出而變化的輸出信號被輸入到串聯(lián)電路的相對端。在該實施例中，下面將要描述的第二反相器電路34的輸出信號被用作輸出信號。
即，在鎖存電路31A中，晶體管TR3和TR4串聯(lián)連接在電源Vcc1和地之間以形成第一反相器電路33，類似地，晶體管TR5和TR6串聯(lián)連接以形成第二反相器電路34。在第一和第二反相器電路33和34中，在電源電壓Vcc一側(cè)的晶體管TR4和TR6的柵極分別連接到參考電壓Vcc2。在位于前級一側(cè)的反相器電路33中，地側(cè)的晶體管TR3的柵極連接到晶體管TR1和TR2的連接中點。類似地，在位于后級一側(cè)的反相器34中，包括前級晶體管TR3和TR4在內(nèi)的反相器電路33的輸出被輸入到地側(cè)的晶體管TR5的柵極。第二反相器電路34的輸出被用作鎖存電路31A的輸出OUT。
從而，如圖6和7所示，在鎖存電路31A中，信號電平在預(yù)定定時上升的輸入信號IN(圖6的部分(A))被輸入。根據(jù)時鐘信號CK和CKX的上升和下降(圖6的部分(B)和(C))，輸入信號IN經(jīng)由由晶體管TR1實現(xiàn)的開關(guān)電路被提供到由包括晶體管TR3和TR4的反相器電路33和包括晶體管TR5和TR6的反相器電路34構(gòu)成的串聯(lián)電路。響應(yīng)于輸入信號IN的上升，輸出信號OUT(圖6的部分(C))也上升。
在如上所述輸出信號OUT上升后，當(dāng)時鐘CK開始下降而時鐘CKX開始上升時，由晶體管TR1和TR2實現(xiàn)的開關(guān)電路分別被切換到斷開(OFF)狀態(tài)和接通(ON)狀態(tài)，如圖8所示。這種情況下，從第二反相器34輸出并且被輸入到切換到接通狀態(tài)的開關(guān)電路的信號被維持在高電平，即使在晶體管TR1由于柵極電容而切換到斷開狀態(tài)之后也是如此。因此，第二反相器電路34的輸出信號(該輸出信號維持在高電平)經(jīng)由由晶體管TR2實現(xiàn)的開關(guān)電路被即刻輸入到由反相器電路33和34構(gòu)成的串聯(lián)電路。從而，維持了基于時鐘CK而接收的輸入信號IN的信號電平。
從而，類似地，在鎖存電路31A中，在輸入信號IN下降后，響應(yīng)于時鐘CK和時鐘CKX的上升和下降，接收并維持輸入信號IN的信號電平。
作為對比，在參考時鐘CKX進(jìn)行操作的鎖存電路31B中，用于驅(qū)動由晶體管TR1和TR2實現(xiàn)的開關(guān)電路的時鐘以與鎖存電路31A的情形相反的方式分別被設(shè)為時鐘CKX和時鐘CK。從而，前級鎖存電路31A的鎖存結(jié)果在帶有時鐘CK的一半周期的延遲的情況下被輸出。
如上所述，在垂直驅(qū)動電路23A中配置有移位寄存器電路，并且從時序發(fā)生器26輸出的驅(qū)動信號IN被順序輸出，但該輸出帶有時鐘CK的一半周期的延遲。
在鎖存電路31A中，為了確保當(dāng)反相器電路33和34的串聯(lián)電路輸出帶有延遲的輸入信號IN時在反相器電路33和34輸出處的輸出信號下降到具有適當(dāng)?shù)男盘栯娖?，地?cè)的晶體管TR3和TR5被制作為比在電源Vcc一側(cè)的晶體管TR4和TR6具有更大的尺寸，以減少導(dǎo)通電阻。
反相器電路33和34的參考電壓Vcc2被設(shè)置為比電源Vcc的電壓更高的電壓，以對應(yīng)于在電源Vcc一側(cè)的晶體管TR4和TR6的閾值電壓，從而使反相器電路33和34不切斷輸出。
如上所述，在該實施例中，晶體管TR1和TR2構(gòu)成第一串聯(lián)電路，該串聯(lián)電路由一組以互補方式切換到接通狀態(tài)的晶體管構(gòu)成，而晶體管TR3和TR4構(gòu)成由一組晶體管構(gòu)成的第一反相器電路，其中第一串聯(lián)電路的連接中點將晶體管之一的柵極連接到第一反相器電路。晶體管TR5和TR6構(gòu)成第二反相器電路，該第二反相器電路由輸出輸入信號的同相(in-phase)信號的一對晶體管構(gòu)成，該同相信號的信號電平相對于輸入信號IN具有的延遲不同。在該實施例中，輸入信號IN被輸入到第一串聯(lián)電路的一端，而同相信號被輸入到第一串聯(lián)電路的相對端。
(2)第一實施例的操作在上述配置中，在平板顯示裝置21(圖4)中，在像素部分22中提供的像素由從垂直驅(qū)動電路23A和23B輸出的驅(qū)動信號逐行驅(qū)動，并且相應(yīng)信號的灰級由從水平驅(qū)動電路24輸出到相應(yīng)信號線的驅(qū)動信號順序設(shè)置，從而顯示期望的圖像。在平板顯示裝置21(圖5)中，從時序發(fā)生器26輸出的驅(qū)動信號IN沿像素部分22的垂直方向由移位寄存器順序傳送，并且移位寄存器各級的輸出信號被輸出到像素部分22的相應(yīng)掃描線，從而通過垂直驅(qū)動電路23A和23B執(zhí)行像素驅(qū)動。在平板顯示裝置21中，移位寄存器由串聯(lián)電路形成，該串聯(lián)電路由鎖存電路31A、31B、31A、31B、...構(gòu)成。
在鎖存電路31A中，從時序發(fā)生器26輸出的驅(qū)動信號IN或從前級鎖存電路31B輸出的驅(qū)動信號被提供到由開關(guān)電路構(gòu)成的第一串聯(lián)電路，該開關(guān)電路由以互補方式執(zhí)行接通/斷開操作的晶體管TR1和TR2實現(xiàn)，并且第一串聯(lián)電路的連接中點的輸出經(jīng)由第一和第二反相器33和34被輸出到下一級。在鎖存電路31A中，輸入信號IN經(jīng)由第一串聯(lián)電路的晶體管TR1輸入。這樣，當(dāng)用于控制晶體管TR1的接通和斷開的時鐘信號CK上升時，鎖存電路31A的輸出OUT被設(shè)為具有輸入信號IN的信號電平，并帶有對應(yīng)于反相器33和34的操作時間的延遲。從而，參考時鐘信號CK獲得了輸入信號IN的信號電平。
當(dāng)時鐘CK下降時，晶體管TR2被時鐘信號CKX(其是時鐘CK的反相信號)接通，并且被延遲了對應(yīng)于反相器電路33和34的操作時間的時間量的輸出信號OUT經(jīng)由晶體管TR2被輸入到第一串聯(lián)電路，從而維持了在時鐘信號CK上升時設(shè)置的輸出信號OUT的信號電平。
從而，在鎖存電路31A中，N溝道晶體管TR1到TR6可用來鎖存輸入信號IN并輸出所得到的信號。
在移位寄存器電路中，上述用于基于時鐘信號CK鎖存輸入信號的鎖存電路31A和用于基于時鐘CKX(其是時鐘CK的反相信號)鎖存輸入信號的鎖存電路31B交替串聯(lián)連接。在鎖存電路31B中，時鐘CK和時鐘CKX相對于鎖存電路31A被互換。利用這種配置，從時序發(fā)生器26輸出的驅(qū)動信號在時鐘CK的一半周期處被順序傳送。從而，在該移位寄存器電路中，所有的晶體管都可由N溝道晶體管形成以生成驅(qū)動信號。
因此，平板顯示裝置21和作為平板顯示裝置21的驅(qū)動電路的垂直驅(qū)動電路可以利用無定形硅TFT來形成，并且平板顯示裝置可以通過簡單的工藝來制作，在該工藝中，驅(qū)動電路和像素部分整體形成在玻璃基板上。
(3)第一實施例的優(yōu)點根據(jù)上述配置，由一組以互補方式進(jìn)行開關(guān)操作的晶體管實現(xiàn)的開關(guān)電路構(gòu)成一串聯(lián)電路，該串聯(lián)電路的連接中點的輸出被輸出到反相器電路，輸入信號被輸入到串聯(lián)電路的一端，而從反相器電路輸出并且對應(yīng)于串聯(lián)電路的連接中點的輸出的信號被提供到串聯(lián)電路的相對端。利用該配置，可以提供僅利用單溝道晶體管進(jìn)行操作的鎖存電路、包括該鎖存電路的移位寄存器、顯示裝置驅(qū)動電路和顯示裝置。
相對于串聯(lián)電路的連接中點的輸出被輸入到的第一反相器電路，還提供了第二反相器電路，其中第一反相器電路的輸出信號被輸入到第二反相器電路的其中一個晶體管的柵極。第二反相器電路的輸出信號被輸入到串聯(lián)電路的相對端。利用該配置，可以利用簡單配置生成相對于輸入信號具有延遲的信號。
(4)第二實施例圖9是示出了在根據(jù)本發(fā)明第二實施例的平板顯示裝置中的垂直驅(qū)動電路的線路圖。在該垂直驅(qū)動電路40A或40B中，使用了鎖存電路41A和41B來代替上述第一實施例中的鎖存電路31A和31B。根據(jù)第二實施例的平板顯示裝置與第一實施例中描述的平板顯示裝置21具有相同的配置，除了鎖存電路41A和41B的配置不同以外。從而，這里省略其冗余描述。
在上述第一實施例的鎖存電路31A和31B中，反相器電路33和34的地側(cè)晶體管TR3和TR5的尺寸必須被制作為大尺寸以充分地減少導(dǎo)通電阻，從而確保輸出信號OUT具有足夠的動態(tài)范圍。此外，當(dāng)?shù)貍?cè)晶體管TR3和TR5接通時，電流從電源Vcc流到地，從而增加了功耗。如圖6的部分(E)所示，還有一個缺點在于輸出信號OUT的上升沿和下降沿較圓滑(rounded)。在該實施例中，消除了第一實施例的缺點。
即，類似于根據(jù)第一實施例的鎖存電路31A，第二實施例中的鎖存電路41A包括由晶體管TR1和TR2構(gòu)成的第一串聯(lián)電路、由晶體管TR3和TR4構(gòu)成的反相器電路33以及由晶體管TR5和TR6構(gòu)成的第二反相器電路34。輸入信號IN或前級的輸出信號被輸入到第一串聯(lián)電路的一端，第二反相器電路34的輸出信號被輸入到第一串聯(lián)電路的相對端。串聯(lián)電路的連接中點的輸出被輸入到反相器電路33，并且反相器電路33的輸出信號被輸入到第二反相器電路34。
鎖存電路41A具有相對于第一系統(tǒng)的第二系統(tǒng)，其中第一系統(tǒng)包括第一串聯(lián)電路、第一反相器電路33和第二反相器電路34。第二系統(tǒng)包括對應(yīng)于第一串聯(lián)電路、第一反相器電路33和第二反相器電路34的第一串聯(lián)電路、第一反相器電路33A和第二反相器電路34A。
類似于第一系統(tǒng)，在第二系統(tǒng)中，由晶體管TR7和TR8實現(xiàn)的開關(guān)電路形成第一串聯(lián)電路，這兩個晶體管用于通過基于時鐘CK和CKX以互補方式執(zhí)行接通/斷開操作而進(jìn)行開關(guān)操作。在第一反相器電路33A中，晶體管TR9和TR10串聯(lián)連接，并且由晶體管TR7和TR8構(gòu)成的串聯(lián)電路的連接中點的輸出被輸入到地側(cè)晶體管TR9的柵極。在第二反相器電路34A中，晶體管TR9和TR10串聯(lián)連接，并且第一反相器電路33A的輸出信號被輸入到地側(cè)晶體管TR11的柵極。另外，第二反相器電路34A的輸出信號被反饋回晶體管TR7和TR8的串聯(lián)電路的相對端。
第二系統(tǒng)被形成為與上述第一系統(tǒng)相對應(yīng)。極性相對于被輸入到第一系統(tǒng)的輸入信號IN相反的輸入信號INX被輸入到由晶體管TR7和TR8構(gòu)成的串聯(lián)電路在時鐘CK一側(cè)的一端，從而與第一系統(tǒng)相對應(yīng)的那些部分生成相對于第一系統(tǒng)具有相反極性的信號。
在鎖存電路41A中，具有相反極性的信號控制第一系統(tǒng)中第一和第二反相器電路33和34的電源側(cè)晶體管TR4和TR6的接通和斷開，從而反相器電路33和34中的電源側(cè)晶體管TR4和TR6以及地側(cè)晶體管TR3和TR5以互補方式執(zhí)行接通/斷開操作。這防止了反相器電路33和34的輸出信號的上升沿和下降沿的圓滑，并減少了功耗。此外，即使當(dāng)反相器電路33和34中的晶體管TR3到TR6被形成具有小尺寸時，也可以輸出具有足夠動態(tài)范圍的輸出信號OUT。
類似地，在鎖存電路41A中，關(guān)于第二系統(tǒng)中的第一和第二反相器33A和34A，相對于第一系統(tǒng)具有相反極性的信號控制電源側(cè)晶體管TR10和TR12的接通和斷開。從而，反相器電路33A和34A中的電源側(cè)晶體管TR10和TR12以及地側(cè)晶體管TR9和TR11也以互補方式接通和斷開。這防止了反相器電路33A和34A的輸出信號的上升沿和下降沿的圓滑，并減少了功耗。此外，即使當(dāng)反相器電路33A和34A中的晶體管TR9到TR12被形成具有小尺寸時，也可以輸出具有足夠動態(tài)范圍的輸出信號OUT。
即，在鎖存電路41A中，在第一系統(tǒng)的反相器電路33中，第二系統(tǒng)中的晶體管TR7和TR8的連接中點的輸出被輸入到電源側(cè)晶體管TR4的柵極，而在第一系統(tǒng)的第二反相器電路34中，第二系統(tǒng)中的第一反相器電路34A的輸出信號被輸入到電源側(cè)晶體管TR6的柵極。類似地，在第二系統(tǒng)的第一反相器電路33A中，第一系統(tǒng)中的晶體管TR1和TR2的連接中點的輸出被輸入到電源側(cè)晶體管TR10的柵極，而在第二系統(tǒng)的第二反相器電路34A中，第一系統(tǒng)中的第一反相器電路34的輸出信號被輸入到電源側(cè)晶體管TR12的柵極。
利用該配置，鎖存電路41A中的晶體管TR1到TR12可以被形成具有基本相同的小尺寸。輸入信號IN的反相信號INX由時序發(fā)生器26生成。
鎖存電路41A將第一和第二系統(tǒng)的輸出信號輸出到下一級的鎖存電路41B。該下一級的鎖存電路41B被形成使得時鐘CK和時鐘CKX相對于基于時鐘CK鎖存輸入信號的鎖存電路41A被切換。
從而，在該實施例中，鎖存電路41A、41B、41A、...順序傳送帶有時鐘CK的一半周期的延遲的驅(qū)動信號IN，并且所得到的驅(qū)動信號經(jīng)由緩沖電路32被輸出到每個掃描線。
在圖9所示的配置中，形成有對應(yīng)于第一系統(tǒng)的第二系統(tǒng)，并且第一系統(tǒng)和第二系統(tǒng)生成具有相反極性的信號，并且該具有相反極性的信號被用于控制第一和第二系統(tǒng)中的反相器電路的電源側(cè)晶體管的接通和斷開。這實現(xiàn)了功耗的減少，輸出信號的轉(zhuǎn)變的改善以及能夠利用小晶體管形成電路，從而提供了類似于第一實施例的優(yōu)點。
(5)第三實施例圖10是示出了在根據(jù)本發(fā)明第三實施例的平板顯示裝置中的垂直驅(qū)動電路的線路圖。在該垂直驅(qū)動電路50A或50B中，使用了鎖存電路51A和51B，來代替上述第一實施例中的鎖存電路31A和31B。第三實施例中的平板顯示裝置與上述第一實施例中的平板顯示裝置21具有相同的配置，除了鎖存電路51A和51B的配置不同以外。從而，這里省略其冗余描述。
類似于根據(jù)第一實施例的鎖存電路31A，鎖存電路51A包括由晶體管TR1和TR2構(gòu)成的第一串聯(lián)電路和由晶體管TR3和TR4構(gòu)成的反相器電路33。輸入信號IN或前級的輸出信號被輸入到第一串聯(lián)電路的一端，第一串聯(lián)電路的連接中點的輸出被輸入到反相器電路33。
在鎖存電路51A中，類似于第一串聯(lián)電路，第二串聯(lián)電路由開關(guān)電路構(gòu)成，該開關(guān)電路由通過基于時鐘CK和CKX執(zhí)行接通/斷開操作而以互補方式進(jìn)行開關(guān)操作的晶體管TR5和TR6實現(xiàn)。輸入信號IN的反相信號INX或前級的輸出信號OUT的反相信號被輸入到第二串聯(lián)電路在時鐘CK一側(cè)的一端。晶體管TR7和TR8形成反相器電路33B，并且第二串聯(lián)電路的連接中點的輸出被輸入到反相器電路33B的地側(cè)晶體管TR7。
從而，在鎖存電路51A中，由晶體管TR5和TR6構(gòu)成的第二串聯(lián)電路和反相器33B生成相對于包括由晶體管TR1和TR2構(gòu)成的第一串聯(lián)電路以及反相器電路33的系統(tǒng)具有相反極性的相應(yīng)信號。對應(yīng)于第一串聯(lián)電路的連接中點的輸出的輸出信號對于第二串聯(lián)電路是由反相器電路33B生成的，而對應(yīng)于第二串聯(lián)電路的連接中點的輸出的輸出信號對于第一串聯(lián)電路是由反相器電路33生成的。
利用該配置，在鎖存電路51A中，反相器電路33B的輸出信號被輸入到第一串聯(lián)電路的相對端，而反相器電路33的輸出信號被輸入到第二串聯(lián)電路的相對端。第二串聯(lián)電路的連接中點的輸出被輸入到反相器電路33的電源側(cè)晶體管TR4，而第一串聯(lián)電路的連接中點的輸出被輸入到反相器電路33B的電源側(cè)晶體管TR8。反相器電路33和33B的輸出信號也被輸出到下一級。
在基于時鐘CKX的鎖存電路51B中，時鐘CK和時鐘CKX是互換的，并且鎖存電路51B與基于時鐘CK的鎖存電路51A具有相同的配置。在垂直驅(qū)動電路50A和50B中，根據(jù)鎖存電路51A和51B的配置，到相應(yīng)緩沖器電路32的輸入在基于時鐘CK的鎖存電路51A和基于時鐘CKX的鎖存電路51B之間是互換的。
在該實施例中，簡化了鎖存電路的配置，并且可以提供類似于第二實施例中的優(yōu)點。
(6)其他實施例在上述實施例中描述了作為垂直驅(qū)動電路的移位寄存器的情形，其目的是輸出與輸入信號具有相同相位的信號，但是本發(fā)明并不限于此。例如，緩沖器電路也可以通過反相器電路配置，以便輸出與輸入信號具有相反相位的信號。在這種情況下，在第一實施例的配置中，第一反相器電路33的輸出信號可被輸出到緩沖器電路，而在第二實施例的配置中，第二系統(tǒng)一側(cè)的輸出信號可被輸出到緩沖器電路。另外，在第三實施例的配置中，鎖存電路51A和51B中反相器電路33和33B一側(cè)的輸出信號可被輸出到緩沖器電路。從而，這種情況下，在每個實施例的配置中，接收基于時鐘CK的輸入信號IN并輸出反相信號的時鐘反相器電路是串聯(lián)連接的，以構(gòu)成移位寄存器電路。
盡管在上述實施例中描述了掃描線由與從時序發(fā)生器輸出的驅(qū)動信號具有相同極性的信號驅(qū)動的情形，但是本發(fā)明并不限于此，從而可廣泛適用于掃描線由具有相反極性的信號驅(qū)動的情形。
盡管在上述實施例中描述了前級的輸出被輸入到反相器電路中的地側(cè)晶體管的情形，但是本發(fā)明并不限于此。相反地，輸出可被輸入到電源側(cè)晶體管。
盡管在上述實施例中描述了鎖存電路和時鐘反相器電路由N溝道晶體管構(gòu)成的情形，但是本發(fā)明并不限于此。本發(fā)明可廣泛適用于鎖存電路和時鐘反相器電路由具有相同極性的晶體管構(gòu)成的情形，例如其利用P溝道晶體管制作的情形。在這種情形中，由于無定形工藝而可能難以實現(xiàn)制作。然而，由于可以利用具有相同極性的晶體管進(jìn)行制作，因此可以相應(yīng)簡化工藝。
盡管在上述實施例中描述了驅(qū)動電路和像素部分被集成制作在玻璃基板上的情形，但是本發(fā)明并不限于此。例如，本發(fā)明可廣泛適用于在獨立工藝中執(zhí)行制作的情形，還可適用于利用單晶硅多晶硅執(zhí)行制作的情形。在這種情形中，由于可以利用具有相同極性的晶體管進(jìn)行制作，因此可以相應(yīng)簡化工藝。
盡管在上述實施例中描述了根據(jù)本發(fā)明的鎖存電路和時鐘反相器電路被應(yīng)用于平板顯示裝置的驅(qū)動電路的情形，但是本發(fā)明并不限于此，從而可廣泛適用于各種驅(qū)動電路和邏輯電路。
盡管在上述實施例中描述了本發(fā)明被應(yīng)用于包括有機(jī)EL器件在內(nèi)的平板顯示裝置的情形，但是本發(fā)明并不限于此，從而可廣泛適用于各種顯示裝置，如液晶顯示裝置。
工業(yè)實用性本發(fā)明例如可適用于包括有機(jī)EL器件的平板顯示裝置。
權(quán)利要求
1.一種其中所有晶體管都是相同溝道晶體管的時鐘反相器電路，所述時鐘反相器電路包括第一串聯(lián)電路，在所述第一串聯(lián)電路中，基于時鐘以互補方式執(zhí)行開關(guān)操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到所述串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，所述第一串聯(lián)電路的連接中點被連接到所述晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到所述第一串聯(lián)電路的相對端，所述輸出信號的信號電平響應(yīng)于所述第一串聯(lián)電路的連接中點的輸出而變化。
2.一種其中所有晶體管都是相同溝道晶體管的鎖存電路，所述鎖存電路包括第一串聯(lián)電路，在所述第一串聯(lián)電路中，基于時鐘以互補方式來切換操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到所述串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，所述第一串聯(lián)電路的連接中點被連接到所述晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到所述第一串聯(lián)電路的相對端，所述輸出信號的信號電平響應(yīng)于所述第一串聯(lián)電路的連接中點的輸出而變化。
3.如權(quán)利要求2所述的鎖存電路，其中所述第二反相器電路是將所述第一反相器電路的輸出信號輸入到所述晶體管之一的反相器電路。
4.如權(quán)利要求3所述的鎖存電路，還具有相對于包括所述第一串聯(lián)電路、所述第一反相器電路和所述第二反相器電路的第一系統(tǒng)的第二系統(tǒng)，所述第二系統(tǒng)包括與包括在所述第一系統(tǒng)中的所述第一串聯(lián)電路、所述第一反相器電路和所述第二反相器電路相對應(yīng)的第一串聯(lián)電路、第一反相器電路和第二反相器電路；其中所述輸入信號的反相信號被輸入到所述第二系統(tǒng)中的第一串聯(lián)電路的一端，并且所述第二系統(tǒng)中的第二反相器電路的輸出被輸入到所述第二系統(tǒng)中的第一串聯(lián)電路的相對端，所述第一系統(tǒng)中的第一串聯(lián)電路的連接中點被連接到所述第二系統(tǒng)中的第一反相器電路的另一個晶體管的柵極，并且所述第一系統(tǒng)中的第一反相器電路的輸出被輸入到所述第二系統(tǒng)中的第二反相器電路的另一個晶體管的柵極；并且其中所述第二系統(tǒng)中的第一串聯(lián)電路的連接中點被連接到所述第一系統(tǒng)中的第一反相器電路的另一個晶體管的柵極，并且所述第二系統(tǒng)中的第一反相器電路的輸出被輸入到所述第一系統(tǒng)中的第二反相器電路的另一個晶體管的柵極。
5.如權(quán)利要求2所述的鎖存電路，還具有包括一組晶體管的第二串聯(lián)電路，該組晶體管與所述第一串聯(lián)電路中的那組晶體管相協(xié)同地以互補方式執(zhí)行開關(guān)操作，其中，在所述第二串聯(lián)電路中，所述輸入信號的反相信號被輸入到與所述第一串聯(lián)電路的所述一端相對應(yīng)的一端，并且所述第一反相器電路的輸出被輸入到與所述第一串聯(lián)電路的所述相對端相對應(yīng)的一端；其中，所述第一反相器電路中的另一個晶體管的柵極被連接到所述第二串聯(lián)電路中的那組晶體管的連接中點；并且其中所述第二串聯(lián)電路的連接中點被連接到所述第二反相器電路中的晶體管之一的柵極，并且所述第二反相器電路中的另一個晶體管的柵極被連接到所述第一串聯(lián)電路中的那組晶體管的連接中點。
6.一種鎖存電路在其中順序傳送驅(qū)動信號的移位寄存器電路，其中，在所述鎖存電路中，所有晶體管都由相同溝道晶體管形成，并且所述鎖存電路包括第一串聯(lián)電路，在所述第一串聯(lián)電路中，基于時鐘以互補方式執(zhí)行開關(guān)操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到所述串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，所述第一串聯(lián)電路的連接中點被連接到所述晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到所述第一串聯(lián)電路的相對端，所述輸出信號的信號電平響應(yīng)于所述第一串聯(lián)電路的連接中點的輸出而變化。
7.一種用于像素以矩陣形式排列的顯示裝置的驅(qū)動電路，其中包括鎖存電路的移位寄存器電路順序傳送驅(qū)動信號，以生成所述像素的驅(qū)動信號，并且其中，在所述鎖存電路中，所有晶體管都由相同溝道晶體管形成，并且所述鎖存電路包括第一串聯(lián)電路，在所述第一串聯(lián)電路中，基于時鐘以互補方式執(zhí)行開關(guān)操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到所述串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，所述第一串聯(lián)電路的連接中點被連接到所述晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到所述第一串聯(lián)電路的相對端，所述輸出信號的信號電平響應(yīng)于所述第一串聯(lián)電路的連接中點的輸出而變化。
8.一種像素以矩陣形式排列的顯示裝置，其中包括鎖存電路的移位寄存器電路順序傳送驅(qū)動信號，以生成所述像素的驅(qū)動信號，并且其中，在所述鎖存電路中，所有晶體管都由相同溝道晶體管形成，并且所述鎖存電路包括第一串聯(lián)電路，在所述第一串聯(lián)電路中，基于時鐘以互補方式執(zhí)行開關(guān)操作的一組晶體管被串聯(lián)連接，輸入信號被輸入到所述串聯(lián)電路的一端；包括一組晶體管的第一反相器電路，所述第一串聯(lián)電路的連接中點被連接到所述晶體管之一的柵極；以及包括一組晶體管的第二反相器電路，該組晶體管將輸出信號輸入到所述第一串聯(lián)電路的相對端，所述輸出信號的信號電平響應(yīng)于所述第一串聯(lián)電路的連接中點的輸出而變化。
全文摘要
本發(fā)明可應(yīng)用于例如使用有機(jī)EL元件的平板顯示設(shè)備。包括執(zhí)行互補的接通/斷開操作的一組晶體管(TR1、TR2)的開關(guān)電路被用于形成串聯(lián)電路。該串聯(lián)電路的連接中點的輸出被輸出到反相器電路(33)。輸入信號(IN)被輸入到串聯(lián)電路的一端，而與串聯(lián)電路的連接中點的輸出相對應(yīng)的反相器電路(34)的輸出信號被提供到串聯(lián)電路的另一端。
文檔編號G09G3/20GK1886896SQ2004800354
公開日2006年12月27日 申請日期2004年11月18日 優(yōu)先權(quán)日2003年12月1日
發(fā)明者山下淳一, 內(nèi)野勝秀 申請人:索尼株式會社