專利名稱：Pdp數(shù)據(jù)驅(qū)動(dòng)器、pdp驅(qū)動(dòng)方法、等離子顯示設(shè)備及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及等離子顯示屏(PDP)的數(shù)據(jù)驅(qū)動(dòng)器、PDP的驅(qū)動(dòng)方法，和使用它們的等離子顯示設(shè)備，以及等離子顯示設(shè)備的控制方法。
背景技術(shù)：
等離子顯示屏(以后，簡(jiǎn)稱為PDP)具有許多特性。通常，PDP薄、無閃爍、顯示對(duì)比度高、響應(yīng)速度快，并且相對(duì)容易制成大屏幕。而且，PDP是自發(fā)光的，能夠根據(jù)熒光材料的選擇發(fā)出各種顏色的光。
由于這些特性，近些年來PDP在與計(jì)算機(jī)相關(guān)的顯示器、家用薄電視接收器等領(lǐng)域得到了廣泛的應(yīng)用。
根據(jù)操作方法，PDP被分成交流(AC)放電型和直流(DC)放電型。在AC放電型PDP中，用絕緣材料覆蓋電極，并且在AC放電狀態(tài)下不直接操作電極。在DC放電型PDP中，電極暴露在放電空間中并且在DC放電狀態(tài)下操作電極。
根據(jù)驅(qū)動(dòng)方法，AC放電型還被分成存儲(chǔ)操作型和更新操作型。存儲(chǔ)操作型使用放電單元的存儲(chǔ)功能，而更新操作型不使用該存儲(chǔ)功能。
在更新操作型PDP中，亮度隨著顯示容量的增加而降低。因此，更新操作型PDP一般使用在顯示容量小的小PDP中。近些年，薄電視接收器中所用的PDP通常是AC放電存儲(chǔ)操作型的。
圖1是典型的AC放電存儲(chǔ)操作型PDP中的顯示單元結(jié)構(gòu)的剖面圖。
如圖1所示，AC放電存儲(chǔ)操作型PDP的每個(gè)顯示單元通常包括玻璃制成的后絕緣基板1；玻璃制成的前絕緣基板2；在前絕緣基板2上形成的透明掃描電極3；也是在前絕緣基板2上形成的透明維持電極4；與掃描電極3交疊設(shè)置的追蹤電極5；與維持電極4交疊放置的追蹤電極6；在后絕緣電極1上形成的數(shù)據(jù)電極7，其與掃描電極3和維持電極4垂直交叉；充滿由氦氣(He)、氖氣(Ne)、氙氣(Xe)等氣體或者其混合氣體形成的放電氣體的放電氣體空間8；隔板(barrier)9，用于確保放電氣體空間8并分割該顯示單元；熒光材料11，用于將放電氣體放電產(chǎn)生的紫外線轉(zhuǎn)換成可見光10；覆蓋掃描電極3和維持電極4的絕緣層12；保護(hù)層13，用于防止絕緣層12受放電損害，由氧化鎂(MgO)等形成；以及覆蓋數(shù)據(jù)電極7的絕緣層14。
現(xiàn)在，參照?qǐng)D1描述所選顯示單元的放電操作。
當(dāng)在掃描電極3和數(shù)據(jù)電極7上施加了大于放電臨界值的脈沖電壓以開始放電時(shí)，正和負(fù)的電荷與脈沖電壓的極性相對(duì)應(yīng)地吸附在絕緣層12和14的表面上，并累積起來。由電荷累積引起的壁電壓(其等同于內(nèi)部電壓)與脈沖電壓具有相反的極性。因此，隨著放電的增加顯示單元內(nèi)的有效電壓降低，從而即使保持施加的脈沖電壓為恒定值也不能保持放電。最后，放電終止。
然后，當(dāng)在彼此相鄰的掃描電極3和維持電極4上施加了維持脈沖(其為與壁電壓極性相同的脈沖電壓)時(shí)，壁電壓作為有效電壓添加在維持脈沖上，總電壓超過了放電臨界值。因此，即使維持脈沖的幅度很小，也會(huì)發(fā)生放電。因此，通過在掃描電極3和維持電極4上連續(xù)施加維持脈沖，可以保持放電。
上述功能是放電單元的存儲(chǔ)功能。通過對(duì)掃描電極3或維持電極4施加低電壓脈沖(其脈沖寬度寬并可以中和壁電壓)、窄擦除脈沖(電壓與窄脈沖寬度維持脈沖近似相同的脈沖)、或者以每微秒幾伏的速率轉(zhuǎn)變的緩脈沖(gentle pulse)，可以停止維持放電。
接下來，參照?qǐng)D2描述傳統(tǒng)PDP驅(qū)動(dòng)設(shè)備的結(jié)構(gòu)。圖2是傳統(tǒng)PDP驅(qū)動(dòng)設(shè)備示例的示意圖。
在一個(gè)表面上，PDP 21裝有一組維持電極42和一組掃描電極53。維持電極42和掃描電極53被設(shè)置為相互平行。在與上述表面相對(duì)的表面上，PDP 21還裝有一組數(shù)據(jù)電極32。數(shù)據(jù)電極32與維持電極42和掃描電極53垂直交叉設(shè)置。在維持電極和掃描電極與數(shù)據(jù)電極的每一交叉處形成顯示單元22。在對(duì)應(yīng)的掃描電極附近提供維持電極X，其對(duì)應(yīng)于各掃描電極Y1、Y2、Y3……和Yn(n為給定的正整數(shù))。這些維持電極X在其一端彼此共同連接。
現(xiàn)在描述傳統(tǒng)PDP驅(qū)動(dòng)設(shè)備中為對(duì)顯示單元22進(jìn)行驅(qū)動(dòng)所需的多種驅(qū)動(dòng)器電路和控制這些驅(qū)動(dòng)器電路的控制電路。
為了使顯示單元22尋址放電，提供了數(shù)據(jù)驅(qū)動(dòng)器31，該數(shù)據(jù)驅(qū)動(dòng)器31向用于一行的一組數(shù)據(jù)電極32提供數(shù)據(jù)，以驅(qū)動(dòng)那些數(shù)據(jù)電極。此外，為了使顯示單元22中產(chǎn)生維持放電，提供了維持驅(qū)動(dòng)器電路40和掃描驅(qū)動(dòng)器電路50，維持驅(qū)動(dòng)器電路40使維持電極組42共同執(zhí)行維持放電，掃描驅(qū)動(dòng)器電路50使掃描電極組53共同執(zhí)行維持放電。
此外，為了在尋址期間引發(fā)選擇放電和寫入放電，提供了掃描驅(qū)動(dòng)器55，其連續(xù)掃描包括掃描電極Y1到Y(jié)n的掃描電極組53。掃描驅(qū)動(dòng)器55還給其自身的電源施加維持脈沖，從而引發(fā)維持放電。
控制電路61控制數(shù)據(jù)驅(qū)動(dòng)器31、維持驅(qū)動(dòng)器電路40、掃描驅(qū)動(dòng)器電路50、掃描驅(qū)動(dòng)器55和PDP 21的所有操作。
顯示數(shù)據(jù)控制器62和驅(qū)動(dòng)時(shí)序控制器63形成了控制電路61的主要部分。顯示數(shù)據(jù)控制器62具有再排序從外部輸入到用于驅(qū)動(dòng)PDP 21的數(shù)據(jù)中的顯示數(shù)據(jù)的功能。顯示數(shù)據(jù)控制器62還具有臨時(shí)存儲(chǔ)經(jīng)過再排序的顯示數(shù)據(jù)序列和將該序列在尋址放電期間與掃描驅(qū)動(dòng)器55進(jìn)行的順序掃描同步地傳送給數(shù)據(jù)驅(qū)動(dòng)器31作為顯示數(shù)據(jù)DATA的功能。驅(qū)動(dòng)時(shí)序控制器63將從外部輸入的各種信號(hào)(諸如點(diǎn)時(shí)鐘)轉(zhuǎn)換為用于驅(qū)動(dòng)PDP21的內(nèi)部控制信號(hào)，從而控制各個(gè)驅(qū)動(dòng)器和驅(qū)動(dòng)器電路。
接下來，參照?qǐng)D3描述傳統(tǒng)PDP驅(qū)動(dòng)設(shè)備中的驅(qū)動(dòng)序列。圖3為示出了傳統(tǒng)PDP驅(qū)動(dòng)設(shè)備中一個(gè)場(chǎng)(field)內(nèi)形成了多個(gè)子場(chǎng)(sub-field)的狀態(tài)的時(shí)序圖。
通過分割例如持續(xù)時(shí)間為16.7ms的一個(gè)場(chǎng)而形成彼此具有不同權(quán)重的多個(gè)子場(chǎng)(下文，簡(jiǎn)稱為SF)。在圖3的示例中，子場(chǎng)的數(shù)量設(shè)為8。通過以適當(dāng)方式組合這些子場(chǎng)來定義驅(qū)動(dòng)序列，以表示256個(gè)灰度級(jí)。
每一子場(chǎng)由掃描期間和維持放電期間形成。在掃描期間，根據(jù)子場(chǎng)權(quán)重寫入顯示數(shù)據(jù)。在維持放電期間，顯示被指示為已經(jīng)寫入了的顯示數(shù)據(jù)。通過組合各個(gè)子場(chǎng)，顯示一個(gè)場(chǎng)的圖像。
圖4示出了具有特定權(quán)重的一個(gè)子場(chǎng)內(nèi)的具體操作。圖4示出了維持電極，用于驅(qū)動(dòng)通常施加給維持電極X的波形Wx；掃描電極，用于分別驅(qū)動(dòng)施加給掃描電極Y1到Y(jié)n的波形Wy1到Wyn；以及數(shù)據(jù)電極，用于分別驅(qū)動(dòng)施加給數(shù)據(jù)電極D1到Dk的波形Wdi(1＝i＝k)。
一個(gè)子場(chǎng)期間由掃描期間和維持放電期間形成。掃描期間由預(yù)放電期間和寫入放電期間形成。通過重復(fù)這些期間可以顯示所需的圖片。如必要，則使用預(yù)放電期間，其也可以被省掉。
預(yù)放電期間是用于在放電氣體空間中產(chǎn)生活性粒子(activeparticle)和壁電荷的期間，以在寫入放電期間中產(chǎn)生穩(wěn)定的寫入放電。預(yù)放電期間由預(yù)放電脈沖和預(yù)放電消除脈沖形成，該預(yù)放電脈沖用于使PDP的所有顯示單元中同時(shí)發(fā)生放電，預(yù)放電消除脈沖用于消除施加預(yù)放電脈沖產(chǎn)生的壁電荷來阻礙寫入放電和維持放電的壁電荷。
在維持放電期間，為了在寫入放電期間已經(jīng)進(jìn)行了寫入放電的顯示單元中達(dá)到所需的亮度，利用存儲(chǔ)操作引起維持放電以發(fā)光。
在預(yù)放電期間，首先向維持電極X施加預(yù)放電脈沖Pp，以在所有顯示單元中產(chǎn)生放電。然后，向掃描電極Y1到Y(jié)n施加預(yù)放電消除脈沖Ppe使得產(chǎn)生消除放電，以消除預(yù)放電脈沖所累積的壁電荷。
在隨后的寫入放電期間，逐行順序地向掃描電極Y1到Y(jié)n施加掃描脈沖Pw，根據(jù)圖片顯示數(shù)據(jù)有選擇性地向數(shù)據(jù)電極Di(1＝i＝k)施加數(shù)據(jù)脈沖Pd。因此，在要執(zhí)行顯示的單元中發(fā)生了寫入放電，并且產(chǎn)生了壁電荷。
在隨后的維持放電期間，僅使由維持脈沖Pc和Ps引發(fā)了寫入放電的顯示單元中連續(xù)產(chǎn)生維持放電。在最終維持脈沖Pce引起了最終維持放電之后，通過維持放電消除脈沖Pse消除所形成的壁電荷，從而停止維持放電并且完成了一個(gè)屏幕的發(fā)光操作。
PDP的亮度與放電量成比例，即，與單位時(shí)間脈沖電壓的重復(fù)次數(shù)成比例。
接下來，更詳細(xì)地描述在傳統(tǒng)PDP中用于引起尋址放電的尋址驅(qū)動(dòng)器電路的操作。
通常，如圖2所示的數(shù)據(jù)驅(qū)動(dòng)器31由多個(gè)PDP數(shù)據(jù)驅(qū)動(dòng)器IC形成，每個(gè)PDP數(shù)據(jù)驅(qū)動(dòng)器IC具有幾十個(gè)到幾百個(gè)顯示數(shù)據(jù)輸出端子。
PDP數(shù)據(jù)驅(qū)動(dòng)器IC(此后簡(jiǎn)稱為數(shù)據(jù)驅(qū)動(dòng)器IC)具有根據(jù)顯示數(shù)據(jù)向PDP輸出數(shù)據(jù)脈沖的功能。通常，數(shù)據(jù)驅(qū)動(dòng)器IC具有幾十個(gè)到幾百個(gè)端子，用于輸出數(shù)據(jù)脈沖。數(shù)據(jù)脈沖是二進(jìn)位制的，即具有高電平和低電平。
如圖5所示，數(shù)據(jù)驅(qū)動(dòng)器IC通常包括移位寄存器101、鎖存電路102、輸出控制電路103和高容錯(cuò)緩沖器104。
通過使用時(shí)鐘CLK 106，移位寄存器101具有傳送和保持從一個(gè)或多個(gè)顯示數(shù)據(jù)輸入端子輸入的顯示數(shù)據(jù)DATA 105的功能。鎖存電路102由寄存器形成，鎖存電路102具有通過來自鎖存輸入端子LE107的鎖存信號(hào)獲得存儲(chǔ)在移位寄存器101中的顯示數(shù)據(jù)并保持該顯示數(shù)據(jù)的功能。鎖存電路102中的顯示數(shù)據(jù)經(jīng)過輸出控制電路103和高容錯(cuò)緩沖器104作為數(shù)據(jù)脈沖從輸出端子108輸出。
通常，輸出控制電路103包括高空白控制端子HBLK 109以及低空白控制端子LBLK 110。用于將數(shù)據(jù)驅(qū)動(dòng)器IC的所有數(shù)據(jù)脈沖輸出設(shè)置為高電平(此后，稱為高空白狀態(tài))的高空白信號(hào)輸入到該高空白控制端子109，用于將所有的數(shù)據(jù)脈沖輸出設(shè)置為低電平(此后稱為低空白狀態(tài))的低空白信號(hào)輸入到該低空白控制端子LBLK110。請(qǐng)注意，每一個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC都只有一個(gè)高空白控制端子HBLK109和一個(gè)低空白控制端子LBLK110，這是因?yàn)檫@兩個(gè)控制端子都用于同時(shí)控制所有的數(shù)據(jù)脈沖輸出。
數(shù)據(jù)驅(qū)動(dòng)器IC中的輸出控制電路103和高容錯(cuò)緩沖器104具有例如如圖6所示的結(jié)構(gòu)。
如圖6所示，輸出控制電路103包括一系列緩沖器Ba1、Ba2、Ba3、……、Ba(n-2)、Ba(n-1)和Ban；一系列門Ga1、Ga2、Ga3、……、Ga(n-2)、Ga(n-1)和Gan，它們分別由NAND(與非)電路形成；以及一系列門Gb1、Gb2、Gb3、……、Gb(n-2)、Gb(n-1)和Gbn，它們分別由NAND電路形成。
所有形成門Ga1、Ga2、Ga3、……Ga(n-2)、Ga(n-1)和Gan的NAND門都是一個(gè)輸入端被連接為通過前一階段設(shè)置的緩沖器Ba1、Ba2、Ba3、……、Ba(n-2)、Ba(n-1)和Ban分別輸入數(shù)據(jù)IDATA1、IDATA2、IDATA3、……、IDATA(n-2)、IDATA(n-1)和IDATAn，而另一輸入端并行地與高空白控制端子HBLK相連。
所有形成門Gb1、Gb2、Gb3、……、Gb(n-2)、Gb(n-1)和Gbn的NAND門在一個(gè)輸入端分別與前一階段中提供的門Ga1、Ga2、Ga3、……Ga(n-2)、Ga(n-1)和Gan的輸出端相連，并且另一輸入端并行地與低空白控制端子LBLK相連。
高容錯(cuò)緩沖器104由緩沖器電路Bb1、……和Bbn形成，每一緩沖器電路都是高電壓容錯(cuò)的，并連接在高電壓電源和地之間。緩沖器電路Bb1、……和Bbn在輸入端與前一階段提供的門Gb1、Gb2、Gb3、……、Gb(n-2)、Gb(n-1)和Gbn相連，而在輸出端分別與輸出端子OUT1、OUT2、OUT3、……、OUT(n-2)、OUT(n-1)和OUTn相連。
在圖6所示的電路中，高空白控制端子HBLK和低空白控制端子LBLK都是低有效的。因此，當(dāng)這些控制端子HBLK和LBLK為高時(shí)，從前一階段提供的鎖存電路輸入的顯示數(shù)據(jù)IDATA1到IDATAn被沒有變化地輸出。只有當(dāng)高空白控制端子HBLK設(shè)置為有效(低)時(shí)，無論輸入數(shù)據(jù)如何，所有的輸出都變高(即高空白狀態(tài))。當(dāng)?shù)涂瞻卓刂贫俗覮BLK設(shè)置為有效(低)時(shí)，無論輸入數(shù)據(jù)如何，所有的輸出都變低(即，低空白狀態(tài))。
在高空白狀態(tài)，因?yàn)閿?shù)據(jù)電極被設(shè)置為高電平(例如，大約80V)，所以數(shù)據(jù)電極和掃描電極之間的電壓降低。因此，數(shù)據(jù)電極和掃描電極之間的相對(duì)放電被控制為停止。在低空白狀態(tài)中，強(qiáng)制停止向數(shù)據(jù)電極施加數(shù)據(jù)脈沖。
例如，在NEC公司通用設(shè)備部銷售和技術(shù)支持組于2001年3月出版的NEC Paper MachineμPD16373的第5頁真值表3(驅(qū)動(dòng)器)等中描述了這種數(shù)據(jù)驅(qū)動(dòng)器IC。該出版物描述了用于將數(shù)據(jù)驅(qū)動(dòng)器的輸出電壓設(shè)置為高電平、低電平或高阻抗的控制，而本發(fā)明僅旨在實(shí)現(xiàn)將輸出電壓設(shè)置為高電平和低電平的控制。
圖7示出了數(shù)據(jù)驅(qū)動(dòng)器IC和PDP之間的典型連接。
如圖7所示，PDP 21包括用于各紅顯示單元、綠顯示單元和藍(lán)顯示單元(此后，紅、綠、藍(lán)分別被稱為R、G、B)的數(shù)據(jù)電極，并且按照R單元、G單元和B單元的次序排列。數(shù)據(jù)驅(qū)動(dòng)器IC的輸出端子分別與這樣排列的數(shù)據(jù)電極連接。
在PDP 21中，在尋址期間通過以上述的方式向數(shù)據(jù)電極施加數(shù)據(jù)脈沖來選擇要進(jìn)行顯示的單元。在單元的選擇中，控制電路61向各數(shù)據(jù)驅(qū)動(dòng)器IC的對(duì)應(yīng)輸入端子輸入顯示數(shù)據(jù)DATA、時(shí)鐘CLK、鎖存信號(hào)、高空白信號(hào)、低空白信號(hào)等，使數(shù)據(jù)驅(qū)動(dòng)器31向PDP 21輸出數(shù)據(jù)脈沖。
PDP由R、G、B單元形成。在各單元中，應(yīng)用R、G、B的任一熒光材料。R、G、B熒光材料具有不同的特性，因此R、G和B之間的單元電壓特性可能不同。
當(dāng)各種顏色間的電壓特性差異較大時(shí)，顯示時(shí)會(huì)發(fā)出不適當(dāng)?shù)墓?，因此降低了顯示質(zhì)量。此外，所需的屏驅(qū)動(dòng)電壓變得更大。因此，驅(qū)動(dòng)電路中設(shè)備需要更大的耐受電壓(withstand voltage)，從而增加了生產(chǎn)成本。
另一方面，PDP中的部件是數(shù)據(jù)電極可以獨(dú)立于其它顏色單元地驅(qū)動(dòng)各顏色單元。因此，為了補(bǔ)償各個(gè)顏色的電壓特性，可以想到一種驅(qū)動(dòng)方法，其中在寫入期間之外的各個(gè)期間獨(dú)立于其它顏色地向每一R、G和B的數(shù)據(jù)電極施加驅(qū)動(dòng)脈沖。
在此方法中，在PDP 21和數(shù)據(jù)驅(qū)動(dòng)器31以圖7所示的方式彼此相連的情況下，需要向數(shù)據(jù)驅(qū)動(dòng)器輸入顯示數(shù)據(jù)，并且控制每一顏色的輸出端子的脈沖輸出的開與關(guān)，以獨(dú)立地向各R、G和B的單元施加驅(qū)動(dòng)脈沖。
然而，向形成數(shù)據(jù)驅(qū)動(dòng)器的數(shù)據(jù)驅(qū)動(dòng)器IC的移位寄存器傳送顯示數(shù)據(jù)需要幾微秒。因此，存在一個(gè)限制當(dāng)切換脈沖時(shí)，獨(dú)立控制每一R、G和B需要上述的數(shù)據(jù)傳送時(shí)間。
如圖8所示，為每一顏色提供獨(dú)立和分立的數(shù)據(jù)驅(qū)動(dòng)器，以避免上述的問題。如上所述，典型的數(shù)據(jù)驅(qū)動(dòng)器IC具有強(qiáng)制地將所有輸出端子設(shè)置為高電平或低電平的功能。因此，利用這種功能，可以無需數(shù)據(jù)傳送就向這些數(shù)據(jù)電極施加驅(qū)動(dòng)脈沖。在這種情況下，在如圖7所示的連接中，不能獨(dú)立地對(duì)各顏色執(zhí)行控制。因此，如圖8所示，為各顏色獨(dú)立提供數(shù)據(jù)驅(qū)動(dòng)器，從而能夠?qū)Ω黝伾?dú)立執(zhí)行控制。
然而，如圖8所示的PDP和數(shù)據(jù)驅(qū)動(dòng)器IC之間的連接具有這樣的缺點(diǎn)從數(shù)據(jù)驅(qū)動(dòng)器31到PDP 21的相互連接很復(fù)雜。
通常，數(shù)據(jù)驅(qū)動(dòng)器31和PDP 21通過柔性印刷電路板(此后，稱為FPC)等連接。然而，當(dāng)在用于將其上裝有數(shù)據(jù)驅(qū)動(dòng)器IC的印刷電路板與PDP相連接的FPC中形成如圖8所示的連接時(shí)，需要使得印刷電路板的尺寸更大或者增加印刷電路板的層數(shù)。因此，不可避免地增加了成本。
特別地，最近在PDP中常用COF(薄膜上芯片(Chip On Film))、TCP(帶載封裝(Tape Carrier Package))等以降低成本，在COF、TCP等中，數(shù)據(jù)驅(qū)動(dòng)器IC直接裝在FPC上。在這種情況下，如圖8所示的相互連接需要在FPC上安裝至少三個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC，結(jié)果增加了FPC的尺寸。因此，與數(shù)據(jù)驅(qū)動(dòng)器IC裝在印刷電路板上的情況相比，成本增加了。
此外，需要使用雙面FPC以實(shí)現(xiàn)如圖8所示的相互連接。然而，從實(shí)用的觀點(diǎn)來看使用雙面FPC是不可能的，因?yàn)殡p面FPC進(jìn)一步增加了成本。此外，可以考慮在FPC上安裝多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC，每一數(shù)據(jù)驅(qū)動(dòng)器IC具有少量的輸出端子。然而，在這種情況下，所用的IC的量增加，因此不可避免地增加了成本。
發(fā)明內(nèi)容
考慮到上述問題，本發(fā)明的目的是提供用于PDP的數(shù)據(jù)驅(qū)動(dòng)器、使用該數(shù)據(jù)驅(qū)動(dòng)器的等離子顯示設(shè)備和用于該等離子顯示設(shè)備的控制方法，可以補(bǔ)償PDP中R、G和B熒光材料間的電壓特性等的差異而不增加成本。
根據(jù)本發(fā)明的第一方面，提供了一種用于根據(jù)顯示數(shù)據(jù)驅(qū)動(dòng)PDP的數(shù)據(jù)電極的等離子顯示屏(以后，稱為PDP)數(shù)據(jù)驅(qū)動(dòng)器，其包括依次排列的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC。每一數(shù)據(jù)驅(qū)動(dòng)器IC包括輸出控制電路。所述輸出控制電路的輸入端子和輸出端子按照形成PDP屏幕的多個(gè)主色顯示單元的順序依次排列，并且分別根據(jù)多個(gè)主色分成多個(gè)組。所述輸出控制電路包括第一門陣列和第二門陣列，所述第一陣列的門和第二陣列的門分別對(duì)應(yīng)于所述輸入端子和輸出端子。所述輸出控制電路控制所述第一門陣列，以根據(jù)所述多個(gè)組中的各組的第一控制輸入，將輸入數(shù)據(jù)不變地輸出或者將輸入數(shù)據(jù)設(shè)置為高電平。所述的輸出控制電路還控制所述的第二門陣列，根據(jù)第二控制輸入，所述的第一門陣列的所有輸出不變地傳送或者將所述輸入數(shù)據(jù)設(shè)置為低電平。
根據(jù)本發(fā)明的第二方面，在本發(fā)明第一方面的PDP數(shù)據(jù)驅(qū)動(dòng)器中，形成所述屏幕的多個(gè)主色為紅、綠和藍(lán)，并且所述的多個(gè)組為分別對(duì)應(yīng)于紅、綠和藍(lán)的三個(gè)組。
根據(jù)本發(fā)明的第三方面，提供了一種PDP數(shù)據(jù)驅(qū)動(dòng)器，用于根據(jù)顯示數(shù)據(jù)驅(qū)動(dòng)PDP的數(shù)據(jù)電極，所述數(shù)據(jù)驅(qū)動(dòng)器包括依次排列的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC。各數(shù)據(jù)驅(qū)動(dòng)器IC都包括輸出控制電路。所述輸出控制電路的輸入端子和輸出端子按照形成PDP屏幕的多個(gè)主色的顯示單元的次序排列，并且被分成與所述多個(gè)主色相對(duì)應(yīng)的多個(gè)組。所述輸出控制電路包括第一門陣列和第二門陣列，所述第一陣列的門和第二陣列的門分別與所述輸入端子和輸出端子相對(duì)應(yīng)。所述輸出控制電路控制所述第一門陣列，以根據(jù)用于所述多個(gè)組中的各組的第一控制輸入，將輸入數(shù)據(jù)不變地輸出或者將該輸入數(shù)據(jù)設(shè)置為高電平。所述輸出控制電路還控制所述第二門陣列，根據(jù)用于所述多個(gè)組中的各組的第二控制輸入，將所對(duì)應(yīng)的第一門陣列的輸出不變地傳送或者將所述輸入數(shù)據(jù)設(shè)置為低電平。
根據(jù)本發(fā)明的第四方面，提供了一種PDP數(shù)據(jù)驅(qū)動(dòng)器，用于根據(jù)顯示數(shù)據(jù)驅(qū)動(dòng)PDP的數(shù)據(jù)電極，所述數(shù)據(jù)驅(qū)動(dòng)器包括依次排列的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC。各數(shù)據(jù)驅(qū)動(dòng)器IC都包括輸出控制電路。所述輸出控制電路的輸入端子和輸出端子按照形成PDP屏幕的多個(gè)主色顯示單元的次序依次排列，并且被分成分別與所述多個(gè)主色相對(duì)應(yīng)的多個(gè)組。所述輸出控制電路包括第一門陣列和第二門陣列，所述第一陣列的門和所述第二陣列的門分別與所述輸入端子和所述輸出端子相對(duì)應(yīng)。所述輸出控制電路控制所述第一門陣列，根據(jù)用于第一組的第一控制輸入將所述輸入數(shù)據(jù)不變地輸出或者將所述輸入數(shù)據(jù)設(shè)置為高電平，并且根據(jù)第一定時(shí)調(diào)整輸入設(shè)置所述高電平的設(shè)置定時(shí)。所述輸出控制電路控制所述第二門陣列，根據(jù)用于所述第一組的第二控制輸入，不變地傳送所對(duì)應(yīng)的第一門陣列的輸出或者將所述輸出設(shè)置為低電平，并且根據(jù)所述第一定時(shí)調(diào)整輸入設(shè)置所述低電平的設(shè)置定時(shí)。所述輸出控制電路控制所述第一門陣列，根據(jù)用于第二組的第一控制輸入將輸入數(shù)據(jù)不變地輸出或者將所述輸入數(shù)據(jù)設(shè)置為高電平，并且根據(jù)第二定時(shí)調(diào)整輸入設(shè)置所述高電平的設(shè)置定時(shí)。所述輸出控制電路還控制所述第二門陣列，根據(jù)用于所述第二組的第二控制輸入，不變地傳送所對(duì)應(yīng)的第一門陣列的輸出或者將所述輸出設(shè)置為低電平，并且根據(jù)所述第二定時(shí)調(diào)整輸入設(shè)置所述低電平的設(shè)置定時(shí)。所述輸出控制電路控制所述第一門陣列，根據(jù)用于第三組的第一控制輸入將輸入數(shù)據(jù)不變地輸出或者將所述輸入數(shù)據(jù)設(shè)置為高電平，并且根據(jù)第三定時(shí)調(diào)整輸入設(shè)置所述高電平的設(shè)置定時(shí)。所述輸出控制電路還控制所述第二門陣列，根據(jù)用于所述第三組的第二控制輸入，不變地傳送對(duì)應(yīng)的第一門陣列的輸出或者將所述輸出設(shè)置為低電平，并且根據(jù)所述第三定時(shí)調(diào)整輸入設(shè)置所述低電平的設(shè)置定時(shí)。
根據(jù)本發(fā)明的第五方面，在本發(fā)明第三或第四方面的PDP數(shù)據(jù)驅(qū)動(dòng)器中，形成屏幕的多個(gè)主色為紅、綠和藍(lán)，并且所述的多個(gè)組為分別對(duì)應(yīng)于紅、綠和藍(lán)的三個(gè)組。
根據(jù)本發(fā)明的第六方面，用于驅(qū)動(dòng)包括根據(jù)本發(fā)明的第一或第二方面的PDP數(shù)據(jù)驅(qū)動(dòng)器的PDP的方法，其包括在所述PDP的預(yù)放電期間，向掃描電極施加由鋸齒波形成的預(yù)放電脈沖，以在所述掃描電極和維持電極之間以及掃描電極和數(shù)據(jù)電極之間產(chǎn)生預(yù)放電；和通過進(jìn)行控制，在施加預(yù)放電脈沖期間由所述PDP數(shù)據(jù)驅(qū)動(dòng)器針對(duì)多個(gè)組的每一組將數(shù)據(jù)電極設(shè)置為高，來終止所述預(yù)放電，從而控制多個(gè)主色的每一色的預(yù)放電終止定時(shí)。
根據(jù)本發(fā)明的第七方面，用于驅(qū)動(dòng)包括根據(jù)本發(fā)明的第三到第五方面的任一方面的PDP數(shù)據(jù)驅(qū)動(dòng)器的PDP的方法，其包括進(jìn)行控制，在PDP寫入放電期間，在將顯示數(shù)據(jù)輸入到數(shù)據(jù)電極的同時(shí)，由PDP數(shù)據(jù)驅(qū)動(dòng)器在多個(gè)組之間不同的定時(shí)將數(shù)據(jù)電極設(shè)置為低，從而使向所述數(shù)據(jù)電極施加數(shù)據(jù)脈沖的時(shí)間在所述多個(gè)組之間不同。
根據(jù)本發(fā)明的第八方面，提供了一種等離子顯示設(shè)備，包括PDP，該P(yáng)DP包括第一基板和與所述第一基板相對(duì)設(shè)置的第二基板，所述第一基板包括多個(gè)彼此平行的掃描電極和維持電極的電極對(duì)，所述第二基板包括多個(gè)數(shù)據(jù)電極，與所述電極對(duì)垂直交叉排列；數(shù)字信號(hào)處理電路，用于處理通過進(jìn)行模擬圖像信號(hào)的格式轉(zhuǎn)換得到的數(shù)字圖像信息，并且輸出用于驅(qū)動(dòng)所述PDP的信號(hào)；控制電路；和電源電路，其中通過驅(qū)動(dòng)電路來驅(qū)動(dòng)所述電極對(duì)和數(shù)據(jù)電極，使得在所述第一基板和第二基板之間的、在所述電極對(duì)和數(shù)據(jù)電極的各交叉位置形成的顯示單元發(fā)光，以及用于驅(qū)動(dòng)所述數(shù)據(jù)電極的驅(qū)動(dòng)電路由根據(jù)本發(fā)明第一到第五方面任一方面所述的PDP數(shù)據(jù)驅(qū)動(dòng)器形成。
根據(jù)本發(fā)明的第九方面，提供了一種等離子顯示設(shè)備，包括PDP，該P(yáng)DP包括第一基板和與所述第一基板相對(duì)設(shè)置的第二基板，所述第一基板包括多個(gè)彼此平行的掃描電極和維持電極的電極對(duì)，所述第二基板包括多個(gè)數(shù)據(jù)電極，與所述電極對(duì)垂直交叉排列；數(shù)字信號(hào)處理電路，用于處理通過進(jìn)行模擬圖像信號(hào)的格式轉(zhuǎn)換得到的數(shù)字圖像信息，并且輸出用于驅(qū)動(dòng)PDP的信號(hào)；控制電路；和電源電路，其中通過驅(qū)動(dòng)電路來驅(qū)動(dòng)所述電極對(duì)和數(shù)據(jù)電極，使得在所述第一基板和第二基板之間的、在所述電極對(duì)和數(shù)據(jù)電極的各交叉位置形成的顯示單元發(fā)光，以及所述PDP由根據(jù)本發(fā)明的第六或第七方面的驅(qū)動(dòng)方法來驅(qū)動(dòng)。
根據(jù)本發(fā)明，通過排列的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC形成PDP數(shù)據(jù)驅(qū)動(dòng)器。在每一數(shù)據(jù)驅(qū)動(dòng)器IC的輸出控制電路中，輸入端子和輸出端子按照形成屏幕的多個(gè)主色的次序排列，并且被分成多個(gè)組。對(duì)于每一組，對(duì)所述的輸出控制電路進(jìn)行控制，根據(jù)控制輸入，將輸入數(shù)據(jù)不變地輸出或者輸出高電平。因此，不需要為每種顏色獨(dú)立提供數(shù)據(jù)驅(qū)動(dòng)器。也就是說，無須使數(shù)據(jù)驅(qū)動(dòng)器IC和PDP之間的相互連接復(fù)雜化，就可以通過對(duì)各組的數(shù)據(jù)電極進(jìn)行控制，在預(yù)放電期間在施加預(yù)放電脈沖的同時(shí)，將數(shù)據(jù)電極設(shè)置為高，來終止PDP的預(yù)放電。因此，可以控制每一主色的預(yù)放電的終止時(shí)間。
而且，根據(jù)本發(fā)明，通過排列的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC形成PDP數(shù)據(jù)驅(qū)動(dòng)器。在每一數(shù)據(jù)驅(qū)動(dòng)器IC的輸出控制電路中，輸入端子和輸出端子按照形成屏幕的多個(gè)主色的次序排列，并且被分成多個(gè)組。對(duì)于每一組，對(duì)所述的輸出控制電路進(jìn)行控制，將輸入的數(shù)據(jù)不變地輸出或者輸出高電平。并且進(jìn)行控制，將輸入的數(shù)據(jù)不變地輸出或者輸出低電平。因此，不需要為每種顏色提供獨(dú)立的數(shù)據(jù)驅(qū)動(dòng)器。也就是說，無須使數(shù)據(jù)驅(qū)動(dòng)器IC和PDP之間的相互連接復(fù)雜化，就可以通過對(duì)每一組進(jìn)行控制，在施加預(yù)放電脈沖的同時(shí)將數(shù)據(jù)電極設(shè)置為高以終止預(yù)放電來控制每種顏色的PDP預(yù)放電的終止時(shí)間。也可以進(jìn)行控制，在顯示數(shù)據(jù)輸入到數(shù)據(jù)電極的同時(shí)，使得組之間不同的定時(shí)將數(shù)據(jù)電極設(shè)置為低，使向數(shù)據(jù)電極施加數(shù)據(jù)脈沖的時(shí)間在組之間不同。
通過排列的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC形成根據(jù)顯示數(shù)據(jù)驅(qū)動(dòng)PDP的數(shù)據(jù)電極的PDP數(shù)據(jù)驅(qū)動(dòng)器。在各數(shù)據(jù)驅(qū)動(dòng)器IC的輸出控制電路中，輸入端子和輸出端子按照形成屏幕的多個(gè)主色次序排列，并且被分成多個(gè)組。所述的輸出控制電路包括第一門陣列和第二門陣列，每個(gè)陣列的門分別對(duì)應(yīng)所述輸入端子和輸出端子。對(duì)于各組，控制第一門陣列，根據(jù)第一控制輸入，將輸入的數(shù)據(jù)不變地輸出或者輸出高電平；并控制第二門陣列，根據(jù)第二控制輸入，將第一門陣列的輸出不變地傳送或者輸出低電平。
圖1是典型的AC放電存儲(chǔ)操作型PDP中的顯示單元結(jié)構(gòu)的剖面圖；圖2是典型的PDP驅(qū)動(dòng)設(shè)備示例的方框圖；圖3是在典型的PDP中一個(gè)場(chǎng)中操作的時(shí)序圖；圖4是在典型的PDP中一個(gè)子場(chǎng)中操作的時(shí)序圖；圖5是典型的PDP數(shù)據(jù)驅(qū)動(dòng)器IC的電路結(jié)構(gòu)示意圖；圖6示出了典型的PDP數(shù)據(jù)驅(qū)動(dòng)器IC中輸出控制電路和高容錯(cuò)緩沖器的電路結(jié)構(gòu)；圖7示出了PDP和PDP數(shù)據(jù)驅(qū)動(dòng)器之間的典型連接；圖8示出了通過使用傳統(tǒng)的PDP數(shù)據(jù)驅(qū)動(dòng)器IC對(duì)PDP中各R、G和B的電極進(jìn)行獨(dú)立控制的連接；圖9是根據(jù)本發(fā)明的第一實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC中輸出控制電路和高容錯(cuò)緩沖器的電路圖；圖10示出了本發(fā)明的第一實(shí)施例中PDP數(shù)據(jù)驅(qū)動(dòng)器IC中輸出控制電路和高容錯(cuò)緩沖器的真值表；圖11為本發(fā)明的第一實(shí)施例中PDP數(shù)據(jù)驅(qū)動(dòng)器IC的輸出控制電路和高容錯(cuò)緩沖器的操作的時(shí)序圖；圖12示出了通過使用根據(jù)本發(fā)明的第一實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC對(duì)PDP中各R、G和B的電極進(jìn)行獨(dú)立控制的連接；圖13為在預(yù)放電期間用于驅(qū)動(dòng)PDP的典型方法的時(shí)序圖；圖14為本發(fā)明的第一實(shí)施例中預(yù)放電期間驅(qū)動(dòng)PDP的方法的時(shí)序圖；圖15為根據(jù)本發(fā)明的第二實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC中輸出控制電路和高容錯(cuò)緩沖器的電路圖；圖16示出了本發(fā)明的第二實(shí)施例中PDP數(shù)據(jù)驅(qū)動(dòng)器IC中輸出控制電路和高容錯(cuò)緩沖器的真值表；圖17為本發(fā)明的第二實(shí)施例中寫入放電期間驅(qū)動(dòng)等離子顯示的方法的時(shí)序圖；圖18是示出了等離子顯示屏中相鄰數(shù)據(jù)電極間的靜電電容的示意圖；圖19為根據(jù)本發(fā)明的第三實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC中輸出控制電路和高容錯(cuò)緩沖器的電路圖；圖20為示出了本發(fā)明的第三實(shí)施例中PDP數(shù)據(jù)驅(qū)動(dòng)器IC中輸出控制電路和高容錯(cuò)緩沖器的操作的時(shí)序圖；和圖21為根據(jù)本發(fā)明的第四實(shí)施例的等離子顯示設(shè)備的結(jié)構(gòu)的示意圖。
具體實(shí)施例方式
圖9是根據(jù)本發(fā)明的第一實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC中輸出控制電路和高容錯(cuò)緩沖器的電路圖。圖10示出了本實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC中輸出控制電路和高容錯(cuò)緩沖器的真值表。圖11為本實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC的輸出控制電路和高容錯(cuò)緩沖器的操作的時(shí)序圖。圖12示出了通過使用本實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC，用于PDP中的各顏色(即R、G和B)的獨(dú)立控制電極的連接。圖13為在預(yù)放電期間用于驅(qū)動(dòng)PDP的典型方法的時(shí)序圖。圖14為本實(shí)施例中預(yù)放電期間驅(qū)動(dòng)PDP的方法的時(shí)序圖。
如圖9所示，本實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC包括輸出控制電路103A和高容錯(cuò)緩沖器104A。
輸出控制電路103A包括緩沖器陣列BA1、BA2、BA3、……、BA(3n-2)、BA(3n-1)和BA3n，分別由NAND電路形成的門陣列GA1、GA2、GA3、……、GA(3n-2)、GA(3n-1)和GA3n，以及分別由NAND電路形成的門陣列GB1、GB2、GB3、……、GB(3n-2)、GB(3n-1)和GB3n。
形成門GA1、GA2、GA3、……、GA(3n-2)、GA(3n-1)和GA3n的所有NAND門在一個(gè)輸入端被連接以通過前一階段提供的緩沖器BA1、BA2、BA3、……、BA(3n-2)、BA(3n-1)和BA3n分別輸入數(shù)據(jù)IDATA1、IDATA2、IDATA3、……、IDATA(3n-2)、IDATA(3n-1)和IDATA3n。NAND門GA1、GA4、……、GA(3n-2)的另一輸入端與第一高空白控制端子HBLK1相連，NAND門GA2、GA5、……、GA(3n-1)的另一輸入端與第二高空白控制端子HBLK2相連，并且NAND門GA3、GA6、……、GA3n的另一輸入端與第三高空白控制端子HBLK3相連。
形成門GB1、GB2、GB3、……、GB(3n-2)、GB(3n-1)和GB3n的所有NAND門在一個(gè)輸入端分別與前一階段提供的門GA1、GA2、GA3、……、GA(3n-2)、GA(3n-1)和GA3n的輸出端相連，在另一輸入端與低空白控制端子LBLK相連。
高容錯(cuò)緩沖器104A包括緩沖器電路BB1、……、和BB3n，每一緩沖器電路是高電壓容錯(cuò)的，并且連接在高電壓電源和地之間。緩沖器電路BB1、……、和BB3n在輸入端分別與前一階段提供的門GB1、GB2、GB3、……、GB(3n-2)、GB(3n-1)和GB3n的輸出端相連，還在輸出端分別與輸出端子OUT1、OUT2、OUT3、……、OUT(3n-2)、OUT(3n-1)和OUT3n相連。
如上所述，本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC的輸出被分成3組，并且分別對(duì)應(yīng)這三個(gè)組(3n-2)、(3n-1)和3n提供了三個(gè)高空白控制端子HBLK1、HBLK2和HBLK3。因此，這三個(gè)組的每一組輸出都可以獨(dú)立于其它組的輸出而被設(shè)置為高空白狀態(tài)。
具有如圖9所示結(jié)構(gòu)的PDP數(shù)據(jù)驅(qū)動(dòng)器IC中的輸出控制電路和高容錯(cuò)緩沖器的真值表如圖10所示。
更具體地說，高空白控制端子HBLK1、HBLK2和HBLK3以及低空白控制端子LBLK都是低有效的。因此，當(dāng)所有高空白控制端子HBLK1、HBLK2和HBLK3以及低空白控制端子LBLK都為高時(shí)，從輸出控制電路103A的前一階段設(shè)置的鎖存電路輸入的顯示數(shù)據(jù)IDATA(3n-2)、IDATA(3n-1)和IDATA3n分別從相應(yīng)的輸出中不改變地輸出。
僅當(dāng)高空白控制端子HBLK1被設(shè)置為有效(即，低)時(shí)，無論輸入數(shù)據(jù)如何，輸出數(shù)據(jù)OUT1、OUT4、……、OUT(3n-2)都變高(即，高空白狀態(tài))。
僅當(dāng)高空白控制端子HBLK2被設(shè)置為有效(即，低)時(shí)，無論輸入數(shù)據(jù)如何，輸出數(shù)據(jù)OUT2、OUT5、……、OUT(3n-1)都變高(即，高空白狀態(tài))。
僅當(dāng)高空白控制端子HBLK3被設(shè)置為有效(即，低)時(shí)，無論輸入數(shù)據(jù)如何，輸出數(shù)據(jù)OUT3、OUT6、……、OUT3n都變高(即，高空白狀態(tài))。
因此，具有如圖9所示結(jié)構(gòu)的PDP數(shù)據(jù)驅(qū)動(dòng)器IC的輸出控制電路103A和高容錯(cuò)緩沖器104A按照?qǐng)D11的時(shí)序圖所示進(jìn)行操作。也就是說，可以對(duì)三個(gè)輸出組中每一組獨(dú)立地進(jìn)行高空白控制。
在圖11中，當(dāng)輸出OUT(3n-2)、OUT(3n-1)或OUT3n被設(shè)置為高空白狀態(tài)時(shí)，對(duì)應(yīng)顯示數(shù)據(jù)IDATA(3n-2)、IDATA(3n-1)或IDATA3n的數(shù)據(jù)電極變高(例如，大約80V)。因此，獨(dú)立地控制各組輸出，以降低數(shù)據(jù)電極和掃描電極之間的電壓，從而停止數(shù)據(jù)電極和掃描電極間的相對(duì)放電。在低空白狀態(tài)中，突然強(qiáng)制終止向數(shù)據(jù)電極施加對(duì)應(yīng)于顯示數(shù)據(jù)IDATA(3n-2)、IDATA(3n-1)和IDATA3n的數(shù)據(jù)脈沖。
如上所述，本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器可以獨(dú)立地為分別對(duì)應(yīng)于紅(R)、綠(G)和藍(lán)(B)的各顯示數(shù)據(jù)IDATA(3n-2)、IDATA(3n-1)和IDATA3n設(shè)置高空白狀態(tài)。本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器還可以突然對(duì)用于各個(gè)顏色的數(shù)據(jù)電極設(shè)置低空白狀態(tài)。
在如圖9所示的第一實(shí)施例中，通過將高空白設(shè)置端子HBLK1-HBLK3設(shè)置為低電平來分別將輸出OUT(3n-2)、OUT(3n-1)或OUT3n設(shè)置為高空白狀態(tài)。另一方面，通過將低空白設(shè)置端子LBLK設(shè)置為低電平而分別將輸出OUT(3n-2)、OUT(3n-1)或OUT3n設(shè)置為低空白狀態(tài)。
然而，可以排列電路，通過數(shù)據(jù)信號(hào)(其取代了將低空白設(shè)置端子LBLK設(shè)置為低電平)來將所有輸出OUT(3n-2)、OUT(3n-1)和OUT3n設(shè)置為低空白狀態(tài)。
在這種情況下，因?yàn)殚T陣列GB1、GB2、GB3、……、GB(3n-1)、GB(3n)變得不必要了，因而還可以簡(jiǎn)化輸出控制電路103A。
此外，在第一實(shí)施例中，對(duì)主色的每一顯示單元，獨(dú)立控制數(shù)據(jù)電極和掃描電極之間預(yù)放電的停止定時(shí)。然而，有這樣的可能(例如)放電單元R和放電單元G的放電開始電壓的差異小，而僅僅放電單元B的放電開始電壓和其余的放電單元R、G的放電開始電壓之間的差異大。在這種情況下，可以僅使用如圖9所示的電路中兩個(gè)高空白控制端子，即HBLK1和HBLK2，以獨(dú)立控制放電單元R和G中預(yù)放電的停止時(shí)間，以及放電單元B中預(yù)放電的停止時(shí)間。
換句話說，代替為主色R、G、B的每一放電單元提供一個(gè)高空白控制端子或者一個(gè)低空白控制端子，可以為包括單個(gè)顏色或者多個(gè)顏色的每一單元提供一個(gè)高空白控制端子或者一個(gè)低空白控制端子，以這種單元為基礎(chǔ)進(jìn)行預(yù)放電停止時(shí)間的控制。
現(xiàn)在，參照?qǐng)D12、13和14描述本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器的適當(dāng)應(yīng)用。
在PDP中，用于R、G和B的數(shù)據(jù)電極以R、G和B的次序依次并重復(fù)排列。通過控制輸入波形可以補(bǔ)償上述排列中各個(gè)顏色的單元中的電壓特性差異。為了達(dá)到該目的，在本實(shí)施例中，如圖12所示，數(shù)據(jù)驅(qū)動(dòng)器IC的輸出端子的三個(gè)組分別與PDP 21的R、G和B數(shù)據(jù)電極相連。
在以下描述中，描述了這樣的示例其中驅(qū)動(dòng)具有如圖9所示電路結(jié)構(gòu)的PDP。在如圖4所示的PDP驅(qū)動(dòng)波形的預(yù)放電期間，該驅(qū)動(dòng)方法使用具有如圖9所示結(jié)構(gòu)的數(shù)據(jù)驅(qū)動(dòng)器IC的功能。
通過鋸齒波形成如圖4所示的預(yù)放電脈沖Pp，其中電壓以每微秒幾伏的速率變化并最終達(dá)到大約300V到400V。
當(dāng)施加了預(yù)放電脈沖Pp并且該脈沖的電壓超過了掃描電極和維持電極之間以及數(shù)據(jù)電極之間的放電開始電壓(firing potential)時(shí)，產(chǎn)生微弱的放電。該放電在預(yù)放電脈沖Pp的電壓變化過程中持續(xù)發(fā)生。當(dāng)預(yù)放電脈沖Pp的電壓達(dá)到其最終達(dá)到的電壓時(shí)，放電停止。施加預(yù)放電脈沖Pp，以激活單元的內(nèi)部，使得壁電荷均勻。
在PDP中，R、G和B單元分別噴涂了R、G和B熒光材料。如上所述，因?yàn)楦鱾€(gè)顏色的熒光材料之間的電性能不同，所以各個(gè)顏色的各單元的電壓特性不同。
在這種情況下，因?yàn)樵跀?shù)據(jù)基板上設(shè)置了熒光材料，所以數(shù)據(jù)電極和掃描電極之間或者數(shù)據(jù)電極和維持電極之間的放電開始電壓在各個(gè)顏色間也有很大不同。
例如，考慮這樣的情況其中數(shù)據(jù)電極和掃描電極之間的放電開始電壓為R單元190V、G單元195V和B單元200V，并且預(yù)放電脈沖Pp的最終達(dá)到電壓為300V。在典型的PDP中，如圖13所示，當(dāng)預(yù)放電脈沖Pp的電壓達(dá)到190V時(shí)R單元中的放電開始。接下來，G單元中的放電開始并且隨后B單元中的放電開始。各個(gè)單元的放電持續(xù)直到預(yù)放電脈沖Pp的電壓達(dá)到300V，并且當(dāng)預(yù)放電脈沖Pp的電壓增加停止時(shí)放電停止。請(qǐng)注意，圖13所示的發(fā)光波形R、G和B分別是發(fā)生在掃描電極和數(shù)據(jù)電極Wd-R、Wd-G和Wd-B之間的放電發(fā)射的波形。
上述放電發(fā)生時(shí)，數(shù)據(jù)電極用作陰極。因此，在數(shù)據(jù)電極中累積了正的壁電荷。在放電持續(xù)發(fā)生時(shí)間最長的R單元中這樣累積的壁電荷的量最大。R單元之后G單元是第二大的。B單元累積的壁電荷的量最小。
這樣累積的壁電荷被添加到在隨后的寫入放電期間向數(shù)據(jù)電極施加的具有正極性的數(shù)據(jù)脈沖上，從而降低了放電開始電壓。因此，累積的壁電荷具有使得寫入放電更容易發(fā)生的效果。
按照使放電開始電壓最高的B單元充分達(dá)到上述效果的方式，設(shè)置預(yù)放電脈沖Pp的最終達(dá)到電壓。因此，放電開始電壓在比B單元的低的單元中，特別是在具有最低放電開始電壓的R單元中，產(chǎn)生過度的預(yù)放電。
無論是否選擇了任一單元都會(huì)產(chǎn)生預(yù)放電。因此預(yù)放電增加了要顯示黑色的單元的亮度。也就是說，會(huì)發(fā)生這樣的現(xiàn)象通過該單元顯示的該顏色不是漆黑而是深灰色。這種現(xiàn)象降低了顯示質(zhì)量。
為了防止發(fā)生該現(xiàn)象，在本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC中，在發(fā)生預(yù)放電之后施加預(yù)放電脈沖Pp的同時(shí)，向數(shù)據(jù)電極施加數(shù)據(jù)偏壓脈沖Pdb，從而縮短了放電開始電壓較低的單元的預(yù)放電持續(xù)時(shí)間。以這種方式，可以抑制放電開始電壓較低的單元中的過度預(yù)放電，從而防止要顯示黑色的單元的亮度增加。
圖14為在預(yù)放電期間使用本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC驅(qū)動(dòng)PDP的方法的時(shí)序圖。
在該示例中，預(yù)放電發(fā)生之后，在施加預(yù)放電脈沖Pp的同時(shí)向數(shù)據(jù)電極施加數(shù)據(jù)偏壓脈沖Pdb。該數(shù)據(jù)偏壓脈沖的幅度被設(shè)置為80V，從而將施加在數(shù)據(jù)電極和掃描電極之間的電壓降低80V。以這種方式，數(shù)據(jù)電極和掃描電極之間的預(yù)放電停止了。請(qǐng)注意，圖14的發(fā)光波形R、G和B分別是發(fā)生在掃描電極和數(shù)據(jù)電極Wd-R、Wd-G和Wd-B之間的放電發(fā)光的波形。
如圖14所示，按照?qǐng)D14所示的次序，向R數(shù)據(jù)電極Wd-R施加數(shù)據(jù)偏壓Pdb(R)，向G數(shù)據(jù)電極Wd-G施加數(shù)據(jù)偏壓電壓Pdb(G)，從而防止了R和G單元中過度的預(yù)放電。
以這種方式，通過防止R和G單元的過度預(yù)放電，可以抑制要顯示黑色的單元的亮度增加。因此，可以提高顯示質(zhì)量。
然而，在預(yù)放電脈沖的電壓以每微秒6V的速率上升的情況下，實(shí)踐中需要在上述的驅(qū)動(dòng)數(shù)據(jù)驅(qū)動(dòng)器IC的方法中以一微秒或更少的時(shí)間間隔施加數(shù)據(jù)偏壓脈沖Pdb。因此，當(dāng)考慮通過移位寄存器101進(jìn)行數(shù)據(jù)傳送操作時(shí)，沒有時(shí)間進(jìn)行該用于傳送作為普通數(shù)據(jù)顯示信號(hào)的數(shù)據(jù)的操作。
因此，代替使用數(shù)據(jù)偏壓脈沖Pdb，使用將數(shù)據(jù)電極設(shè)置高空白狀態(tài)的功能。如圖9所示，針對(duì)R、G和B，對(duì)用于強(qiáng)制地將數(shù)據(jù)驅(qū)動(dòng)器IC的輸出設(shè)置為高的高空白功能進(jìn)行了劃分。由所分出的高空白控制端子HBLK1、HBLK2和HBLK3控制的輸出端子分別與PDP的R數(shù)據(jù)電極、G數(shù)據(jù)電極和B數(shù)據(jù)電極相連，從而通過在預(yù)放電期間進(jìn)行高空白控制提供了幅度與數(shù)據(jù)偏壓脈沖Pdb相同的80V脈沖。以這種方式，可以控制過度的預(yù)放電。
如上所述，在本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC中，為各R單元、G單元和B單元提供了用于控制高空白狀態(tài)的高空白控制端子，以控制各顏色的高空白狀態(tài)。此外，在施加預(yù)放電脈沖Pp的同時(shí)，將與預(yù)放電的放電開始電壓低的顏色的單元對(duì)應(yīng)的數(shù)據(jù)電極設(shè)置為高空白狀態(tài)，從而縮短這些單元預(yù)放電的持續(xù)時(shí)間。因此，可以補(bǔ)償各種顏色間預(yù)放電持續(xù)時(shí)間的差異(該差異由各個(gè)顏色的熒光材料間電壓特性的差異引起)，并且不為每一顏色提供獨(dú)立的數(shù)據(jù)驅(qū)動(dòng)器(獨(dú)立數(shù)據(jù)驅(qū)動(dòng)器會(huì)引起數(shù)據(jù)驅(qū)動(dòng)器IC和PDP相互連接復(fù)雜)。因此，可以抑制在各個(gè)顏色的單元中發(fā)生的過度預(yù)放電，使得顯示質(zhì)量提高。
如圖6所示的傳統(tǒng)數(shù)據(jù)驅(qū)動(dòng)器IC也可以在預(yù)放電期間抑制預(yù)放電。然而，該傳統(tǒng)的數(shù)據(jù)驅(qū)動(dòng)器IC不能象本實(shí)施例一樣單獨(dú)控制每一顏色的放電持續(xù)時(shí)間。
圖15為根據(jù)本發(fā)明的第二實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器的輸出控制電路和高容錯(cuò)緩沖器的電路圖。圖16示出了輸出控制電路和高容錯(cuò)緩沖器的真值表。圖17為本實(shí)施例中寫入放電期間驅(qū)動(dòng)等離子顯示的方法的時(shí)序圖。圖18示出了等離子顯示屏中相鄰數(shù)據(jù)電極間的靜電電容的示意圖。
如圖15所示，本實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC包括輸出控制電路103B和高容錯(cuò)緩沖器104A。
輸出控制電路103B在結(jié)構(gòu)上與圖9所示的第一實(shí)施例的相同，包括緩沖器陣列BA1、BA2、BA3、……、BA(3n-2)、BA(3n-1)和BA3n，以及分別由NAND電路形成的門陣列GA1、GA2、GA3、……、GA(3n-2)、GA(3n-1)和GA3n。然而，本實(shí)施例的輸出控制電路103B在方法上與第一實(shí)施例的不同，該方法用于向分別由NAND電路形成的門陣列GC1、GC2、GC3、……、GC(3n-2)、GC(3n-1)和GC3n輸入低空白控制信號(hào)。
高容錯(cuò)緩沖器104A與如圖9所示的第一實(shí)施例的相同。
形成門GA1、GA2、GA3、……、GA(3n-2)、GA(3n-1)和GA3n的所有NAND門在一個(gè)輸入端分別與這些門的前一階段提供的緩沖器BA1、BA2、BA3、……、BA(3n-2)、BA(3n-1)和BA3n的輸出端連接。門GA1、GA4、……、GA(3n-2)的另一輸入端與第一高空白控制端子HBLK1相連。門GA2、GA5、……、GA(3n-1)的另一輸入端與第二高空白控制端子HBLK2相連。門GA3、GA6、……、GA3n的另一輸出端與第三高空白控制端子HBLK3相連。
形成門GB1、GB2、GB3、……、GB(3n-2)、GB(3n-1)和GB3n[Z1]的所有NAND門在一個(gè)輸入端分別與前一階段提供的門GA1、GA2、GA3、……、GA(3n-2)、GA(3n-1)和GA3n的輸出端相連。門GB1、GB4、……、GB(3n-2)的另一輸入端與第一低空白控制端子LBLK1相連。門GB2、GB5、……、GB(3n-1)的另一輸入端與第二低空白控制端子LBLK2相連。門GB3、GB6、……、GB3n的另一輸出端與第三低空白控制端子LBLK3相連。
如上所述，在本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC中，輸出被分成3組。通過提供分別與這三個(gè)組對(duì)應(yīng)的高空白控制端子HBLK1、HBLK2和HBLK3以及低空白控制端子LBLK1、LBLK2和LBLK3，可以獨(dú)立地將這三個(gè)組的每一組輸出設(shè)置為高空白狀態(tài)和低空白狀態(tài)。
具有如圖15所示電路結(jié)構(gòu)的PDP數(shù)據(jù)驅(qū)動(dòng)器IC的輸出控制電路和高容錯(cuò)緩沖器的真值表如圖16所示。
高空白控制端子HBLK1、HBLK2和HBLK3以及低空白控制端子LBLK1、LBLK2和LBLK3為低有效。
當(dāng)高空白控制端子HBLK1和低空白控制端子LBLK1都為高時(shí)，將從輸出控制電路的前一階段提供的鎖存電路中輸入的顯示數(shù)據(jù)IDATA1、IDATA4、……、和IDATA(3n-2)作為輸出OUT1、OUT4、……、和OUT(3n-2)不改變地輸出。僅當(dāng)高空白控制端子HBLK1有效(低)時(shí)，無論輸入數(shù)據(jù)如何，輸出OUT1、OUT4、……、OUT(3n-2)都為高(即，高空白狀態(tài))。僅當(dāng)?shù)涂瞻卓刂贫俗覮BLK1有效(低)時(shí)，輸出OUT1、OUT4、……、OUT(3n-2)都為低(即，低空白狀態(tài))。
類似地，當(dāng)高空白控制端子HBLK2和低空白控制端子LBLK2都為高時(shí)，將從前一階段提供的鎖存電路中輸入的顯示數(shù)據(jù)IDATA2、IDATA5、……、和IDATA(3n-1)作為輸出OUT2、OUT5、……、和OUT(3n-1)不改變地輸出。僅當(dāng)高空白控制端子HBLK2有效(低)時(shí)，無論輸入數(shù)據(jù)如何，輸出OUT2、OUT5、……、OUT(3n-1)為高(即，高空白狀態(tài))。僅當(dāng)?shù)涂瞻卓刂贫俗覮BLK2有效(低)時(shí)，輸出OUT2、OUT5、……、OUT(3n-1)為低(即，低空白狀態(tài))。
類似地，當(dāng)高空白控制端子HBLK3和低空白控制端子LBLK3都為高時(shí)，將從前一階段提供的鎖存電路中輸入的顯示數(shù)據(jù)IDATA3、IDATA6、……、和IDATA3n作為輸出OUT3、OUT6、……、和OUT3n不改變地輸出。僅當(dāng)高空白控制端子HBLK3有效(低)時(shí)，無論輸入數(shù)據(jù)如何，輸出OUT3、OUT6、……、OUT3n都為高(即，高空白狀態(tài))。僅當(dāng)?shù)涂瞻卓刂贫俗覮BLK3有效(低)時(shí)，輸出OUT3、OUT6、……、OUT3n為低(即，低空白狀態(tài))。
如上所述，在圖15所示的電路中，提供了分別與數(shù)據(jù)驅(qū)動(dòng)器IC的輸出端子的三個(gè)組(由3n-2、3n-1和3n代表)相對(duì)應(yīng)的高空白控制端子HBLK1、HBLK2和HBLK3。此外，提供了分別與輸出端子的這三個(gè)組相對(duì)應(yīng)的低空白控制端子LBLK1、LBLK2和LBLK3。因此，可以獨(dú)立控制每一組的輸出，實(shí)現(xiàn)高空白狀態(tài)和低空白狀態(tài)。
在圖15所示的結(jié)構(gòu)中，不僅高空白控制端子被分成三組，而且低空白控制端子也被分成三組。因此，可以在預(yù)放電期間以類似第一實(shí)施例的方式進(jìn)行PDP驅(qū)動(dòng)控制，并且還可以進(jìn)行不同的驅(qū)動(dòng)控制。
現(xiàn)在，參照?qǐng)D17和18描述本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器的適當(dāng)應(yīng)用。
如上所述，在寫入放電期間根據(jù)顯示數(shù)據(jù)向數(shù)據(jù)電極施加數(shù)據(jù)脈沖。在施加數(shù)據(jù)脈沖期間，用于充電和放電數(shù)據(jù)電極的變位電流(displacement)流過數(shù)據(jù)電極，從而產(chǎn)生電磁波。由于同時(shí)驅(qū)動(dòng)所有數(shù)據(jù)電極，電磁波的水平為高。該高水平電磁波可能引起噪音。
本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC通過使用三個(gè)組的每一組都可發(fā)生的低空白來減少了幾乎同時(shí)驅(qū)動(dòng)的數(shù)據(jù)電極的數(shù)量，從而抑制了電磁波。
在寫入放電期間，根據(jù)圖17所示的時(shí)序圖，通過使用三個(gè)組的每一組可產(chǎn)生的低空白，本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC驅(qū)動(dòng)數(shù)據(jù)電極。
在圖17中，Pd(R)、Pd(G)和Pd(B)表示分別施加給R數(shù)據(jù)電極、G數(shù)據(jù)電極和B數(shù)據(jù)電極的數(shù)據(jù)脈沖的波形。LBLK(R)、LBLK(G)和LBLK(B)表示分別驅(qū)動(dòng)R數(shù)據(jù)電極、G數(shù)據(jù)電極和B數(shù)據(jù)電極的低空白信號(hào)。LE表示鎖存使能信號(hào)，用于將移位寄存器101中的數(shù)據(jù)傳送給高容錯(cuò)緩沖器104A。Vd表示數(shù)據(jù)脈沖的輸出電壓的峰值，其被設(shè)置為幾十伏。每一LBLK信號(hào)和LE信號(hào)的波形中H和L分別表示邏輯信號(hào)的高電平和低電平。通常，H為幾伏(例如，5V或更少)，L為GND級(jí)。
在本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC中，在R數(shù)據(jù)電極組、G數(shù)據(jù)電極組和B數(shù)據(jù)電極組的每一組中，在數(shù)據(jù)脈沖結(jié)束時(shí)使低空白有效，從而將數(shù)據(jù)脈沖設(shè)置為GND級(jí)。在R、G和B數(shù)據(jù)電極組之間在不同時(shí)間將低空白設(shè)置為有效。接下來，將LE信號(hào)設(shè)置為有效，以將下一個(gè)顯示數(shù)據(jù)從移位寄存器傳送到高容錯(cuò)緩沖器。然后，在R、G和B數(shù)據(jù)電極組之間在不同時(shí)間釋放低空白，施加下一個(gè)數(shù)據(jù)脈沖。
以這種方式，可以在R、G和B數(shù)據(jù)電極組之間使向數(shù)據(jù)電極施加數(shù)據(jù)脈沖的時(shí)間不同。
如上所述，在本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC中，通過使對(duì)R、G和B施加數(shù)據(jù)脈沖的定時(shí)不同可以減少同一時(shí)段驅(qū)動(dòng)的數(shù)據(jù)電極的數(shù)量，而無需為每一顏色提供獨(dú)立的數(shù)據(jù)驅(qū)動(dòng)器，因此不會(huì)使數(shù)據(jù)驅(qū)動(dòng)器IC和PDP之間的相互連接復(fù)雜。因此，可以抑制變位電流引起的電磁波。
此外，由于在R、G和B之間向數(shù)據(jù)電極施加數(shù)據(jù)脈沖的時(shí)間不同，在本實(shí)施例的驅(qū)動(dòng)方法中，相鄰數(shù)據(jù)電極之間的數(shù)據(jù)脈沖施加時(shí)間不同。然而，如圖18所示，在相鄰的數(shù)據(jù)電極之間形成了靜電電容。因此，與同時(shí)在相鄰單元中施加數(shù)據(jù)脈沖的情況相比，該數(shù)據(jù)脈沖的上升更平緩。因此，即使同時(shí)驅(qū)動(dòng)的數(shù)據(jù)電極的數(shù)量是相同的，本實(shí)施例的在相鄰的數(shù)據(jù)電極之間設(shè)置不同的數(shù)據(jù)脈沖施加時(shí)間的驅(qū)動(dòng)方法也可以實(shí)現(xiàn)更好地抑制電磁波的效果。
顯然，通過在預(yù)放電期間以與第一實(shí)施例類似的方法使用數(shù)據(jù)驅(qū)動(dòng)器IC的高空白設(shè)置功能來進(jìn)行PDP驅(qū)動(dòng)控制，本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC也可以提高顯示質(zhì)量。
在圖17所示的第二實(shí)施例中，通過使用LBLK(R)、LBLK(G)和LBLK(B)信號(hào)而不使用HBLK(R)、HBLK(G)和HBLK(B)信號(hào)進(jìn)行控制操作。在本示例中，LBLK(R)、LBLK(G)和LBLK(B)信號(hào)分別對(duì)應(yīng)三主色R、G和B的顯示單元。然而，這些信號(hào)無須對(duì)應(yīng)顯示單元的顏色。第二實(shí)施例被構(gòu)造為通過改變相鄰電極之間數(shù)據(jù)脈沖的施加定時(shí)來抑制電磁發(fā)光。因此，可以使用例如四種信號(hào)LBLK1、LBLK2、LBLK3和LBLK4，按照顯示單元的排列順序循環(huán)地與顯示單元對(duì)應(yīng)而不管顯示單元的顏色如何。在這種構(gòu)造中，可以在相鄰數(shù)據(jù)電極之間改變數(shù)據(jù)脈沖的施加時(shí)間。
圖19為本發(fā)明的第三實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器中輸出控制電路和高容錯(cuò)緩沖器的電路圖。圖20是示出了其操作的時(shí)序圖。
本實(shí)施例的PDP數(shù)據(jù)驅(qū)動(dòng)器IC的輸出控制電路103C和高容錯(cuò)緩沖器104A具有如圖19所示的結(jié)構(gòu)。
輸出控制電路103C和高容錯(cuò)緩沖器104A中的一列緩沖器BA1、BA2、BA3、……、BA(3n-2)、BA(3n-1)和BA3n與如圖9所示的第一實(shí)施例中的相同。
形成門陣列GD1、GD2、GD3、……、GD(3n-2)、GD(3n-1)和GD3n的所有NAND門在一個(gè)輸入端通過緩沖器BC1與輸入端子HBLK相連，用于選擇狀態(tài)，其中可以設(shè)置高空白狀態(tài)。GD1、GD4、……、GD(3n-2)的另一輸入端與第一空白定時(shí)調(diào)整輸入IN1相連。GD2、GD5、……、GD(3n-1)的另一輸入端與第二空白定時(shí)調(diào)整輸入IN2相連。GD3、GD6、……、GD3n的另一輸入端與第三空白定時(shí)調(diào)整輸入IN3相連。
形成門陣列GE1、GE2、GE3、……、GE(3n-2)、GE(3n-1)和GE3n的所有NAND門在一個(gè)輸入端與前一階段中提供的緩沖器BA1、BA2、BA3、……、BA(3n-2)、BA(3n-1)和BA3n的輸出端連接，并且在另一輸入端分別與前一階段提供的門GD1、GD2、GD3、……、GD(3n-2)、GD(3n-1)和GD3n的輸出端連接。
形成門陣列GF1、GF2、GF3、……、GF(3n-2)、GF(3n-1)和GF3n的所有NAND門在一個(gè)輸入端通過緩沖器BC2與輸入端子LBLK相連，用于選擇狀態(tài)，其中可以設(shè)置低空白狀態(tài)。GF1、GF4、……、GF(3n-2)的另一輸入端與第一空白定時(shí)調(diào)整輸入IN1相連。GF2、GF5、……、GF(3n-1)的另一輸入端與第二空白定時(shí)調(diào)整輸入IN2相連。GF3、GF6、……、GF3n的另一輸入端與第三空白定時(shí)調(diào)整輸入IN3相連。
形成門陣列GG1、GG2、GG3、……、GG(3n-2)、GG(3n-1)和GG3n的所有NAND門在一個(gè)輸入端分別與前一階段提供的門GE1、GE2、GE3、……、GE(3n-2)、GE(3n-1)和GE3n的輸出端相連，并且在另一輸入端與前一階段提供的門GF1、GF2、GF3、……、GF(3n-2)、GF(3n-1)和GF3n的輸出端相連。
在本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC中，輸出端子被分成三個(gè)組，分別由3n-2、3n-1和3n代表。提供了輸入端子HBLK和LBLK，分別用于選擇可以將三個(gè)組的每一組的輸出設(shè)置為高空白狀態(tài)的狀態(tài)和可以將每一組的輸出設(shè)置為低空白狀態(tài)的狀態(tài)。此外，提供了分別對(duì)應(yīng)于三個(gè)組的空白定時(shí)調(diào)整輸入IN1、IN2和IN3。由于該結(jié)構(gòu)，可以獨(dú)立地調(diào)整三個(gè)組的每一組的輸出的空白定時(shí)。
如上所述，本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC具有高空白設(shè)置輸入和低空白設(shè)置輸入，并且還具有空白定時(shí)調(diào)整輸入，其數(shù)量與數(shù)據(jù)驅(qū)動(dòng)器IC的輸出的組的數(shù)量相同。因此，可以為各組獨(dú)立地調(diào)整空白定時(shí)即輸出的高空白定時(shí)和低空白定時(shí)。
如圖20的時(shí)序圖所示，分別通過HBLK輸入和LBLK輸入，圖19所示的電路能夠選擇可以設(shè)置高空白和可以設(shè)置低空白的狀態(tài)。HBLK輸入和LBLK輸入是低有效的。當(dāng)HBLK輸入和LBLK輸入都為高時(shí)，將從圖19所示的電路的前一階段提供的鎖存電路中輸入的顯示數(shù)據(jù)IDATA3、IDATA6、……、和IDATA3n不改變地輸出。即使HBLK輸入和LBLK輸入都有效(低)，當(dāng)空白定時(shí)調(diào)整輸入IN1、IN2和IN3為非有效(低)時(shí)，也不改變地輸出顯示數(shù)據(jù)。
為了設(shè)置高空白狀態(tài)或者低空白狀態(tài)，需要在HBLK輸入或LBLK輸入有效(低)的同時(shí)，將空白定時(shí)調(diào)整輸入IN1、IN2和IN3設(shè)置為有效(高)。由于空白定時(shí)調(diào)整輸入IN1、IN2和IN3分別對(duì)應(yīng)輸出組(3n-2)、(3n-1)和3n，通過空白定時(shí)調(diào)整輸入IN1、IN2和IN3，可以分別調(diào)整這三個(gè)輸出組的空白定時(shí)。
如上所述，盡管本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC不能為不同輸出組同時(shí)設(shè)置高空白狀態(tài)和低空白狀態(tài)，但其可以獨(dú)立地控制三個(gè)組的每一組的高空白定時(shí)和低空白定時(shí)。
顯然，本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC還可以按照與第一實(shí)施例類似的方式使用數(shù)據(jù)驅(qū)動(dòng)器IC的高空白設(shè)置功能來進(jìn)行PDP驅(qū)動(dòng)控制，并且可以按照與第二實(shí)施例類似的方式使用數(shù)據(jù)驅(qū)動(dòng)器IC的高空白設(shè)置功能和低空白設(shè)置功能來進(jìn)行PDP驅(qū)動(dòng)控制。
圖21為根據(jù)本發(fā)明的第四實(shí)施例的等離子顯示設(shè)備的結(jié)構(gòu)的示意圖。
本實(shí)施例的等離子顯示設(shè)備具有這樣的特征由第一到第三任一實(shí)施例描述的數(shù)據(jù)驅(qū)動(dòng)器IC形成其數(shù)據(jù)驅(qū)動(dòng)器。
本實(shí)施例的等離子顯示設(shè)備200具有模塊結(jié)構(gòu)。更具體地說，等離子顯示設(shè)備200包括模擬界面220和等離子顯示屏模塊230，如圖21所示。等離子顯示屏模塊230包括等離子顯示屏250。
模擬界面220包括含有色度解碼器的Y/C分離電路221、A/D轉(zhuǎn)換電路222、含有PLL電路的同步信號(hào)控制電路223、圖像格式轉(zhuǎn)換電路224、反轉(zhuǎn)γ(伽馬)修正電路225、系統(tǒng)控制電路226和PLE控制電路227。
模擬界面220通常具有將所接收的模擬圖像信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)并且將數(shù)字信號(hào)供給等離子顯示屏模塊230的功能。
例如，從TV調(diào)諧器傳送來模擬圖像信號(hào)在Y/C分離電路221中被分成R、G和B的亮度信號(hào)。然后，在A/C轉(zhuǎn)換電路222中將亮度信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。
在等離子顯示屏模塊230的像素排列與圖像信號(hào)的像素排列不同的情況中，圖像格式轉(zhuǎn)換電路224進(jìn)行轉(zhuǎn)換所需的圖像格式的處理。
根據(jù)等離子顯示屏中的輸入信號(hào)的顯示亮度特性是線性的。然而，提前對(duì)典型的圖像信號(hào)進(jìn)行根據(jù)CRT(陰極射線管)的特性修正，即伽馬修正。
因此，在A/D轉(zhuǎn)換電路222中A/D轉(zhuǎn)換圖像信號(hào)之后，在反轉(zhuǎn)伽馬修正電路225中對(duì)圖像信號(hào)進(jìn)行反轉(zhuǎn)伽馬修正，以創(chuàng)建重新構(gòu)成為具有線性特性的數(shù)字圖像信號(hào)。將所創(chuàng)建的數(shù)字圖像信號(hào)作為RGB圖像信號(hào)輸出到等離子顯示屏模塊230。
由于模擬圖像信號(hào)不包含用于A/D轉(zhuǎn)換的采樣時(shí)鐘信號(hào)和數(shù)據(jù)時(shí)鐘信號(hào)，包括在同步信號(hào)控制電路223中的PLL(鎖相環(huán))電路使用與模擬圖像信號(hào)同時(shí)提供的水平同步信號(hào)生成采樣時(shí)鐘信號(hào)和數(shù)據(jù)時(shí)鐘信號(hào)，并且將所生成的時(shí)鐘信號(hào)供給等離子顯示屏模塊230。
模擬界面220的PLE控制電路227進(jìn)行等離子顯示屏的亮度控制。更具體地說，當(dāng)平均亮度水平為預(yù)定水平或更低時(shí)，PLE控制電路227進(jìn)行控制以增加顯示亮度。當(dāng)平均亮度水平超過預(yù)定水平時(shí)，PLE控制電路227進(jìn)行控制降低顯示亮度。
系統(tǒng)控制電路226向等離子顯示屏模塊230輸出不同的控制信號(hào)。
等離子顯示屏模塊230還包括數(shù)字信號(hào)處理和控制電路231、屏幕部件232和含有DC/DC轉(zhuǎn)換器的模塊內(nèi)電源電路233。
數(shù)字信號(hào)處理和控制電路231包括輸入界面信號(hào)處理電路234、幀存儲(chǔ)器235、存儲(chǔ)器控制電路236和驅(qū)動(dòng)器控制電路237。
例如，通過電路計(jì)算輸入到輸入界面信號(hào)處理電路234的圖像信號(hào)的平均亮度水平，用于計(jì)算輸入界面信號(hào)處理電路234中提供的平均亮度水平(未示出)。例如，以5位數(shù)據(jù)輸出經(jīng)計(jì)算的平均亮度水平。
PLE控制電路227根據(jù)平均亮度水平設(shè)置PLE控制數(shù)據(jù)，并且將該數(shù)據(jù)供給輸入界面信號(hào)處理電路234中的亮度水平控制電路(未示出)。
數(shù)字信號(hào)處理和控制電路231處理上述的輸入界面信號(hào)處理電路234中的各種輸入信號(hào)，并且向屏幕部件232發(fā)送控制信號(hào)。同時(shí)，存儲(chǔ)器控制電路236將存儲(chǔ)器控制信號(hào)發(fā)送給屏幕部件232，驅(qū)動(dòng)器控制電路237將驅(qū)動(dòng)器控制信號(hào)發(fā)送給屏幕部件232。
屏幕部件232包括等離子顯示屏250；掃描驅(qū)動(dòng)器238，用于驅(qū)動(dòng)等離子顯示屏250的掃描電極；數(shù)據(jù)驅(qū)動(dòng)器239，用于驅(qū)動(dòng)等離子顯示屏250的數(shù)據(jù)電極；高壓脈沖電路240，用于向等離子顯示屏250和掃描驅(qū)動(dòng)器238提供脈沖電壓；以及電力回收電路240，用于回收來自高壓脈沖電路240的多余電力。
例如，形成排列有1365×768像素的等離子顯示屏250。通過分別由掃描驅(qū)動(dòng)器238和數(shù)據(jù)驅(qū)動(dòng)器239控制掃描電極和數(shù)據(jù)電極來控制等離子顯示屏250中這些像素的所需像素的開或關(guān)。以這種方式，顯示所需的圖像。
邏輯電源向數(shù)字信號(hào)處理和控制電路231及屏幕部件232提供邏輯電力。顯示電源將DC電力提供給模塊內(nèi)電源電路233，由其將該DC電力的電壓轉(zhuǎn)換成預(yù)定的電壓，并且將預(yù)定的電壓供給屏幕部件232。
在上述的等離子顯示設(shè)備中，由第一到第三的任一實(shí)施例中描述的數(shù)據(jù)驅(qū)動(dòng)器IC形成數(shù)據(jù)驅(qū)動(dòng)器239，并且數(shù)據(jù)驅(qū)動(dòng)器239的輸出被分成三個(gè)組，分別對(duì)應(yīng)R、G和B。對(duì)于輸出的每一組，按照上述實(shí)施例詳細(xì)描述的方法，進(jìn)行空白控制。因此，可以得到通過上述實(shí)施例實(shí)現(xiàn)的獨(dú)特效果，而不用為每一顏色提供獨(dú)立的數(shù)據(jù)驅(qū)動(dòng)器，使得不會(huì)因數(shù)據(jù)驅(qū)動(dòng)器和PDP之間的相互連接復(fù)雜而引起成本增加。
當(dāng)使用第一實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC時(shí)，為對(duì)應(yīng)于各R、G和B的顯示數(shù)據(jù)獨(dú)立于其它顏色的顯示數(shù)據(jù)地設(shè)置高空白狀態(tài)。此外，通過使用該功能，在預(yù)放電期間控制每一顏色的數(shù)據(jù)電極和掃描電極之間的預(yù)放電持續(xù)時(shí)間。因此，根據(jù)R、G和B熒光材料之間電壓特性的差異，可以產(chǎn)生具有適當(dāng)持續(xù)時(shí)間的預(yù)放電，從而提高了顯示質(zhì)量。
當(dāng)使用第二或第三實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器IC時(shí)，為對(duì)應(yīng)于各R、G和B的顯示數(shù)據(jù)獨(dú)立于其它顏色的顯示數(shù)據(jù)地設(shè)置高空白狀態(tài)和低空白狀態(tài)。此外，通過使用高空白設(shè)置功能控制預(yù)放電期間每一顏色的數(shù)據(jù)電極和掃描電極之間的相對(duì)放電持續(xù)時(shí)間，從而根據(jù)R、G和B熒光材料之間電壓特性的差異產(chǎn)生具有適當(dāng)持續(xù)時(shí)間的預(yù)放電。因此，可以提高顯示質(zhì)量。此外，通過使用低空白設(shè)置功能可以使各個(gè)顏色之間的數(shù)據(jù)脈沖施加時(shí)間不同，以抑制引起噪音的電磁波的產(chǎn)生。
在上面的描述中，參照附圖詳細(xì)描述了本發(fā)明的優(yōu)選實(shí)施例。然而，具體結(jié)構(gòu)不限于這些實(shí)施例。不偏離本發(fā)明內(nèi)容的進(jìn)行了修改的那些實(shí)施例仍在本發(fā)明的范圍內(nèi)。例如，可以按照與上述各實(shí)施例中的次序相反的次序排列用于設(shè)置高空白狀態(tài)的門陣列和用于設(shè)置低空白狀態(tài)的門陣列。此外，形成門序列的門可以由不是NAND門的門器件形成。
本發(fā)明的PDP數(shù)據(jù)驅(qū)動(dòng)器、驅(qū)動(dòng)PDP的方法、等離子顯示設(shè)備和控制等離子顯示設(shè)備的方法不僅適用于用于TV的等離子顯示屏和等離子顯示設(shè)備，還適用于用作任何類型計(jì)算機(jī)設(shè)備、控制設(shè)備、測(cè)量設(shè)備、娛樂設(shè)備和其它各種設(shè)備的等離子顯示屏和等離子顯示設(shè)備。
本申請(qǐng)基于日本專利申請(qǐng)No.2004-217645，通過引用將其并入本文中。
權(quán)利要求
1.一種等離子顯示屏(PDP)數(shù)據(jù)驅(qū)動(dòng)器，用于根據(jù)顯示數(shù)據(jù)驅(qū)動(dòng)PDP的數(shù)據(jù)電極，該數(shù)據(jù)驅(qū)動(dòng)器包括多個(gè)依次排列的數(shù)據(jù)驅(qū)動(dòng)器IC，其中各數(shù)據(jù)驅(qū)動(dòng)器IC包括輸出控制電路；所述輸出控制電路的輸入端子和輸出端子按照形成PDP屏幕的多個(gè)主色的顯示單元的順序依次排列，并分成分別與該多個(gè)主色相對(duì)應(yīng)的多個(gè)組；所述輸出控制電路包括第一門陣列和第二門陣列，所述第一陣列的門和第二陣列的門分別與所述輸入端子和輸出端子相對(duì)應(yīng)；所述輸出控制電路控制所述第一門陣列，以根據(jù)用于所述多個(gè)組中的各組的第一控制輸入，不改變地將輸入數(shù)據(jù)輸出或者將該輸入數(shù)據(jù)設(shè)置為高電平；和所述輸出控制電路還控制所述第二門陣列，根據(jù)第二控制輸入，不改變地傳送所述第一門陣列的所有輸出或者將所述輸出設(shè)置為低電平。
2.根據(jù)權(quán)利要求1所述PDP數(shù)據(jù)驅(qū)動(dòng)器，其中形成所述屏幕的多個(gè)主色為紅、綠和藍(lán)，并且所述多個(gè)組為分別對(duì)應(yīng)紅、綠和藍(lán)的三個(gè)組。
3.一種PDP數(shù)據(jù)驅(qū)動(dòng)器，用于根據(jù)顯示數(shù)據(jù)驅(qū)動(dòng)PDP的數(shù)據(jù)電極，所述數(shù)據(jù)驅(qū)動(dòng)器包括依次排列的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC，其中每一數(shù)據(jù)驅(qū)動(dòng)器IC都包括輸出控制電路；所述輸出控制電路的輸入端子和輸出端子按照形成PDP屏幕的多個(gè)主色的顯示單元的次序依次排列，并且被分成與所述多個(gè)主色相對(duì)應(yīng)的多個(gè)組；所述輸出控制電路包括第一門陣列和第二門陣列，所述第一陣列的門和第二陣列的門分別與所述輸入端子和輸出端子相對(duì)應(yīng)；所述輸出控制電路控制所述第一門陣列，以根據(jù)用于所述多個(gè)組中的各組的第一控制輸入，將輸入數(shù)據(jù)不變地輸出或者將所述輸入數(shù)據(jù)設(shè)置為高電平；和所述輸出控制電路還控制所述第二門陣列，根據(jù)用于所述多個(gè)組中的各組的第二控制輸入，不變地傳送所對(duì)應(yīng)的第一門陣列的輸出或者將所述輸出設(shè)置為低電平。
4.一種PDP數(shù)據(jù)驅(qū)動(dòng)器，用于根據(jù)顯示數(shù)據(jù)驅(qū)動(dòng)PDP的數(shù)據(jù)電極，所述數(shù)據(jù)驅(qū)動(dòng)器包括依次排列的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC，其中每一數(shù)據(jù)驅(qū)動(dòng)器IC都包括輸出控制電路；所述輸出控制電路的輸入端子和輸出端子按照形成PDP屏幕的多個(gè)主色顯示單元的次序依次排列，并且被分成分別與所述多個(gè)主色相對(duì)應(yīng)的多個(gè)組；所述輸出控制電路包括第一門陣列和第二門陣列，所述第一陣列的門和所述第二陣列的門分別與所述輸入端子和所述輸出端子相對(duì)應(yīng)；所述輸出控制電路控制所述第一門陣列，根據(jù)用于第一組的第一控制輸入將所述輸入數(shù)據(jù)不變地輸出或者將所述輸入數(shù)據(jù)設(shè)置為高電平，并且根據(jù)第一定時(shí)調(diào)整輸入設(shè)置所述高電平的設(shè)置定時(shí)；所述輸出控制電路還控制所述第二門陣列，根據(jù)用于所述第一組的第二控制輸入，不變地傳送所對(duì)應(yīng)的第一門陣列的輸出或者將所述輸出設(shè)置為低電平，并且根據(jù)所述第一定時(shí)調(diào)整輸入設(shè)置所述低電平的設(shè)置定時(shí)；所述輸出控制電路控制所述第一門陣列，根據(jù)用于第二組的第一控制輸入將輸入數(shù)據(jù)不變地輸出或者將所述輸入數(shù)據(jù)設(shè)置為高電平，并且根據(jù)第二定時(shí)調(diào)整輸入設(shè)置所述高電平的設(shè)置定時(shí)；所述輸出控制電路還控制所述第二門陣列，根據(jù)用于所述第二組的第二控制輸入，不改變地傳送對(duì)應(yīng)的第一門陣列的輸出或者將所述輸出設(shè)置為低電平，并且根據(jù)所述第二定時(shí)調(diào)整輸入設(shè)置所述低電平的設(shè)置時(shí)間；所述輸出控制電路控制所述第一門陣列，根據(jù)用于第三組的第一控制輸入將輸入數(shù)據(jù)不變地輸出或者將所述輸入數(shù)據(jù)設(shè)置為高電平，并且根據(jù)第三定時(shí)調(diào)整輸入設(shè)置所述高電平的設(shè)置定時(shí)；所述輸出控制電路還控制所述第二門陣列，根據(jù)用于所述第三組的第二控制輸入，不變地傳送對(duì)應(yīng)的第一門陣列的輸出或者將所述輸出設(shè)置為低電平，并且根據(jù)所述第三定時(shí)調(diào)整輸入設(shè)置所述低電平的設(shè)置時(shí)間。
5.根據(jù)權(quán)利要求3所述PDP數(shù)據(jù)驅(qū)動(dòng)器，其中形成所述屏幕的多個(gè)主色為紅、綠和藍(lán)，并且所述多個(gè)組為分別對(duì)應(yīng)紅、綠和藍(lán)的三個(gè)組。
6.根據(jù)權(quán)利要求4所述PDP數(shù)據(jù)驅(qū)動(dòng)器，其中形成屏幕的多個(gè)主色為紅、綠和藍(lán)，并且所述多個(gè)組為分別對(duì)應(yīng)紅、綠和藍(lán)的三個(gè)組。
7.一種用于驅(qū)動(dòng)包含權(quán)利要求1所述PDP數(shù)據(jù)驅(qū)動(dòng)器的PDP的方法，所述方法包括在所述PDP的預(yù)放電期間，向掃描電極施加由鋸齒波形成的預(yù)放電脈沖，以在所述掃描電極和維持電極之間以及掃描電極和數(shù)據(jù)電極之間產(chǎn)生預(yù)放電；和通過進(jìn)行控制，在施加預(yù)放電脈沖期間由所述PDP數(shù)據(jù)驅(qū)動(dòng)器針對(duì)多個(gè)組的每一組將數(shù)據(jù)電極設(shè)置為高，來終止所述預(yù)放電，從而控制多個(gè)主色的每一色的預(yù)放電終止定時(shí)。
8.一種用于驅(qū)動(dòng)包含權(quán)利要求2所述的PDP數(shù)據(jù)驅(qū)動(dòng)器的PDP的方法，所述方法包括在PDP預(yù)放電期間，向掃描電極施加由鋸齒波形成的預(yù)放電脈沖，以在所述掃描電極和維持電極之間以及掃描電極和數(shù)據(jù)電極之間產(chǎn)生預(yù)放電；和通過進(jìn)行控制，在施加預(yù)放電脈沖期間由所述PDP數(shù)據(jù)驅(qū)動(dòng)器針對(duì)多個(gè)組的每一組將數(shù)據(jù)電極設(shè)置為高，來終止所述預(yù)放電，從而控制多個(gè)主色的每一色的預(yù)放電終止定時(shí)。
9.一種用于驅(qū)動(dòng)包含權(quán)利要求3所述的PDP數(shù)據(jù)驅(qū)動(dòng)器的PDP的方法，所述方法包括進(jìn)行控制，在PDP寫入放電期間，在將顯示數(shù)據(jù)輸入到數(shù)據(jù)電極的同時(shí)，由PDP數(shù)據(jù)驅(qū)動(dòng)器在多個(gè)組之間不同的定時(shí)將數(shù)據(jù)電極設(shè)置為低，從而使向所述數(shù)據(jù)電極施加數(shù)據(jù)脈沖的時(shí)間在所述多個(gè)組之間不同。
10.一種用于驅(qū)動(dòng)包含權(quán)利要求4所述的PDP數(shù)據(jù)驅(qū)動(dòng)器的PDP的方法，所述方法包括進(jìn)行控制，在PDP寫入放電期間，在將顯示數(shù)據(jù)輸入到數(shù)據(jù)電極的同時(shí)，由PDP數(shù)據(jù)驅(qū)動(dòng)器在多個(gè)組之間不同的定時(shí)將數(shù)據(jù)電極設(shè)置為低，從而使向所述數(shù)據(jù)電極施加數(shù)據(jù)脈沖的時(shí)間在所述多個(gè)組之間不同。
11.一種用于驅(qū)動(dòng)包含如權(quán)利要求5所述的PDP數(shù)據(jù)驅(qū)動(dòng)器的PDP的方法，所述方法包括進(jìn)行控制，在PDP寫入放電期間，在將顯示數(shù)據(jù)輸入到數(shù)據(jù)電極的同時(shí)，由PDP數(shù)據(jù)驅(qū)動(dòng)器在多個(gè)組之間不同的定時(shí)將數(shù)據(jù)電極設(shè)置為低，從而使向所述數(shù)據(jù)電極施加數(shù)據(jù)脈沖的時(shí)間在所述多個(gè)組之間不同。
12.一種用于驅(qū)動(dòng)如權(quán)利要求6所述包含PDP數(shù)據(jù)驅(qū)動(dòng)器的PDP的方法，所述方法包括進(jìn)行控制，在PDP寫入放電期間，在將顯示數(shù)據(jù)輸入到數(shù)據(jù)電極的同時(shí)，由PDP數(shù)據(jù)驅(qū)動(dòng)器在多個(gè)組之間不同的定時(shí)將數(shù)據(jù)電極設(shè)置為低，從而使向所述數(shù)據(jù)電極施加數(shù)據(jù)脈沖的時(shí)間在所述多個(gè)組之間不同。
13.一種等離子顯示設(shè)備，包括PDP，包括第一基板和與所述第一基板相對(duì)排列的第二基板，所述第一基板包括多個(gè)彼此平行的掃描電極和維持電極的電極對(duì)，所述第二基板包括多個(gè)數(shù)據(jù)電極，與所述電極對(duì)垂直交叉排列；數(shù)字信號(hào)處理電路，用于處理通過進(jìn)行模擬圖像信號(hào)的格式轉(zhuǎn)換得到的數(shù)字圖像信息，并且輸出用于驅(qū)動(dòng)PDP的信號(hào)；控制電路；和電源電路，其中通過驅(qū)動(dòng)電路來驅(qū)動(dòng)所述電極對(duì)和數(shù)據(jù)電極，使得在所述第一基板和第二基板之間的、在所述電極對(duì)和數(shù)據(jù)電極的各交叉位置形成的顯示單元發(fā)光，以及用于驅(qū)動(dòng)所述數(shù)據(jù)電極的驅(qū)動(dòng)電路由根據(jù)權(quán)利要求1到6任一項(xiàng)所述的PDP數(shù)據(jù)驅(qū)動(dòng)器形成。
14.一種等離子顯示設(shè)備，包括PDP，包括第一基板和與所述第一基板相對(duì)設(shè)置的第二基板，所述第一基板包括多個(gè)彼此平行的掃描電極和維持電極的電極對(duì)，所述第二基板包括多個(gè)數(shù)據(jù)電極，與所述電極對(duì)垂直交叉排列；數(shù)字信號(hào)處理電路，用于處理通過進(jìn)行模擬圖像信號(hào)的格式轉(zhuǎn)換得到的數(shù)字圖像信息，并且輸出用于驅(qū)動(dòng)PDP的信號(hào)；控制電路；和電源電路，其中通過驅(qū)動(dòng)電路來驅(qū)動(dòng)所述電極對(duì)和數(shù)據(jù)電極，使得在所述第一基板和第二基板之間的、在所述電極對(duì)和數(shù)據(jù)電極的各交叉位置形成的顯示單元發(fā)光，以及所述PDP由根據(jù)權(quán)利要求7到12任一項(xiàng)所述的驅(qū)動(dòng)方法來驅(qū)動(dòng)。
15.一種等離子顯示屏(PDP)數(shù)據(jù)驅(qū)動(dòng)器，用于根據(jù)顯示數(shù)據(jù)驅(qū)動(dòng)PDP的數(shù)據(jù)電極，所述數(shù)據(jù)驅(qū)動(dòng)器包括依次排列的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC，其中各個(gè)所述數(shù)據(jù)驅(qū)動(dòng)器IC包括輸出控制電路；所述輸出控制電路的輸入端子和輸出端子按照形成PDP屏幕的多個(gè)主色的顯示單元的順序依次排列，并分成分別與該多個(gè)主色相對(duì)應(yīng)的多個(gè)組；所述輸出控制電路包括門陣列，所述門分別與所述輸入端子和輸出端子相對(duì)應(yīng)；所述輸出控制電路控制所述門陣列，以根據(jù)用于所述多個(gè)組中的各組的控制輸入，將輸入數(shù)據(jù)不變地輸出或者將該輸入數(shù)據(jù)設(shè)置為高電平或低電平。
16.一種等離子顯示屏(PDP)數(shù)據(jù)驅(qū)動(dòng)器，包括多個(gè)輸出端子；和輸出控制電路，根據(jù)第一控制信號(hào)將所述多個(gè)輸出端子中的至少一個(gè)第一輸出端子設(shè)置為第一電平，并且根據(jù)不同于所述第一控制信號(hào)的第二控制信號(hào)，將所述多個(gè)輸出端子中至少一個(gè)第二輸出端子強(qiáng)制設(shè)置為所述第一電平。
17.根據(jù)權(quán)利要求16所述PDP數(shù)據(jù)驅(qū)動(dòng)器，其中所述輸出控制電路根據(jù)第三控制信號(hào)將所述第一和第二輸出端子強(qiáng)制設(shè)置為不同于所述第一電平的第二電平。
全文摘要
提供PDP數(shù)據(jù)驅(qū)動(dòng)器，其中輸入端子和輸出端子被分成多個(gè)組，并且可以選擇給定的組以輸出高電平。由排列的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC形成PDP數(shù)據(jù)驅(qū)動(dòng)器。在每一數(shù)據(jù)驅(qū)動(dòng)器IC的輸出控制電路中，按照形成屏幕的多個(gè)主色的次序排列輸入端子和輸出端子，并且被分成多個(gè)組。輸出控制電路包括第一門陣列和第二門陣列，每一列門分別對(duì)應(yīng)輸入端子和輸出端子。對(duì)每一組，根據(jù)第一控制輸入控制第一門陣列，不變地輸出輸入的數(shù)據(jù)或者輸出高電平；根據(jù)第二控制輸出控制第二門陣列，不變地傳送第一門陣列的所有輸出或者輸出低電平。
文檔編號(hào)G09F9/313GK1728213SQ20051008819
公開日2006年2月1日 申請(qǐng)日期2005年7月26日 優(yōu)先權(quán)日2004年7月26日
發(fā)明者平川真嗣, 高杉一成 申請(qǐng)人:先鋒株式會(huì)社, 日本電氣電子株式會(huì)社