專利名稱：開放式通信原理實驗平臺的制作方法
技術領域：
本實用新型涉及一種通信原理實驗平臺，尤其是能夠讓學生充分自主地設計和探索的開放式實驗平臺。
背景技術：
通信原理實驗是為了配合《通信原理》課程的學習而開設的教學實驗。通信原理課的教學大綱規(guī)定，要求學生掌握典型通信系統(tǒng)的組成、工作原理和性能特點，尤其是數字通信的基本理論；掌握基本分析方法、工程設計方法和必要的實驗技能；為使學生深入研究和設計開發(fā)現代通信系統(tǒng)及其關鍵部件打下基礎?！锻ㄐ旁怼纷鳛殡娮庸こ?、通信和計算機類專業(yè)學生必修的一門專業(yè)基礎課，其理論性和工程實踐性都很強，許多課程內容需要通過實驗才能扎實地理解和掌握。
我國高校現在開設的《通信原理》課程一般包括模擬調制、脈沖調制、多路與多址傳輸、數字傳輸、同步原理、差錯控制編碼等部分。其中模擬調制部分主要包括模擬線性調制和模擬角度調制；脈沖調制部分的重點是抽樣定理與語音編碼，包括脈沖編碼調制(PCM)、自適應差分脈沖編碼調制(DPCM)、增量調制(ΔM)；多路與多址傳輸部分包括正交分割原理，頻分(FDM)、時分(TDM)、碼分(CDM)、空分(SDM)等復用方式；數字傳輸部分主要包括基帶傳輸和載波傳輸，而載波傳輸以多種數字調制技術為重點；同步原理部分主要包括載波同步、碼同步、幀同步和數字復接；差錯控制編碼部分主要包括線性分組碼和卷積碼。
目前國內外通信原理課程實驗既有采用純軟件實驗平臺，也有采用硬件實驗平臺，還有少量采用軟硬件相結合的實驗平臺的。軟件實驗平臺多是以Elanix公司的SystemView或Mathworks公司的MatIab系統(tǒng)仿真軟件為基礎，在軟件平臺上用數學模型搭建通信系統(tǒng)，進行通信系統(tǒng)的仿真設計和分析。硬件實驗平臺多是通過各種專用集成電路搭建相應實驗的實現電路，學生只能做一些簡單的測量驗證工作，很難開展有自我創(chuàng)意真正的設計；并且實驗項目和內容的增加常常伴隨著實驗模板和費用的成比例增加。也有部分平臺在硬件驗證性實驗的基礎上引入了少量基于FPGA技術的二次開發(fā)型實驗，但基本是作為整個平臺的一個單獨的附加部分，其外圍配套電路單一，設計空間很小，因此所能實現的實驗相當有限。
新一代通信原理實驗平臺應能夠跟蹤當前通信系統(tǒng)設計的一些主流技術，提供足夠的設計資源，開展豐富的實驗項目，涵蓋通信原理課程的大部分知識點，同時還要在實驗內容的先進性和作為學生實驗的經濟性、可行性之間進行折衷考慮。隨著技術的發(fā)展，將EDA、單片機和計算機技術適當引入通信原理實驗平臺，將在節(jié)省成本的同時極大地改善教學效果，開設出軟硬件相結合的綜合性和探索性實驗。PC機可提供友好的人機界面、強大的分析工具和豐富的設計資源。目前的高性能單片機已具有較高的數據處理功能、較大的存儲數據的空間以及豐富的IO口，可以實現運算量大或需要高速傳輸的實驗，如無線通信、CDMA實驗；還可以通過嵌入式操作系統(tǒng)等屏蔽掉課程大綱以外的對硬件知識的要求而著重于系統(tǒng)性設計。與傳統(tǒng)實驗教學相比，基于FPGA并結合EDA技術的通信原理實驗靈活性非常高，學生利用先進的EDA軟件可以自主進行實驗設計輸入、邏輯仿真、編程，再將其下載至可編程器件完成硬件實現。例如在QUARTUS II平臺上輸入實驗原理圖，或采用VHDL或verilog HDL語言來書寫電路，然后由計算機自動進行編譯、檢錯和邏輯綜合，可有效避免電路設計中可能存在的錯誤。電路通過編譯后即可借助仿真器進行邏輯仿真(QUARTUS II非常方便的提供了仿真所需的時鐘和信號源)，觀察電路各節(jié)點的仿真波形是否與理論波形一致，進一步對設計進行驗證。最后將編譯完成的工程文件通過電纜下載到FPGA，用示波器和邏輯分析儀對FPGA各輸出點波形進測試，并與計算機仿真波形進行比較，從而驗證硬件電路的正確與否。這種實驗方式免去了檢查集成塊好壞和檢查線路的繁瑣性。而且學生只需擁有一臺電腦和QUARTUS II軟件，則課余時間也可自由進行自己的設計。不僅可以使學生適應快速發(fā)展的電子技術和通信技術需要，而且還可以有效培養(yǎng)學生的實驗能力、動手能力、創(chuàng)新能力和工程實踐能力。
本實用新型內容本實用新型解決的技術問題是克服現有的國內目前通信原理硬件實驗平臺開放性差，能夠讓學生自己動手設計的實驗較少，實驗項目固定，無法滿足學生開展獨立創(chuàng)新實驗和綜合性實驗的問題，而提供一種實現的新型開放式通信原理實驗平臺，它能使學生在深入理解實驗原理、熟練掌握實驗技巧的基礎上充分開拓創(chuàng)造性思維，探索并開發(fā)新的實驗項目，加強學生對相關課程基礎理論的理解和運用，大大增加了學生自主設計的條件和機會，鍛煉了學生的研發(fā)能力和實際動手能力。
本實用新型的技術解決方案是開放式通信原理實驗平臺，其特點在于基于開放型的設計原則(是使學生能夠最大限度地發(fā)揮其創(chuàng)造性的基礎)，采用“PC+MCU+FPGA”的總體架構，PC機通過串口和調試接口與實驗板相連接，實驗板主要由核心電路和外圍電路兩大部分組成。核心電路作為主控單元，主要包括高性能單片機(MCU)C8051F020、FPGA、NVRAM存儲器，其中MCU 2、FPGA 3與NVRAM 4之間兩兩相連進行通信；外圍電路包括連接PC與MCU的串口通信模塊、MCU JTAG接口電路，連接PC與FPGA的FPGA配置接口電路，直接與MCU相連的語音輸入模塊、語音輸出模塊、PAM調制模塊、多路AD輸入模塊、多路DA輸出模塊、無線傳輸模塊，直接與FPGA相連的HDB3編譯碼模塊、數字解調模塊、DDS數字調制與頻率合成模塊、鎖相環(huán)模塊，LED與撥碼開關模塊，由以上多個模塊引出的擴展接口模塊，以及為各模塊供電的電源控制模塊等，其中語音輸入模塊和多路AD模塊與單片機的AD輸入管腳相連，語音輸出模塊和DA輸出模塊與單片機的DA管腳相連，單片機串口2與無線傳輸模塊相連，單片機串口1與計算機相連，接收來自計算機的指令，并根據需要輸出數字信號和數據，PAM調制模塊分別與語音輸入及輸出模塊相連，而其采樣時鐘由FPGA提供。
本實用新型的工作原理是新型開放式通信原理實驗平臺以“通信原理”等課程的配套教學實驗為主，兼顧通用的軟硬件實現手段，密切結合課程要求和實際應用研發(fā)而成，實現通信基礎功能單元和典型通信系統(tǒng)的實驗。實驗平臺包含一個獨特的指令系統(tǒng)，根據計算機發(fā)送給平臺的指令來執(zhí)行相應的操作。這些指令操作包括波形發(fā)生器、PCM傳輸實驗、語音實驗、鎖相環(huán)實驗的FPGA移相器、鎖相頻率合成器、PAM采樣時鐘選擇、溫度傳感器測溫實驗、DDS頻率合成與數字調制等，這些指令分別與相應的部分實驗相對應。另有一些實驗不需要指令控制，可以完全由FPGA控制或本部分電路單獨完成的，如M序列生成實驗、數字鎖相環(huán)即幀同步提取實驗等，這些實驗可以在相應的電路模塊上直接進行或將自己編寫、修改的FPGA程序下載到FPGA內驗證執(zhí)行。對于開放性實驗，學生在不改變原先電路設計的基礎上，根據實驗或課題要求設計實驗方案，編寫相應的FPGA程序或單片機程序，并且將平臺上的各個開關撥到相應的位置，從而對外圍電路資源進行控制，實現各項功能和指標。
本實用新型與現有技術相比具有如下優(yōu)點(1)以“PC+MCU+FPGA”為核心的模塊化設計、外圍豐富的硬件資源、大量的硬件開關，大大提高了平臺的開放性，可以在不改變硬件電路的情況下進行功能擴展和學生的二次開發(fā)，留給學生充分的自主設計和探索的空間；同時又便于各模塊的組合以進行系統(tǒng)實驗。
(2)在開放性的實驗平臺之上，同一個實驗項目可以有多種實現方法，使得學生能夠綜合運用所學知識自由選用器件，自主設計完成實驗任務，而且在自己感興趣的方面探索新的實驗項目，充分開拓創(chuàng)造性思維，甚至結合科研課題，在此平臺之上研究各種信號調制、解調、編碼方案。
(3)該實用新型能夠開設豐富的與實際工程緊密結合的開放性、研究性、軟硬件相結合的綜合實驗，涵蓋了《通信原理》課程的大部分知識點，并涉及《通信電路》、《電子線路(一)》、《數字電路》、《EDA設計》、《單片機基礎》、《近代數字調制技術》、《擴頻通信》等課程內容。提供大量實驗項目所需基本硬件電路、參考設計功能模塊、各種總線和上位機通信的串口，而且還設有無線收發(fā)的模塊，使學生們可以進行兩臺甚至多臺實驗平臺之間的數據傳輸。
(4)該實用新型在滿足常規(guī)的通信原理和相關課程教學要求的同時，還可以使學生對于用HDL語言表達設計意圖、以可編程邏輯器件作為硬件載體、EDA軟件為開發(fā)環(huán)境的現代電子設計方法，以及單片機系統(tǒng)的設計技術，高性能單片機上嵌入式操作系統(tǒng)UCOSII的移植和開發(fā)，通過計算機指令對硬件實驗過程的控制方法等等有更為深刻的理解和實踐鍛煉的機會?？梢酝瑫r用于學生的課程設計、畢業(yè)設計和電子競賽。
(5)通過強大的設計工具的支持，可以把仿真軟件和該實驗平臺結合起來，為學生開設一些新的軟硬件結合的綜合性實驗，如將在SystemView或Matlab/Simulink系統(tǒng)級仿真軟件中設計的濾波器轉化為FPGA硬件實現，又如硬件信號采集到計算機中之后通過軟件解調，等等。這樣可以使學生充分領略硬件和軟件各自實現的優(yōu)點。


圖1為本實用新型的組成結構示意圖；圖2為圖1中單片機MCU電路原理圖；圖3為圖1中NVRAM電路原理圖；圖4為圖1中串口通信模塊電路原理圖；圖5為圖1中MCU JTAG接口電路原理圖；
圖6為圖1中FPGA配置接口電路原理圖；圖7為圖1中語音輸入模塊電路原理圖；圖8為圖1中語音輸出模塊電路原理圖；圖9為圖1中PAM調制模塊電路原理圖；圖10為圖1中多路AD輸入模塊電路原理圖；圖11為圖1中多路DA輸出模塊電路原理圖；圖12為圖1中無線傳輸模塊電路原理圖；圖13為圖1中HDB3編譯碼模塊電路原理圖；圖14為圖1中數字解調模塊電路原理圖；圖15為圖1中DDS調制與頻率合成模塊電路原理圖；圖16為圖1中鎖相環(huán)模塊電路原理圖。
具體實施方式
如圖1所示，基于“PC+MCU+FPGA”架構，PC 1通過串口和調試接口與實驗板相連接，實驗板主要由核心電路和外圍電路兩大部分組成。核心電路作為主控單元，主要包括MCU單片機2、FPGA 3和NVRAM非易失性RAM存儲器4，其中MCU 2、FPGA 3與NVRAM 4之間兩兩相連進行通信；外圍電路包括連接PC與MCU的串口通信模塊5、MCU JTAG接口電路6，連接PC與FPGA的FPGA配置接口電路7，直接與MCU相連的語音輸入模塊8、語音輸出模塊9、多路AD輸入模塊11、多路DA輸出模塊12、無線傳輸模塊13，分別與語音輸入模塊8和語音輸出模塊9相連的PAM調制模塊10，直接與FPGA相連的HDB3編譯碼模塊14、數字解調模塊15、DDS數字調制與頻率合成模塊16、鎖相環(huán)模塊17，LED與撥碼開關模塊18，由以上多個模塊引出的擴展接口模塊19，以及為各模塊供電的電源控制模塊20等。
如圖2所示，MCU單片機2選用Cygnal公司的C8051F020芯片，該單片機是完全集成混合信號系統(tǒng)級MCU芯片，具有高速、流水線結構的8051兼容的CIP-51內核(可達25MIPS)。具有64個數字I/O引腳。集成了JTAG接口、12位ADC、12位DAC、64K字節(jié)的可在系統(tǒng)編程的FLASH存儲器、4352字節(jié)的片內RAM、硬件實現的SPI、12C接口和兩個UART串行接口等功能模塊，可以實現所設計產品的控制應用。
MCU 2的第1-4引腳與MCU JTAG接口電路6相連；第12引腳與第15、16、17引腳短接，用以設定語音輸入模塊8、語音輸出模塊9、多路AD輸入模塊11和多路DA輸出模塊12的參考電壓；第18、36引腳是AD采樣信號輸入引腳，與語音輸入模塊8相連，模擬語音信號經過語音輸入模塊8進行預處理后輸入MCU 2進行AD采樣；第19-25引腳和第35引腳也是AD采樣輸入引腳，它們與多路AD輸入模塊11相連，模擬信號經過多路AD輸入模塊11進行預處理后輸入MCU 2進行AD采樣；第33、34引腳和第95-97引腳與無線傳輸模塊13相連；第29-32、第39-54和第81-88引腳分別與FPGA 3的引腳相連，通過這些引腳實現MCU 2與FPGA3之間的通信。第55、56引腳與擴展接口模塊19相連，實現12C總線接口；第57-60引腳與擴展接口模塊19相連，實現SPI總線接口；第61、62引腳與串口通信模塊5相連；第65-72引腳分別既與FPGA 3相連由與NVRAM 4相連，作為NVRAM 4的地址/數據總線；第73-80引腳與NVRAM4相連，作為NVRAM 4的高8位地址總線；第91-93引腳與NVRAM 4相連，作為NVRAM 4的讀寫控制信號，第99、100引腳與語音輸出模塊9和多路DA輸出模塊12相連。
本實用新型的FPGA選用Altera公司的FLEX10K50RC240芯片，可用資源為2880個邏輯單元(典型門數為5萬門)，可用I/O為189個，內置RAM20480bit。
FPGA 3與MCU2相連實現相互之間的通信，FPGA 3與NVRAM 4的地址/數據總線相連實現地址鎖存器的功能，直接與FPGA相連的外圍電路有FPGA配置接口電路7、HDB3編譯碼模塊14、數字解調模塊15、DDS數字調制與頻率合成模塊16、鎖相環(huán)模塊17、LED與撥碼開關模塊18，以及擴展接口模塊19。
如圖3所示，NVRAM 4選擇Maxim公司的DS1245Y NVRAM芯片，存儲容量為128K×8bit，數據可以掉電保存10年，并且具有與普通RAM完全相同的數據、地址接口。標號為A0-A16的17個引腳為NVRAM的地址引腳，與MCU 2相連。AD0-AD7為8位地址/數據引腳，既與MCU 2相連，也與FPGA 3相連。/RAMCS、/RD和/WR為讀寫控制引腳，與MCU 2相連。
如圖4所示為本實用新型的串口通信模塊5，由于實驗平臺的信號電平使用TTL/CMOS電平，外部計算機內的發(fā)送器、接收器采用RS-232C電平。當計算機與平臺進行串行通信時，必須加入電平轉換器，把平臺的TTL/CMOS電平轉換為計算機接口的RS-232電平。由于單片機為3V器件，所以本實用新型的串行電平變換器選用Maxim公司的MAX3232型收發(fā)器。MAX3232與MCU的串口引腳相連。同時，MAX3232與串口接頭相連，串口接頭通過串口線與計算機串口相連。
如圖5所示，MCU JATG接口6符合IEEE 1149.1標準。MCU JTAG接口與MCU的JTAG接口引腳相連的10針接口插座，通過Cygnal單片機仿真器與計算機相連。計算機通過其對單片機進行程序下載和在線調試。
如圖6所示為FPGA配置接口電路7，FLEX 10K器件基于SRAM(靜態(tài)隨機存儲器)工藝，斷電后配置信息不能保存，因此需要在每次上電時對芯片進行重新配置，并且配置的信息是可以隨時改變的。本實用新型采用ByteBlaster并行下載電纜，這樣可以隨時進行配置。另外，實驗平臺上還有EPROM芯片EPC1PC8是專門用來給FLEX 10K50配置數據的，當電路上電后EPC1PC8就會立即將事先燒好的數據串行傳送到FPGA內，從而對FPGA自動進行配置。
如圖7所示，語音輸入模塊8為用運放TL084和電阻、電容等組成的信號放大、極性變換、300Hz～3400Hz的二階巴特沃斯帶通濾波器電路，輸入信號經過該模塊變?yōu)?～2.4V的信號，最后通過一個單刀雙擲開關選擇將信號輸出給單片機的18或36腳，其分別為單片機的ADC0.0或ADC1.0輸入腳。
如圖8所示，語音輸出模塊9為用運放TL084和電阻、電容等組成的信號放大、極性變換、300Hz～3400Hz的二階巴特沃斯帶通濾波器和功放電路。該模塊的信號輸入有兩種選擇，一個單片機99腳即DAC1的輸出，另一個是PAM調制模塊10的輸出，這是通過一個單刀雙擲開關來選擇的。輸入信號經過該模塊從0～2.4V的階梯信號或PAM信號變?yōu)殡p極性、平滑的語音信號，最后經功率放大后通過喇叭輸出，功放芯片為LM386。
如圖9所示，PAM調制模塊10采用ENMOS管2SK656組成開關電路對信號采樣，而開關電路的時鐘則由FPGA或DDS控制，這是由一個開關來選擇的。取樣脈沖由柵極加入，漏極輸入音頻信號，在源極可以觀測到脈沖幅度調制信號。后級接有解調濾波電路和取樣保持電路，通過一個開關來選擇與兩者哪一個連通。輸入信號來自語音輸入模塊8，經過PAM調制后，信號輸出給語音輸出模塊9，語音輸出模塊9的作用是對PAM信號進行解調。
如圖10所示，多路AD輸入模塊11為用運放TL084和電阻、電容等組成的信號放大、極性變換、截至頻率為3400Hz的二階巴特沃斯低通濾波器和功放電路。輸入信號經過該模塊后輸出給單片機19或35引腳，即ADC0.1或ADC1.1輸入腳。
如圖11所示為多路DA輸出模塊12，單片機DAC輸出信號作為該模塊的輸入信號，經過輸入放大和低通濾波后輸出。電路中，利用一個雙刀雙擲開關選擇信號是否進行低通濾波。
如圖12所示，無線傳輸模塊13采用PTR2000通過7針接口連接到平臺，可達到19.2Kbps的數據傳輸率，其中J18的1腳為無線傳輸模塊供電腳，電壓為3.3V；2腳為頻道選擇，與單片機97腳(P4.1)相連，低電平選擇工作頻道為433.92MHz，高電平選擇工作頻道為434.33MHz；無線傳輸模塊的3腳與4腳分別于單片機串口2的RXD1和TXD1相連，分別對應無線傳輸模塊的數據輸出和輸入；無線傳輸模塊的7腳與單片機的95腳(P4.3)相連，高電平時模塊為發(fā)射狀態(tài)，低電平時模塊為接收狀態(tài)。
如圖13所示為HDB3編譯碼模塊14，FPGA產生的I路和Q路兩路信號分別通過三態(tài)驅動送給變壓器，這樣I路和Q路兩路兩電平信號變成一路三電平信號，即為HDB3碼型輸出。HDB3信號在圖13所示電路中再次經變壓器又變換回兩路兩電平信號，即為I路和Q路信號。分開后的信號送給FPGA進一步處理。其中，變壓器采用漢仁公司的網絡變壓器HR610601。
如圖14所示。數字解調模塊15采用集成鎖相環(huán)芯片NE564實現FSK解調，解調輸出與FPGA相連，便于用戶對解調結果在FPGA內進行進一步處理。
如圖15所示，DDS調制與頻率合成模塊16采用AD公司的AD9850，使用125MHz的晶振。在DDS的輸出級設計采用截止頻率為40MHz的五階橢圓低通濾波器。AD9850有5個8bit的數據/控制寄存器，控制輸出信號的頻率和相位，通過FPGA對其寄存器內容和寫入時序進行控制，實現頻率合成和FSK、ASK、BPSK、DPSK、MSK調制。DDS的正弦波輸出通過比較器轉換為方波，方波又輸入到FPGA，由FPGA進行再次處理。而DDS的正弦波和方波輸出又可以通過開關選擇作為數字解調、ADC、鎖相環(huán)等單元的輸入。
如圖16所示，鎖相環(huán)模塊17由鑒相(異或門鑒相)、壓控振蕩器VCO和RC低通濾波器組成鎖相環(huán)電路。其中異或門采用芯片74LS86，壓控振蕩器采用芯片74LS124。壓控振蕩器的中心頻率控制電容可以通過撥碼開關TDI P4選擇，從而確定所需的從幾KHz到幾MHz的中心頻率。
LED與撥碼開關模塊18由八位LED和八位撥碼開關相連接，并與FPGA相連，作為擴展使用。
擴展接口模塊19由以上多個模塊引出的擴展接口模塊19，它包括FPGA的I/O引腳擴展接口，MCU的I2C和SPI接口。
電源控制模塊20供電采用12V直流電源輸入，通過電源控制模塊轉換后輸出+12V、-12V、+5V和+3.3V電壓，最大負載功率為10W，為整個終端系統(tǒng)提供電源，采用XR12-12D12將12V電壓轉換為+12V和-12V輸出；采用XR10-12S05將12V電壓轉換為5V輸出；再通過LM1085轉換輸出3.3V電源。
權利要求1.開放式通信原理實驗平臺，其特征在于基于“PC+MCU+FPGA”架構，PC(1)通過串口和調試接口與實驗板相連接，實驗板主要由核心電路和外圍電路兩大部分組成，核心電路作為主控單元，主要包括MCU單片機(2)、FPGA(3)和非易失性RAM存儲器NVRAM(4)，其中MCU單片機(2)、FPGA(3)與NVRAM(4)之間兩兩相連進行通信；外圍電路包括連接PC(1)與MCU(2)的串口通信模塊(5)、MCU JTAG接口電路(6)，連接PC(1)與FPGA(3)的FPGA配置接口電路(7)，直接與MCU(2)相連的語音輸入模塊(8)、語音輸出模塊(9)、多路AD輸入模塊(11)、多路DA輸出模塊(12)、無線傳輸模塊(13)，分別與語音輸入模塊(8)和語音輸出模塊(9)相連的PAM調制模塊(10)，直接與FPGA相連的HDB3編譯碼模塊(14)、數字解調模塊(15)、DDS數字調制與頻率合成模塊(16)、鎖相環(huán)模塊(17)，LED與撥碼開關模塊(18)，由以上多個模塊引出的擴展接口模塊(19)，以及為各模塊供電的電源控制模塊(20)。
2.根據權利要求1所述的開放式通信原理實驗平臺，其特征在于實驗板上預留大量硬件開關和完備的調試接口，對于各部分模塊均可獨立調試。
3.根據權利要求1所述的開放式通信原理實驗平臺，其特征在于所述的MCU單片機(2)選用Cygnal公司的C8051F020芯片。
4.根據權利要求1所述的開放式通信原理實驗平臺，其特征在于所述的FPGA選用Altera公司的FLEX10K50RC240芯片。
5.根據權利要求1所述的開放式通信原理實驗平臺，其特征在于所述的NVRAM(4)選擇Maxim公司的DS1245Y NVRAM芯片。
專利摘要開放式通信原理實驗平臺，基于“PC＋MCU＋FPGA”架構，PC機通過串口和調試接口與實驗板相連接，它主要由核心電路和外圍電路兩大部分組成，核心電路主要包括MCU、FPGA、NVRAM存儲器；外圍電路包括串口通信模塊、MCU JTAG接口電路，FPGA配置接口電路，語音輸入模塊、語音輸出模塊、多路AD輸入模塊、多路DA輸出模塊、無線傳輸模塊，PAM調制模塊，HDB3編譯碼模塊、數字解調模塊、DDS數字調制與頻率合成模塊、鎖相環(huán)模塊，LED與撥碼開關模塊等。本實用新型除能夠完成通信原理課程的絕大部分實驗外，還可用于其他多門課程實驗以及課程設計、畢業(yè)設計和電子競賽，可以根據不同的教學要求及學生興趣和能力安排實驗內容。
文檔編號G09B25/00GK2849872SQ200520022910
公開日2006年12月20日 申請日期2005年4月11日 優(yōu)先權日2005年4月11日
發(fā)明者寇艷紅, 張其善, 苗強, 楊楓, 常青, 王力軍 申請人:北京航空航天大學