專利名稱：：一種顯示器控制器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及視頻顯示技術(shù)，具體涉及一種顯示器控制器。
背景技術(shù)：
：現(xiàn)有的顯示器控制器一般都是集成在MCU、芯片或ARM(AdvancedRiseMachines)核上，但其成本高、復(fù)雜不易使用、可改性差，用起來很不方便。
發(fā)明內(nèi)容本發(fā)明就是為了克服以上的不足，提出了一種方便使用的顯示器控制器o本發(fā)明的技術(shù)問題通過以下的技術(shù)方案予以解決-一種顯示器控制器，所述顯示器控制器是在FPGA上實(shí)現(xiàn)的，所述顯示器控制器包括相互連接的接口電路和RGB時(shí)序生成單元；所述接口電路根據(jù)輸入其內(nèi)的信號判斷出所述顯示器控制器需輸出的接口時(shí)序，如果為系統(tǒng)接口時(shí)序則將輸入其內(nèi)的信號輸出至顯示器驅(qū)動(dòng)器，如果為RGB接口時(shí)序則將輸入其內(nèi)的信號送至RGB時(shí)序生成單元，所述RGB時(shí)序生成單元將輸入其內(nèi)的信號轉(zhuǎn)換成RGB時(shí)序并將RGB時(shí)序輸出至顯示器驅(qū)動(dòng)器。本發(fā)明的技術(shù)問題通過以下的技術(shù)方案進(jìn)一步予以解決所述RGB時(shí)序生成單元包括指令譯碼器、數(shù)據(jù)存儲器、時(shí)鐘管理器和時(shí)序管理器，所述時(shí)鐘管理器為指令譯碼器、數(shù)據(jù)存儲器和時(shí)序管理器提供時(shí)鐘信號，所述指令譯碼器還分別與接口電路、數(shù)據(jù)存儲器和時(shí)序管理器相連，所述時(shí)序管理器與數(shù)據(jù)存儲器相連；所述接口電路判斷出控制器需輸出RGB接口時(shí)序后，將控制指令信號按時(shí)鐘順序輸出至指令譯碼器，將數(shù)據(jù)信號按時(shí)鐘順序輸出至數(shù)據(jù)存儲器，所述時(shí)序管理器根據(jù)時(shí)鐘信號和控制指令信號生成相應(yīng)的RGB控制信號、將時(shí)鐘管理器輸出的時(shí)鐘信號變換成RGB時(shí)鐘信號、將數(shù)據(jù)存儲器輸出的數(shù)據(jù)信號轉(zhuǎn)換成RGB數(shù)據(jù)信號。所述數(shù)據(jù)存儲器包括存儲器控制器和靜態(tài)存儲器，所述存儲器控制器連接在所述接口電路和靜態(tài)存儲器之間，所述指令譯碼器與存儲器控制器相連；所述接口電路按時(shí)鐘管理器輸出的時(shí)鐘信號將數(shù)據(jù)信號輸出至存儲器控制器，所述存儲器控制器在指令譯碼器的控制下將數(shù)據(jù)信號存入靜態(tài)存儲器內(nèi)。所述時(shí)鐘管理器包括時(shí)鐘發(fā)生器和時(shí)鐘選擇器，所述時(shí)鐘選擇器輸入端分別與接口電路和時(shí)鐘發(fā)生器的輸出端相連，所述時(shí)鐘選擇器輸出端與指令譯碼器、存儲器控制器和時(shí)序管理器輸入端相連，所述時(shí)鐘選擇器將從接口電路輸出端接收的第一時(shí)鐘信號輸出至存儲器控制器和指令譯碼器，將從時(shí)鐘發(fā)生器輸出端接收的第二時(shí)鐘信號輸出至?xí)r序管理器。所述時(shí)鐘發(fā)生器包括相互連接的振蕩器和分頻器，所述振蕩器將基準(zhǔn)時(shí)鐘信號輸出至分頻器，所述分頻器對基準(zhǔn)時(shí)鐘信號進(jìn)行適當(dāng)分頻后作為第二時(shí)鐘信號輸出至?xí)r鐘選擇器。還包括與顯示器驅(qū)動(dòng)器上的接口相適配的RGB接口和系統(tǒng)接口，所述系統(tǒng)接口與接口電路相連，所述系統(tǒng)接口用于在顯示器控制器需輸出系統(tǒng)接口時(shí)序時(shí)，接收接口電路輸出的信號并送至顯示器驅(qū)動(dòng)器；所述RGB接口與時(shí)序管理器相連，所述RGB接口用于在顯示器控制器需輸出RGB接口時(shí)序時(shí)，接收時(shí)序管理器輸出的時(shí)序并送至顯示器驅(qū)動(dòng)器。本發(fā)明與現(xiàn)有技術(shù)對比的有益效果是-本發(fā)明的顯示器控制器在需要輸出系統(tǒng)接口時(shí)序時(shí)，接口電路將輸入其內(nèi)的信號輸出至顯示器驅(qū)動(dòng)器，在需要輸出RGB接口時(shí)序時(shí)，接口電路將輸入其內(nèi)的信號送至RGB時(shí)序生成單元，RGB時(shí)序生成單元將信號轉(zhuǎn)換成RGB時(shí)序輸出至顯示器驅(qū)動(dòng)器。該顯示器控制器能方便在RGB接口時(shí)序或系統(tǒng)接口時(shí)序之間轉(zhuǎn)換。而且該顯示器控制器基于FPGA實(shí)現(xiàn)，具有可編程特性、可改性強(qiáng)、成本低、用戶使用起來很方便。本發(fā)明的顯示器控制器結(jié)構(gòu)簡單，而且通過控制指令可產(chǎn)生所需要的各種RGB接口時(shí)序，方便用戶的使用。圖1是本發(fā)明具體實(shí)施方式的LCD控制器的結(jié)構(gòu)示意圖；圖2是本發(fā)明具體實(shí)施方式的LCD控制器生成RGB接口幀同步信號、行同步信號的原理示意圖3是本發(fā)明具體實(shí)施方式的LCD控制器生成行同步信號、像素?cái)?shù)據(jù)和RGB時(shí)鐘信號的原理示意圖4是本發(fā)明具體實(shí)施方式生成的的LCD控制器RGB接口時(shí)序的示意圖。具體實(shí)施例方式下面通過具體的實(shí)施方式并結(jié)合附圖對本發(fā)明做進(jìn)一步詳細(xì)說明。本具體實(shí)施方式的顯示器控制器用于實(shí)現(xiàn)手機(jī)基帶到手機(jī)液晶顯示器驅(qū)動(dòng)器(LCDDriver)的連接，該顯示器控制器可方便地產(chǎn)生各種接口時(shí)序，包括RGB接口時(shí)序和系統(tǒng)接口時(shí)序。如圖1所示，本LCD控制器包括接口電路l、RGB時(shí)序生成單元。所述接口電路l根據(jù)輸入其內(nèi)的信號判斷出所述LCD控制器需輸出的接口時(shí)序，如果為系統(tǒng)接口時(shí)序則將輸入其內(nèi)的信號輸出至LCD驅(qū)動(dòng)器，如果為RGB接口時(shí)序則將輸入其內(nèi)的信號送至RGB時(shí)序生成單元，所述RGB時(shí)序生成單元將輸入其內(nèi)的信號轉(zhuǎn)換成RGB時(shí)序并將RGB時(shí)序輸出至LCD驅(qū)動(dòng)器。所述RGB時(shí)序生成單元包括指令譯碼器2、數(shù)據(jù)存儲器、時(shí)鐘管理器、時(shí)序管理器7。所述時(shí)鐘管理器包括時(shí)鐘發(fā)生器和時(shí)鐘選擇器6，所述時(shí)鐘發(fā)生器包括振蕩器51、分頻器52，所述數(shù)據(jù)存儲器包括存儲器控制器3、靜態(tài)存儲器(SRAM)4。所述LCD控制器還包括與LCD驅(qū)動(dòng)器上的接口相適配的RGB(紅綠藍(lán)三原色)接口8以及系統(tǒng)接口9。如圖1所示，手機(jī)基帶接口(Basebandinterface)與接口電路1相連。接口電路1輸出分別與指令譯碼器2、存儲器控制器3、時(shí)鐘選擇器6以及系統(tǒng)接口9輸入相連接。指令譯碼器2輸出與存儲器控制器3和時(shí)序管理器7輸入分別連接。存儲器控制器3還與靜態(tài)存儲器4相連接。振蕩器51的輸入接外部振蕩信號OSCEXT作為基準(zhǔn)時(shí)鐘信號(顯然，也可由振蕩器51自身產(chǎn)生基準(zhǔn)時(shí)鐘信號)，振蕩器51的輸出接分頻器52。分頻器52輸出接時(shí)鐘選擇器6。時(shí)鐘選擇器6的輸出分別與時(shí)序管理電路7、指令譯碼器2和存儲器控制器3的輸入相連接，為這些模塊提供相應(yīng)時(shí)鐘。靜態(tài)存儲器4還與時(shí)序管理電路7連接。時(shí)序管理電路7輸出與RGB接口8輸入相連。上述LCD控制器的工作原理如下手機(jī)基帶接口將通過手機(jī)基帶送來的各種信號輸出給LCD控制器的接口電路1。圖1中所給出的信號只是手機(jī)基帶接口送給接口電路1的部分信號。接口電路1根據(jù)輸入信號中的接口選擇信號(HCI)的電平高低判斷出所述LCD控制器需輸出何種接口時(shí)序。當(dāng)判斷出需要輸出系統(tǒng)接口時(shí)序時(shí)，接口電路l將手機(jī)基帶接口送來的各種信號通過系統(tǒng)接口9送給LCD驅(qū)動(dòng)器；當(dāng)判斷出需要輸出RGB接口時(shí)序時(shí)，接口電路1將基帶送來的信號送至RGB時(shí)序生成單元以生成RGB接口時(shí)序并通過RGB接口8送至LCD驅(qū)動(dòng)器。接口電路1根據(jù)輸入信號中的數(shù)據(jù)傳輸選擇信號(PS)的電平特性選擇進(jìn)入何種選擇系統(tǒng)接口模式。本具體實(shí)施方式中接口電路1可選擇進(jìn)入HD:18bit/16bit/9bit/8bit四種系統(tǒng)接口模式之一，這四種接口模式所對應(yīng)的數(shù)據(jù)傳輸位數(shù)分別18bit、16bit、9bit、8bit。當(dāng)LCD控制器輸出系統(tǒng)接口時(shí)序時(shí)，LCD驅(qū)動(dòng)器如何進(jìn)行操作是由LCD控制器輸出信號中的控制信號(RS)、以及寫控制信號(NWR)、讀控制信號(NRD)、RW等信號確定。LCD驅(qū)動(dòng)器所要進(jìn)行的具體操作情況參見表1。表lLCD驅(qū)動(dòng)器操作選擇表<table>tableseeoriginaldocumentpage7</column></row><table>RGB時(shí)序生成單元生成RGB接口時(shí)序的原理如下當(dāng)LCD控制器需輸出RGB接口時(shí)序時(shí)，接口電路1根據(jù)輸入信號中的HD/C信號的電平高低進(jìn)行相應(yīng)操作。例如當(dāng)HD/C^時(shí)，接口電路l寫控制寄存器(控制寄存器位于指令譯碼器內(nèi)部，SRAM也可被看作一種特殊的控制寄存器)的地址，當(dāng)HD/C=1時(shí)表示往控制寄存器內(nèi)寫數(shù)據(jù)(即向指令譯碼器或SRAM內(nèi)寫數(shù)據(jù))。接口電路1將從手機(jī)基帶接口接收的信號中的時(shí)鐘信號作為第一時(shí)鐘信號clockl輸出給時(shí)鐘選擇器6。振蕩器51將基準(zhǔn)時(shí)鐘信號送至分頻器52進(jìn)行分頻作為第二時(shí)鐘信號clock2并輸出至?xí)r鐘選擇器6。時(shí)鐘選擇器6對來第一時(shí)鐘信號clockl和第二時(shí)鐘信號clock2進(jìn)行統(tǒng)一管理，并向指令譯碼器2、存儲器控制器3和時(shí)序管理器7提供其所需使用的時(shí)鐘信號。即時(shí)鐘選擇器6將第一時(shí)鐘信號clockl提供給指令譯碼器2、存儲器控制器3;將第二時(shí)鐘信號clock2提供給時(shí)序管理器7。所述接口電路1是按照第一時(shí)鐘信號clockl的時(shí)鐘順序?qū)⒖刂浦噶钚盘枌懭胫噶钭g碼器2內(nèi)相應(yīng)的寄存器中。這些控制指令信號將被用作控制存儲器控制器3和時(shí)序管理器7的動(dòng)作。接口電路1是按照第一時(shí)鐘信號clockl的時(shí)鐘順序?qū)?shù)據(jù)信號輸出至存儲器控制器3，所述存儲器控制器3在指令譯碼器2的控制指令信號的控制下，將數(shù)據(jù)信號存入靜態(tài)存儲器4內(nèi)。靜態(tài)存儲器4的存儲格式是固定的，一般為每個(gè)單元存18bit的數(shù)據(jù)。如果當(dāng)前的接口傳輸模式不是18bit，則存儲器控制器3需要在指令譯碼器2的控制下對數(shù)據(jù)信號進(jìn)行組合后再存入靜態(tài)存儲器4內(nèi)。所述存儲器控制器3在指令譯碼器2的控制下還能對靜態(tài)存儲器4內(nèi)的數(shù)據(jù)進(jìn)行讀操作。所述時(shí)序管理器7將時(shí)鐘管理器輸出的第二時(shí)鐘信號clock2變換成RGB時(shí)鐘信號DOTCLK;根據(jù)第二時(shí)鐘信號clock2和指令譯碼器2輸出的控制指令信號生成相應(yīng)的RGB控制信號，具體包括幀同步信號VSYNC、行同步信號HSYNC和寫使能信號ENABLE;將靜態(tài)存儲器輸出的數(shù)據(jù)信號轉(zhuǎn)換成RGB數(shù)據(jù)信號PixelData。數(shù)據(jù)信號PixelData包括紅原色數(shù)據(jù)(R[5:O])、綠原色數(shù)據(jù)(G[5:O])和藍(lán)原色數(shù)據(jù)(B[5:O])。通過上述方式就生成了RGB接口時(shí)序，這些RGB接口時(shí)序通過RGB接口提供給LCD驅(qū)動(dòng)器。如圖2、圖3所示，RGB控制信號的生成可以通過如下的方式實(shí)現(xiàn)如圖2所示，通過指令譯碼器2輸出的控制指令VBP6-0(控制指令是由手機(jī)基帶接口通過接口電路1送至指令譯碼器2的控制寄存器內(nèi)的，下同)，就可設(shè)置幀同步信號VSYNC在顯示第一有效行之前存在6個(gè)行同步信號HSYNC的長度，這6行即是偽行(Dummylines),這可保證所需顯示的有效行不會(huì)錯(cuò)位，保證顯示效果。通過指令譯碼器2輸出的控制指令MUX6-0，設(shè)置幀同步信號VSYNC—個(gè)周期(即一幀)中所需顯示的有效行數(shù)對應(yīng)有220個(gè)行同步信號HSYNC長度，顯然，根據(jù)配套使用的LCD的大小規(guī)格也可設(shè)置幀同步信號VSYNC—個(gè)周期(即一幀)中的顯示有效行數(shù)對應(yīng)其他個(gè)數(shù)(如400、480、600等)行同步信號HSYNC長度。通過控制指令VFP6-0(圖2上沒標(biāo)出)可設(shè)置VSYNC—周期最后一有效行(LastLine)后的偽行(Dummylines)有4個(gè)行同步信號HSYNC長度，則整個(gè)幀同步信號VSYNC長度為230個(gè)行同步信號HSYNC長度。幀同步信號VSYNC的時(shí)間長度對應(yīng)為顯示一幀的時(shí)間，本具體實(shí)施方式中一幀總共有230行，而每行的時(shí)間由RGB時(shí)鐘信號DOTCLK的個(gè)數(shù)來決定。如圖3所示，通過指令譯碼器2輸出的控制指令HBP7-0可設(shè)置行同步信號HSYNC在顯示RGB數(shù)據(jù)信號PixelData的有效數(shù)據(jù)(也相當(dāng)于第一有效像素?cái)?shù)據(jù))之前有若干個(gè)(具體數(shù)目可根據(jù)用戶的需求任意設(shè)定)偽(Dummy)數(shù)據(jù)長度。通過指令譯碼器2輸出的控制指令HBP5-0設(shè)置在顯示第一有效像素?cái)?shù)據(jù)之前的Dummy數(shù)據(jù)對應(yīng)占用的RGB時(shí)鐘信號DOTCLK為10個(gè)時(shí)鐘周期。通過控制指令XL7-0設(shè)置行同步信號HSYNC一周期(即一行)中所顯示的有效像素?cái)?shù)據(jù)PixelData長度，本具體實(shí)施方式默認(rèn)為176(根據(jù)配套使用的LCD的大小規(guī)格也可進(jìn)行相應(yīng)修改)個(gè)像素一行。還可根據(jù)其他控制指令(圖3上沒標(biāo)出)，設(shè)置HSYNC—個(gè)周期最后一有效顯示像素?cái)?shù)據(jù)后的Dummy數(shù)據(jù)?？傊?，行同步信號HSYNC的長度是由時(shí)鐘數(shù)決定的，而幀同步信號VSYNC周期(一幀的時(shí)間)是由行同步信號HSYNC(—行)的數(shù)量決定的，所以，一幀的時(shí)間實(shí)際上由RGB時(shí)鐘信號DOTCLK決定。用戶可以修改控制行、列大小的控制指令來得到不同分辨率的時(shí)序。這樣用戶可將本發(fā)明的LCD控制器與各種規(guī)格的LCD適配使用。圖4是RGB接口所輸出的一幀RGB接口時(shí)序示意圖，RGB接口時(shí)序具體包括幀詞步信號VSYNC、行同步信號HSYNC、RGB時(shí)鐘信號DOTCLK、寫使能信號ENABLE和RGB數(shù)據(jù)信號DB(即圖2中的PixelData),當(dāng)寫使能信號ENABLE信號處在一個(gè)定義的電平(圖中為低電平)時(shí)，RGB數(shù)據(jù)信號DB才被看作有效數(shù)據(jù)。所述時(shí)序管理器7可以生成18bit或16bit或6bitRGB接口模式，這三種接口模式下，每個(gè)時(shí)鐘周期內(nèi)分別對應(yīng)18bit/16bit/6bit的數(shù)據(jù)信號。由指令譯碼器2輸出的控制指令RIM可以確定LCD控制器此時(shí)所需輸出何種RGB接口模式(18bit/16bit/6bit)。所以，通過控制指令RIM的設(shè)置可實(shí)現(xiàn)在18bit/16bit/6bitRGB接口模式之間進(jìn)行切換。RGB接口模式的具體確定情況請參見表2。表2RGB接口模式選擇表<table>tableseeoriginaldocumentpage9</column></row><table><table>tableseeoriginaldocumentpage10</column></row><table>上面三種RGB接口模式下，時(shí)序管理器7產(chǎn)生RGB控制信號、RGB時(shí)鐘信號、RGB數(shù)據(jù)信號的方法相同。如圖3所示，圖中采用的是18bit或16bit(16bit可以擴(kuò)展為18bit)RGB接口模式，此時(shí)一個(gè)RGB時(shí)鐘信號DOTCLK對應(yīng)一個(gè)像素?cái)?shù)據(jù)。如果是6bitRGB時(shí)接口模式，則要使用三個(gè)RGB時(shí)鐘信號DOTCLK來對應(yīng)一個(gè)像素?cái)?shù)據(jù)。用戶可根據(jù)控制指令調(diào)整幀同步信號VSYNC、行同步信號HSYNC、寫使能信號ENABLE以及RGB時(shí)鐘信號DOTCLK的電平長短，以給LCD驅(qū)動(dòng)器提供正常的RGB接口時(shí)序，從而使LCD驅(qū)動(dòng)器能正常工作。而且，用戶還可使用本LCD控制器驗(yàn)證LCD驅(qū)動(dòng)器的各項(xiàng)功能。如用戶通過RGB時(shí)序生成單元生成一定的RGB時(shí)序輸出到LCD驅(qū)動(dòng)器，檢驗(yàn)LCD最終的顯示是否是滿足用戶要求，從而達(dá)到對LCD驅(qū)動(dòng)器功能的驗(yàn)證。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。比如，除了手機(jī)LCD，本發(fā)明同樣可用于MP4播放器LCD/OLED、掌上電腦LCD/OLED、手機(jī)OLED等。本發(fā)明所針對的RGB接口時(shí)序是通用的接□協(xié)議，.只要可以應(yīng)用RGB接口時(shí)序的地方都可以使用本發(fā)明。對于本發(fā)明所屬
技術(shù)領(lǐng)域：
的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。權(quán)利要求1.一種顯示器控制器，其特征在于所述顯示器控制器是在FPGA上實(shí)現(xiàn)的，所述顯示器控制器包括相互連接的接口電路(1)和RGB時(shí)序生成單元；所述接口電路(1)根據(jù)輸入其內(nèi)的信號判斷出所述顯示器控制器需輸出的接口時(shí)序，如果為系統(tǒng)接口時(shí)序則將輸入其內(nèi)的信號輸出至顯示器驅(qū)動(dòng)器，如果為RGB接口時(shí)序則將輸入其內(nèi)的信號送至RGB時(shí)序生成單元，所述RGB時(shí)序生成單元將輸入其內(nèi)的信號轉(zhuǎn)換成RGB時(shí)序并將RGB時(shí)序輸出至顯示器驅(qū)動(dòng)器。2.根據(jù)權(quán)利要求1所述的顯示器控制器，其特征在于所述RGB時(shí)序生成單元包括指令譯碼器(2)、數(shù)據(jù)存儲器、時(shí)鐘管理器和時(shí)序管理器(7)，所述時(shí)鐘管理器為指令譯碼器(2)、數(shù)據(jù)存儲器和時(shí)序管理器(7)提供時(shí)鐘信號，所述指令譯碼器(2)還分別與接口電路(1)、數(shù)據(jù)存儲器和時(shí)序管理器(7)相連，所述時(shí)序管理器(7)與數(shù)據(jù)存儲器相連；所述接口電路(1)判斷出控制器需輸出RGB接口時(shí)序后，將控制指令信號按時(shí)鐘順序輸出至指令譯碼器(2)，將數(shù)據(jù)信號按時(shí)鐘順序輸出至數(shù)據(jù)存儲器，所述時(shí)序管理器(7)根據(jù)時(shí)鐘信號和控制指令信號生成相應(yīng)的RGB控制信號、將時(shí)鐘管理器輸出的時(shí)鐘信號變換成RGB時(shí)鐘信號、將數(shù)據(jù)存儲器輸出的數(shù)據(jù)信號轉(zhuǎn)換成RGB數(shù)據(jù)信號。3.根據(jù)權(quán)利要求2所述的顯示器控制器，其特征在于所述數(shù)據(jù)存儲器包括存儲器控制器(3)和靜態(tài)存儲器(4)，所述存儲器控制器(3)連接在所述接口電路(1)和靜態(tài)存儲器(4)之間，所述指令譯碼器(2)與存儲器控制器(3)相連；所述接口電路(1)按時(shí)鐘管理器輸出的時(shí)鐘信號將數(shù)據(jù)信號輸出至存儲器控制器(3)，所述存儲器控制器(3)在指令譯碼器(2)的控制下將數(shù)據(jù)信號存入靜態(tài)存儲器(4)內(nèi)。4.根據(jù)權(quán)利要求3所述的顯示器控制器，其特征在于所述時(shí)鐘管理器包括時(shí)鐘發(fā)生器和時(shí)鐘選擇器(6)，所述時(shí)鐘選擇器(6)輸入端分別與接口電路(1)和時(shí)鐘發(fā)生器的輸出端相連，所述時(shí)鐘選擇器(6)輸出端與指令譯碼器(2)、存儲器控制器(3)和時(shí)序管理器(7)輸入端相連，所述時(shí)鐘選擇器(6)將從接口電路(1)輸出端接收的第一時(shí)鐘信號輸出至存儲器控制器(3)和指令譯碼器(2)，將從時(shí)鐘發(fā)生器輸出端接收的第二時(shí)鐘信號輸出至?xí)r序管理器(7)。5.根據(jù)權(quán)利要求4所述的顯示器控制器，其特征在于所述時(shí)鐘發(fā)生器包括相互連接的振蕩器(51)和分頻器(52)，所述振蕩器(51)將基準(zhǔn)時(shí)鐘信號輸出至分頻器(52)，所述分頻器(52)對基準(zhǔn)時(shí)鐘信號進(jìn)行適當(dāng)分頻后作為第二時(shí)鐘信號輸出至?xí)r鐘選擇器(6)。6.根據(jù)權(quán)利要求1-5任一所述的顯示器控制器，其特征在于還包括與顯示器驅(qū)動(dòng)器上的接口相適配的RGB接口(8)和系統(tǒng)接口(9)，所述系統(tǒng)接口(9)與接口電路(1)相連，所述系統(tǒng)接口(9)用于在顯示器控制器需輸出系統(tǒng)接口時(shí)序時(shí)，接收接口電路(1)輸出的信號并送至顯示器驅(qū)動(dòng)器；所述RGB接口與時(shí)序管理器相連，所述RGB接口(8)用于在顯示器控制器需輸出RGB接口時(shí)序時(shí)，接收時(shí)序管理器輸出的時(shí)序并送至顯示器驅(qū)動(dòng)器。全文摘要本發(fā)明公開了一種顯示器控制器，該顯示器控制器是在FPGA上實(shí)現(xiàn)的，包括相互連接的接口電路和RGB時(shí)序生成單元；接口電路根據(jù)輸入其內(nèi)的信號判斷出顯示器控制器需輸出的接口時(shí)序，如果為系統(tǒng)接口時(shí)序則將輸入其內(nèi)的信號輸出至顯示器驅(qū)動(dòng)器，如果為RGB接口時(shí)序則將輸入其內(nèi)的信號送至RGB時(shí)序生成單元，RGB時(shí)序生成單元將輸入其內(nèi)的信號轉(zhuǎn)換成RGB時(shí)序并將RGB時(shí)序輸出至顯示器驅(qū)動(dòng)器。該顯示器控制器能方便在RGB接口時(shí)序或系統(tǒng)接口時(shí)序之間轉(zhuǎn)換。該顯示器控制器基于FPGA實(shí)現(xiàn)，具有可編程特性、可改性強(qiáng)、成本低、用戶使用起來很方便。文檔編號G09G5/04GK101359463SQ200710075450公開日2009年2月4日申請日期2007年7月30日優(yōu)先權(quán)日2007年7月30日發(fā)明者衛(wèi)馮,云楊,林陳,臣黃申請人:比亞迪股份有限公司