專利名稱：顯示器件和電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種有源矩陣型顯示器件(例如液晶顯示器件)以及一 種使用該有源矩陣型顯示器件的電子裝置。
背景技術(shù)：
近年來，移動(dòng)電話和PDA (個(gè)人數(shù)字助理)以及其他移動(dòng)終端正在 顯著地普及。在這些移動(dòng)終端快速普及的背后的因素的一個(gè)原因是，在 其上安裝了液晶顯示器件來作為輸出顯示部件。這是因?yàn)橐壕э@示器件 是具有基本上不需要用于驅(qū)動(dòng)的功率并且消耗低功率的特征的顯示器 件。
在把多晶硅TFT (薄膜晶體管)用作像素的開關(guān)元件的有源矩陣型 顯示器件中，趨勢是在同一個(gè)基板上與其中像素被布置成矩陣的顯示區(qū) 域一起集成地形成數(shù)字接口驅(qū)動(dòng)電路。
在該集成驅(qū)動(dòng)電路型顯示器件中，在有效顯示部中的外圍(框架) 布置水平驅(qū)動(dòng)系統(tǒng)和垂直驅(qū)動(dòng)系統(tǒng)，這些驅(qū)動(dòng)系統(tǒng)通過使用低溫多晶硅 TFT與像素區(qū)域被集成地形成在同 一個(gè)基板上。
圖1是示出一般集成驅(qū)動(dòng)電路型顯示器件的示意結(jié)構(gòu)的圖(例如參 考專利文獻(xiàn)l)。
在該液晶顯示器件中，如圖1中所示，下述部分被集成在一起有 效顯示部2,其中包含液晶單元的多個(gè)像素在透明絕緣基板(例如玻璃 基板l)上被布置成矩陣；在該玻璃基板l上，在圖1中的有效顯示部2 之上和之下布置的一對水平驅(qū)動(dòng)電路(H驅(qū)動(dòng)器)3U和3D;在圖1中 有效顯示部2的一側(cè)布置的垂直驅(qū)動(dòng)電路(V驅(qū)動(dòng)器)4;產(chǎn)生多個(gè)參 考電壓的一個(gè)參考電壓產(chǎn)生電路(REF DRV) 5;數(shù)椐處理電路 (DATAPRC) 6等。
這樣，在圖1中的集成驅(qū)動(dòng)電路型液晶顯示器件中，因?yàn)閿?shù)據(jù)線被 分為奇數(shù)線和偶數(shù)線，并且兩條線被單獨(dú)驅(qū)動(dòng)，所以在有效像素部2的 兩側(cè)(圖1中的上和下)上布置兩個(gè)水平驅(qū)動(dòng)電路3U和3D。
圖2是示出用于單獨(dú)驅(qū)動(dòng)奇數(shù)線和偶數(shù)線的圖1中的水平驅(qū)動(dòng)電路3U和3D的結(jié)構(gòu)的一個(gè)例子的方框圖。
如圖2中所示，用于驅(qū)動(dòng)奇數(shù)線的水平驅(qū)動(dòng)電路3U和用于驅(qū)動(dòng)偶 數(shù)線的水平驅(qū)動(dòng)電路3D具有相同的結(jié)構(gòu)。
具體而言，它們具有與水平傳輸時(shí)鐘HCK(未示出)同步地連續(xù)輸 出移位脈沖(采樣脈沖)的移位寄存器(HSR)組3HSRU和3HSRD、 通過由移位寄存器31U和31D提供的采樣脈沖連續(xù)采樣并鎖存數(shù)字圖 像數(shù)據(jù)的采樣鎖存電路組3SMPLU和3SMPLD、用于采樣鎖存電路32U 和32D的線性連續(xù)鎖存數(shù)據(jù)的線性連續(xù)鎖存電路組3LTCU和3LTCD、 以及將在線性排序鎖存電路33U和33D處線性排序的數(shù)字圖像數(shù)據(jù)轉(zhuǎn) 換成模擬圖像信號(hào)的數(shù)字/模擬轉(zhuǎn)換電路(DAC)組3DACU和3DACD。
注意，電平移位電路通常被布置在DAC 34U和34D的輸入級處， 并且數(shù)據(jù)在電平升高之后被輸入到DAC 34。
專利文獻(xiàn)l:日本專利z^布(A) No. 2002-175033。
發(fā)明內(nèi)容
本發(fā)明將要解決的問題
在圖1等中的液晶顯示器件被構(gòu)造成使得，通過RGB接口電路中 的電平移位電路來將例如具有預(yù)定電平的主時(shí)鐘MCK或來自外部的水 平同步信號(hào)Hsync的電平移位到面板內(nèi)(in-panel)邏輯電平，并將結(jié)果
提供給在絕緣基板上形成的期望電路。
通常，電平移位電路被構(gòu)造成在其輸入級處布置供給有低電源電壓 (面板輸入電壓、設(shè)定(set)輸出電壓)的CMOS反相器，并在緊接 著的后續(xù)級處通過電平移位級將電平移位，從而供給高電源電壓(面板 內(nèi)邏輯驅(qū)動(dòng)電壓)，因此它具有下列缺點(diǎn)。
在當(dāng)前低溫多晶硅TFT中，在再上升時(shí)閾值電壓Vth —直上升到大 約1.5V。
因此，在上述類型的電平移位電路中，當(dāng)輸入電源電壓下降到例如 大約1.8V時(shí)，柵極電壓停止下降以接近形成反相器的晶體管Tr的閾值 電壓Vth,結(jié)果對于高頻信號(hào)變得難以操作該電路。
為此，當(dāng)使集成驅(qū)動(dòng)電路型顯示面板商品化時(shí)，如果從設(shè)定側(cè)輸出 的信號(hào)幅度低，那么在所述設(shè)定和面板之間外部安裝的電平轉(zhuǎn)換芯片就 變?yōu)楸仨毜?，因此這在成本、可靠性和外觀方面變得大為不利。本發(fā)明是提供一種具有高閾值電壓并且能夠通過使用具有大的變
化的低溫多晶硅將輸入電壓放大為與IC的電源電壓相同的顯示器件、
以及一種使用該顯示器件的電子裝置。 解決所述問題的手段
本發(fā)明的第一方面是一種供給有至少一個(gè)主時(shí)鐘的集成驅(qū)動(dòng)電路 型顯示器件，所述顯示器件具有電平轉(zhuǎn)換電路，該電平轉(zhuǎn)換電路用于將 在輸入所述主時(shí)鐘時(shí)的第一電平轉(zhuǎn)換為內(nèi)部驅(qū)動(dòng)電壓電平的第二電
平，并將其輸出到預(yù)定電路，其中所述電平轉(zhuǎn)換電路包括L個(gè)電平移 位器，這些電平移位器屬于需要周期性復(fù)位操作的類型；邏輯電路，用 于基于經(jīng)過電平移位的水平同步信號(hào)Hsync，將具有N個(gè)水平周期的周 期、用于所述MCK電平移位器的復(fù)位脈沖在移位M個(gè)水平周期(其中 M<N)之后輸入到電平移位器，并輸出所得到的信號(hào)；以及功能，用于 對于M個(gè)水平周期，在L個(gè)電平移位器的輸出中選擇不執(zhí)行復(fù)位操作 的電路，并將經(jīng)過電平移位的主時(shí)鐘作為最后的輸出信號(hào)輸出。
優(yōu)選地，所述電平移位器包括在所述內(nèi)部驅(qū)動(dòng)電壓電平電位與參 考電位之間連接的反相器；第一節(jié)點(diǎn)；與所述反相器的輸入端連接的第 二節(jié)點(diǎn)；與所述反相器的輸出端連接的第三節(jié)點(diǎn)；在所述第一節(jié)點(diǎn)與所 述第二節(jié)點(diǎn)之間連接的電容器；以及電路，用于防止輸入所述主時(shí)鐘正
好一個(gè)復(fù)位周期，將作為所述第一電平電位和參考電位的中間電位的參 考電壓提供給所述第一節(jié)點(diǎn)，并使所述第二節(jié)點(diǎn)和所述第三節(jié)點(diǎn)變?yōu)閷?dǎo) 通狀態(tài)。
優(yōu)選地，所述第二節(jié)點(diǎn)和所述第三節(jié)點(diǎn)通過開關(guān)晶體管連接，并且 當(dāng)沒有導(dǎo)通時(shí)，開關(guān)晶體管的柵極電位被保持在負(fù)電位。 優(yōu)選地，所述反相器與負(fù)電位而不是參考電位相連。 本發(fā)明的第二方面是一種電子裝置，所述電子裝置具有供給有至少 一個(gè)主時(shí)鐘的集成驅(qū)動(dòng)電路型顯示器件，其中所述顯示器件具有電平轉(zhuǎn) 換電路，該電平轉(zhuǎn)換電路用于將在輸入所述主時(shí)鐘時(shí)的第一電平轉(zhuǎn)換為 內(nèi)部驅(qū)動(dòng)電壓電平的第二電平，并將其輸出到預(yù)定電路，其中所述電平 轉(zhuǎn)換電路包括L個(gè)電平移位器，這些電平移位器屬于需要周期性復(fù)位 操作的類型；邏輯電路，用于基于經(jīng)過電平移位的水平同步信號(hào)Hsync, 將具有N個(gè)水平周期的周期、用于所述MCK電平移位器的復(fù)位脈沖在 移位M個(gè)水平周期(其中M<N)之后輸入到電平移位器，并輸出所得到的信號(hào)；以及功能，用于對于M個(gè)水平周期，在L個(gè)電平移位器的 輸出中選擇不執(zhí)行復(fù)位操作的電路，并將經(jīng)過電平移位的主時(shí)鐘作為最 后的輸出信號(hào)輸出。 本發(fā)明的效果
根據(jù)本發(fā)明，消除外部安裝的IC的成本并降低外部安裝的部件的 數(shù)量變得可能。
此外，因?yàn)橥獠堪惭b的部件變得不必要，所以有助于減小模塊的厚 度變得可能。
圖1是示出一般集成驅(qū)動(dòng)電路型顯示器件的示意結(jié)構(gòu)的視圖。
圖2是示出單獨(dú)驅(qū)動(dòng)奇數(shù)線和偶數(shù)線的圖1中水平驅(qū)動(dòng)電路的結(jié)構(gòu)
的一個(gè)例子的方框圖。
圖3是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的集成驅(qū)動(dòng)電路型顯示器件的布
局的視圖。
圖4是示出根據(jù)本發(fā)明該實(shí)施例的集成驅(qū)動(dòng)電路型顯示器件的電路
功能的系統(tǒng)方框圖。
圖5是示出液晶顯示器件的有效顯示部的結(jié)構(gòu)的例子的電路圖。 圖6是示出本實(shí)施例的第一和第二水平驅(qū)動(dòng)電路的基本結(jié)構(gòu)的一個(gè)
例子的方框圖。
圖7是示出根據(jù)本實(shí)施例的接口電路中的主時(shí)鐘的電平轉(zhuǎn)換電路的 結(jié)構(gòu)的一個(gè)例子的視圖。
圖8是示出圖7中的電平移位器的結(jié)構(gòu)的一個(gè)具體例子的電路圖。 圖9是示出圖7中的邏輯電路的結(jié)構(gòu)的一個(gè)具體例子的電路圖。 圖10是示出圖7中的參考電壓產(chǎn)生電路的結(jié)構(gòu)的一個(gè)例子的電路圖。
圖11是示出圖7中的參考電壓產(chǎn)生電路的結(jié)構(gòu)的另一個(gè)例子的電路圖。
圖12是示出圖7中的電平轉(zhuǎn)換電路的總體時(shí)序圖的視圖。
圖13是示出圖8中的電平移位器的時(shí)序圖的視圖。
圖14A到圖4C是用于解釋根據(jù)本實(shí)施例的接口電路的特性的圖。圖15是示出根據(jù)本實(shí)施例的MCK電平移位器的結(jié)構(gòu)的另 一個(gè)例子 的電路圖。
圖16是示出根據(jù)本實(shí)施例的MCK電平移位器的結(jié)構(gòu)的又一個(gè)例子 的電路圖。
圖17是示意性示出由移動(dòng)電話組成的根據(jù)本發(fā)明實(shí)施例的移動(dòng)終 端的結(jié)構(gòu)的外觀的視圖。 附圖標(biāo)記說明
10…液晶顯示器件，U…玻璃基板，12…有效顯示部，13…水平驅(qū)動(dòng) 電路，13U…第一水平驅(qū)動(dòng)電路，13D…第二水平驅(qū)動(dòng)電路,13SMPL…采 樣鎖存電路組，131…第一采樣鎖存電路，132…第二采樣鎖存電路， 133…第三采樣鎖存電路，134…第一鎖存電路，134…第一鎖存電路， 135…第二鎖存電路，136…第三鎖存電路，137…第一鎖存系統(tǒng)，138…第 二鎖存系統(tǒng)，130SEL…鎖存輸出選擇開關(guān)，13DAC…數(shù)字/模擬轉(zhuǎn)換電 路，13ABUD…模擬緩沖器，13LSEL…線路選擇器,14…垂直驅(qū)動(dòng)電路， 15…數(shù)據(jù)處理電路，16…電源電路，17…接口電路，17LSMCK…電平轉(zhuǎn) 換電路，171-1、 171-2…MCK用的電平移位器，172…異步型電平移位電 路，173…邏輯電路，174…參考電壓產(chǎn)生電路，175、 176…開關(guān)電路， 177…反相器,以及177、 18…定時(shí)發(fā)生器。
具體實(shí)施例方式
以下將參考附圖給出本發(fā)明各實(shí)施例的詳細(xì)解釋。
圖3和圖4是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的集成驅(qū)動(dòng)電路型顯示器
件的結(jié)構(gòu)的一個(gè)例子的示意結(jié)構(gòu)圖，其中圖3是示出根據(jù)本實(shí)施例的集 成驅(qū)動(dòng)電路型顯示器件的布局的視圖，以及圖4是示出根據(jù)本實(shí)施例的 集成驅(qū)動(dòng)電路型顯示器件的電路功能的系統(tǒng)方框圖。
這里，將通過把其中本發(fā)明應(yīng)用于使用液晶單元作為像素的電光元 件的有源矩陣型液晶顯示器件的情況作為一個(gè)例子來給出解釋。
在該液晶顯示器件10中，如圖3中所示，下述部分被集成在一起 有效顯示部(ACDSP) 12，其中包含液晶單元的多個(gè)像素在透明絕緣基 板(例如玻璃基板11)被布置成矩陣；在圖3中的有效顯示部12之上 和之下布置的一對第一和第二水平驅(qū)動(dòng)電路(H驅(qū)動(dòng)器HDRV) 13U和 13D;在圖1中的有效顯示部2 —側(cè)布置的垂直驅(qū)動(dòng)電路(V驅(qū)動(dòng)器VDRV) 14;數(shù)據(jù)處理電路(DATAPRC) 15;由DC-DC轉(zhuǎn)換器形成的 電源電路(DC-DC) 16;接口電路(I/F) 17;定時(shí)發(fā)生器(TG) 18; 以及用于給水平驅(qū)動(dòng)電路13U和13D提供多個(gè)驅(qū)動(dòng)參考電壓的參考電 壓驅(qū)動(dòng)電路(REFDRV) 19等等。
此外，在玻璃基板11上第二水平驅(qū)動(dòng)電路13D的位置附近中的邊 緣部處形成用于輸入數(shù)據(jù)等的焊盤20。
玻璃基板11由其中包含有源元件(例如晶體管)的多個(gè)像素電路 被布置成矩陣的第一基板以及以預(yù)定間隙面對該第一基板布置的第二 基板構(gòu)成。液晶被密封在所述第一和第二基板之間。
在絕緣基板上形成的電路組通過低溫多晶硅TFT工藝形成。也就 是，該集成驅(qū)動(dòng)電路型顯示器件10由布置在有效顯示部12的外圍(框 架)處的水平驅(qū)動(dòng)系統(tǒng)和垂直驅(qū)動(dòng)系統(tǒng)構(gòu)成，并且這些驅(qū)動(dòng)系統(tǒng)通過使 用多晶硅TFT與像素區(qū)域部一起被集成地形成在同一個(gè)基板上。
在本實(shí)施例的集成驅(qū)動(dòng)電路型液晶顯示器件10中，在有效像素部 12的兩側(cè)(圖3中的上和下)上布置兩個(gè)水平驅(qū)動(dòng)電路13U和13D,原 因是為了驅(qū)動(dòng)被分為奇數(shù)線和偶數(shù)線的數(shù)據(jù)線。
在這兩個(gè)水平驅(qū)動(dòng)電路13U和13D中，通過下列步驟來使用RGB 選擇器系統(tǒng)將三個(gè)數(shù)字?jǐn)?shù)據(jù)存儲(chǔ)在采樣鎖存電路中，在一個(gè)水平周期 (H)期間由公共數(shù)字/模擬轉(zhuǎn)換電路執(zhí)行三次到模擬數(shù)據(jù)的轉(zhuǎn)換處理， 以時(shí)分方式在該水平周期中選擇三個(gè)模擬數(shù)據(jù)，并將其輸出到數(shù)據(jù)線 (信號(hào)線)。
在本實(shí)施例中，對于下述定義將給出解釋在這三個(gè)數(shù)字圖像數(shù)據(jù) R、 G和B中，數(shù)字R數(shù)據(jù)作為第一數(shù)字?jǐn)?shù)據(jù)，數(shù)字B數(shù)據(jù)作為第二數(shù) 字?jǐn)?shù)據(jù)，以及數(shù)字G數(shù)據(jù)作為第三數(shù)字?jǐn)?shù)據(jù)。
以下將順序地解釋本實(shí)施例的液晶顯示器件10的組件的結(jié)構(gòu)和功能。
有效顯示部12具有包含液晶單元并且被布置成矩陣的多個(gè)像素。 此外，在有效顯示部12中，由水平驅(qū)動(dòng)電路13U和13D以及垂直
驅(qū)動(dòng)電路14驅(qū)動(dòng)的數(shù)據(jù)線和垂直掃描線被布置成矩陣。
圖5是示出有效顯示部12的具體結(jié)構(gòu)的一個(gè)例子的視圖。
這里，為了簡化該圖，使用三行(第n-l行到第n+l行)和四列(第
m-2列到第m+l列)的像素陣列的情況來作為一個(gè)例子。在圖4中，在顯示部12中，垂直掃描線…、121n-l、121n、121n+l、…和 數(shù)據(jù)線…、122m-2、 122m-l、 122m、 122m+l、…被布置成矩陣，并且 單位像素123被布置在它們的交點(diǎn)處。
單位像素123被構(gòu)造成具有作為像素晶體管的薄膜晶體管TFT、液 晶單元LC、以及存儲(chǔ)電容Cs。這里，液晶單元LC是指在由薄膜晶體 管TFT形成的像素電極(一個(gè)電極)與面對該像素電極所形成的對電極 (另一個(gè)電極)之間產(chǎn)生的電容。
薄膜晶體管TFT的柵極電極與垂直掃描線…、121n-l、 121n、 121n+l、…相連，并且其源極電極與數(shù)據(jù)線…、122m-2、 122m-l、 122m、 122m+l、…相連。
對于液晶單元LC,其像素電極與薄膜晶體管TFT的漏極電極相連， 并且其對電極與公共線124相連。存儲(chǔ)電容Cs被連接在薄膜晶體管TFT 的漏極電極與公共線124之間。
對于公共線124，由與驅(qū)動(dòng)電路等集成地形成在玻璃基板U上的 VCOM電路21提供預(yù)定AC電壓來作為/〉共電壓Vcom。
垂直掃描線…、121n-l、 121n、 121n+l、…的每端與圖3中所示的 垂直驅(qū)動(dòng)電路14相應(yīng)^f亍的每個(gè)輸出端相連。
垂直驅(qū)動(dòng)電路14被構(gòu)造成例如包括移位寄存器，與垂直傳輸時(shí)鐘 VCK (未示出)同步連續(xù)地產(chǎn)生垂直選擇脈沖，并將其提供給垂直掃描 線…、121n誦l、 121n、 121n+l、…，從而執(zhí)4亍垂直掃描。
此外，在顯示部12中，例如，數(shù)據(jù)線…、122m-2、 122m-l、 122m、 122m+l、…的每端與圖3中所示的第一水平驅(qū)動(dòng)電路13U的相應(yīng)列的每 個(gè)輸出端相連，而它們的另一端與圖3中所示的第二水平驅(qū)動(dòng)電路13D 的相應(yīng)列的輸出端相連。
第一水平驅(qū)動(dòng)電路13U將R數(shù)椐、B數(shù)椐和G數(shù)據(jù)的三個(gè)數(shù)字?jǐn)?shù) 據(jù)存儲(chǔ)在采樣鎖存電路中，在一個(gè)水平周期(H)期間執(zhí)行三次到模擬 數(shù)據(jù)的轉(zhuǎn)換處理，以時(shí)分方式在該水平周期中選擇三個(gè)數(shù)據(jù)，并將其輸 出到相應(yīng)的數(shù)據(jù)線。
與該RGB選擇器系統(tǒng)的使用一起，第一水平驅(qū)動(dòng)電路13U以時(shí)分 方式將在第一和第二采樣鎖存電路中鎖存的R數(shù)據(jù)和B數(shù)椐傳輸給第一 鎖存電路，并進(jìn)一步傳輸給第二鎖存電路，在將所述R數(shù)據(jù)和B數(shù)據(jù)類 時(shí)分地傳輸給鎖存電路的周期中，將在第三采樣鎖存電路中鎖存的G數(shù)據(jù)傳輸給第三鎖存電路，在一個(gè)水平周期期間有選擇地輸出在第二鎖存
電路和第三鎖存電路中鎖存的R、 B或G數(shù)據(jù)，從而將其轉(zhuǎn)換為模擬數(shù) 據(jù)，以時(shí)分方式在該水平周期中選擇三個(gè)模擬數(shù)據(jù)，并將其輸出到相應(yīng) 的數(shù)據(jù)線。
也就是，在本實(shí)施例的水平驅(qū)動(dòng)電路13U中，為了實(shí)現(xiàn)RGB選擇 器系統(tǒng)，其被構(gòu)造成并行布置用于兩個(gè)數(shù)字R和B數(shù)據(jù)的第 一鎖存系統(tǒng) 和用于一個(gè)數(shù)字G數(shù)據(jù)的第二鎖存系統(tǒng)，并且共享在選擇器之后的數(shù)字 /模擬轉(zhuǎn)換電路(DAC)、模擬緩沖器、以及線路選擇器，從而實(shí)現(xiàn)框架 的變窄和功率消耗的降低。
第二水平驅(qū)動(dòng)電路13D基本具有與第一水平驅(qū)動(dòng)電路13U相同的 結(jié)構(gòu)。
圖6是示出本實(shí)施例的第一水平驅(qū)動(dòng)電路13U和第二水平驅(qū)動(dòng)電路 13D的基本結(jié)構(gòu)的一個(gè)例子的方框圖。以下將它們作為水平驅(qū)動(dòng)電路13 來解釋。
注意，該水平驅(qū)動(dòng)電路示出與三個(gè)數(shù)字?jǐn)?shù)據(jù)對應(yīng)的基本結(jié)構(gòu)，實(shí)際 上，多個(gè)相同的結(jié)構(gòu)被并行布置。
如圖6中所示，水平驅(qū)動(dòng)電路13具有移位寄存器(HSR)組13HSR、 采樣鎖存電路組13SMPL、鎖存輸出選擇開關(guān)130SEL、數(shù)字/模擬轉(zhuǎn)換 電路13DAC、模擬緩沖器13ABUF、以及線路選擇器13LSEL。
移位寄存器組13HSR具有多個(gè)移位寄存器(HSR),以用于與水平 傳輸時(shí)鐘HCK(未示出)同步地將來自與每列對應(yīng)的每個(gè)傳輸級的移位 脈沖(采樣脈沖)連續(xù)輸出到采樣鎖存電路組13SMPL。
采樣鎖存電路組13SMPL具有用于連續(xù)采樣并鎖存作為第一數(shù)字?jǐn)?shù) 據(jù)的R數(shù)據(jù)的第 一采樣鎖存電路131 、用于連續(xù)采樣并鎖存作為第二數(shù) 字?jǐn)?shù)據(jù)的B數(shù)據(jù)并且以預(yù)定的定時(shí)將鎖存于第一采樣鎖存電路131中的 鎖存R數(shù)據(jù)進(jìn)行鎖存的第二采樣鎖存電路132、用于連續(xù)采樣并鎖存作 為第三數(shù)字?jǐn)?shù)據(jù)的G數(shù)據(jù)的第三采樣鎖存電路133、用于連續(xù)傳輸在第 二采樣鎖存電路132中鎖存的數(shù)字?jǐn)?shù)據(jù)R或B數(shù)據(jù)的第一鎖存電路 134、具有電平移位功能以用于將鎖存于第一鎖存電路134中的數(shù)字R 或B數(shù)據(jù)轉(zhuǎn)換為更高電壓幅度并將其鎖存的第二鎖存電路135、以及具 有電平移位功能以用于將鎖存于第三采樣鎖存電路133中的數(shù)字G數(shù)據(jù) 轉(zhuǎn)換為更高電壓幅度并將其鎖存的第三鎖存電路136。在具有上述結(jié)構(gòu)的采樣鎖存電路組13SMPL中，第一鎖存系統(tǒng)137 由第一采樣鎖存電路131、第二采樣鎖存電路132、第一鎖存電路134 和第二鎖存電路135形成，以及第二鎖存系統(tǒng)138由第三采樣鎖存電路 133和第三鎖存電路136形成。
在本實(shí)施例中，從數(shù)椐處理電路15輸入到水平驅(qū)動(dòng)電路13U和13D 的數(shù)據(jù)以0-3V (2.9V)系統(tǒng)的電平來供給。
然后，通過作為采樣鎖存電路組13SMPL的輸出級的第二和第三鎖 存電路135和136的電平移位功能，使該電平升高到例如-2.3V到4.8V。
鎖存輸出選擇開關(guān)130SEL有選擇地切換采樣鎖存電路組13SMPL 的輸出并將其輸出到數(shù)字/模擬電路13DAC。
數(shù)字/模擬轉(zhuǎn)換電路13DAC在一個(gè)水平周期期間執(zhí)行三次數(shù)字/才莫 擬轉(zhuǎn)換。也就是，數(shù)字/模擬轉(zhuǎn)換電路13DAC在一個(gè)水平周期期間將三 個(gè)數(shù)字R、 B和G數(shù)據(jù)轉(zhuǎn)換為模擬數(shù)據(jù)。
模擬緩沖器13ABUF對在數(shù)字/模擬轉(zhuǎn)換電路13DAC處轉(zhuǎn)換為模擬 信號(hào)的R、 B和G數(shù)據(jù)進(jìn)行緩沖并將其輸出到線路選擇器13LSEL。
線路選擇器13LSEL在一個(gè)水平周期期間選擇三個(gè)模擬R、 B和G 數(shù)據(jù)，并將其輸出到相應(yīng)的數(shù)據(jù)線DTL-R、 DTL-B和DTL-G。
這里將給出水平驅(qū)動(dòng)電路13中的操作的解釋。
在水平驅(qū)動(dòng)電路13中，當(dāng)采樣連續(xù)的圖像數(shù)據(jù)時(shí)，它們被存儲(chǔ)在 第一、第二和第三采樣鎖存電路131、 132和133中。
當(dāng)完成了將一個(gè)水平方向線上的所有數(shù)據(jù)存儲(chǔ)到第一、第二和第三 采樣鎖存電路131到133中時(shí)，在水平方向消隱周期期間第二采樣鎖存 電路132中的數(shù)據(jù)被傳輸?shù)降谝绘i存電路134，并且立即被傳輸并存儲(chǔ) 在第二鎖存電路135中。
接著，第一采樣鎖存電路131中的數(shù)據(jù)被傳輸?shù)降诙蓸渔i存電路 132中，并且立即被傳輸并存儲(chǔ)在第一鎖存電路134中。此外，在同一 個(gè)周期期間，第三采樣鎖存電路133中的數(shù)椐被傳輸?shù)降谌i存電路 136。
然后，下一個(gè)水平方向線上的數(shù)據(jù)被存儲(chǔ)在第一、第二和第三采樣 鎖存電路131、 132和133中。
在其中存儲(chǔ)下一個(gè)水平方向線的數(shù)據(jù)的周期期間，通過切換鎖存輸
出選擇開關(guān)130SEL來將在第二鎖存電路135和第三鎖存電路136中存儲(chǔ)的數(shù)據(jù)輸出到數(shù)字/模擬轉(zhuǎn)換電路13DAC。
之后，在第一鎖存電路134中存儲(chǔ)的數(shù)據(jù)被傳輸并存儲(chǔ)在第二鎖存 電路135中。通過切換鎖存輸出選擇開關(guān)130SEL來將該數(shù)據(jù)輸出到數(shù) 字/模擬轉(zhuǎn)換電路13DAC。
通過該采樣鎖存方法，三個(gè)數(shù)字?jǐn)?shù)據(jù)被輸出到數(shù)字/模擬轉(zhuǎn)換電路 13DAC，因此實(shí)現(xiàn)更高的精度和更窄的框架變得可能。
此外，第三個(gè)數(shù)字?jǐn)?shù)據(jù)將是具有易于對人眼施加最大影響的顏色的 數(shù)據(jù)，也就是G數(shù)據(jù)，從該觀點(diǎn)來看，當(dāng)存儲(chǔ)一個(gè)水平方向線的數(shù)據(jù)時(shí) 不進(jìn)行傳輸工作，并且對于液晶的VT特性，在RGB選擇器驅(qū)動(dòng)的情況 下，有益的是以B(藍(lán)色)—綠色(G) —R(紅色)的順序?qū)ζ溥M(jìn)行寫 入，因此這顯示出對圖像質(zhì)量的變化的容忍度。
數(shù)據(jù)處理電路15具有電平移位器151，用于將從外部輸入的并行 數(shù)字R、 G和B數(shù)據(jù)的電平從0-3V (2.9V)系統(tǒng)變?yōu)?V系統(tǒng)；串行/ 并行轉(zhuǎn)換電路152，用于將經(jīng)過電平移位的R、 G和B數(shù)據(jù)從串行數(shù)據(jù) 轉(zhuǎn)換為用于相位調(diào)整和降低頻率的并行數(shù)據(jù)；以及下變換器"3，用于 將并行數(shù)據(jù)從6V系統(tǒng)向下移位到0-3V (2.9V)系統(tǒng)，以及將奇數(shù)數(shù)據(jù) 輸出到水平驅(qū)動(dòng)電路13U，并將偶數(shù)數(shù)據(jù)輸出到水平驅(qū)動(dòng)電路13D。
電源電路16包括DC-DC轉(zhuǎn)換器，例如從外部供給有液晶電壓VDD1 (例如2.9V)，基于通過預(yù)定校正系統(tǒng)來校正具有低(慢)頻率并且振 蕩頻率具有變化的時(shí)鐘所獲得的已校正時(shí)鐘、以及與主時(shí)鐘MCK同步 的水平同步信號(hào)Hsync和從接口電路17或內(nèi)置振蕩電路供給的水平同 步信號(hào)Hsync,將該電壓升壓到兩倍6V系統(tǒng)的內(nèi)部面板電壓VDD2 (例 如5.8V),并將其提供給面板內(nèi)部的電路。
此外，電源電路16產(chǎn)生負(fù)電壓VSS2 (例如-1.9V)和VSS3 (例如 -3.8V)來作為內(nèi)部面板電壓，并將其提供給面板內(nèi)部的預(yù)定電路(接口 電路等)。
接口電路17將從外部供給的主時(shí)鐘MCK、水平同步信號(hào)Hsync和 垂直同步信號(hào)Vsync的電平向上移位到面板內(nèi)邏輯電平(例如VDD2電 平)，在電平移位之后將主時(shí)鐘MCK、水平同步信號(hào)Hsync和垂直同 步信號(hào)Vsync提供給定時(shí)發(fā)生器18，并將水平同步信號(hào)Hsync提供給電 源電路16。
在基于通過校正內(nèi)置振蕩電路的時(shí)鐘所獲得的已校正時(shí)鐘而不使用主時(shí)鐘來通過電源電路16執(zhí)行升壓的結(jié)構(gòu)的情況下，接口電路17可 以被構(gòu)造成不向電源電路16供給主時(shí)鐘MCK?？蛇x擇地，還有可能將 接口電路構(gòu)造成使得，主時(shí)鐘MCK不被用于電源電路16 —側(cè)上的升 壓，同時(shí)將來自接口電路17的主時(shí)鐘MCK的供給線保持與電源電路16 的相同。
在本實(shí)施例中，高頻信號(hào)主時(shí)鐘MCK的電平移位系統(tǒng)使用電平轉(zhuǎn) 換電路，該電平轉(zhuǎn)換電路能夠通過使用具有高閾值Vth和大的變化的低 溫多晶硅來將輸入電壓放大為與IC的電源電壓相同。
以下將給出在本實(shí)施例的接口電路中的電平轉(zhuǎn)換電路的具體結(jié)構(gòu) 和功能的解釋。
圖7是示出根據(jù)本實(shí)施例的接口電路中的主時(shí)鐘的電平轉(zhuǎn)換電路的
結(jié)構(gòu)的一個(gè)例子的視圖。
如圖7中所示，接口電路17的主時(shí)鐘的電平轉(zhuǎn)換電路17LSMCK具 有L(在本實(shí)施例中L-2)個(gè)電平移位器(LSMCK1、 LSMCK2 ) 171-1 和171-2，它們與RGB并行接口的主時(shí)鐘MCK的輸入線并聯(lián)連接，并 且屬于其中需要周期性復(fù)位操作的類型；異步型電平移位電路(L/S) 172，其與水平同步信號(hào)Hsync的輸入線相連；邏輯電路173，其使用經(jīng) 過電平移位的水平同步信號(hào)Hsync將具有N個(gè)水平周期的周期、用于 MCK電平移位器171-1和171-2的復(fù)位脈沖在相位移動(dòng)M個(gè)水平周期 (注意M<N)之后輸入到電平移位器171-1和171-2,并且輸出所得到 的信號(hào)；參考電壓產(chǎn)生電路174，用于向電平移位器171-1和171-2提供 參考電壓VREF;開關(guān)電路175和176，用于實(shí)現(xiàn)下述功能，即對于每 M個(gè)水平周期，在作為最后的輸出信號(hào)的L個(gè)MCK電平移位器171-1 和171-2的輸出之間選擇不執(zhí)行復(fù)位操作的電路，并且輸出電平移位主 時(shí)鐘LSMCK;以及反相器177。
圖8是示出圖7的電平移位器171 (-1、 -2)的具體結(jié)構(gòu)的一個(gè)例子 的電路圖。
圖8的電平移位器171被構(gòu)造成所謂的斬波器型比較器型電平移位
R 具體而言，l平移位器171具有n;勾道晶體管NT1711到NT1715、 p溝道晶體管PT1711和PT1712、反相器INV1711和電容器C171。此 外，在圖8中，NDA表示第一節(jié)點(diǎn)，NAB表示第二節(jié)點(diǎn)，以及NDC表示第三節(jié)點(diǎn)。
晶體管NT17U在其源極和漏極處與主時(shí)鐘MCK的輸入端和節(jié)點(diǎn) NDA相連，并且在其柵極處與反相器INV1711的輸出端相連。反相器 INV1711的輸入端與復(fù)位信號(hào)rst的輸入線相連。
晶體管NT1712在其源極和漏極處與參考電壓VREF的輸入端Vref 和節(jié)點(diǎn)NDA相連，并且在其柵極處與復(fù)位信號(hào)rst的輸入線相連。
晶體管PT1711的源極與面板內(nèi)驅(qū)動(dòng)電壓(第二電源電壓)VDD2 的供給線相連，漏極與晶體管NT1713的漏極相連，以及晶體管NT1713 的源極與參考電位VSS (GND)相連。然后，晶體管PT1711的柵極和 晶體管NT1713的柵極彼此連接，以便形成節(jié)點(diǎn)NDB。這些晶體管 PT1711和NT1713形成反相器INV1712。
晶體管PT1712的源極與面板內(nèi)驅(qū)動(dòng)電壓(第二電源電壓)VDD2 的供給線相連，其漏極與晶體管NT1714的漏極相連，以及晶體管 NT1714的源極與參考電位VSS(GND)相連。晶體管PT1712和NTH14 的連接點(diǎn)與輸出端Tout相連。
然后，晶體管PT1712的柵極和晶體管NT1715的柵極彼此連接， 以及晶體管PT17U和晶體管NT1713的這些柵極的連接點(diǎn)和漏極的連 接點(diǎn)被連接以形成節(jié)點(diǎn)NDC。
晶體管NT1715 (開關(guān)晶體管)在其源極和漏極處與節(jié)點(diǎn)NDB和節(jié) 點(diǎn)NDC相連，并且在其柵極處與復(fù)位信號(hào)rst的輸入線相連。
電容器C171的第一電極與節(jié)點(diǎn)NDA相連，并且第二電極與節(jié)點(diǎn) NDB相連。
邏輯電路173具有用于下述的邏輯電路使用由異步型電平移位器 電路172電平移位過的水平同步信號(hào)Hsync以便產(chǎn)生MCK電平移位器 171-1和171-2的復(fù)位信號(hào)rst-l和rst-2,所述異步型電平移位器電路172 能夠?qū)⑼獠枯斎氲腍sync的電平異步地向上移位到面板內(nèi)邏輯電壓 (VDD2)。
圖9是示出圖7的邏輯電路173的具體結(jié)構(gòu)的一個(gè)例子的電路圖。 如圖9中所示，邏輯電路173具有反相器INV1731和INV1732、 T
型觸發(fā)器FF173、以及兩個(gè)輸入AND門AG1731和AG1732。
反相器INV1731的輸入端與電平移位水平同步信號(hào)Hsync的輸入端
Tin相連，而輸出端與T型觸發(fā)器FF173的輸入端Tin、 AND門AG1731的一個(gè)輸入端、以及AND門AG1732的一個(gè)輸入端相連。
AND門AG1731的另一個(gè)輸入端與反相器INV1732的輸出端相
連。然后，反相器INV1732的輸入端和AND門AG1732的另一個(gè)輸入
端與T型觸發(fā)器FF173的輸出端out相連。此外，從T型觸發(fā)器FF173
的輸出端out輸出用于切換開關(guān)175和176的選擇脈沖SEL MCK。
參考電壓產(chǎn)生電路174產(chǎn)生作為電壓VDD0 (例如1.8V)的一半電
平的VDD0/2的參考電壓VREF,并將其提供給電平移位器171-1和171-2
的參考電壓輸入端Vref。
圖IO和圖ll是示出圖7的參考電壓產(chǎn)生電路174的結(jié)構(gòu)的例子的
電路圖。
圖10的參考電壓產(chǎn)生電路174A被構(gòu)造成使得電阻器元件RH41 和R1742被串聯(lián)連接在電壓VDD0的供給線和參考電位VSS ( GND ) 之間。從這兩個(gè)電阻器元件的連接的中點(diǎn)輸出VDD0/2的參考電壓 VREF。
除了圖IO的結(jié)構(gòu)之外，圖11的參考電壓產(chǎn)生電路174B被配置成 具有與復(fù)位信號(hào)rst的供給線相連的柵極的n溝道晶體管NT1741的漏極 和源極被連接在電阻器元件T1741的接地側(cè)上的一端與參考電位VSS 之間。
圖11中的參考電壓產(chǎn)生電路174B提供晶體管NT1741來作為開 關(guān)，以用于僅在復(fù)位操作時(shí)在電阻器元件中傳送電流，從而實(shí)現(xiàn)恒定的 電流并且實(shí)現(xiàn)面板內(nèi)電流消耗的降低。
這里將參考圖12和圖13的時(shí)序圖來解釋根據(jù)本實(shí)施例的電平轉(zhuǎn)換 電路17LSMCK的操作。
圖12示出圖7中的電平轉(zhuǎn)換電路的總體時(shí)序圖，以及圖13示出圖 8中的電平移位器的時(shí)序圖。
作為RGB并行接口信號(hào)，主時(shí)鐘MCK和水平同步信號(hào)Hsync被輸入。
在電平移位器172處，水平同步信號(hào)Hsync的電平從輸入電壓電平 (VDD0幅度)被轉(zhuǎn)換為面板內(nèi)邏輯電壓(VDD2幅度)。經(jīng)過電平轉(zhuǎn) 換的水平同步信號(hào)Hsync被輸入到邏輯電路173。
以及最后輸出切換用的SW的選擇脈P沖SEI^MCK。這里，在復(fù)位脈沖rst-l和rst-2的相位正好移動(dòng)了 1個(gè)水平周期時(shí)執(zhí)行輸出。
復(fù)位脈沖rst-l和rst-2的信號(hào)被輸入到電平移位器171-1和171-2。 在2個(gè)水平周期的周期期間由該復(fù)位信號(hào)來復(fù)位電平移位器171-1和 171-2。
作為從電平移位器171-1和171-2的輸出信號(hào)中選擇的一個(gè)信號(hào)， 最后的輸出信號(hào)LSMCK被輸出。在電平移位器171-1和171-2的輸出 端處，確定選擇脈沖SEL—MCK的相位，使得選擇不執(zhí)行復(fù)位操作的電 路。
將參考圖13進(jìn)一步詳細(xì)解釋電平移位器171-1和171-2內(nèi)部的操作。
在復(fù)位周期期間，晶體管NT1711斷開，晶體管NT1712和NT1715 接通，以及圖8的CMOS反相器INV1712被繞過(節(jié)點(diǎn)NDB和NDC 短路)，因此在節(jié)點(diǎn)NDB和節(jié)點(diǎn)NDC處的電位變?yōu)榉聪嗥鱅NV1712 的工作點(diǎn)電壓。
另一方面，在節(jié)點(diǎn)NDA處的電位變?yōu)閂REF ( =VDD0/2)電位。
在驅(qū)動(dòng)狀態(tài)中，晶體管NT1711接通，晶體管NT1712和NT1715 斷開，并且在節(jié)點(diǎn)NDA處的電位變?yōu)橥獠枯斎朊}沖MCK的電位。
節(jié)點(diǎn)NDB與電容器C171進(jìn)行C耦合,并通過反相器INV1712工 作點(diǎn)附近的電壓VDDO放大所述電位。
反相器INV1712的電位接近工作點(diǎn)，因此，即使當(dāng)柵極電位的幅度 非常小時(shí)，電流也足夠大，以便充分驅(qū)動(dòng)后級流的柵極電容。為此，Tout 輸出變?yōu)橥ㄟ^將MCK從VDD0放大為VDD2電位而獲得的信號(hào)。
具有這種結(jié)構(gòu)的接口電路17具有下面的特性。
如圖14A中所示，在現(xiàn)有的顯示器件中，異步型電平移位器L/S與 主時(shí)鐘MCK和水平同步信號(hào)Hsync的輸入脈沖相連，并將電壓升壓到 面板內(nèi)的邏輯電壓，然后輸出到定時(shí)發(fā)生器18。
與此相對，如圖14B和圖14C中所示，根據(jù)本實(shí)施例的接口電路 17，需要復(fù)位的電平移位器171與主時(shí)鐘MCK相連，并且通過使用在 異步型電平移位器172處經(jīng)過轉(zhuǎn)換的水平同步信號(hào)Hsync電平來產(chǎn)生該 復(fù)位信號(hào)。水平同步信號(hào)Hsync是并行RGB接口不可缺少的脈沖，因 此不管是否使用哪個(gè)系統(tǒng)，都有可能獲得相同定時(shí)的輸出波形。此外， 即使當(dāng)使用水平同步信號(hào)Hsync來復(fù)位主時(shí)鐘MCK時(shí)，也不會(huì)限制系統(tǒng)的功能。
注意，MCK用的電平移位器171不限于圖8中的結(jié)構(gòu)。還有可能 使用例如圖15和圖16中的電路結(jié)構(gòu)。
圖15的電平移位器171A提供轉(zhuǎn)換部1711,以用于對施加給用作 有選擇地連接節(jié)點(diǎn)NDB和節(jié)點(diǎn)NDC的開關(guān)的晶體管NT1715柵極的電 壓的負(fù)側(cè)電平進(jìn)行轉(zhuǎn)換，從而減小在驅(qū)動(dòng)狀態(tài)中節(jié)點(diǎn)NDB的關(guān)斷漏電 流變得可能。由節(jié)點(diǎn)NDB的關(guān)斷漏電流所存儲(chǔ)的電位的變化顯著降級 了該電路的操作，因此降低關(guān)斷漏電流非常重要。
圖16中的電平移位器171B與圖15的電路結(jié)構(gòu)的區(qū)別在于，降低 了反相器INV1712的負(fù)側(cè)的電位電平VSS2。
通過該變化，改善了反相器INV1712的特性，因此提高了電平移位 器的動(dòng)態(tài)范圍。
定時(shí)發(fā)生器18與從接口電路17供給的主時(shí)鐘MCK、水平同步信 號(hào)Hsync和垂直同步信號(hào)Vsync同步地產(chǎn)生用作水平驅(qū)動(dòng)電路13U和 13D的時(shí)鐘的水平起動(dòng)脈沖HST和水平時(shí)鐘脈沖HCK(HCKX)、以及 用作垂直驅(qū)動(dòng)電路14的時(shí)鐘的垂直起動(dòng)脈沖VST和垂直時(shí)鐘VCK (VCKX),將水平起動(dòng)脈沖HST和水平時(shí)鐘脈沖HCK (HCKX)提供 給水平驅(qū)動(dòng)電路13U和13D,并將垂直起動(dòng)脈沖VST和垂直時(shí)鐘VCK (VCKX)提供給垂直驅(qū)動(dòng)電路14。 接著將解釋根據(jù)上述結(jié)構(gòu)的操作。
主時(shí)鐘MCK和水平同步信號(hào)Hsync作為RGB并行接口信號(hào)被輸入 到接口電路17。
在接口電路17中，水平同步信號(hào)Hsync的電平通過電平移位器172
經(jīng)過電平轉(zhuǎn)換的水平同步信號(hào)Hsync被輸入到邏輯電路173。
邏輯電路173產(chǎn)生具有2個(gè)水平周期的持續(xù)時(shí)間的復(fù)位脈沖rst-l
和rst-2、以及最后輸出切換用的SW的選擇脈沖SEL—MCK。這里，在
相位正好移動(dòng)了 1個(gè)水平周期時(shí)輸出復(fù)位脈沖rst-l和rst-2。
復(fù)位脈沖rst-l和rst-2的信號(hào)被輸入到電平移位器171-1和171-2。
為此，在2個(gè)水平周期的周期期間將電平移位器171-1和171-2復(fù)位。 然后，作為從電平移位器171-1和171-2的輸出信號(hào)中選擇的一個(gè)
信號(hào)，最后的輸出信號(hào)LSMCK被輸出。從外部輸入的并行數(shù)字?jǐn)?shù)據(jù)在玻璃基板11上的數(shù)據(jù)處理電路15處 經(jīng)歷相位調(diào)整和用于降低頻率的并行轉(zhuǎn)換，并且R數(shù)據(jù)、B數(shù)據(jù)和G數(shù) 據(jù)被輸出到第一和第二水平驅(qū)動(dòng)電路13U和13D。
在第一和第二水平驅(qū)動(dòng)電路13U和13D中，從數(shù)據(jù)處理電路"輸 入的數(shù)字G數(shù)椐被連續(xù)采樣1H并由第三采樣鎖存電路133保持。之后， 在水平消隱周期中將它們傳輸?shù)降谌i存電路13 6 。
與此并行，R數(shù)據(jù)和B數(shù)據(jù)被單獨(dú)采樣1H，被保持在第一和第二 采樣鎖存電路131和132中，并在下一個(gè)水平消隱周期中被傳輸?shù)降谝?鎖存電路134。
當(dāng)完成將一個(gè)水平方向線的所有數(shù)據(jù)存儲(chǔ)到第一、第二和第三采樣 鎖存電路131到133中時(shí)，第二采樣鎖存電路132中的數(shù)據(jù)在水平方向 消隱周期期間被傳輸?shù)降谝绘i存電路134,并且立即被傳輸并存儲(chǔ)在第 二鎖存電路135中。
接著，在第一采樣鎖存電路131中的數(shù)據(jù)被傳輸?shù)降诙蓸渔i存電 路132,并且立即被傳輸并存儲(chǔ)在第一鎖存電路134中。此外，在同一 個(gè)周期期間，在第三采樣鎖存電路133中的數(shù)據(jù)被傳輸?shù)降谌i存電路 136。
然后，下一個(gè)水平方向線的數(shù)據(jù)被存儲(chǔ)在第一、第二和第三采樣鎖 存電路131、 132和133中。
在其中存儲(chǔ)下一個(gè)水平方向線的數(shù)椐的周期期間，通過切換鎖存輸
出選擇開關(guān)130SEL來將在第二鎖存電路135和第三鎖存電路136中存 儲(chǔ)的數(shù)據(jù)輸出到數(shù)字/模擬轉(zhuǎn)換電路13DAC。
之后，在第一鎖存電路134中存儲(chǔ)的數(shù)椐被傳輸并存儲(chǔ)在第二鎖存 電路135中。通過切換鎖存輸出選擇開關(guān)130SEL來將該數(shù)據(jù)輸出到數(shù) 字/模擬轉(zhuǎn)換電路13DAC。
在下一個(gè)1H周期期間，在數(shù)字/模擬轉(zhuǎn)換電路13DAC處被轉(zhuǎn)換為 模擬數(shù)據(jù)的R、 B和G數(shù)據(jù)被保持在模擬緩沖器13ABUF中，并且以將 1H周期分為三個(gè)的形式有選擇地將模擬R、 B和G數(shù)椐輸出到相應(yīng)的 數(shù)據(jù)線。
注意，即使當(dāng)改變G、 R和B的處理順序時(shí)，這也可被實(shí)現(xiàn)。 如上所解釋的，根據(jù)本實(shí)施例，接口電路17的主時(shí)鐘的電平轉(zhuǎn)換 電路17LSMCK具有L (在本實(shí)施例中L-2)個(gè)電平移位器171-1和171-2，其與RGB并行接口的主時(shí)鐘MCK的輸入線并聯(lián)連接，并且屬 于需要周期性復(fù)位操作的類型；異步型電平移位電路172，其與水平同 步信號(hào)Hsync的輸入線相連；邏輯電路173,其使用經(jīng)過電平移位的水 平同步信號(hào)Hsync將具有N個(gè)水平周期的周期、用于MCK電平移位器 171-1和171-2的復(fù)位脈沖在相位移動(dòng)M個(gè)水平周期(注意NKN)之后 輸入到電平移位器171-1和171-2，并輸出所得到的信號(hào)；參考電壓產(chǎn)生 電路174，用于向電平移位器171-1和171-2提供參考電壓VREF;開關(guān) 電路175和176，用于實(shí)現(xiàn)下述功能，即對于每M個(gè)水平周期，在作為 最后的輸出信號(hào)的L個(gè)MCK電平移位器171-1和171-2的輸出之間選擇 不執(zhí)行復(fù)位操作的電路，并且輸出電平移位主時(shí)鐘LSMCK;以及反相 器177,因此可以獲得下面的效果。
也就是，可以直接接收從所述設(shè)定側(cè)輸出的并行RGB輸入信號(hào)， 因此消除外部安裝的IC的成本變得可能。
因?yàn)榭梢越档屯獠堪惭b的部件的數(shù)量，所以可實(shí)現(xiàn)可靠性的提高。 此外，因?yàn)橥獠堪惭b的部件變得不必要，所以有助于減小模塊的厚 度變得可能。
此外，根椐本實(shí)施例，提供第一鎖存系統(tǒng)137和第二鎖存系統(tǒng)138， 所述第一鎖存系統(tǒng)137級聯(lián)連接用于第一數(shù)字?jǐn)?shù)據(jù)(R)和第二數(shù)字?jǐn)?shù) 據(jù)(B)的采樣鎖存電路131和132、第一鎖存電路134、以及第二鎖存 電路135并且連續(xù)傳輸數(shù)據(jù)，所述第二鎖存系統(tǒng)138級聯(lián)連接用于第三 數(shù)字?jǐn)?shù)據(jù)的采樣鎖存電路133和第三鎖存電路136,并且提供公共數(shù)字/ 模擬(DA)轉(zhuǎn)換電路13DAC、模擬緩沖器電路13ABUF、以及在一個(gè) 水平周期(H)中有選擇地將三個(gè)模擬數(shù)字(R、 B、 G)輸出到相應(yīng)數(shù) 據(jù)線的線路選擇器13LSEL,結(jié)杲可以獲得下面的效杲。
通過使用該結(jié)構(gòu)，在與現(xiàn)有系統(tǒng)相同的點(diǎn)距的寬度中變得必需的 DA轉(zhuǎn)換電路和模擬緩沖器電路的數(shù)量被減少，并且實(shí)現(xiàn)較窄的框架變 得可能。
此外，通過第一和第二數(shù)字?jǐn)?shù)據(jù)用的和第三數(shù)字?jǐn)?shù)據(jù)用的采樣鎖存 電路來構(gòu)造數(shù)據(jù)處理電路，實(shí)現(xiàn)較高的精度變得可能。
也就是，根據(jù)本系統(tǒng)，使用這個(gè)結(jié)構(gòu)可在絕緣基板上實(shí)現(xiàn)較高精度 和較窄框架的三線選擇器系統(tǒng)和集成驅(qū)動(dòng)電路型顯示器件。
此外，可以減小水平驅(qū)動(dòng)電路的數(shù)量，因此使用該結(jié)構(gòu)可以實(shí)現(xiàn)低功率消耗的三線選擇器系統(tǒng)和集成驅(qū)動(dòng)電路型顯示器件。
此外，數(shù)據(jù)在一個(gè)水平周期中被分為三個(gè)并被輸出，因此操作速度
變高，但是使用該結(jié)構(gòu)可以實(shí)現(xiàn)對圖像質(zhì)量的變化具有容忍度的三線選
擇器系統(tǒng)和集成電路驅(qū)動(dòng)型顯示器件。
注意，在上述的實(shí)施例中，通過將本發(fā)明應(yīng)用于有源矩陣型液晶顯
示器件的情況作為一個(gè)例子給出了解釋，但是本發(fā)明并不限于此，并且
還可以以相同的方式應(yīng)用于其他有源矩陣型顯示器件，例如使用電致發(fā)
光(EL)元件作為像素的電光元件的EL顯示器件。
此外，由根據(jù)上述實(shí)施例的有源矩陣型液晶顯示器件表示的有源矩 陣型顯示器件可被用作個(gè)人計(jì)算機(jī)、文字處理器或者其他OA裝置或電 視接收機(jī)等的顯示器，并且還適合用作現(xiàn)在做的尺寸更小并且更緊湊的 移動(dòng)電話、PDA或其他移動(dòng)終端的顯示部。
圖17是示出應(yīng)用本發(fā)明的移動(dòng)終端(例如移動(dòng)電話)的示意結(jié)構(gòu) 的外觀的視圖。
根據(jù)該例子的移動(dòng)電話200被配置成在器件外殼210的前表面上從 上側(cè)連續(xù)布置有揚(yáng)聲器部220、顯示部230、操作部240和話筒部250。
在具有這種結(jié)構(gòu)的移動(dòng)電話中，例如使用液晶顯示器件作為顯示部 230。使用根據(jù)上述實(shí)施例的有源矩陣型液晶顯示器件來作為該液晶顯 示器件。
這樣，在移動(dòng)電話或其他移動(dòng)終端中，通過使用根據(jù)前述實(shí)施例的 有源矩陣型液晶顯示器件作為顯示部230，消除在安裝于該液晶顯示器 件中的電路中外部安裝IC的成本變得可能，有可能降低外部安裝的部 件的數(shù)量，并且因?yàn)橥獠堪惭b的部件變得不必要，所以有助于減小模塊 的厚度變得可能。
此外，間距變窄是可能，可以實(shí)現(xiàn)框架的變窄，并且可以實(shí)現(xiàn)顯示 器件的功率消耗的降低，所以降低終端的功率消耗變得可能。
工業(yè)實(shí)用性
本發(fā)明的顯示器件和電子裝置可以通過使用具有高閾值電壓和大 變化的低溫多晶硅將輸入電壓放大為與IC的電源電壓相同，因此，它 們可被用于個(gè)人計(jì)算機(jī)、文字處理器或者其他OA裝置或電視接收機(jī)等 的顯示器，并且還可被用于現(xiàn)在尺寸做的更小并且更緊湊的移動(dòng)電話或 移動(dòng)終端或PDA等的顯示部。
權(quán)利要求
1.一種供給有至少一個(gè)主時(shí)鐘的集成驅(qū)動(dòng)電路型顯示器件，包括電平轉(zhuǎn)換電路，該電平轉(zhuǎn)換電路用于將在輸入所述主時(shí)鐘時(shí)的第一電平轉(zhuǎn)換為內(nèi)部驅(qū)動(dòng)電壓電平的第二電平，并將其輸出到預(yù)定電路，其中所述電平轉(zhuǎn)換電路包括L個(gè)電平移位器，這些電平移位器屬于需要周期性復(fù)位操作的類型，邏輯電路，用于基于經(jīng)過電平移位的水平同步信號(hào)Hsync，將具有N個(gè)水平周期的周期、用于所述MCK電平移位器的復(fù)位脈沖在移位M個(gè)水平周期(其中M＜N)之后輸入到電平移位器，并且輸出所得到的信號(hào)，以及功能，用于對于M個(gè)水平周期，在L個(gè)電平移位器的輸出中選擇不執(zhí)行復(fù)位操作的電路，并且將經(jīng)過電平移位的主時(shí)鐘作為最后的輸出信號(hào)輸出。
2. 如權(quán)利要求1所述的顯示器件，其中所述電平移位器包括 反相器，其被連接在所述內(nèi)部驅(qū)動(dòng)電壓電平電位與參考電位之間， 第一節(jié)點(diǎn)，第二節(jié)點(diǎn)，其與所述反相器的輸入端相連，第三節(jié)點(diǎn)，其與所述反相器的輸出端相連，電容器，其被連接在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間，以及電路，用于防止輸入所述主時(shí)鐘正好一個(gè)復(fù)位周期，將作為所述第 一電平電位和參考電位的中間電位的參考電壓提供給所述第一節(jié)點(diǎn)，并 使所述第二節(jié)點(diǎn)和所述第三節(jié)點(diǎn)變?yōu)閷?dǎo)通狀態(tài)。
3. 如權(quán)利要求2所述的顯示器件，其中所述第二節(jié)點(diǎn)和所述第三 節(jié)點(diǎn)通過開關(guān)晶體管連接，并且當(dāng)沒有導(dǎo)通時(shí)，開關(guān)晶體管的柵極電位 被保持在負(fù)電位。
4. 如權(quán)利要求2所述的顯示器件，其中所述反相器與負(fù)電位而不 是參考電位相連。
5. —種電子裝置，具有供給有至少一個(gè)主時(shí)鐘的集成驅(qū)動(dòng)電路型 顯示器件，其中所述顯示器件包括電平轉(zhuǎn)換電路，該電平轉(zhuǎn)換電路用于將在輸 入所述主時(shí)鐘時(shí)的第一電平轉(zhuǎn)換為內(nèi)部驅(qū)動(dòng)電壓電平的第二電平，并將其輸出到預(yù)定電路，以及其中所述電平轉(zhuǎn)換電路包括L個(gè)電平移位器，這些電平移位器屬于需要周期性復(fù)位操作的類型，邏輯電路，用于基于經(jīng)過電平移位的水平同步信號(hào)Hsync，將具有 N個(gè)水平周期的周期、用于所述MCK電平移位器的復(fù)位脈沖在移位M 個(gè)水平周期(其中M<N)之后輸入到電平移位器，并且輸出所得到的 信號(hào)，以及功能，用于對于M個(gè)水平周期，在L個(gè)電平移位器的輸出中選擇 不執(zhí)行復(fù)位操作的電路，并且將經(jīng)過電平移位的主時(shí)鐘作為最后的輸出 信號(hào)輸出。
6. 如權(quán)利要求5所述的電子裝置，其中所述電平移位器包括 反相器，其被連接在所述內(nèi)部驅(qū)動(dòng)電壓電平電位與參考電位之間， 第一節(jié)點(diǎn)，第二節(jié)點(diǎn)，其與所述反相器的輸入端相連，第三節(jié)點(diǎn)，其與所述反相器的輸出端相連，電容器，其被連接在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間，以及電路，用于防止輸入所述主時(shí)鐘正好一個(gè)復(fù)位周期，將作為所迷第 一電平電位和參考電位的中間電位的參考電壓提供給所述第一節(jié)點(diǎn)，并 使所述第二節(jié)點(diǎn)和所述第三節(jié)點(diǎn)變?yōu)閷?dǎo)通狀態(tài)。
7. 如權(quán)利要求6所述的電子裝置，其中所述第二節(jié)點(diǎn)和所述第三 節(jié)點(diǎn)通過開關(guān)晶體管連接，并且當(dāng)沒有導(dǎo)通時(shí)，開關(guān)晶體管的柵極電位 被保持在負(fù)電位。
8. 如權(quán)利要求6所述的電子裝置，其中所述反相器與負(fù)電位而不 是參考電位相連。
全文摘要
提供一種能夠通過使用具有高閾值電壓和大變化的低溫多晶硅將輸入電壓放大為與IC電源電壓相同的顯示器件。還公開一種使用該顯示器件的電子裝置。該顯示器件具有屬于需要周期性復(fù)位操作的類型的MCK電平移位器(171-1，171-2)；邏輯電路(173)，用于通過使用電平移位的水平同步信號(hào)Hsync，將具有N個(gè)水平周期的周期、用于MCK電平移位器(171-1，171-2)的復(fù)位脈沖在相位移動(dòng)M個(gè)水平周期(注意M＜N)之后輸入到電平移位器(171-1，171-2)，并輸出所得到的信號(hào)；以及功能，用于對于每M個(gè)水平周期，在L個(gè)電平移位器(171-1，171-2)中選擇不執(zhí)行復(fù)位操作的電路，并將電平移位的主時(shí)鐘LSMCK作為最后的輸出信號(hào)輸出。
文檔編號(hào)G09G3/36GK101322178SQ20078000049
公開日2008年12月10日 申請日期2007年1月19日 優(yōu)先權(quán)日2006年1月20日
發(fā)明者仲島義晴, 伊藤大亮, 木田芳利, 村瀨正樹, 殿谷政明 申請人:索尼株式會(huì)社