專利名稱：視頻處理數(shù)據(jù)的提供的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及視頻信息處理，具體涉及一種用于在接收器中處理視頻信號的 方法以及在視頻像素數(shù)據(jù)上執(zhí)行響應(yīng)時間補償?shù)南到y(tǒng)。
背景技術(shù)：
視頻信息(其中包含對應(yīng)的音頻信息)的使用早已成為非常廣泛的信息源 并且其使用范圍日益增長。這不僅是因為更多的視頻信息在被使用/傳送，還 因為這種信息更加復(fù)雜，視頻傳輸?shù)倪^程中包含更多的信息。隨著內(nèi)容的增加， 人們希望視頻信息的處理速度能夠更快，并且處理這些信息的成本能夠下降。
現(xiàn)有的數(shù)字電視接收器使用多塊集成電路來處理視頻信息。例如， 一塊芯
片用來提供后端處理，例如視頻解碼、音頻處理、解交錯、縮;故等等。而另一 塊芯片用來提供響應(yīng)時間補償(RTC),用來改善LCD面板上LCD晶體的響 應(yīng)時間。這些芯片可能 安裝在不同的電路板上，例如，后端處理芯片安裝在電 視主板上，RTC芯片安裝在顯示器面板的時序控制板上。后端處理芯片和RTC 芯片使用不同的存儲器，占用不同的空間，并使用不同的存儲器呼叫(memory call)。 RTC存儲器存儲像素信息幀，以便使用先前存儲的像素和正在接收的當 前像素來執(zhí)行RTC。更為先進的RTC會使用一個以上的前幀。

發(fā)明內(nèi)容
具體來說，本發(fā)明提供了 一種在視頻像素數(shù)據(jù)上執(zhí)行響應(yīng)時間補償?shù)南?統(tǒng)，該系統(tǒng)包括輸出，其連接于時序控制器；至少一個3見頻信號處理模塊， 用于處理與視頻幀中的像素有關(guān)的信息，以確定用于指示如何激活所述^L頻幀 中的各個像素的像素數(shù)據(jù)；以及接口，其連接于所述至少一個視頻信號處理模 塊中的至少一個和所述輸出，用于同時向所述輸出提供當前幀像素數(shù)據(jù)和前幀像素數(shù)據(jù)，所述當前幀像素數(shù)據(jù)與當前視頻幀中特定位置的像素有關(guān)，所述前 幀像素數(shù)據(jù)與與所述當前視頻幀有關(guān)的前視頻幀中所述特定位置的像素有關(guān)。 本發(fā)明的實現(xiàn)可包括下列特征之中的一個或多個。所述前幀像素數(shù)據(jù)對應(yīng) 于緊連所述當前幀的前一視頻幀。所述輸出為雙路低電壓差分信號連接器，所 述接口用于在所述輸出的第 一連接上提供所述當前幀像素數(shù)據(jù)，并在所述輸出 的第二連接上提供所述前幀像素數(shù)據(jù)。所述接口用于將所述當前幀像素數(shù)據(jù)與 前幀像素數(shù)據(jù)進行交錯，并以接近所述時序控制器處理單個視頻幀像素數(shù)據(jù)速 率兩倍的速率將交錯后的數(shù)據(jù)提供給所述輸出。所述系統(tǒng)還包括數(shù)據(jù)壓縮器， 其與所述至少 一個視頻處理^f莫塊中的至少 一個和所述接口相連，所述接口通過 所述數(shù)據(jù)壓縮器與所述至少一個3見頻處理^t塊中的至少一個相連，其中，所述 數(shù)據(jù)壓縮器用于壓縮所述前幀像素數(shù)據(jù)，以提供壓縮后的前幀像素數(shù)據(jù)，所述
壓縮后的前幀像素數(shù)據(jù)為壓縮前所述前幀像素數(shù)據(jù)大小的X%;所述接口還用 于將壓縮后的前幀像素數(shù)據(jù)與所述當前幀像素數(shù)據(jù)進行交錯，并將交錯后的數(shù) 據(jù)以接近所述時序控制器處理單個視頻幀像素數(shù)據(jù)速率(100 + X)。/。的速率提 供給所述輸出。
本發(fā)明還提供了 一種用于在接收器中處理視頻信號的方法，所述方法包 括接收輸入的視頻信號；將所述視頻信號分解為像素數(shù)據(jù)幀，這些像素數(shù)據(jù) 幀用于指示如何激活視頻幀中的像素以進行顯示；以及同時將當前幀像素數(shù)據(jù) 和前幀像素數(shù)據(jù)發(fā)往時序控制器，該當前幀像素數(shù)據(jù)指示首先激活當前視頻幀 中特定位置的像素，所述前幀像素數(shù)據(jù)指示再激活與所述當前視頻幀有關(guān)的前 視頻幀中所述特定位置的像素。
本發(fā)明的實現(xiàn)可包括下列特征之中的一個或多個。所述前幀像素數(shù)據(jù)對應(yīng) 于緊連所述當前幀的前一視頻幀。所述發(fā)送步驟包括在低電壓差分信號連接的 第一連接上發(fā)送所述當前幀像素數(shù)據(jù)，在所述低電壓差分信號連接的第二連接 上發(fā)送所述前幀像素數(shù)據(jù)。所述方法還包括將所述當前幀像素數(shù)據(jù)和所述前幀 像素數(shù)據(jù)進行交錯，其中所述發(fā)送步驟包括，以接近所述時序控制器處理單個 視頻幀像素數(shù)據(jù)速率兩倍的速率將交錯后的數(shù)據(jù)發(fā)往所述時序控制器。所述方 法還包括壓縮所述前幀像素數(shù)據(jù)以提供壓縮后的前幀像素數(shù)據(jù)，所述壓縮后的前幀像素數(shù)據(jù)為壓縮前所述前幀像素數(shù)據(jù)大小的X%;將所述當前幀像素數(shù)據(jù) 與壓縮后的前幀像素數(shù)據(jù)交錯；所述發(fā)送步驟包括將交錯后的數(shù)據(jù)以接近所述 時序控制器處理單個視頻幀像素數(shù)據(jù)速率(100 + X)。/。的速率提供給所述時序 控制器。
本發(fā)明的多個方面還可提供下列性能之中的一種或多種?？山档鸵曨l處理
所占用的電路板空間?？山档?見頻處理電路的成本?？蓽p少^見頻處理信息的冗
余存儲。通過使用分開的后端處理和時序補償芯片，可實現(xiàn)統(tǒng)一存儲結(jié)構(gòu)，其
中的存儲器使用量少于現(xiàn)有技術(shù)。相比現(xiàn)有技術(shù)后端處理器模塊和時序補償單 元之間接口的成本得以降低。
本發(fā)明的上述和其它性能以及本發(fā)明本身，將通過下文的附圖、具體實施 方式和權(quán)利要求得到全面的理解。


下面將結(jié)合附圖及實施例對本發(fā)明作進一步說明，附圖中 圖l是包含發(fā)射器和接收器的視頻系統(tǒng)的結(jié)構(gòu)示意圖； 圖2是圖1所示接收器中后端處理器和時序控制器的結(jié)構(gòu)示意圖，其中包 括響應(yīng)時間補償芯片；
圖3是使用圖1中的系統(tǒng)來處理視頻信號的流程圖； 圖4 ~ 5是后端處理器和時序控制器的結(jié)構(gòu)示意圖。
具體實施例方式
本發(fā)明的實施例提供了 一種處理視頻信息的技術(shù)。例如電視主板可同時向 響應(yīng)時間補償(RTC)模塊提供前幀像素和當前像素，RTC模塊可在不使用 存儲在RTC模塊中的前幀像素的情況下執(zhí)行響應(yīng)時間補償。例如，前幀和當 前像素可通過雙路LVDS (低電壓差分信號)連接器以高于正常LVDS時鐘頻 率的頻率提供給RTC模塊，或者使用壓縮形式的某些像素(例如前幀像素) 以高于正常LVDS時鐘頻率的頻率提供給RTC模塊。其它實施例也在本發(fā)明 的范圍之內(nèi)。如圖1所示，通信系統(tǒng)10包括發(fā)射器12和接收器14。系統(tǒng)10包括適當 的硬件、固件和/或軟件(包括計算機可讀指令，優(yōu)選地，計算機可執(zhí)行指令)， 以實現(xiàn)下面將要描述的功能。發(fā)射器12可以是例如地面或有線信息提供商例 如有線電視提供商，接收器14為用于接收發(fā)射的信息的對應(yīng)設(shè)備(例如數(shù)字 電視如高清電視或機頂盒和電視機的集合體)。發(fā)射器12和接收器14通過傳 輸信道13相連。傳輸信道13為信號傳播介質(zhì)例如線纜或空氣。
發(fā)射器12包括信息源16、編碼器18和接口 20。信息源16提供信息，例 如電視信號、視頻、音頻或數(shù)據(jù)(例如互聯(lián)網(wǎng)通信)。編碼器18與信息源16 和接口 20相連，用于對來自信息源16的信息進行編碼。編碼器可以是多種編 碼器中的任意一種或者幾種的組合，這些編碼器可以是例如OFDM編碼器、 模擬編碼器、數(shù)字編碼器如MPEG2視頻編碼器或H.264編碼器等等。編碼器 18用于將編碼后的信息提供給接口 20。接口 20可以是地面發(fā)射器的天線或者 有線發(fā)射器的有線接口等等。
接收器14用于接收來自發(fā)射器12的信息并對其進行處理，將其轉(zhuǎn)換為想 要的格式例如視頻、音頻、數(shù)據(jù)。接收器14包括接口 22、預(yù)處理器24和后 端處理器模塊26。預(yù)處理器24包括適當?shù)难b置，以為模塊26準備輸入信號。 例如，預(yù)處理器24可包括調(diào)諧器(例如用于衛(wèi)星、地面或有線電視調(diào)諧器)、 HDMI接口和DVI連接器等等。
模塊26用于處理來自預(yù)處理器24的信息，以恢復(fù)由發(fā)射器12在發(fā)射之 前編碼的原始信息，并將信息設(shè)置為適當?shù)母袷嚼缧盘?8，以便在接下來 由時序控制器30進行進一步處理以及通過顯示屏或者面板31進行顯示。模塊 26將像素數(shù)據(jù)提供給控制器30，其中，該像素數(shù)據(jù)指示了如何激活視頻幀中 的各個像素。如圖2所示，后端處理模塊26包括處理器32、視頻解碼器34、 音頻處理模塊36、解交錯器38、縮放器(scaler)40、存儲控制器42和接口 43， 時序控制器30包括接口 45和RTC模塊44。模塊26和控制器30優(yōu)選但并非 必須設(shè)置在同一電路板上。處理器32和存儲控制器42與部件34、 36、 38、 40直接鏈接。解碼器34是與編碼器18相對應(yīng)的適當?shù)慕獯a器,例如OFDM 解碼器、模擬解碼器、數(shù)字解碼器例如MPEG2視頻解碼器或者H.264解碼器等等。模塊26與單個共享存儲器46相連，該存儲器由處理器32、視頻解碼 器34、音頻處理模塊36、解交錯器38和縮放器40使用。
雙路LVDS連接
模塊26用于生成像素數(shù)據(jù)，并將像素數(shù)據(jù)通過雙路LVDS連接48提供 給時序控制器30。雙路LVDS連接48提供多個連接，使得可由模塊26將多 個像素數(shù)據(jù)同時提供給時序控制器30。模塊26用于同時(優(yōu)選地)為雙路 LVDS連接48的不同連接上的多個連續(xù)(優(yōu)選地)的圖像幀提供像素數(shù)據(jù)。 接口 45用于將當前幀的像素數(shù)據(jù)和前一幀的像素數(shù)據(jù)提供給雙路連接48的適 當連接。時序控制器30，具體而言RTC模塊44用于使用來自連續(xù)像素幀的 像素數(shù)據(jù)來執(zhí)行響應(yīng)時間補償。接口 47可將雙路連接48中不同連接中的像素 數(shù)據(jù)分開，并將像素數(shù)據(jù)提供給RTC模塊44，以對分開的像素數(shù)據(jù)進行處理。 時序控制器30可使用來自雙路LVDS連接48中不同連接的像素數(shù)據(jù)來執(zhí)行 響應(yīng)時間補償，而無需為與當前幀中像素數(shù)據(jù)一 同使用而存儲前幀像素數(shù)據(jù)。 時序控制器30用于對當前像素和前幀像素(也就是前幀中對應(yīng)于當前像素位 置的像素)進行分析，并搜索查找表以確定如何對當前像素進行^"改，從而對 當前像素進行相應(yīng)的修改以進行顯示。
接口 45、 47可以是分開的部件，或者可以是所示其它部件的一部分。例 如，接口 45可以是后幾個部件34、 36、 38、 40的一部分，用于在〗象素數(shù)據(jù)準 備發(fā)往控制器30之前對像素數(shù)據(jù)進行處理。作為選擇，接口 45可以包括其自 己的處理器，或者可以由處理器32進行控制。此外，接口47可作為一部分包 含在RTC模塊44中，或者作為時序控制器30中的其它部件。
在運行過程中，如圖3所示，同時參考圖1 2，用于4吏用系統(tǒng)10來處理 視頻信號的進程110包含圖3所示的步驟。但是，進程IIO僅僅是示范性的， 其并非用于限定本發(fā)明的范圍。進程110可通過添加、刪除步驟或者對步驟進 行重新排列來進行修改。
在步驟112，纟見頻信號將從發(fā)射器12發(fā)往^接收器14以進行預(yù)處理。信息 源16將由編碼器18進行編碼、并通過接口 20、 22和信道13傳送的信號提供給預(yù)處理器24。預(yù)處理器24為后端處理器;f莫塊26對信號進行適當?shù)臏蕚?例 如調(diào)諧)。
在步驟114，后端處理模塊26對輸入信號進行解碼、音頻處理，解交錯 和縮放。存儲控制器42對模塊26中部件34、 36、 38對存儲器46的讀寫訪問 進行管理。存儲控制器42依據(jù)部件34、 36、 38、 40的優(yōu)先級對訪問過程進行 交錯。部件34、 36、 38、 40可使用相同的合適算法對由其它部件34、 36、 38、 40中的其它部件存儲在存儲器46中的中間數(shù)據(jù)進行訪問和處理。
在步驟116，模塊26將像素數(shù)據(jù)提供給RTC模塊44,后者在像素數(shù)據(jù)上 執(zhí)行響應(yīng)時間補償。模塊26通過雙路LVDS連接48中的一條連接來提供當 前幀的像素，通過雙路LVDS連接48中的另一條連接來提供緊連當前幀的前 一幀的像素。RTC模塊44接收像素數(shù)據(jù)，從雙路LVDS連接48中的各條連 接中分離像素數(shù)據(jù)，搜索查找表以確定如何對當前像素進行修改，繼而對當前 像素進行相應(yīng)的修改以進行顯示。
其它實施例也在本申請權(quán)利要求的范圍和精神之內(nèi)。例如，根據(jù)軟件的性 質(zhì)，上文描述的功能可使用軟件、硬件、固件、固化或者上述幾種的任意組合 來實現(xiàn)。實現(xiàn)上述功能的部件也可設(shè)置在不同的物理位置，包括分布式設(shè)置以 將上述功能的各個部分設(shè)置在不同的物理位置上來實現(xiàn)。
高時鐘頻率像素數(shù)據(jù)
如圖4所示，后端處理模塊52與時序控制器54相連。模塊52包括時鐘 56，控制器54包括時鐘58。時鐘56和58用于控制模塊52和控制器54之間 像素數(shù)據(jù)的傳送速率。時鐘56、 58進行了配置，使得模塊52可向時序控制器 54提供像素數(shù)據(jù)，時序控制器54能夠以大約兩倍的數(shù)據(jù)率來接收和分離像素 數(shù)據(jù)，以使用單個LVDS連接來進行傳送。這可以通過例如將后端處理器模 塊26和時序控制器30設(shè)置在同一塊電路板上來實現(xiàn)，或者將模塊26和控制 器30之間的接口設(shè)置為以兩倍的數(shù)據(jù)率來工作。像素數(shù)據(jù)能夠以控制器54 處理單個當前像素以進行顯示時的數(shù)據(jù)率的兩倍數(shù)據(jù)率從模塊52傳送到控制 器54。優(yōu)選但并非必須的，模塊52和控制器54可設(shè)置在同一塊電路板上。模塊52可用于將當前幀的像素數(shù)據(jù)與緊連當前幀的前一幀的像素數(shù)據(jù)進 行交錯。接口 55用于接收并將前幀像素數(shù)據(jù)和當前幀像素數(shù)據(jù)進行交錯，然 后將交錯后的數(shù)據(jù)發(fā)往控制器54。因此當前幀中特定位置的像素數(shù)據(jù)與緊連 當前幀的前一幀中同一位置的像素數(shù)據(jù)將從模塊52連續(xù)發(fā)往控制器54。當前 幀的像素數(shù)據(jù)可以在前幀的像素數(shù)據(jù)之前發(fā)送，反之亦然。優(yōu)選地，上述順序 是預(yù)先確定且不變的，控制器54可以依照上述預(yù)先確定的順序來處理像素數(shù) 據(jù)。作為選擇，像素數(shù)據(jù)還可包含一條指示，用于指示該數(shù)據(jù)是當前幀數(shù)據(jù)還 是前幀數(shù)據(jù)。接口 57連接并用于對像素數(shù)據(jù)進行解交錯，并將前幀像素數(shù)據(jù) 和當前幀像素數(shù)據(jù)提供給RTC模塊59進行響應(yīng)時間補償。
在運行過程中，模塊52以比非交錯操作更高的速率來向控制器54發(fā)送交 錯的像素數(shù)據(jù)，例如，以控制器30 (圖2)的單個像素處理速率的兩倍速率來 進行?？刂破?4將交錯的像素數(shù)據(jù)分離開，并執(zhí)行響應(yīng)時間補償。
像素數(shù)據(jù)壓縮
如圖5所示，后端處理模塊62連接到時序控制器64。模塊62和控制器 64可設(shè)置在不同的電路板上，也可以設(shè)置在同一塊電路板上。模塊62可用于 將與緊連當前幀的前一幀像素數(shù)據(jù)與當前幀像素數(shù)據(jù)相交錯。接口 65用于接 收并將前幀像素數(shù)據(jù)與當前幀像素數(shù)據(jù)進行交錯，然后將交錯后的數(shù)據(jù)發(fā)往控 制器64。因此當前幀中特定位置的像素數(shù)據(jù)與緊連當前幀的前一幀中同一位 置的像素數(shù)據(jù)將從模塊62連續(xù)發(fā)往控制器64。當前幀的像素數(shù)據(jù)可以在當前 幀的前幀的像素數(shù)據(jù)之前發(fā)送，反之亦然。優(yōu)選地，上述順序是預(yù)先確定且不 變的，控制器64可以依照上述預(yù)先確定的順序來處理像素數(shù)據(jù)。作為選擇， 像素數(shù)據(jù)還可包含一條指示，用于指示該數(shù)據(jù)是當前幀數(shù)據(jù)還是前幀數(shù)據(jù)。接 口 67用于對像素數(shù)據(jù)進行解交錯，并向數(shù)據(jù)解壓縮器72提供前幀像素數(shù)據(jù)和 當前幀像素數(shù)據(jù)。
模塊62包括數(shù)據(jù)壓縮器66和時鐘68,控制器64包括時鐘70和數(shù)據(jù)解 壓縮器72。優(yōu)選地，數(shù)據(jù)壓縮器66包括硬件，用于壓縮像素數(shù)據(jù)，優(yōu)選地來 自前幀的像素數(shù)據(jù)，例如以4:1的壓縮比來壓縮數(shù)據(jù)。時鐘68, 70用于控制模塊62和控制器64之間像素數(shù)據(jù)的傳送速率。時鐘68, 70進行了配置，使 得模塊62可向時序控制器64提供像素數(shù)據(jù)，時序控制器64可接收和分離像 素數(shù)據(jù)，其速率高于通常的速率(例如高于圖2中雙路連接48中任一連接的 像素數(shù)據(jù)速率，和/或高于控制器執(zhí)行每像素響應(yīng)時間補償時的速率)。優(yōu)選 地，時鐘68, 70的工作頻率是數(shù)據(jù)壓縮器66提供的壓縮速率的函數(shù)。優(yōu)選地， 時鐘68, 70用于控制接口 65, 67以控制器64處理單個^f象素數(shù)據(jù)速率的(100 + X) %的速率來傳送像素數(shù)據(jù)，其中X。/。為壓縮數(shù)據(jù)相對于未壓縮數(shù)據(jù)所占 大小(例如比特)的百分比。例如，如果數(shù)據(jù)壓縮器66提供大約4:1的壓縮 比，則像素數(shù)據(jù)在壓縮后是壓縮前的25%,時鐘68， 70優(yōu)選地以控制器64 處理單個當前像素以進行顯示的速率的125%的速率工作?？刂破?4用于將交 錯的數(shù)據(jù)分離，并將壓縮后的數(shù)據(jù)提供給數(shù)據(jù)解壓縮器72。數(shù)據(jù)解壓縮器72 用于對壓縮后的前幀像素進行解壓縮，并將解壓縮后的數(shù)據(jù)提供給RTC模塊 74，以處理當前幀像素數(shù)據(jù)和解壓縮后的前幀像素數(shù)據(jù)，從而執(zhí)行響應(yīng)時間補 償。
在運行過程中，模塊62對前幀像素數(shù)據(jù)進行壓縮，并將壓縮后的像素數(shù) 據(jù)和未經(jīng)壓縮的當前像素數(shù)據(jù)進行交錯，然后以高于未經(jīng)交錯操作的速率提供 給控制器64，例如依據(jù)數(shù)據(jù)壓縮器66的壓縮速率來進行。控制器64將交錯 的像素數(shù)據(jù)進行分離，將壓縮的數(shù)據(jù)解壓縮，在像素數(shù)據(jù)上執(zhí)行響應(yīng)時間補償。
除了依照本發(fā)明的實施例使用硬件來實現(xiàn)在像素H據(jù)上執(zhí)行響應(yīng)時間補 償?shù)脑O(shè)備，這種設(shè)備也可使用軟件來實現(xiàn)，例如使用用來存儲計算機軟件(例 如計算機可讀程序代碼)的計算機可用(例如可讀)介質(zhì)來實現(xiàn)。該程序代碼
控制實施本發(fā)明的實施例，其中包括下列實施例(i)本文描述的系統(tǒng)和方 法的功能(例如在像素數(shù)據(jù)上執(zhí)行響應(yīng)時間補償?shù)南到y(tǒng)和方法)；(ii)本文 描述的系統(tǒng)和方法的結(jié)構(gòu)(例如用于在像素數(shù)據(jù)上執(zhí)行響應(yīng)時間補償?shù)脑O(shè)備的 結(jié)構(gòu))；或者(iii)本文描述的系統(tǒng)和方法的功能和結(jié)構(gòu)的組合。
例如，可使用通用編程語言(例如C或C++)、硬件描述語言(HDL) 包括Verilog、 Verilog-A、 HDL、 VHDL、修改版HDL (AHDL)等等或其它 可行的編程和/或結(jié)構(gòu)捕捉工具(例如電路捕捉工具)來實現(xiàn)。上述程序代碼可設(shè)置在任意已知的計算機可用介質(zhì)之中，包括半導(dǎo)體、》茲盤、光盤(例如
CD-ROM、 DVD-ROM)，以及作為計算機數(shù)據(jù)信號封裝在計算機可用(例如 可讀)傳輸介質(zhì)(例如載波或任意其它的介質(zhì)包括數(shù)字、光學(xué)、或模擬介質(zhì)) 之中。這樣一來，該代碼便可通過通信網(wǎng)絡(luò)包括互聯(lián)網(wǎng)和企業(yè)內(nèi)部網(wǎng)來傳送。 應(yīng)當明白，上文所述系統(tǒng)和技術(shù)所提供的功能和/或結(jié)構(gòu)可表現(xiàn)為核(例如々某 體處理核)，該核可通過計算機代碼來實現(xiàn)，并可轉(zhuǎn)換為硬件，作為集成電路 產(chǎn)品的一部分。
其它實施例也屬于本發(fā)明的范圍之內(nèi)。
此外，盡管上文描述的是本發(fā)明，但其中公開了不止一項發(fā)明。
權(quán)利要求
1、一種在視頻像素數(shù)據(jù)上執(zhí)行響應(yīng)時間補償?shù)南到y(tǒng)，其特征在于，該系統(tǒng)包括輸出，其連接于時序控制器；至少一個視頻信號處理模塊，用于處理與視頻幀中的像素有關(guān)的信息；以及接口，其與所述至少一個視頻信號處理模塊中的至少一個和所述輸出相連，用于同時向所述輸出提供當前幀像素數(shù)據(jù)和前幀像素數(shù)據(jù)，所述當前幀像素數(shù)據(jù)與當前視頻幀中特定位置的像素有關(guān)，所述前幀像素數(shù)據(jù)與與所述當前視頻幀有關(guān)的前視頻幀中所述特定位置的像素有關(guān)。
2、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述前幀像素數(shù)據(jù)對應(yīng)于 緊連所述當前幀的前一視頻幀。
3、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述輸出為雙路低電壓差 分信號輸出，所述接口用于在所述輸出的第一連接上提供所述當前幀像素數(shù) 據(jù)，在所述輸出的第二連接上提供所述前幀像素數(shù)據(jù)。
4、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述接口用于將所述當前 幀像素數(shù)據(jù)與前幀像素數(shù)據(jù)進行交錯，并以接近所述時序控制器處理單個視頻 幀像素數(shù)據(jù)速率兩倍的速率將交錯后的數(shù)據(jù)提供給所述輸出。
5、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，還包括數(shù)據(jù)壓縮器，其與 所述至少一個^L頻處理模塊中的至少一個和所述接口相連，所述4妄口通過所述 數(shù)據(jù)壓縮器與所述至少一個-見頻處理模塊中的至少一個相連，其中，所述凄t據(jù) 壓縮器用于壓縮所述前幀像素數(shù)據(jù)，以提供壓縮后的前幀zf象素數(shù)據(jù)，所述壓縮 后的前幀像素數(shù)據(jù)為壓縮前所述前幀像素數(shù)據(jù)大小的X%;所述接口還用于將 壓縮后的前幀像素數(shù)據(jù)與所述當前幀像素數(shù)據(jù)進行交錯，并將交錯后的數(shù)據(jù)以 接近所述時序控制器處理單個視頻幀像素數(shù)據(jù)速率(100 + X) %的速率提供給 所述輸出。
6、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，包括計算機可讀介質(zhì)，其中存儲有硬件描述語言軟件編寫的指令。
7、 根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于，所述指令包括下列至少一 種Verilog硬件描述語言軟件、Verilog-A硬件描述語言軟件和VHDL硬件描 述語言軟件。
8、 一種用于在接收器中處理視頻信號的方法，其特征在于，所述方法包括接收輸入的視頻信號； 將所述一見頻信號分解為像素數(shù)據(jù)幀；以及同時將當前幀像素數(shù)據(jù)和前幀像素數(shù)據(jù)發(fā)往時序控制器，該當前幀像素數(shù) 據(jù)指示首先激活當前;f見頻幀中特定位置的像素，所述前幀像素數(shù)據(jù)指示再激活 與所述當前視頻幀有關(guān)的前視頻幀中所述特定位置的像素。
9、 根據(jù)權(quán)利要求8所述的方法，其特征在于，所述前幀像素數(shù)據(jù)對應(yīng)于 緊連所述當前幀的前一^L頻幀。
10、 根據(jù)權(quán)利要求8所述的方法，其特征在于，所述發(fā)送步驟包括在低電 壓差分信號連接的第一連接上發(fā)送所述當前幀像素數(shù)據(jù)，在所述低電壓差分信 號連接的第二連接上發(fā)送所述前幀像素數(shù)據(jù)。
11、 根據(jù)權(quán)利要求8所述的方法，其特征在于，還包括將所述當前幀像素 數(shù)據(jù)和所述前幀像素數(shù)據(jù)進行交錯，其中所述發(fā)送步驟包括，以接近所述時序 控制器處理單個視頻幀像素數(shù)據(jù)速率兩倍的速率將交錯后的數(shù)據(jù)發(fā)往所述時 序控制器。
12、 根據(jù)權(quán)利要求8所述的方法，其特征在于，壓縮所述前幀像素數(shù)據(jù)以提供壓縮后的前幀^泉素數(shù)據(jù)，所述壓縮后的前幀像素數(shù)據(jù)為壓縮前所述前幀像素數(shù)據(jù)大小的X%;將所述當前幀像素數(shù)據(jù)與壓縮后的前幀像素數(shù)據(jù)交錯； 所述發(fā)送步驟包括將交錯后的數(shù)據(jù)以接近所述時序控制器處理單個視頻幀像素數(shù)據(jù)速率(100 + X) %的速率提供給所述時序控制器。
13、 一種存儲有指令的計算機可讀介質(zhì)，該指令在執(zhí)行時用于 接收輸入的視頻信號；將所述視頻信號分解為像素數(shù)據(jù)幀；以及同時將當前幀像素數(shù)據(jù)和前幀像素數(shù)據(jù)發(fā)往時序控制器，該當前幀像素數(shù) 據(jù)指示首先激活當前視頻幀中特定位置的像素，所述前幀像素數(shù)據(jù)指示再激活 與所述當前視頻幀有關(guān)的前視頻幀中所述特定位置的像素。
14、 根據(jù)權(quán)利要求13所述的系統(tǒng)，其特征在于，所述指令包括硬件描述 語言軟件編寫的指令。
15、 根據(jù)權(quán)利要求14所述的系統(tǒng)，其特征在于，所述硬件描述語言軟件 編寫的指令包括下列至少一種Verilog硬件描述語言軟件、Verilog-A硬件描 述語言軟件和VHDL硬件描述語言軟件。
全文摘要
本發(fā)明提供了一種方法和系統(tǒng)，用于在視頻像素數(shù)據(jù)上執(zhí)行響應(yīng)時間補償，包括輸出，其連接于時序控制器，該時序控制器向視頻顯示屏或面板提供響應(yīng)時間像素數(shù)據(jù)。該系統(tǒng)包括視頻信號處理模塊，用于確定指示如何激活視頻幀中的各個視頻像素的像素數(shù)據(jù)。該系統(tǒng)包括一接口，用于同時輸出與當前視頻幀中特定位置的像素有關(guān)的當前幀像素數(shù)據(jù)和與與所述當前視頻幀有關(guān)的前視頻幀中所述特定位置的像素有關(guān)的前幀像素數(shù)據(jù)。所述當前幀像素數(shù)據(jù)和所述前幀像素數(shù)據(jù)可在輸出信號中進行交錯。前幀像素數(shù)據(jù)可在輸出信號中進行壓縮。所述輸出可包括多個信道，所述當前幀像素數(shù)據(jù)和所述前幀像素數(shù)據(jù)可通過分開的信道輸出。
文檔編號G09G3/36GK101617357SQ200780038712
公開日2009年12月30日 申請日期2007年10月18日 優(yōu)先權(quán)日2006年10月18日
發(fā)明者薩米爾·N·赫爾約爾卡 申請人:美國博通公司