顯示裝置用基板、顯示裝置以及配線基板的制作方法

文檔序號：2521935閱讀：291來源：國知局

專利名稱：顯示裝置用基板、顯示裝置以及配線基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示裝置用基板、顯示裝置以及配線基板。更詳細地說，涉及適合于配線設(shè)計自由度良好的液晶顯示裝置等顯示裝置的顯示裝置用基板和顯示裝置，以及適合于配線層斷線、配線層圖案化不良等配線不良較少的配線基板的配線基板。
背景技術(shù)：
近年來，液晶顯示裝置作為包括顯示裝置用基板而構(gòu)成的顯示裝置而廣泛普及。液晶顯示裝置由于具有小型、薄型、低功耗以及重量較輕的特征而被應(yīng)用于各種電子設(shè)備中。其中，在每個像素中具有開關(guān)元件的有源矩陣基板型液晶顯示裝置被廣泛應(yīng)用于例如
個人計算機等OA設(shè)備、電視機等AV設(shè)備、便攜電話等便攜設(shè)備等中。
圖12是表示用于液晶顯示裝置的以往的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X8-Y8線的截面圖。如圖12所示，以往的顯示裝置用基板11具備設(shè)置在基板1110的一方主面?zhèn)鹊幕?底層llll、像素開關(guān)用晶體管1113a、 1113b、柵極電極1119a、 1119b、多個柵極配線1118、保持電容下層電極1122、多個保持電容配線(保持電容上層電極)1121、像素數(shù)據(jù)保持電容元件1120、多個數(shù)據(jù)配線1115、具有接觸孔1154a、 1154b的第一層間絕緣膜1151、具有接觸孔1155的第二層間絕緣膜1152、像素電極1116以及用于連接像素電極1116和晶體管1113b的源極、漏極區(qū)域的連接部1117。
另外，顯示裝置用基板11具有從基板1110側(cè)起將基底層1111、半導體層1130、柵極絕緣膜1112、第一配線層1141、第一層間絕緣膜1151、第二配線層1142、第二層間絕緣膜1152以及像素電極1116 按該順序?qū)盈B到基板1110的一方主面?zhèn)鹊慕Y(jié)構(gòu)。
此外，像素數(shù)據(jù)保持電容元件1120由通過半導體層形成的保持電容下層電極1122和通過第一配線層1141形成的保持電容配線1121構(gòu)成。g卩，保持電容配線1121的與保持電容下層電極1122相對的區(qū)域發(fā)揮保持電容上層電極的作用。另外，柵極配線1118由電阻率高的高熔點金屬、多晶硅形成。另外，數(shù)據(jù)配線1115與柵極配線 1118和保持電容配線1121交叉(正交)配置，并且數(shù)據(jù)配線1115與柵極配線1118和保持電容配線1121之間的層間通過第一層間絕緣膜U51保持絕緣。并且，第一層間絕緣膜1151是通過等離子CVD法、濺射法等使用包含硅的無機絕緣材料(例如Si02、 SiN、 SiNO)形成的。而且，位于第二配線層1142的數(shù)據(jù)配線1115和連接部1117是通過光刻工序?qū)π纬稍诘谝粚娱g絕緣膜1151上的導電層進行圖案化來形成的。
近年來，在這種液晶顯示裝置中，進一步要求高精細化、提高像素有效面積比率(高開口率化)、提高顯示質(zhì)量、提高低功耗等特性。
對此，作為能夠應(yīng)對像素區(qū)域細微化的驅(qū)動器內(nèi)置型液晶顯示面板，公開了如下的驅(qū)動器內(nèi)置型液晶顯示面板(例如，參照專利文獻1。)，其在同一透明基板上具有矩陣陣列和驅(qū)動電路，所述矩陣陣列具備與薄膜晶體管的柵極導電連接的柵極配線、通過下層側(cè) 層間絕緣膜的連接孔與其源極導電連接的第一數(shù)據(jù)配線以及與該數(shù)據(jù)配線的表面導電連接并構(gòu)成多重配線結(jié)構(gòu)的第二數(shù)據(jù)配線，所述驅(qū)動電路驅(qū)動該矩陣陣列，具備各配線層通過上述下層側(cè)層間絕緣膜和上層側(cè)層間絕緣膜而層間分離的3層配線結(jié)構(gòu)，上述第一和第二數(shù)據(jù)配線中的至少l層由與上述驅(qū)動電路側(cè)的各配線層中的任一層相同的材料構(gòu)成。
另外，作為在像素區(qū)域和驅(qū)動電路中采用與功能對應(yīng)的結(jié)構(gòu)、能提高顯示質(zhì)量的驅(qū)動器內(nèi)置型有源矩陣顯示面板，公開了一種在由掃描線和信號線劃分形成的像素區(qū)域中具有上層側(cè)層間絕緣膜和像素電極的驅(qū)動器內(nèi)置型有源矩陣顯示面板(例如，參照專利文獻2。)，其中，所述掃描線與薄膜晶體管的柵極電極導電連接，所述信號線是在形成于其上層側(cè)的下層側(cè)層間絕緣膜的表面?zhèn)韧ㄟ^ 在上述下層側(cè)層間絕緣膜和上述薄膜晶體管的柵極絕緣膜中開口的第一連接孔而與上述薄膜晶體管的源極導電連接的抗蝕刻性較高的信號線，所述上層側(cè)層間絕緣膜形成于上述信號線的上層側(cè)，所述像素電極形成在該上層側(cè)層間絕緣膜的表面?zhèn)?，成為端部接?劃分形成自身所屬的像素區(qū)域的信號線的上方位置的狀態(tài)，通過在上述上層側(cè)層間絕緣膜、上述下層側(cè)層間絕緣膜以及上述柵極絕緣膜中開口的第二連接孔與上述薄膜晶體管的漏極導電連接。
如專利文獻l、 2中公開的顯示面板那樣，有時將驅(qū)動器等外圍電路一體化形成在構(gòu)成顯示裝置的基板上。近年來，在這種顯示裝置中當然也要求高精細化、提高像素有效面積比率(高開口率化)、提高顯示質(zhì)量、提高低功耗等特性，還要求外圍電路的小型化。為此，開發(fā)了使構(gòu)成外圍電路的配線多層化的技術(shù)。
關(guān)于這種多層配線的技術(shù)，作為用較少工序?qū)崿F(xiàn)多層配線化、提供具有面積小和功能高的功能電路的配線基板和半導體裝置的技術(shù)，公開了如下的配線基板(例如，參照專利文獻3。)，所述配線基板具有形成在具有絕緣表面的基板上的第一配線、覆蓋上述第一配線而形成的第一層間絕緣膜、形成在上述第一層間絕緣膜上的第二配線、覆蓋上述第二配線而形成的第二層間絕緣膜、形成在上述第二層間絕緣膜上的第三配線、為了使上述第一配線與上述第二配線電連接而形成在上述第一層間絕緣膜中的第一接觸孔以及為了使上述第二配線與上述第三配線電連接而形成在上述第二層間絕緣膜中的第二接觸孔，上述第三配線的寬度大于上述第一和第二配線的寬度，并且上述第二配線的寬度大于上述第一配線的寬度，并且上述第二接觸孔的直徑或面積大于上述第一接觸孔的直徑或面積。
專利文獻l:日本特開平5-150264號公報專利文獻2:日本特開平6-34996號公報專利文獻3:日本特開2005-72573號公報

發(fā)明內(nèi)容
發(fā)明要解決的問題但是，在圖12示出的以往的顯示裝置用基板il中，第一配線層
1141形成在100nm以下的薄柵極絕緣膜lU2上，有時在覆蓋保持電容下層電極1122的端部的柵極絕緣膜1112的膜厚較薄部分中擊穿電壓會降低。另外，在為了提高像素的開口率而使柵極配線1118的寬度變細的情況下，有時在由電阻率較高的高熔點金屬、多晶硅形成的柵極配線1118中會發(fā)生配線延遲。另外，在面板大型化、柵極配線1118的長度增大的情況下，有時也會在柵極配線1118中發(fā)生配線延遲。并且，第一層間絕緣膜1151形成得較薄，因此在數(shù)據(jù)配線 1115、柵極配線1118以及保持電容配線l 121之間會產(chǎn)生較大的電容，有時會由于信號電壓寫入不足而發(fā)生顯示不良，或者驅(qū)動面板時的功耗變大。并且，通過CVD法形成的第一層間絕緣膜1151具有高低差異，因此用于形成數(shù)據(jù)配線1115和連接部1117的導電層也具有臺階部，在進行光刻時在導電層會產(chǎn)生焦點深度差，其結(jié)果是有時數(shù)據(jù)配線1115和連接部1117的寬度會發(fā)生變化。另外，在這種情況下，在對導電層進行蝕刻時，在臺階部會產(chǎn)生蝕刻殘渣，其結(jié)果是在數(shù)據(jù)配線1115和/或連接部1117之間有時會發(fā)生短路。
另外，在專利文獻l記載的技術(shù)中，下述(1) (4)點存在改善的余地。即，(1)數(shù)據(jù)配線與柵極配線之間產(chǎn)生的電容比圖12所示的以往的顯示裝置用基板ll更大，功耗增大。這是由于驅(qū)動數(shù)據(jù)配線時的充放電電流對面板的功耗影響最大。(2)與圖12所示的以往的顯示裝置用基板ll同樣，在柵極配線(柵極電極)中使用多晶硅和高熔點金屬材料。因此，在柵極配線1118中有時會發(fā)生配線遲延。 (3)第二和第三層間絕緣膜通過CVD法形成，因此第二和第三層間絕緣膜具有高低差異。因此，與圖12所示的以往的顯示裝置用基板 ll同樣，有時會發(fā)生配線寬度變化和配線間的短路。(4)像素電極層通過第二和第三層間絕緣膜直接連接到第二配線層，因此有時在該連接區(qū)域中像素電極層會發(fā)生斷線，或者由于連接部(連接孔)的較大凹陷而發(fā)生的液晶的取向不勻。
這樣，在具備以往的顯示裝置用基板的顯示裝置中，存在與配線相關(guān)的各種問題。為了總體地解決這些問題，需要大幅度改變配線的設(shè)計，但在用以往的結(jié)構(gòu)形成的顯示裝置用基板中，難以進一步改變設(shè)計。
另一方面，在專利文獻2記載的技術(shù)中，分別設(shè)置在層疊的2 層的層間絕緣膜中的2個連接孔(第二連接孔和第三連接孔)被重疊配置。其結(jié)果是連接孔的深度變?yōu)?倍，因此在進行光刻和蝕刻時容易發(fā)生圖案化不良，另外，有時配線的覆蓋會惡化。此外，配線的覆蓋惡化時容易發(fā)生斷線。
另外，在專利文獻3記載的技術(shù)中，無法由上層的配線形成細微的圖案。另外，當對像素區(qū)域采用該技術(shù)時，布置面積變大，因
此開口率會降低。
在這樣具有多層配線的以往的配線基板等中，在抑制在配線中
產(chǎn)生的圖案化不良、斷線等問題、并且縮小配線的布置面積方面存在改善的余地。
本發(fā)明是鑒于上述現(xiàn)狀而完成的，其目的在于提供一種能夠提高配線設(shè)計的自由度、能夠抑制配線不良并且能夠?qū)崿F(xiàn)配線的配置面積狹小化的顯示裝置用基板、顯示裝置以及配線基板。用于解決問題的方案
本發(fā)明的發(fā)明者在對能夠提高配線設(shè)計的自由度、能夠抑制配線層的不良并且能夠?qū)崿F(xiàn)配線層的占有面積狹小化的顯示裝置用基板、顯示裝置以及配線基板進行各種研究時，關(guān)注使配線多層化的技術(shù)。并且，發(fā)現(xiàn)以下情況在顯示裝置用基板中，用作為從基板側(cè)起第三個配線層的第三配線層或者比位于該第三配線層更上層的配線層來形成數(shù)據(jù)配線，由此能夠提高顯示裝置用基板的配線
設(shè)計的自由度，并且還發(fā)現(xiàn)將設(shè)置在使層疊的配線層之間絕緣的層間絕緣膜中的連接孔的位置配置為每隔l層重疊，由此能夠抑制由連接孔的高低差異導致的配線層的斷線和圖案化不良的產(chǎn)生，并且能夠最大限度地減少配線圖案的配置面積，想到能夠良好地解決上述問題而得到了本發(fā)明。
艮口，本發(fā)明是一種顯示裝置用基板，其具有將多層層間絕緣膜和三層以上的配線層交替層疊在基板的一方主面?zhèn)鹊慕Y(jié)構(gòu)，上述顯示裝置用基板具有數(shù)據(jù)配線，上述數(shù)據(jù)配線位于作為從基板側(cè)起第三個配線層的第三配線層或者位于比上述第三配線層更上層的配線層。由此，能在作為從基板側(cè)起第一個和第二個配線層的第一配線層和第二配線層配置柵極配線、保持電容配線、保持電容電極等部件。因此，能夠提高顯示裝置用基板中的配線設(shè)計的自由度。
作為本發(fā)明的顯示裝置用基板的結(jié)構(gòu)，只要將這種結(jié)構(gòu)要素作
為必需結(jié)構(gòu)形成即可，是否包括其它的結(jié)構(gòu)要素沒有特別限定。
下面詳細說明本發(fā)明的顯示裝置用基板中的優(yōu)選方式。此外，可以適當?shù)亟M合下面所示的各方式。
從抑制顯示裝置的顯示不良的產(chǎn)生并且降低驅(qū)動顯示裝置時的功耗的觀點出發(fā)，優(yōu)選如下方式(下面也稱為(第一方式)。) 上述顯示裝置用基板具有柵極配線和保持電容配線，上述柵極配線和保持電容配線中的至少一方位于作為最靠近基板側(cè)的配線層的第一配線層和作為從基板側(cè)起第二個配線層的第二配線層中的至少一方的方式，更優(yōu)選如下方式上述顯示裝置用基板具有柵極配線和保持電容配線，上述柵極配線和保持電容配線位于第一配線層和第二配線層中的至少一方。
從能使顯示裝置進一步降低功耗和高速驅(qū)動的觀點出發(fā)，在包括上述第一方式的方式中，優(yōu)選在上述顯示裝置用基板中，設(shè)置在第二配線層和第三配線層的層間的第二層間絕緣膜的膜厚大于設(shè) 置在第一配線層和第二配線層的層間的第一層間絕緣膜的膜厚。優(yōu) 選第一層間絕緣膜的膜厚為0.5~1.5pm左右，更優(yōu)選膜厚為 0.7 1.0pm左右，進一步優(yōu)選膜厚為0.8iiim左右。另一方面，優(yōu)選第二層間絕緣膜的膜厚為1.0 3.0)am左右，更優(yōu)選膜厚為1.5 2.0pm左右。
從抑制產(chǎn)生柵極絕緣膜的抗壓不良的觀點出發(fā)，優(yōu)選上述顯示裝置用基板具有將半導體層、設(shè)置在上述半導體層上的柵極絕緣膜、設(shè)置在上述柵極絕緣膜上的第一配線層、設(shè)置在上述第一配線層上的第一層間絕緣膜以及設(shè)置在上述第一層間絕緣膜上的第二配線層從基板側(cè)起按該順序?qū)盈B而成的結(jié)構(gòu)，并且在每個像素中具有像素數(shù)據(jù)保持電容元件，所述像素數(shù)據(jù)保持電容元件包括由上述半導體層形成的保持電容下層電極、上述柵極絕緣膜以及位于上述第一配線層的保持電容上層電極，上述保持電容上層電極在相鄰的像素之間通過位于第二配線層的保持電容配線連接，并且被配置在俯視基板主面時與保持電容下層電極重疊的區(qū)域(保持電容下層電極的區(qū)域)內(nèi)。從這種觀點出發(fā)，上述顯示裝置用基板也可以具有將半導體層、設(shè)置在上述半導體層上的柵極絕緣膜、設(shè)置在上述柵極絕緣膜上的第一配線層、設(shè)置在上述第一配線層上的第一層間絕緣膜以及設(shè)置在上述第一層間絕緣膜上的第二配線層從基板側(cè)起按該順序?qū)盈B而成的結(jié)構(gòu)，并且在每個像素中具有多個像素數(shù)據(jù)保持電容元件，所述多個像素數(shù)據(jù)保持電容元件分別包括由上述半導體層形成的保持電容下層電極、上述柵極絕緣膜以及位于上述第一配線層的保持電容上層電極，上述多個像素數(shù)據(jù)保持電容元件的各保持電容上層電極在位于第二配線層的保持電容配線的延長方向上相鄰的像素之間通過上述保持電容配線連接，并且被配置在俯視基板主面時在各像素內(nèi)與保持電容下層電極重疊的區(qū)域(保持電容下層電極的區(qū)域)內(nèi)。
從能夠提高開口率、改善柵極信號延遲缺陷以及畫面尺寸大型化的觀點出發(fā)，優(yōu)選上述顯示裝置用基板具有柵極配線，上述柵極配線的至少一部分位于作為從基板側(cè)起第二個配線層的第二配線層，更優(yōu)選上述第二配線層的電阻低于作為離基板側(cè)最近的配線層的第一配線層的電阻。此外，上述第二配線層的熔點也可以低于作為離基板側(cè)最近的配線層的第一配線層的熔點。從這種觀點出發(fā)，上述顯示裝置用基板也可以具有柵極配線，上述柵極配線包括位于作為基板側(cè)起第二個配線層的第二配線層的部分，其中更優(yōu)選上述顯示裝置用基板具有柵極配線，上述柵極配線由位于作為離基板側(cè) 最近的配線層的第一配線層的部分和位于作為從基板側(cè)起第二個配線層的第二配線層的部分構(gòu)成。另外，更優(yōu)選在這些方式中，上述第二配線層的電阻低于作為離基板側(cè)最近的配線層的第一配線層的電阻，上述第二配線層的熔點也可以低于作為離基板側(cè)最近的配線層的第一配線層的熔點。
從提高開口率的觀點出發(fā)，優(yōu)選上述顯示裝置用基板具有串聯(lián) 連接的多個像素開關(guān)用晶體管，在俯視基板主面時使上述多個像素開關(guān)用晶體管與數(shù)據(jù)配線重疊，更優(yōu)選上述多個像素開關(guān)用晶體管分別包括位于作為離基板側(cè)最近的配線層的第一配線層并且在不同的像素開關(guān)用晶體管之間相互分離配置的柵極電極，上述柵極電極通過位于作為從基板側(cè)起第二個配線層的第二配線層的連接部連接，在俯視基板主面時上述連接部與數(shù)據(jù)配線重疊。
此外，所謂在俯視基板主面時上述多個像素開關(guān)用晶體管與數(shù) 據(jù)配線重疊，是指俯視基板主面時，只要上述多個像素開關(guān)用晶體管在發(fā)揮上述效果的范圍內(nèi)與數(shù)據(jù)配線重疊即可，更具體地說，只要在俯視基板主面時上述多個像素開關(guān)用晶體管的至少一部分與數(shù)據(jù)配線重疊即可。另一方面，從進一步提高開口率的觀點出發(fā)，更優(yōu)選上述顯示裝置用基板具有串聯(lián)連接的多個像素開關(guān)用晶體管，在俯視基板主面時，上述多個像素開關(guān)用晶體管的至少溝道區(qū) 域被配置在數(shù)據(jù)配線的區(qū)域內(nèi)。
另外，所謂在俯視基板主面時上述連接部與數(shù)據(jù)配線重疊，是指俯視基板主面時，只要上述連接部在發(fā)揮上述效果的范圍內(nèi)與數(shù) 據(jù)配線重疊即可，更具體地說，俯視基板主面時，只要上述連接部的至少一部分與數(shù)據(jù)配線重疊即可。另一方面，從提高開口率的觀點出發(fā)，進一步優(yōu)選上述多個像素開關(guān)用晶體管分別包括柵極電極，所述柵極電極位于作為離基板側(cè)最近的配線層的第一配線層，并且在不同的像素開關(guān)用晶體管之間相互分離配置，上述柵極電極通過位于作為從基板側(cè)起第二個配線層的第二配線層的連接部連接，在俯視基板主面時，上述連接部被配置在數(shù)據(jù)配線的區(qū)域內(nèi)。
從抑制配線層中配線寬度的變動并且抑制配線層中發(fā)生短路的觀點出發(fā)，優(yōu)選在上述顯示裝置用基板中，作為從基板側(cè)起第二個層間絕緣膜的第二層間絕緣膜和位于比上述第二層間絕緣膜更上層的層間絕緣膜中的至少一層包含具有平坦化作用的平坦化膜，更優(yōu)選在上述顯示裝置用基板中，作為從基板側(cè)起第二個層間絕緣膜的第二層間絕緣膜和位于比上述第二層間絕緣膜更上層的層間絕緣膜包含平坦化膜。另外，由此，能夠?qū)o機絕緣膜用作作為離基板側(cè)最近的層間絕緣膜的第一層間絕緣膜。
另外，從抑制配線層中配線寬度的變化、抑制配線層中短路的發(fā)生、并且使半導體層容易發(fā)生氫化的觀點出發(fā)，優(yōu)選在上述顯示裝置用基板中，作為離基板側(cè)最近的層間絕緣膜的第一層間絕緣膜是無機絕緣膜，作為從基板側(cè)起第二個層間絕緣膜的第二層間絕緣膜和位于比上述第二層間絕緣膜更上層的層間絕緣膜中的至少一層包含具有平坦化作用的平坦化膜，更優(yōu)選在上述顯示裝置用基板中，作為離基板側(cè)最近的層間絕緣膜的第一層間絕緣膜為無機絕緣膜，作為從基板側(cè)起第二個層間絕緣膜的第二層間絕緣膜和位于比上述第二層間絕緣膜更上層的層間絕緣膜包含具有平坦化作用的平坦化膜。
優(yōu)選樹脂材料和/或旋涂玻璃(spin-on-glass)材料作為上述平坦化膜的材料?！熠?，優(yōu)選上述平坦化膜使用樹脂材料和旋涂玻璃材料中的至少一方形成。這樣，優(yōu)選上述平坦化膜使用液狀材料形成。另外，上述平坦化膜也可以包括樹脂材料和旋涂玻璃材料中的至少一方。
此外，優(yōu)選上述平坦化膜的表面實質(zhì)上是平坦的，但是上述平坦化膜的表面也可以具有高度在500nm (優(yōu)選200 nm)左右以下的高低差異。此外，在上述平坦化膜的表面具有臺階部的情況下，優(yōu) 選臺階部的曲率半徑大于等于高低差異的膜厚差(高低差異的高度)。即使上述平坦化膜具有該程度的高低差異，也能夠發(fā)揮抑制配線層中的配線寬度變化的效果和抑制配線層中發(fā)生短路的效果。
另外，本發(fā)明也是一種包括上述顯示裝置用基板的顯示裝置。本發(fā)明的顯示裝置包括上述顯示裝置用基板，因此如上所述能夠發(fā) 揮各種效果。另外，在通過使用具有多層配線的本發(fā)明的顯示裝置用基板在像素內(nèi)形成數(shù)據(jù)保持用存儲器的情況下、形成閾值電壓校正電路(用于校正閾值電壓的電路)等的情況下，能夠利用本發(fā)明的顯示裝置形成高功能的電路。上述顯示裝置沒有特別限定，例如可舉出液晶顯示裝置、有機電致發(fā)光顯示裝置(有機EL顯示裝置)，使用微膠囊電泳技術(shù)的顯示裝置等。其中，從像素的高開口率化的觀點出發(fā)，優(yōu)選液晶顯示裝置作為上述顯示裝置。
本發(fā)明還是一種具有將分別具有連接孔的多層層間絕緣膜和多層配線層交替層疊在基板的一方主面?zhèn)鹊慕Y(jié)構(gòu)的配線基板，上述連接孔是為了連接位于設(shè)有該連接孔的層間絕緣膜的上層側(cè)和下層側(cè)的配線層而設(shè)置的孔，上述配線基板是如下的配線基板設(shè)n 為任意自然數(shù)，在俯視基板主面時，作為從基板側(cè)起第n個層間絕緣膜的第n層間絕緣膜的連接孔(下面也稱為(第n連接孔))和作為從基板側(cè)起第(n+l)個層間絕緣膜的第(n+l)層間絕緣膜的連接孔(下面也稱為(第(n+l)連接孔))的位置不同，并且作為從基板側(cè)起第n個層間絕緣膜的第n層間絕緣膜的連接孔(第n連接孔) 和作為從基板側(cè)起第(n+2)個層間絕緣膜的第(n+2)層間絕緣膜的連接孔(下面也稱為(第(n+2)連接孔))的位置重疊。這樣，使在層疊方向上相鄰的層間絕緣膜的連接孔的位置彼此錯開配置，并且使在層間絕緣膜的層疊方向上隔行層疊的層間絕緣膜的連接孔之間的位置彼此重疊配置，由此能夠抑制配線層中由連接孔的高低差異導致的斷線和圖案化不良的發(fā)生，并且能夠減小(更優(yōu)選為最小化)配線圖案的配置面積。
此外，上述連接孔可以是接觸孔，也可以是通孔。另外，上述通孔也可以是被稱為導通孔(via hole)的孔。
另外，所謂俯視基板主面時上述第n連接孔和第(n+l)連接孔的位置不同，是指只要在俯視基板主面時，上述第n連接孔和第 (n+l)連接孔的位置在發(fā)揮本發(fā)明的配線基板的效果范圍內(nèi)不同即可，更具體地說，只要在俯視基板主面時，上述第n連接孔和第 (n+l)連接孔不重疊即可。
并且，所謂俯視基板主面時，上述第n連接孔和第(n+2)連接孔的位置重疊，是指只要在俯視基板主面時，上述第n連接孔和第(n+2)連接孔的位置在發(fā)揮本發(fā)明的配線基板的效果范圍內(nèi)重疊即可，更具體地說，只要在俯視基板主面時，上述第n連接孔和第(n+2)連接孔的至少一部分重疊即可。因此，在俯視基板主面時，不需要上述第n連接孔和第(n+2)連接孔的位置完全一致。艮口，俯視基板主面時，在至少一部分重疊的范圍內(nèi)，上述第n連接孔和第(n+2)連接孔的位置也可以偏離。另一方面，從更能發(fā)揮本發(fā) 明的配線基板的效果的觀點出發(fā)，優(yōu)選在俯視基板主面時上述第n 連接孔和第(n+2)連接孔的區(qū)域?qū)嵸|(zhì)上一致的方式，或者在俯視基板主面時上述第n連接孔和第(n+2)連接孔中的一方被配置在另一方區(qū)域內(nèi)的方式。
并且，上述配線基板可以是電路基板，也可以是顯示裝置用基板。
作為本發(fā)明的配線基板的結(jié)構(gòu)，只要是將這種結(jié)構(gòu)要素作為必要要素而形成的結(jié)構(gòu)即可，是否包括其它的結(jié)構(gòu)要素沒有特別限定。
從抑制配線層中配線寬度的改變、并且抑制配線層中發(fā)生短路的觀點出發(fā)，優(yōu)選上述層間絕緣膜中的至少一層包括具有平坦化作用的平坦化膜，更優(yōu)選(除了)從基板起第一個、即離基板側(cè)最近的層間絕緣膜以外的層間絕緣膜包括具有平坦化作用的平坦化膜。
優(yōu)選樹脂材料和/或旋涂玻璃材料作為上述平坦化膜的材料。即，優(yōu)選上述平坦化膜使用樹脂材料和旋涂玻璃材料中的至少一方而形成。這樣，優(yōu)選使用液狀材料形成上述平坦化膜。另外，上述平坦化膜也可以包含樹脂材料和旋涂玻璃材料中的至少一方。
此外，優(yōu)選上述平坦化膜的表面實質(zhì)上是平坦的，但是上述平坦化膜的表面也可以有高度為500nm (優(yōu)選200 nm)左右以下的高低差異。此外，在上述平坦化膜的表面具有臺階部的情況下，優(yōu)選臺階部的曲率半徑大于等于高低差異的膜厚差(高低差異的高度)。上述平坦化膜即使具有這種程度的高低差異，也能夠發(fā)揮在配線層中抑制配線寬度變化的效果和抑制配線層中發(fā)生短路的效果。
另外，可以適當?shù)亟M合上述本發(fā)明的配線基板中的各優(yōu)選方式。發(fā)明的效果
根據(jù)本發(fā)明的顯示裝置用基板、顯示裝置以及配線基板，能夠提高配線設(shè)計的自由度、抑制配線不良且能夠使配線層的占有面積狹小化。

圖l是表示實施方式l的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X1-Y1線的截面圖。
圖2是表示實施方式2的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X2-Y2線的截面圖。
圖3是表示實施方式2中的柵極配線的變形方式的平面示意圖。
圖4是表示實施方式3的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X3-Y3線的截面圖。
圖5是表示以往的顯示裝置用基板中的柵極電極的形態(tài)的平面示意圖。
圖6是表示實施方式3的柵極配線的變形方式的平面示意圖。
圖7是表示實施方式4的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X4-Y4線的截面圖。
圖8是表示實施方式5的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X5—Y5線的截面圖。
圖9是表示實施方式6的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X6—Y6線的截面圖。
圖10是表示實施方式6的配線基板的截面示意圖，是圖9的(a) 中的X7—Y7線的截面圖。
圖11是表示將實施方式1和實施方式2組合而得到的顯示裝置用基板的平面示意圖。
圖12是表示用于液晶顯示裝置的以往的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X8-Y8線的截面圖。
附圖標記說明
1:顯示裝置用基板；110、 210、 310、 410、 510、 610、 1110:基板；111、 211、 311、 411、 511、 611、 1111:基底層；112、 212、 312、 412、 512、 612、 1112:柵極絕緣膜；113a、 113b、 213a、 213b、 313a、 313b、 413a、 413b、 513a、 513b、 613a、 6i3b、 1113a、 1113b、 1313a、 1313b:像素開關(guān)用晶體管；115、 215、 315a、 315b、 415、 515、 615、 1115、 1315:數(shù)據(jù)配線；116、 216、 316、 416、 516、 616、 1116:像素電極；117a 117c、 217a 217c、 317a 317d、 417a、 417c、 517a 517e、 617a 617c、 1117:連接部；118、 218a、 218b、 318、 418、 518、 1118、 1318:柵極配線；119a、 119b、 219a、 219b、 319a、 319b、 419a、 419b、 519a、 519b、 619a、 619b、 1119a、 1119b、 1319a、 1319b:柵極電極；120、 220、 320、 420、 520、 1120:像素數(shù)據(jù)保持電容元件；121、 221、 321、 421、 521、 1121:保持電容配線；122、 222、 322、 422、 522、 1122:保持電容下層電極； 123、 223、 323、 423、 523、 1123:保持電容上層電極；130、 230、 330、 430、 530、 630a、 630b、 1130:半導體層；131a、 131b、 231a、 231b、 331a、 331b、 431a、 431b、 531a、 531b、 631a、 631b:溝道區(qū)域；132a 132e、 232a 232d、 332a 332e、 432a 432d、 532a 532d、 632a、 632b:低濃度雜質(zhì)區(qū)域；133a 133c、 233a 233c、 333a 333c、 433a 433c、 533a 533c、 633a 633d:高濃度雜質(zhì)區(qū)域；141、 241、 341、 441、 541、 641、 1141:第一配線層；142、 242、 342、 442、 542、 642、 1142:第二配線層；143、 243、 343、 443、 543、 643、 1143:第三配線層；151、 251、 351、 451、 551、 651、 1151:第一層間絕緣膜；152、 252、 352、 452、 552、 652、 1152:第二層間絕緣膜；153、 253、 353、 453、 553、 653、 1153:第三層間絕緣膜； 154a 154c、 254a 254c、 354a 354d、 454a、 454b、 554a、 554b、 654a 654m、 1154a、 1154b:接觸孔；155a 155c、 255a 255c、 355a 355c、 455a 455c、 555a 555e、 655a 655c、 1155:通孑L; 624: N溝道型的薄膜晶體管(Nch-TFT); 625: P溝道型的薄膜晶體管 (Pcn-TFT); 626:柵極電極連接部；644:第三配線層；654:第三層間絕緣膜；Vss:低電壓電源配線；Vdd:高電壓電源配線；Vin: 輸入電壓配線；V。ut:輸出電壓配線。
具體實施方式
下面通過實施方式，參照附圖更詳細地說明本發(fā)明，但本發(fā)明不限于這些實施方式。實施方式l圖l是表示實施方式l的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的Xl-Yl線的截面圖。此外，在圖l的(a)、圖2的(a)、圖3的(a)、圖4的(a)、圖5的(a)、圖6的(a)以及圖8的(a)中，涂斜線的區(qū)域表示第一配線層，用粗線包圍的區(qū)域表示第二配線層，用點線包圍的區(qū)域表示第三配線層，用粗虛線包圍的區(qū)域表示第四配線層。實施方式l的顯示裝置用基板l是液晶顯示裝置用基板，具有矩陣狀排列的像素。更具體地說，如圖1所示，顯示裝置用基板l在基板110的一方主面?zhèn)染邆浠讓?1K像素開關(guān)用晶體管113a、 113b、多個柵極配線118、多個保持電容配線121、像素數(shù)據(jù)保持電容元件 120、多個數(shù)據(jù)配線115、連接部117a、 117b、 117c、具有接觸孔154a、 154b、 154c的第一層間絕緣膜151、具有通孔155a、 155b的第二層間絕緣膜152、具有通孔155c的第三層間絕緣膜153以及像素電極 116。這樣，顯示裝置用基板l是有源矩陣基板。另外，顯示裝置用基板1具有從基板110側(cè)起將基底層111、半導體層130、具有接觸孔154a和154b的柵極絕緣膜112、第一配線層 141、第一層間絕緣膜151、第二配線層142、第二層間絕緣膜152、第三配線層143、第三層間絕緣膜153以及像素電極116按該順序?qū)?疊到基板110的一方主面?zhèn)鹊慕Y(jié)構(gòu)。這樣，接觸孔154a和154b是貫通第一層間絕緣膜151和柵極絕緣膜112兩者的連接孔。半導體層 130具有溝道區(qū)域131a、 131b、低濃度雜質(zhì)區(qū)域132a、 132b、 132c、 132d、 132e以及高濃度雜質(zhì)區(qū)域133a、 133b、 133c。這樣，在本說明書中，半導體層是至少使用半導體材料形成的層。另外，接觸孔是用于連接半導體層或者第一配線層與第二配線層以及位于第二配線層上層的配線層中的任一個配線層的孔，通孔(導通孔)是用于連接第二配線層和位于第二配線層上層的配線層中的任意2個配線層的孔。并且，所謂上層是指離基板遠的層，另一方面，下層是離基板近的層。此外，接觸孔和通孔的尺寸可以適當設(shè)定，在接觸孔和通孔的平面形狀(俯視顯示裝置用基板主面時的形狀)為大致方形的情況下，通常為2 4pm見方，優(yōu)選3pm見方。相互平行設(shè)置的多個柵極配線118和多個保持電容配線121被配置為與多個數(shù)據(jù)配線115正交。S卩，多個柵極配線118和多個保持電容配線121與多個數(shù)據(jù)配線115格狀設(shè)置。另外，由相鄰的保持電容配線121與相鄰的數(shù)據(jù)配線115劃分的區(qū)域成為1個像素區(qū)域。晶體管113a由溝道區(qū)域131a、低濃度雜質(zhì)區(qū)域132a、 132b、高濃度雜質(zhì)區(qū)域133a、 133b、柵極絕緣膜112以及柵極電極119a組成。這樣，晶體管113a具有LDD (Lightly Doped Dorain:輕摻雜漏區(qū)) 結(jié)構(gòu)，低濃度雜質(zhì)區(qū)域132a、 132b發(fā)揮LDD區(qū)域的功能，高濃度雜質(zhì)區(qū)域133a、 133b發(fā)揮源極、漏極區(qū)域的功能。另外，晶體管113b 也同樣地具有LDD結(jié)構(gòu)，由溝道區(qū)域131b、低濃度雜質(zhì)區(qū)域132c、 132d、高濃度雜質(zhì)區(qū)域133b、 133c、柵極絕緣膜112以及柵極電極 119b構(gòu)成。這樣，晶體管113a、 113b是頂柵型(平面型)薄膜晶體管(TFT)。并且，晶體管113a、 113b通過高濃度雜質(zhì)區(qū)域133b (互相的源極、漏極區(qū)域)串聯(lián)連接。由此，能夠有效地抑制從像素電極116產(chǎn)生的漏電電流。由第一配線層141形成柵極電極119a、 119b。另外，柵極電極 119b與由第一配線層141形成的柵極配線118連接，柵極配線118的一部分發(fā)揮柵極電極119a的功能。這樣，由第一配線層141一體地形成柵極電極119a、 119b以及柵極配線118。此外，柵極電極119a、 119b在溝道長度方向上的寬度為2 5nm左右(優(yōu)選為3 4pm)。另一方面，柵極配線118的寬度為5 15nm左右(優(yōu)選為6 10pm)。此外，在本說明書中，使柵極電極成為與構(gòu)成配線層的像素開關(guān)用晶體管的溝道相對的區(qū)域。另外，柵極配線是用于傳送掃描信號的配線，也可以是被稱為柵極線、掃描線、掃描信號線等的配線。并且，數(shù)據(jù)配線是用于傳送像素信號(圖像數(shù)據(jù))的配線，也可以是被稱為數(shù)據(jù)線、數(shù)據(jù)信號線、圖像信號線等的配線。由第二配線層142島狀地形成連接部117a，使其與高濃度雜質(zhì) 區(qū)域133a重疊。另外，由第二配線層142島狀地形成連接部117b，使其與高濃度雜質(zhì)區(qū)域133c重疊。并且，還由第三配線層143島狀地形成連接部117c，使其與高濃度雜質(zhì)區(qū)域133c重疊。由第三配線層143形成數(shù)據(jù)配線115。另外，數(shù)據(jù)配線115通過連接部117a連接到晶體管113a。數(shù)據(jù)配線115與連接部117a通過通孔155a接觸并由此連接，另外，連接部117a與發(fā)揮晶體管113a的源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域133a通過接觸孔154a接觸并由此連接。此外，接觸孔154a不與通孔155a重疊配置。另外，數(shù)據(jù) 配線115的寬度為5 15pm左右(優(yōu)選為6 10^im)。像素電極116通過連接部117b和連接部117c連接到晶體管 113b。像素電極116與連接部117c通過通孔155c接觸并由此連接，另外，連接部117b與連接部117c通過通孔155b接觸并由此連接，并且，連接部117b與發(fā)揮晶體管113b的源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域133c通過接觸孔154b接觸并由此連接。此外，接觸孔 154b與通孔155c重疊配置，另一方面，接觸孔154b和通孔155c不與通孔155b重疊配置。另外，與通過鄰接的保持電容配線121和鄰接的數(shù)據(jù)配線115所劃分的像素區(qū)域?qū)?yīng)地設(shè)置像素電極116。像素數(shù)據(jù)保持電容元件120由保持電容下層電極(構(gòu)成像素數(shù) 據(jù)保持電容元件的下層側(cè)電極)122、柵極絕緣膜112以及保持電容上層電極(構(gòu)成像素數(shù)據(jù)保持電容元件的上層側(cè)電極)123構(gòu)成。保持電容下層電極122由半導體層130形成，并且被連接到發(fā)揮晶體管113b的源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域133c。即，保持電容下層電極122由與晶體管113a、 113b的溝道區(qū)域131a、 131b和低濃度雜質(zhì)區(qū)域132a、 132b、 132c、 132d、高濃度雜質(zhì)區(qū)域133a、 133b、 133c等相同的半導體層130形成。更詳細地說，保持電容下層電極122包含與保持電容上層電極123相對的低濃度雜質(zhì)區(qū)域 132e和位于低濃度雜質(zhì)區(qū)域132e周圍的高濃度雜質(zhì)區(qū)域133c。另一方面，保持電容上層電極123由第一配線層141形成。另外，保持電容配線121由第二配線層142形成，并且通過接觸孔154c接觸并由此連接到保持電容上層電極123。這樣，在圖l (a)中的橫方向上相鄰的各像素的像素數(shù)據(jù)保持電容元件120通過保持電容配線121連接。另外，在俯視基板110主面時，保持電容上層電極123被配置為不從保持電容下層電極122露出。下面說明顯示裝置用基板l的制造方法。首先，準備基板IIO。優(yōu)選基板110是透明和/或絕緣性基板，在將顯示裝置用基板用于透射型液晶顯示裝置的情況下，優(yōu)選是透明且絕緣性的基板?；?10的材質(zhì)沒有特別限定，可以舉出玻璃基板、石英基板、硅基板、在金屬板或者不銹鋼板的表面形成絕緣膜的基板等。另外，作為基板110也可以使用能承受處理溫度的耐熱性塑料基板。然后，形成膜厚100 400nm (優(yōu)選200 300nm)的基底層lll。作為基底層111能夠使用通過等離子CVD法或者濺射法形成的包含硅的絕緣膜(例如Si02膜、SiN膜、SiNO膜)。在將玻璃基板用作基板110的情況下，通過形成基底層111能防止從基板110擴散以堿金屬元素為首的雜質(zhì)，并且能夠降低TFT的電氣特性的偏差。此外，基底層lll除了絕緣膜的單層結(jié)構(gòu)以外，也可以是層疊了2層以上的絕緣膜的結(jié)構(gòu)。然后，形成膜厚30 100nm (優(yōu)選40 50nm)的島狀半導體層 130。更詳細地說，通過公知的方式(濺射法、LPCVD法、等離子 CVD法等)形成具有非晶態(tài)結(jié)構(gòu)的非晶態(tài)半導體膜后，將進行公知的晶化處理(激光晶化法、熱晶化法、使用鎳等催化劑的熱晶化法等)而得到的結(jié)晶態(tài)半導體膜通過光刻工序圖案化為所希望的形狀，由此形成半導體層130。半導體層130的材料沒有特別限定，但優(yōu)選硅、硅鍺(SiGe)合金等。然后，形成膜厚30 100nm (優(yōu)選50 70nm)的柵極絕緣膜112。作為柵極絕緣膜112能夠使用通過等離子CVD法或者濺射法形成的包含硅的絕緣膜(例如Si02膜、SiN膜、SiNO膜)。此外，柵極絕緣膜112除了絕緣膜單層結(jié)構(gòu)以外，也可以是層疊了2層以上的絕緣膜的結(jié)構(gòu)。其中，作為柵極絕緣膜112優(yōu)選Si02膜，在使柵極絕緣膜 112為層疊結(jié)構(gòu)的情況下，優(yōu)選連接半導體層130的層為SiO2膜。由此，能夠降低柵極絕緣膜113和半導體層130 (優(yōu)選硅層)在界面處的界面態(tài)，因此能夠提高晶體管113a、 113b的電氣特性。然后，為了控制晶體管113a、 113b的閾值電壓，通過離子注入法在50kV、 5xl012 3xl013cm 2的條件下對半導體層130的整個面摻雜硼(B)等雜質(zhì)元素。另外，此時半導體層130中雜質(zhì)元素的濃度為5xl0" 5xl(^7cnr3左右。然后，在利用抗蝕劑遮掩作為保持電容下層電極122的區(qū)域以外的半導體層130的狀態(tài)下，通過離子注入法在70kV 、 lxl013 lxl014cm—2的條件下對成為保持電容下層電極122的區(qū)域的半導體層130摻雜(低濃度摻雜)磷(P)等雜質(zhì)元素。另外，此時成為保持電容下層電極122的區(qū)域中的雜質(zhì)元素的濃度為 1><1017 ^1018(:111—3左右。由此，形成構(gòu)成保持電容下層電極122的低濃度雜質(zhì)區(qū)域132e。然后，除去抗蝕劑。然后，通過濺射法形成膜厚200 600nm (優(yōu)選300 400nm)的導電膜后，通過光刻工序使導電膜圖案化為期望的形狀，由此形成第一配線層141。由此，形成柵極電極119a、 119b、柵極配線118以及保持電容上層電極123。作為第一配線層141的材料，優(yōu)選鉭(Ta)、鉤(W)、鈦(Ti)、鉬(Mo)等高熔點金屬，或者以這些高熔點金屬為主要成分的合金材料或化合物材料等。另外，作為以高熔點金屬為主要成分的化合物，優(yōu)選氮化物。此外，第一配線層141也可以是層疊了使用這些材料而形成的導電膜的結(jié)構(gòu)。然后，將第一配線層141作為掩模，通過離子注入法在70kV、 Ixl013 3xl013cm—2的條件下對半導體層130自對準地摻雜(低濃度摻雜)磷(P)等雜質(zhì)。另外，此時半導體層130中的雜質(zhì)元素的濃度為1><1013 3><10130111—3左右。然后，在利用抗蝕劑遮掩成為晶體管 113a、 113b的LDD區(qū)域的區(qū)域的半導體層130的狀態(tài)下，通過離子注入法在50kV、5xlO" lxlO"cm—2的條件下對半導體層130摻雜(高濃度摻雜)磷(P)等雜質(zhì)。另外，此時半導體層130中的雜質(zhì)元素的濃度為lxlO" lxlO"cm—3左右。由此，形成發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域132a、 132b、 132c、 132d。另外，形成發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域133a、 133b，并且形成發(fā)揮源極、漏極區(qū)域或者保持電容下層電極122的功能的高濃度雜質(zhì)區(qū)域 133c。然后，除去抗蝕劑。然后，形成膜厚0.5 1.5pm (優(yōu)選0.7 1.0ium)的第一層間絕緣膜151。作為第一層間絕緣膜151能夠使用通過等離子CVD法或者濺射法形成的包含硅的絕緣膜(例如SiOJ莫、SiN膜、SiNO膜)。此外，第一層間絕緣膜151除了絕緣膜單層結(jié)構(gòu)以外，也可以是層疊2層以上絕緣膜的結(jié)構(gòu)。其中，作為第一層間絕緣膜151，優(yōu)選將從第一配線層141側(cè)起膜厚0.2 0.4)iim的含氫的氮化硅(SiN:H)膜和膜厚 0.4 0.6pm的Si02膜層疊而成的層疊膜。其后，通過以400 450。C對基板110整體加熱0.5 1.0小時左右來進行半導體層130的氧化和活化。此時，能夠在半導體層130的氫化中有效地利用氮化硅膜所含的氫。其后，通過光刻工序在第一層間絕緣膜151和柵極絕緣膜112 中形成接觸孔154a、 154b，并且在第一層間絕緣膜151中形成接觸孔154c。由此，晶體管113a、 113b的源極、漏極區(qū)域的一部分與保持電容上層電極123的一部分成為露出的狀態(tài)。然后，通過濺射法形成膜厚400 1000nm (優(yōu)選600 800nm) 的導電膜后，通過光刻工序使導電膜圖案化為所希望的形狀來形成第二配線層142。由此，形成保持電容配線121和連接部117a、 117b。另外，連接部117a與晶體管113a的源極、漏極區(qū)域通過接觸孔154a 連接，并且，連接部117b與晶體管113b的源極、漏極區(qū)域通過接觸孔154b連接，并且，保持電容配線121與保持電容上層電極123通過接觸孔154c連接。其后不需要特別進行加熱處理，因此能夠使用低熔點材料形成第二配線層142。因而，作為第二配線層142的材料優(yōu) 選鋁(Al)、銅(Cu)、銀(Ag)等低電阻金屬或者以這些低電阻金屬為主要成分的合金材料或者化合物材料等。此外，第二配線層 142也可以是將使用這些材料形成的導電膜層疊而成的結(jié)構(gòu)。然后，形成膜厚1.0 3.0pm (優(yōu)選1.5 2.0pm)的第二層間絕緣膜152。通過旋涂法等涂布絕緣膜材料后，適當?shù)剡M行燒結(jié)來形成第二層間絕緣膜152。作為第二層間絕緣膜152的材料，優(yōu)選樹脂材料、旋涂玻璃材料(SOG材料)等。由此，能夠使第二層間絕緣膜 152的表面平坦化。這樣，第二層間絕緣膜152是具有平坦化作用的平坦化膜。作為樹脂材料，能夠舉出聚酰亞胺、丙烯、聚酰胺、聚酰胺-酰亞胺、BCB (Benzocyclobutene:苯并環(huán)丁烯)等。其中，優(yōu)選丙烯樹脂、感光性丙烯樹脂。此外，所謂SOG材料是通過旋涂法等涂布法形成玻璃膜(二氧化硅類皮膜)而得到的材料，更具體地說，作為SOG材料，優(yōu)選以Si-O-C鍵為骨架的SOG材料、以Si-C 鍵為骨架的SOG材料等。另外，優(yōu)選樹脂材料和SOG材料具有感光性，由此，在形成第二層間絕緣膜152后，僅通過曝光和顯影處理能夠形成連接孔(具體地說是通孔155a、 155b)。此外，第二層間絕緣膜152也可以是將使用樹脂材料和/或SOG材料形成的多個絕緣膜層疊而成的結(jié)構(gòu)。另外，第二層間絕緣膜152也可以是將使用樹脂材料和SOG材料中的至少一方而形成的絕緣膜(平坦化膜)和通過CVD法、濺射法等形成的絕緣膜(例如無機絕緣膜)層疊而成的結(jié)構(gòu)。更具體地說，例如為了提高形成于平坦化膜上層的配線層的密著性、為了在蝕刻配線層時保護平坦膜，也可以通過CVD法或者濺射法在平坦化膜上形成絕緣膜(例如Si02膜、SiN膜、SiNO膜等無機絕緣膜)。另外，第二層間絕緣膜152的膜厚設(shè)定為大于第一層間絕緣膜151的膜厚。并且，優(yōu)選第二層間絕緣膜152的表面實質(zhì) 上是平坦的，但是也可以具有高度500nm (優(yōu)選200nm)程度以下的高低差異。在第二層間絕緣膜152在表面具有臺階部的情況下，優(yōu)選臺階部的曲率半徑大于高低差異的高度，由此，在為了形成上層配線層(具體地說是第三配線層143)而進行蝕刻時，能夠有效地抑制蝕刻殘渣的產(chǎn)生。其后，通過光刻工序在第二層間絕緣膜152 中形成通孔155a、 155b。由此，連接部117a、 117b的一部分處于露出狀態(tài)。此時，通孔155a不與接觸孔154a重疊，另外，通孔155b不與接觸孔154b重疊。然后，通過濺射法形成膜厚400 1000nm (優(yōu)選600~800nm)的導電膜后，通過光刻工序使導電膜圖案化為所希望的形狀，由此形成第三配線層143。由此，形成數(shù)據(jù)配線115和連接部117c。另夕卜，數(shù)據(jù)配線115與連接部117a通過通孔155a連接，并且，連接部117c 與連接部117b通過通孔155b連接。與第二配線層142同樣，能夠使用低熔點材料形成第三配線層143。因而，作為第三配線層143的材料，優(yōu)選鋁(Al)、銅(Cu)、銀(Ag)等低電阻金屬或者以這些低電阻金屬為主要成分的合金材料或化合物材料等。此外，第三配線層143也可以是將使用這些材料形成的導電膜層疊的結(jié)構(gòu)。然后，形成膜厚1.0 3.0]Lim (優(yōu)選1.5 2.0^im)的第三層間絕緣膜153。通過旋涂法等涂布絕緣層材料后，適當?shù)剡M行燒結(jié)形成第三層間絕緣膜153。作為第三層間絕緣膜153的材料，與第二層間絕緣膜152同樣地優(yōu)選樹脂材料、旋涂玻璃材料(SOG材料)等。由此，能夠使第三層間絕緣膜153的表面平坦化。這樣，第三層間絕緣膜153是具有平坦化作用的平坦化膜。另外，與第二層間絕緣膜 152的情況同樣，從容易形成連接孔(具體地說是通孔155c)的觀點出發(fā)，優(yōu)選樹脂材料和SOG材料具有感光性。此外，第三層間絕緣膜153也可以是將使用樹脂材料和/或SOG材料而形成的多個絕緣膜層疊而成的結(jié)構(gòu)。另外，與第二層間絕緣膜152的情況相同，第三層間絕緣膜153也可以是將使用樹脂材料和SOG材料中的至少一方形成的絕緣膜(平坦化膜)和通過CVD法、濺射法等形成的絕緣膜(例如無機絕緣膜)層疊而成的結(jié)構(gòu)。并且，優(yōu)選第三層間絕緣膜153的表面實質(zhì)上是平坦的，但是也可以與第二層間絕緣膜152 同樣具有高度500nm (優(yōu)選200nm)左右以下的高低差異，在這種情況下，優(yōu)選臺階部的曲率半徑大于高低差異的高度。其后，通過光刻工序在第三層間絕緣膜153中形成通孔155c。由此，連接部177c 的一部分成為露出的狀態(tài)。此時，通孔155c不與通孔155b重疊，并且與接觸孔154b重疊。最后，通過濺射法形成膜厚80 120nm (優(yōu)選100 110nm)的透明導電膜后，通過光刻工序使透明導電膜圖案化為所希望的形狀，由此形成像素電極116。由此，像素電極116與連接部117c通過通孔155c連接。像素電極116的材料優(yōu)選透明導電膜材料，尤其是氧化銦錫(ITO)。此外，在反射型液晶顯示裝置中使用本實施方式的顯示裝置用基板的情況下，像素電極116的材料優(yōu)選A1、 Ag等高反射率金屬或者以這些高反射率金屬為主要成分的合金材料或化合物材料等。根據(jù)本實施方式的顯示裝置用基板1，數(shù)據(jù)配線115位于第三配線層143，因此能夠?qū)⒌谝慌渚€層141和第二配線層142用作構(gòu)成柵極配線118、保持電容配線121以及像素數(shù)據(jù)保持電容元件120的電極等。因而，能夠提高配線設(shè)計的自由度。另外，數(shù)據(jù)配線115位于第三配線層143，柵極配線118位于第一配線層141，保持電容配線121位于第二配線層142，因此能夠容易地分開數(shù)據(jù)配線115、柵極配線118以及保持電容配線121之間的間隔。因而，能降低在數(shù)據(jù)配線115中寄生的電容，縮短對像素寫入數(shù)據(jù)的時間。其結(jié)果是能夠抑制因信號電壓寫入不足造成的顯示不良的發(fā)生，并且能夠降低驅(qū)動顯示面板時的功耗。另外，第二層間絕緣膜152的膜厚大于第一層間絕緣膜151的膜厚，因此能夠更有效地降低在數(shù)據(jù)配線115中寄生的電容。因此，能夠?qū)崿F(xiàn)顯示裝置的進一步低功耗化以及高速驅(qū)動。另外，俯視基板110主面時，保持電容上層電極123被配置在與保持電容下層電極122重疊的區(qū)域內(nèi)，因此保持電容上層電極123 不會碰到擊穿電壓較低的保持電容下層電極122的端部('覆蓋保持電容下層電極122的端部的柵極絕緣膜112的膜厚較薄的區(qū)域)。因而，能夠抑制擊穿電壓缺陷的產(chǎn)生。另外，第二層間絕緣膜152包含平坦化膜，因此能夠有效地抑制為了形成第三配線層143而在導電膜上產(chǎn)生的高低差異。因而，能夠抑制在對該導電膜進行光刻時產(chǎn)生焦點深度的差異，抑制位于第三配線層143的數(shù)據(jù)配線115和/或連接部117c的寬度、大小發(fā)生變化。另外，能夠抑制由高低差異導致在蝕刻導電膜時產(chǎn)生蝕刻殘渣、在數(shù)據(jù)配線115和/或連接部117c之間發(fā)生短路的情況。另外，第三層間絕緣膜153包含平坦化膜，因此能夠有效地抑制在像素電極116上產(chǎn)生的高低差異。因而，能夠抑制在像素電極 116中產(chǎn)生斷線、圖案化不良、短路等缺陷。另外，在將本實施方式的顯示裝置用基板l應(yīng)用于液晶顯示裝置的情況下，能夠抑制由像素電極116的高低差異處的液晶分子取向混亂而導致的顯示質(zhì)量下降。另一方面，不將第一層間絕緣膜151作為平坦化膜，由此能夠使用適合于半導體層130的氫化并且耐熱性良好的無機絕緣膜作為第一層間絕緣膜151的材料。另外，俯視基板UO主面時，作為相鄰的第一層間絕緣膜151 和第二層間絕緣膜152的連接孔的第一接觸孔154a與通孔155a的配置位置不同。因而，與以往使相鄰的層間絕緣膜的連接孔在層疊方向上重疊的情況相比，能夠減小由接觸孔154a和/或通孔155a造成的高低差異的大小。因此，能夠抑制在數(shù)據(jù)配線115中產(chǎn)生斷線和圖案化不良的情況。另外，俯視基板110主面時，作為相鄰的第一層間絕緣膜151 和第二層間絕緣膜152的連接孔的接觸孔154b與通孔155b的配置位置不同。因而，與以往使相鄰的層間絕緣膜的連接孔在層疊方向上重疊的情況相比，能夠減小由接觸孔154b和/或通孔155b造成的高低差異的大小。因此，能夠抑制在連接部117c中產(chǎn)生斷線和圖案化不良的情況。并且，俯視基板110主面時，作為相鄰的第二層間絕緣膜152 和第三層間絕緣膜153的連接孔的通孔155b與通孔155c的配置位置不同。因而，與以往使相鄰的層間絕緣膜的連接孔在層疊方向上重疊的情況相比，能夠減小由通孔155b和/或通孔155c造成的高低差異的大小。因此，能夠抑制在像素電極116中產(chǎn)生斷線和圖案化不良的情況。并且，俯視基板110主面時，作為隔著第二層間絕緣膜152層疊的第一層間絕緣膜151和第三層間絕緣膜153的連接孔的接觸孔 154b與通孔155c的配置位置重疊。因而，如上所述，能夠抑制斷線和圖案化不良的產(chǎn)生，并且能夠最大限地縮小連接孔和配線圖案的配置面積。實施方式2圖2是表示實施方式2的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X2-Y2線的截面圖。圖3是表示實施方式2中的柵極配線的變形方式的平面示意圖。實施方式2的顯示裝置用基板2是液晶顯示裝置用基板，具有矩陣狀排列的像素。更具體地說，如圖2所示，顯示裝置用基板2在基板210的一方主面?zhèn)染邆浠讓?11、像素開關(guān)用晶體管213a、 213b、多個柵極配線218a、 218b、多個保持電容配線221、像素數(shù)據(jù)保持電容元件220、多個數(shù)據(jù)配線215、連接部217a、 217b、 217c、具有接觸孔254a、 254b、 254c的第一層間絕緣膜251 、具有通孔255a、 255b的第二層間絕緣膜252、具有通孔255c的第三層間絕緣膜253 以及像素電極216。這樣，顯示裝置用基板2是有源矩陣基板。另外，顯示裝置用基板2在基板210的一方主面?zhèn)染哂袑⒒讓?211、半導體層230、具有接觸孔254a、 254b的柵極絕緣膜212、第一配線層241、第一層間絕緣膜251、第二配線層242、第二層間絕緣膜252、第三配線層243、第三層間絕緣膜253以及像素電極216 從基板210側(cè)起按該順序?qū)盈B的結(jié)構(gòu)。這樣，接觸孔254a、 254b是貫通第一層間絕緣膜251和柵極絕緣膜212兩者的連接孔。半導體層 230具有溝道區(qū)域231a、 231b、低濃度雜質(zhì)區(qū)域232a、 232b、 232c、 232d以及高濃度雜質(zhì)區(qū)域233a、 233b、 233c。相互平行設(shè)置的多個柵極配線218b和多個保持電容配線221與多個數(shù)據(jù)配線215正交配置。gP,多個柵極配線218b和多個保持電容配線221與多個數(shù)據(jù)配線215格狀設(shè)置。另外，通過相鄰的保持電容配線221與相鄰的數(shù)據(jù)配線215劃分的區(qū)域成為1個像素區(qū)域。晶體管213a與實施方式l的晶體管113a同樣是具有LDD結(jié)構(gòu)的頂柵極型TFT，由溝道區(qū)域231a、發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域232a、 232b、發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域 233a、 233b、柵極絕緣膜212以及柵極電極219a構(gòu)成。另外，晶體管213b也與實施方式l的晶體管113b同樣地是具有LDD結(jié)構(gòu)的頂柵極型TFT，由溝道區(qū)域231b、發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū) 域232c、 232d、發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域233b、 233c、柵極絕緣膜212以及柵極電極219b構(gòu)成。并且，晶體管213a、 213b通過高濃度雜質(zhì)區(qū)域233b(相互的源極、漏極區(qū)域)串聯(lián)連接。由此，能夠有效地抑制從像素電極216產(chǎn)生的漏電電流。通過第一配線層241形成柵極電極219a、 219b。另外，柵極電極219a、 219b與通過第一配線層241形成為島狀的柵極配線218a連接。這樣，通過第一配線層241 —體地形成柵極電極219a、 219b以及柵極配線218a。通過第二配線層242形成柵極配線218b。另外，柵極配線218a和數(shù)據(jù)配線218b通過接觸孔254c接觸并由此連接。此外，柵極電極219a、219b在溝道長度方向上的寬度為2 5]Lim左右(優(yōu) 選3 4jnm)。另一方面，柵極配線218a在未設(shè)有接觸孔254a的區(qū)域中的寬度為2 5iam左右(優(yōu)選3 4pm)，柵極配線218b在未設(shè)有接觸孔254a的區(qū)域中的寬度為2 5nm左右(優(yōu)選3 4pm)。這樣，本實施方式中的柵極配線218b可以比實施方式l中的柵極配線118更細。連接部217a通過第二配線層242形成為島狀，與高濃度雜質(zhì)區(qū) 域233a重疊。另外，連接部217b通過第二配線層242形成為島狀，與高濃度雜質(zhì)區(qū)域233c重疊。并且，連接部217c也通過第三配線層 243形成為島狀，與高濃度雜質(zhì)區(qū)域233c重疊。通過第三配線層243形成數(shù)據(jù)配線215。另外，數(shù)據(jù)配線215與實施方式l同樣地通過連接部217a連接到晶體管213a。此外，接觸孔254a和通孔255a不重疊配置。另外，數(shù)據(jù)配線215的寬度為 5 15jxm左右(優(yōu)選6 10,)。與實施方式l同樣，像素電極216通過連接部217b和連接部217c 連接到晶體管213b。此外，接觸孔254b和通孔255c重疊配置，另一方面，接觸孔254b和通孔255c不與通孔255b重疊配置。另外，與由相鄰的保持電容配線221和相鄰的數(shù)據(jù)配線215劃分的像素區(qū)域相對應(yīng)地設(shè)置像素電極216。像素數(shù)據(jù)保持電容元件220由保持電容下層電極222、柵極絕緣膜212以及保持電容配線221構(gòu)成。這樣，保持電容配線221也能發(fā)揮保持電容上層電極223的功能。保持電容下層電極222由半導體層 230形成，并且被連接到發(fā)揮晶體管213b的源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域233c。 B卩，保持電容下層電極222通過與晶體管 213a、 213b的溝道區(qū)域231a、 231b、低濃度雜質(zhì)區(qū)域232a、 232b、 232c、 232d、高濃度雜質(zhì)區(qū)域233a、 233b、 233c等相同的半導體層 230形成。更詳細地說，保持電容下層電極222包含與保持電容配線 221相對的低濃度雜質(zhì)區(qū)域以及從保持電容配線221露出的高濃度雜質(zhì)區(qū)域。這樣，在圖2(a)中的橫方向上相鄰的各像素的像素數(shù) 據(jù)保持電容元件220通過保持電容配線221連接。下面說明顯示裝置用基板2的制造方法。首先，準備與實施方式1的基板110同樣的基板210。然后，與實施方式1同樣地形成基底層211、形成島狀的半導體層230并且形成柵極絕緣膜212。然后，為了控制晶體管213a、 213b的閾值電壓，與實施方式l 同樣地對整個半導體層230摻雜硼(B)等雜質(zhì)元素。然后，與實施方式l同樣，在通過抗蝕劑遮掩成為保持電容下層電極222的區(qū)域以外的半導體層230的狀態(tài)下，對成為保持電容下層電極222的區(qū)域的半導體層230中摻雜磷(P)等雜質(zhì)元素。由此，形成構(gòu)成保持電容下層電極222的低濃度雜質(zhì)區(qū)域。其后，除去抗蝕劑。然后，與實施方式1同樣地形成第一配線層241。由此，形成柵極電極219a、 219b、柵極配線218a以及保持電容配線221 (保持電容上層電極223)。然后，與實施方式1同樣地將第一配線層241作為掩模在半導體層230中自對準地摻雜(低濃度摻雜)磷(P)等雜質(zhì)。然后，在通過抗蝕劑遮掩成為晶體管213a、 213b的LDD區(qū)域的區(qū)域的半導體層 230的狀態(tài)下，與實施方式l同樣地，對半導體層230摻雜(高濃度摻雜)磷(P)等雜質(zhì)。由此，形成發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域232a、 232b、 232c以及232d。另外，形成發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域233a、 233b，并且形成發(fā)揮源極、漏極區(qū)域或者保持電容下層電極222的功能的高濃度雜質(zhì)區(qū)域233c。其后，除去抗蝕劑。然后，與實施方式l同樣，形成第一層間絕緣膜251，進行半導體層230的氫化和活化。與實施方式1的第一層間絕緣膜151同樣，第一層間絕緣膜251優(yōu)選從第一配線層241側(cè)起將含氫的氮化硅(SiN:H)膜和Si02膜層疊而成的層疊膜。其后，通過光刻工序，在第一層間絕緣膜251和柵極絕緣膜212中形成接觸孔254a、 254b，并且在第一層間絕緣膜251中形成接觸孔254c。由此，晶體管213a、 213b的源極、漏極區(qū)域的一部分以及柵極配線218a的一部分成為露出的狀態(tài)。下面，與實施方式1同樣地形成第二配線層242。由此，形成柵極配線218b和連接部217a、 217b。另外，連接部217a與晶體管213a 的源極、漏極區(qū)域通過接觸孔254a連接，并且，連接部217b與晶體管213b的源極、漏極區(qū)域通過接觸孔254b連接，并且，柵極配線218b 與柵極配線218a通過接觸孔254c連接。其后不需要特別進行加熱處理，因此能夠使用低熔點材料形成第二配線層242。因而，與實施方式1同樣，第二配線層242的材料優(yōu)選鋁、銅、銀等低電阻金屬或者以這些低電阻金屬為主要成分的合金材料或化合物材料等。然后，與實施方式1同樣地形成第二層間絕緣膜252。第二層間絕緣膜252是與實施方式1的第二層間絕緣膜152同樣地具有平坦化作用的平坦化膜。另外，第二層間絕緣膜252的膜厚被設(shè)定為大于第一層間絕緣膜251的膜厚。其后，通過光刻工序在第二層間絕緣膜252中形成通孔255a、 255b。由此，連接部217a、 217b的一部分處于露出的狀態(tài)。此時，通孔255a不與接觸孔254a重疊，另外，通孔255b不與接觸孔254b重疊。然后，與實施方式1同樣地形成第三配線層243。由此，形成數(shù) 據(jù)配線215和連接部217c。另外，數(shù)據(jù)配線215與連接部217a通過通孔255a連接，并且，連接部217c與連接部217b通過通孔255b連接。與第二配線層242同樣，.能夠使用低熔點材料形成第三配線層243。因而，與實施方式l同樣，第三配線層243的材料優(yōu)選鋁、銅、銀等低電阻金屬或者以這些低電阻金屬為主要成分的合金材料或化合物材料等。然后，與實施方式1同樣地形成第三層間絕緣膜253。第三層間絕緣膜253是與實施方式1的第三層間絕緣膜153同樣的具有平坦化作用的平坦化膜。其后，通過光刻工序在第三層間絕緣膜253中形成通孔255c。由此，連接部217c的一部分成為露出狀態(tài)。此時，通孔255c不與通孔255b重疊，并且與接觸孔254b重疊。最后，與實施方式1同樣地形成像素電極216。由此，像素電極 216與連接部217c通過通孔255c連接。根據(jù)本實施方式的顯示裝置用基板2，數(shù)據(jù)配線215位于第三配線層243，因此與實施方式l同樣地能夠提高配線設(shè)計的自由度。另外，數(shù)據(jù)配線215位于第三配線層243，柵極配線218a和保持電容配線221位于第一配線層241，柵極配線218b位于第二配線層 242，因此與實施方式l同樣地能夠抑制由信號電壓寫入不足造成的顯示不良的發(fā)生，并且能夠降低驅(qū)動顯示面板時的功耗。另夕卜，第二層間絕緣膜252的膜厚大于第一層間絕緣膜251的膜厚，因此與實施方式l同樣地能夠?qū)崿F(xiàn)顯示裝置的進一歩低功耗化和高速驅(qū)動。另外，柵極配線218b位于第二配線層242，因此柵極配線218b 的材料能夠使用耐熱性較低的材料。因而，柵極配線218b能夠使用低熔點且低電阻的金屬(例如，鋁、銅、銀等)或者其合金(例如鋁合金、銅合金等)。這樣，作為柵極配線218b的材料，能夠使用比第一配線層241的電阻更低的材料。即，與通過高熔點金屬形成的以往的柵極配線相比，能夠降低柵極配線218b的電阻。因而，通過使柵極配線218b 細線化能夠提高開口率，并且能夠抑制由柵極配線218b的電阻導致柵極信號發(fā)生延遲的情況。另外，通過柵極配線218b的低電阻化能夠?qū)崿F(xiàn)畫面尺寸的大型化。另外，第二層間絕緣膜252包含平坦化膜，因此與實施方式l 同樣，能夠抑制在位于第三配線層243的數(shù)據(jù)配線215、連接部217c中發(fā)生配線寬度變化(配線的大小)、短路的情況。另外，第三層間絕緣膜253包含平坦化膜，因此與實施方式l 同樣，能夠抑制在像素電極216中發(fā)生圖案化不良、短路等缺陷。另外，將本實施方式的顯示裝置用基板2應(yīng)用于液晶顯示裝置的情況下，能夠抑制由像素電極216的高低差異處的液晶分子取向混亂導致的顯示質(zhì)量降低的情況。另一方面，不使第一層間絕緣膜251為平坦化膜，由此與實施方式1同樣，第一層間絕緣膜251的材料能夠使用無機絕緣膜。另外，俯視基板210主面時，作為相鄰的第一層間絕緣膜251 和第二層間絕緣膜252的連接孔的第一接觸孔254a與通孔255a的配置位置不同。因而，與實施方式l同樣，能夠抑制在數(shù)據(jù)配線215 中發(fā)生斷線和圖案化不良的情況。另外，俯視基板210主面時，作為相鄰的第一層間絕緣膜251 和第二層間絕緣膜252的連接孔的接觸孔254b與通孔255b的配置位置不同。因而，與實施方式l同樣，能夠抑制在連接部217c中發(fā)生斷線和圖案化不良的情況。并且，俯視基板210主面時，作為相鄰的第二層間絕緣膜252 和第三層間絕緣膜253的連接孔的通孔255b與通孔255c的配置位置不同。因而，與實施方式l同樣，能夠抑制在像素電極216中發(fā)生斷線和圖案化不良的情況。并且，俯視基板210主面時，作為隔著第二層間絕緣膜252層疊的第一層間絕緣膜221和第三層間絕緣膜253的連接孔的接觸孔 254b與通孔255c的配置位置重疊。因而，如上所述，能夠抑制斷線和圖案化不良的發(fā)生，并且能夠最大限度地縮小連接孔和配線圖案的配置面積。此外，在本實施方式中，如圖3所示，柵極配線218a和數(shù)據(jù)配線218b也可以都延伸到鄰接的像素區(qū)域。這樣，使柵極配線218a、 218b成為二層結(jié)構(gòu)，由此，即使分別出現(xiàn)斷線部分，只要該斷線部分的位置不重疊，作為柵極配線218a、 218b整體就不會成為斷線狀態(tài)。因而，能夠抑制由柵極配線218a、 218b的斷線導致的缺陷的發(fā)生。實施方式3圖4是表示實施方式3的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X3-Y3線的截面圖。圖5是表示以往的顯示裝置用基板中的柵極電極的形態(tài)的平面示意圖。圖6是表示實施方式3 的柵極配線的變形方式的平面示意圖。實施方式3的顯示裝置用基板3是液晶顯示裝置用的基板，具有矩陣狀排列的像素。更具體地說，如圖4所示，顯示裝置用基板3 在基板310的一方主面?zhèn)染邆浠讓?11、像素開關(guān)用晶體管313a、 313b、多個柵極配線318、多個保持電容配線321、像素數(shù)據(jù)保持電容元件320、多個數(shù)據(jù)配線315、連接部317a、 317b、 317c、 317d、具有接觸孔354a、 354b、 354c、 354d的第一層間絕緣膜351 、具有通孔355a、 355b的第二層間絕緣膜252、具有通孔355c的第三層間絕緣膜的353以及像素電極316。這樣，顯示裝置用基板3是有源矩陣基板。另外，顯示裝置用基板3在基板310的一方主面?zhèn)染哂袑⒒讓?311、半導體層330、具有接觸孔354a、 354b的柵極絕緣膜312、第一配線層341、第一層間絕緣膜351、第二配線層342、第二層間絕緣膜352、第三配線層343、第三層間絕緣膜353以及像素電極316 從基板310側(cè)按該順序?qū)盈B的結(jié)構(gòu)。這樣，接觸孔354a、 354b是貫通第一層間絕緣膜351和柵極絕緣膜312兩者的連接孔。半導體層 330具有溝道區(qū)域331a、 331b、低濃度雜質(zhì)區(qū)域332a、 332b、 332c、 332d、 332e以及高濃度雜質(zhì)區(qū)域333a、 333b、 333c。相互平行設(shè)置的多個柵極配線318和多個保持電容配線321與多個數(shù)據(jù)配線315正交設(shè)置。即，多個柵極配線318和多個保持電容配線321與多個數(shù)據(jù)配線315格狀設(shè)置。另外，由相鄰的保持電容配線321和相鄰的數(shù)據(jù)配線315劃分的區(qū)域成為一個像素區(qū)域。晶體管313a與實施方式l的晶體管113a同樣是具有LDD結(jié)構(gòu)的頂柵型的TFT，由溝道區(qū)域331a、發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域332a、 332b、發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域333a、 333b、柵極絕緣膜312以及柵極電極319a構(gòu)成。另外，晶體管313b也與實施方式l的晶體管113b同樣是具有LDD結(jié)構(gòu)的頂柵型的TFT，由溝道區(qū)域331b、發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域 332c、 332d、發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域333b、 333c、柵極絕緣膜312以及柵極電極319b構(gòu)成。并且，晶體管313a、 313b通過高濃度雜質(zhì)區(qū)域333b(相互的源極、漏極區(qū)域)串聯(lián)連接。由此，能夠有效地抑制從像素電極316產(chǎn)生發(fā)生漏電流。另外，晶體管313a， 313b與數(shù)據(jù)配線315重疊配置。連接部317a由第二配線層342形成為島狀，與高濃度雜質(zhì)區(qū)域 333a重疊。另外，連接部317b由第二配線層342形成，與柵極電極 319a， 319b重疊配置。并且，連接部317c由第二配線層342形成為島狀，與高濃度雜質(zhì)區(qū)域333c和保持電容配線321重疊。并且，連接部317d由第三配線343形成為島狀，與保持電容配線321重疊。柵極配線318由第二配線層342形成。另外，柵極配線318與連接部317b由第二配線層242形成為一體，由此相互連接。柵極電極 319a、 319b分別由第一配線層341分割(獨立)形成。另外，柵極電極319a和柵極配線318通過接觸孔354c進行接觸并由此連接。另一方面，柵極電極319b通過連接部317b與柵極配線318連接。柵極電極319b和連接部317b通過接觸孔354d進行接觸并由此連接。此外，柵極電極319a、 319b在溝道長度方向上的寬度是4 8pm左右(優(yōu) 選5 7pm)。另一方面，柵極配線318的寬度是3 10jam左右(優(yōu)選 4 6|iim)。這樣，本實施方式中的柵極配線318可以比實施方式1中的柵極配線118更細。數(shù)據(jù)配線315由第三配線層343形成。另外，數(shù)據(jù)配線315與實施方式l同樣通過連接部317a與晶體管313a連接。此外，接觸孔354a 和通孔355a不重疊配置。另外，數(shù)據(jù)配線315的寬度是5 15pm左右 (優(yōu)選6 10(am)。像素電極316通過連接部317c和連接部317d與晶體管313b連接。像素電極316與連接部317c通過通孔355c進行接觸并由此連接，另外，連接部317b與連接部317c通過通孔355b進行接觸并由此連接，并且，連接部317b與發(fā)揮晶體管313b的源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域333c通過接觸孔354b進行接觸并由此連接。此外，接觸孔354b、接觸孔354b和通孔355c不重疊配置。另外，像素電極316與由相鄰的保持電容配線321和相鄰的數(shù)據(jù)配線315劃分的像素區(qū)域?qū)?yīng)設(shè)置。像素數(shù)據(jù)保持電容元件320與實施方式2同樣，由保持電容下層電極322、柵極絕緣膜312以及保持電容配線321 (保持電容上層電極323)構(gòu)成。另外，保持電容下層電極322由半導體層330形成，并且與發(fā)揮晶體管313b的源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域 333c連接。下面說明顯示裝置用基板3的制造方法。首先，準備與實施方式1的基板110相同的基板310。然后，與實施方式1同樣地形成基底層311，形成島狀的半導體層330并且形成柵極絕緣膜312。然后，為了控制晶體管313a、 313b的閾值電壓，與實施方式同樣地對整個半導體層330摻雜硼(B)等雜質(zhì)元素。然后，在用抗蝕劑遮掩成為保持電容下層電極322的區(qū)域以外的半導體層330的狀態(tài)下，與實施方式l同樣地，對成為保持電容下層電極322的區(qū)域的半導體層330摻雜磷(P)等雜質(zhì)元素。由此，形成構(gòu)成保持電容下層電極322的低濃度雜質(zhì)區(qū)域332e。然后，除去抗蝕劑。然后，與實施方式1同樣地形成第一配線層341。由此形成柵極電極319a、 319b、柵極配線318以及保持電容配線321 (保持電容上層電極323)。然后，與實施方式l同樣，將第一配線層341作為掩模，在半導體層330中自對準地摻雜(低濃度摻雜)磷(P)等雜質(zhì)。然后，在用抗蝕劑遮掩成為晶體管313a、 313b的LDD區(qū)域的半導體層330的狀態(tài)下，與實施方式1同樣地在半導體層330中摻雜(高濃度摻雜) 磷(P)等雜質(zhì)。由此形成發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域 332a、 332b、 332c、 332d。另外，形成發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域333a， 333b，并且形成發(fā)揮源極、漏極區(qū)域或者保持電容下層電極322的功能的高濃度雜質(zhì)區(qū)域333c。然后，除去抗蝕劑。然后，與實施方式l同樣，形成第一層間絕緣膜351并進行半導體層330的氫化和活化。與實施方式1的第一層間絕緣膜151同樣，作為第一層間絕緣膜351優(yōu)選從第一配線層341側(cè)層疊含有氫的氮化硅(SiN: H)膜和Si02膜而成的層疊膜。然后，通過光刻工序在第一層間絕緣膜351和柵極絕緣膜312中形成接觸孔354a、 354b，并且在第一層間絕緣膜351中形成接觸孔354c、 354d。由此，晶體管 313a、 313b的源極、漏極區(qū)域的一部分和柵極電極319a、 319b的一部分成為露出狀態(tài)。然后，與實施方式1同樣地形成第二配線層342。由此形成柵極配線318b和連接部317a、 317b、 317c。另外，連接部317a與晶體管 313a的源極、漏極區(qū)域通過接觸孔354a連接，另外，連接部317c與晶體管313b的源極、漏極區(qū)域通過接觸孔354b連接，并且，柵極電極319a與柵極配線318通過接觸孔354c連接，并且，柵極電極319b 與連接部317b通過接觸孔354d連接。其后，不需要特意進行加熱處理，因此可以使用低熔點的材料形成第二配線層342。因此，與實施方式1同樣，第二配線層342的材料優(yōu)選鋁、銅、銀等低電阻金屬，或者以這些低電阻金屬為主要成分的合金材料或化合物材料等。然后，與實施方式1同樣地形成第二層間絕緣膜352。第二層間絕緣膜352與實施方式1的第二層間絕緣膜152同樣是具有平坦化作用的平坦化膜。另外，第二層間絕緣膜352的膜厚被設(shè)定為大于第一層間絕緣膜351的膜厚。然后，通過光刻工序在第二層間絕緣膜 352中形成通孔355a、 355b。由此，連接部317a， 317c的一部分成為露出狀態(tài)。此時，通孔355a不與接觸孔354a重疊，另外，通孔355b 不與接觸孔354b重疊。然后，與實施方式1同樣地形成第三配線層343。由此形成數(shù)據(jù) 配線315和連接部317d。另外，數(shù)據(jù)配線315與連接部317a通過通孔 255a連接，并且，連接部317d與連接部317c通過通孔255b連接。與第二配線層342同樣，可以用低熔點的材料來形成第三配線層343。因此，與實施方式l同樣，作為第三配線層343的材料優(yōu)選鋁、銅、銀等低電阻金屬，或者以這些低電阻金屬為主要成分的合金材料或化合物材料等。然后，與實施方式1同樣地形成第三層間絕緣膜353。第三層間絕緣膜353與實施方式1的第三層間絕緣膜153同樣是具有平坦化作用的平坦化膜。然后，通過光刻工序在第三層間絕緣膜353中形成通孔355c。由此，連接部317d的一部分成為露出狀態(tài)。此時，通孔 355c不與接觸孔355b重疊。最后，與實施方式1同樣地形成像素電極316。由此，像素電極 316與連接部317d通過接觸孔355c連接。根據(jù)本實施方式的顯示裝置用基板3，數(shù)據(jù)配線315位于第三配線層343，因此與實施方式l同樣，能夠提高配線設(shè)計的自由度。另外，數(shù)據(jù)配線315位于第三配線層343，保持電容配線321位于第一配線層341，柵極配線318位于第二配線層342，因此與實施方式1同樣，可以抑制信號電壓寫入不足導致的顯示不良的產(chǎn)生，并且可以減少驅(qū)動顯示面板時的功耗。另外，第二層間絕緣膜352的膜厚大于第一層間絕緣膜351的膜厚，因此與實施方式l同樣，能夠?qū)崿F(xiàn)顯示裝置的進一步低功耗化和高速驅(qū)動。另外，柵極配線318位于第二配線層342，因此可以使用耐熱性較低的材料作為柵極配線318的材料。因此，柵極配線318可以使用低熔點且低電阻的金屬(例如，鋁、銅、銀等)或這些金屬的合金 (例如，鋁合金、銅合金等)。這樣，作為柵極配線318的材料，可以使用比第一配線層341 的電阻更低的材料。即，與由高熔點金屬形成的以往的柵極配線相比，可以減小柵極配線318的電阻。因此，可以通過柵極配線318 的細線化來提高開口率，并且能夠抑制由柵極配線318的電阻導致柵極信號發(fā)生延遲的情況。另外，能夠通過柵極配線318的低電阻化來實現(xiàn)畫面尺寸的大型化。另外，在俯視基板310的主面時，晶體管313a、 313b與數(shù)據(jù)配線315重疊，因此可以提高像素開口率。更具體地說，在圖12所示的以往的顯示裝置用基板ll中，像素開口率為40%左右，但是，根據(jù)本實施方式的顯示裝置用基板3，像素開口率可以提高到50%左右。另外，由第一配線層351形成并分離設(shè)置的柵極電極319a、319b 通過由第二配線層352形成的連接部317b連接。另外，在俯視基板 310的主面時，連接部317b與數(shù)據(jù)配線315重疊，因此可以減少柵極電極319a、 319b的設(shè)置空間。由此，可以進一步提高像素開口率。此外，如圖5所示，在由第二配線層形成數(shù)據(jù)配線的以往的顯示裝置用基板中，在將2個晶體管1313a、 1313b設(shè)置在由第二配線層形成的數(shù)據(jù)配線1315的正下方的情況下，柵極電極1319a、 1319b 通過第一配線層形成為一體，需要設(shè)置用于連接柵極電極1319a、 1319b的柵極電極連接部1626。因此，這種以往的顯示裝置用基板從像素開口率的觀點來看是不利的。此外，柵極電極1319a， 1319b 與柵極配線1318形成為一體并由此連接。另外，第二層間絕緣膜352包含平坦化膜，因此與實施方式l 同樣，可以抑制在位于第三配線層343的數(shù)據(jù)配線315、連接部317d 中發(fā)生配線寬度(配線的大小)改變和短路的情況。另外，第三層間絕緣膜353包括平坦化膜，因此與實施方式l 同樣，可以抑制在像素電極316發(fā)生的斷線、圖案化不良、短路等問題。另外，在將本實施方式的顯示裝置用基板3應(yīng)用于液晶顯示裝置中的時候，可以抑制在像素電極316的高低差異處的液晶分子的取向混亂導致的顯示質(zhì)量的下降。另一方面，不使第一層間絕緣膜351為平坦化膜，由此，與實施方式1同樣，可以使用無機絕緣膜作為第一層間絕緣膜351的材料。另外，在俯視基板310的主面時，作為相鄰的第一層間絕緣膜 351和第二層間絕緣膜352的連接孔的第一接觸孔354a和通孔355a的配置位置不同。因此，與實施方式l同樣，可以抑制在數(shù)據(jù)配線315中發(fā)生斷線和圖案化不良的情況。另外，在俯視基板310的主面時，作為相鄰的第一層間絕緣膜 351和第二層間絕緣膜352的連接孔的接觸孔354b與通孔355b的配置位置不同。因此，與實施方式l同樣，可以抑制在連接部317d中發(fā)生斷線和圖案化不良的情況。并且，在俯視基板310的主面時，作為相鄰的第二層間絕緣膜 352和第三層間絕緣膜353的連接孔的通孔355b與通孔355c的配置位置不同。因此，與實施方式l同樣，可以抑制在像素電極316中發(fā) 生斷線和圖案化不良的情況。此外，如圖6所示，本實施方式的顯示裝置用基板3也可以具備由第一配線層341形成的柵極配線318a和由第二配線層342形成的 318b。此時，柵極配線318a的一部分發(fā)揮柵極配線319a的功能，并且柵極配線319a和柵極配線318a通過第一配線層341形成為一體。另外，柵極配線318a和柵極配線318b通過接觸孔354c進行接觸并由此連接。這樣，使柵極配線318a、 318b成為二層結(jié)構(gòu)，由此即使分別存在斷線部分，只要其斷線部分的位置不重疊，作為柵極配線 318a、 318b整體就不會成為斷線狀態(tài)。因此，可以抑制由柵極配線 318a、 318b的斷線導致的缺陷的產(chǎn)生。實施方式4圖7是表示實施方式4的顯示裝置用基板的示意圖，(a)是平面圖，(b)是(a)中的X4-Y4線的截面圖。實施方式4的顯示裝置用基板4是液晶顯示裝置用基板，具有矩陣狀排列的像素。更具體地說，如圖7所示，顯示裝置用基板4在基板410的一方主面?zhèn)染邆浠讓?11、像素開關(guān)用晶體管413a、 413b、多個柵極配線418、多個保持電容配線421、像素數(shù)據(jù)保持電容元件420、多個數(shù)據(jù)配線415a、 415b、連接部417a、 417b、具有接觸孔454a、 454b的第一層間絕緣膜451、具有通孔455a、 455b的第二層間絕緣膜452、具有通孔455c的第三層間絕緣膜453以及像素電極416。這樣，顯示裝置用基板4是有源矩陣基板。另外，顯示裝置用基板4在基板410的一方主面?zhèn)染哂袑⒒讓?11、半導體層430、具有接觸孔454a、 454b的柵極絕緣膜412、第一配線層441、第一層間絕緣膜451、第二配線層442、第二層間絕緣膜452、第三配線層443、第三層間絕緣膜453以及像素電極416 從基板410側(cè)起按該順序?qū)盈B的結(jié)構(gòu)。這樣，接觸孔454a、 454b是貫通第一層間絕緣膜451和柵極絕緣膜412兩者的連接孔。半導體層 430具有溝道區(qū)域431a、 431b、低濃度雜質(zhì)區(qū)域432a、 432b、 432c、 432d以及高濃度雜質(zhì)區(qū)域433a、 433b、 433c。
相互平行設(shè)置的多個柵極配線418和多個保持電容配線421與多個數(shù)據(jù)配線415a、 415b正交配置。S卩，多個柵極配線418和多個保持電容配線421與多個數(shù)據(jù)配線415a、 415b格狀設(shè)置。另外，由相鄰的保持電容配線421和相鄰的數(shù)據(jù)配線415劃分的區(qū)域成為一個像素區(qū)域。
晶體管413a與實施方式l的晶體管113a同樣是具有LDD結(jié)構(gòu)的頂柵型的TFT，由溝道區(qū)域431a、發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域432a、 432b、發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域 433a、 433b、柵極絕緣膜412以及柵極電極419a構(gòu)成。另外，晶體管413b也與實施方式l的晶體管113b同樣是具有LDD結(jié)構(gòu)的頂柵型的TFT，由溝道區(qū)域431b、發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域 432c、 432d、發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域433b、 433c、柵極絕緣膜412以及柵極電極419b構(gòu)成。并且，晶體管413a、 413b由高濃度雜質(zhì)區(qū)域433b (相互的源極、漏極區(qū)域)串聯(lián)連接。由此，能夠有效地抑制從像素電極416發(fā)生漏電流。
柵極電極419a、 419b由第一配線層441形成。另外，柵極電極 419b連接到由第一配線層441形成的柵極配線418，柵極配線418的一部分發(fā)揮柵極電極419a的功能。這樣，柵極電極419a、 419b和柵極配線418通過第一配線層441形成為一體。此外，柵極電極419a， 419b在溝道長度方向上的寬度是2 5)im左右(優(yōu)選3 4)am)。另一方面，柵極配線418的寬度是5 15jiim左右(優(yōu)選6 10)um)。
連接部417a由第二配線層442形成為島狀，與高濃度雜質(zhì)區(qū)域 433c重疊。另外，連接部417b也由第三配線層443形成為島狀，與高濃度雜質(zhì)區(qū)域433c重疊。
數(shù)據(jù)配線415a由第三配線層443形成。另一方面，數(shù)據(jù)配線415b 與數(shù)據(jù)配線415a重疊，由第二配線層442形成。并且，數(shù)據(jù)配線415a 和數(shù)據(jù)配線415b通過通孔455a進行接觸并由此連接。這樣，本實施方式的顯示裝置用基板4是具有將多層的層間絕緣膜和三層以上的配線層交替層疊在基板的一方主面?zhèn)榷傻慕Y(jié)構(gòu)的顯示裝置用基板，顯示裝置用基板4具有第一數(shù)據(jù)配線和第二數(shù)據(jù)配線，其中，所述第一數(shù)據(jù)配線位于作為從基板側(cè)起第三個配線層的第三配線層，所述第二數(shù)據(jù)配線位于在層疊方向上與第三配線層相鄰的配線層、即作為從基板側(cè)起第二個配線層的第二配線層或作為從基板側(cè) 起第四個配線層的第四配線層(優(yōu)選第二配線層)，并且與第一數(shù) 據(jù)配線連接。另外，數(shù)據(jù)配線415b與發(fā)揮晶體管413a的源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域433a通過接觸孔454a進行接觸并由此連接。此外，接觸孔454a和通孔455a不重疊配置。另外，數(shù)據(jù)配線415a的寬度是5 15iiim左右(優(yōu)選3 4itim)，數(shù)據(jù)配線415b的寬度是5 15ium左右(優(yōu)選6 10iiim)。
與實施方式l同樣，像素電極416通過連接部417a和連接部417b 與晶體管413b連接。此外，接觸孔454b和通孔455c重疊配置，另一方面，接觸孔454b和通孔455c不與通孔455b重疊配置。另外，像素電極416與由相鄰的保持電容配線421和相鄰的數(shù)據(jù)配線415劃分的像素區(qū)域?qū)?yīng)設(shè)置。
像素數(shù)據(jù)保持電容元件420與實施方式2同樣，由保持電容下層電極422、柵極絕緣膜412以及保持電容配線421 (保持電容上層電極423)構(gòu)成。另外，保持電容下層電極422由半導體層430形成，并且與發(fā)揮晶體管413b的源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域 433c連接。
下面說明顯示裝置用基板4的制造方法。
首先，準備與實施方式1的基板110相同的基板410。然后，與實施方式1同樣地形成基底層411，形成島狀的半導體層430并且形成柵極絕緣膜412。然后，為了抑制晶體管413a、 413b的閾值電壓，與實施方式同樣，對整個半導體層430摻雜硼(B)等雜質(zhì)元素。
然后，在用抗蝕劑遮掩成為保持電容下層電極422的區(qū)域以外的半導體層430的狀態(tài)下，與實施方式l同樣，對成為保持電容下層電極422的區(qū)域的半導體層430摻雜磷(P)等雜質(zhì)元素。由此形成構(gòu)成保持電容下層電極422的低濃度雜質(zhì)區(qū)域。然后，除去抗蝕劑。
然后，與實施方式1同樣地形成第一配線層441。由此形成柵極電極419a、 419b、柵極配線418以及保持電容配線421 (保持電容上層電極423)。
然后，與實施方式l同樣，將第一配線層441用作掩模，在半導體層430中自對準地摻雜(低濃度摻雜)磷(P)等雜質(zhì)。然后，在用抗蝕劑遮掩成為晶體管413a、 413b的LDD區(qū)域的區(qū)域的半導體層 430的狀態(tài)下，與實施方式l同樣，在半導體層430中摻雜(高濃度摻雜)磷(P)等雜質(zhì)。由此，形成發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域432a、 432b、 432c、 432d。另外，形成發(fā)揮源極、漏極區(qū) 域的功能的高濃度雜質(zhì)區(qū)域433a、 433b，并且形成發(fā)揮源極、漏極區(qū)域或者保持電容下層電極422的功能的高濃度雜質(zhì)區(qū)域433c。然后，除去抗蝕劑。
然后，與實施方式l同樣，形成第一層間絕緣膜451并進行半導體層430的氫化和活化。與實施方式1的第一層間絕緣膜151同樣，第一層間絕緣膜451優(yōu)選從第一配線層441側(cè)層疊含有氫的氮化硅 (SiN: H)膜和Si02膜而成的層疊膜。然后，通過光刻工序在第一層間絕緣膜451和柵極絕緣膜412中形成接觸孔454a、 454b。由此，晶體管413a、 413b的源極、漏極區(qū)域的一部分成為露出狀態(tài)。
然后，與實施方式1同樣地形成第二配線層442。由此形成數(shù)據(jù) 配線415b和連接部417a。另外，數(shù)據(jù)配線415b與晶體管413a的源極、漏極區(qū)域通過接觸孔454a連接，并且，連接部417a與晶體管413b的源極、漏極區(qū)域通過接觸孔454b連接。其后，不需要特意進行加熱處理，因此可以使用低熔點的材料來形成第二配線層442。因此，與實施方式l同樣，第二配線層442的材料優(yōu)選鋁、銅、銀等低電阻金屬，或是以這些低電阻金屬為主要成分的合金材料或化合物材料等。
然后，與實施方式l同樣，形成第二層間絕緣膜452。第二層間絕緣膜452是具有與實施方式1的第二層間絕緣膜152同樣的平坦化作用的平坦化膜。另外，第二層間絕緣膜452的膜厚設(shè)為比第一層間絕緣膜451的膜厚更厚。其后，通過光刻工序在第二層間絕緣膜 452中形成通孔455a、 455b。由此，數(shù)據(jù)配線415b的一部分和連接部417a的一部分成為露出狀態(tài)。這時，通孔455a不與接觸孔454a重疊，并且通孔455b不與接觸孔454b重疊。
然后，與實施方式1同樣地形成第三配線層443。由此形成數(shù)據(jù) 配線415a和連接部417b。另外，數(shù)據(jù)配線415a與數(shù)據(jù)配線415b通過通孔455a連接，并且，連接部417b與連接部417a通過通孔455b連接。與第二配線層442同樣，可以使用低熔點的材料形成第三配線層 443。因此，與實施方式l同樣，第三配線層443的材料優(yōu)選鋁、銅、銀等低電阻金屬，或是以這些低電阻金屬為主要成分的合金材料或化合物材料等。
然后，與實施方式1同樣地形成第三層間絕緣膜453。第三層間絕緣膜453，是具有與實施方式1的第三層間絕緣膜153同樣的平坦化作用的平坦化膜。其后，通過光刻工序在第三層間絕緣膜453中形成通孔455c。由此，連接部417b的一部分成為露出狀態(tài)。此時，通孔455c不與通孔455b重疊，并且與接觸孔454b重疊。
最后，與實施方式1同樣地形成像素電極416。由此，像素電極 416與連接部417b通過通孔455c連接。
本實施方式的顯示裝置用基板4具有二層結(jié)構(gòu)的數(shù)據(jù)配線 415a、 415b，因此即使各自出現(xiàn)了斷線部分，只要斷線部分的位置不重疊，作為數(shù)據(jù)配線415a、 415b整體就不會成為斷線狀態(tài)。因此，可以抑制因數(shù)據(jù)配線415a、 415b的斷線導致的缺陷的發(fā)生。
另外，第二層間絕緣膜452包含平坦化膜，因此與實施方式l 同樣，能夠抑制在位于第三配線層443的數(shù)據(jù)配線415a、連接部417b 中發(fā)生配線寬度(配線的尺寸)變化、短路的情況。另外，第三層間絕緣膜453包含平坦化膜，因此與實施方式l 同樣，能夠抑制在像素電極416中發(fā)生斷線、圖案化不良、短路等問題。另外，在將本實施方式的顯示裝置用基板4應(yīng)用于液晶顯示裝置的情況下，可以抑制由像素電極416的高低差異處的液晶分子的取向混亂導致的顯示質(zhì)量下降的情況。
另一方面，不使第一層間絕緣膜451為平坦化膜，由此，與實施方式1同樣，第一層間絕緣膜451的材料可以使用無機絕緣膜。
另外，在俯視基板410的主面時，作為相鄰的第一層間絕緣膜 451和第二層間絕緣膜452的連接孔的第一接觸孔454a與通孔455a 的配置位置不同。因此，與實施方式l同樣，可以抑制在數(shù)據(jù)配線 415a中發(fā)生斷線和圖案化不良的情況。
另外，在俯視基板410的主面時，作為相鄰的第一層間絕緣膜 451和第二層間絕緣膜452的連接孔的接觸孔454b和通孔455b的配置位置不同。因此，與實施方式l同樣，可以抑制在連接部417b中發(fā)生斷線和圖案化不良的情況。
并且，在俯視基板410的主面時，作為相鄰的第二層間絕緣膜 452和第三層間絕緣膜453的連接孔的通孔455b和通孔455c的配置位置不同。因此，與實施方式l同樣，可以抑制在像素電極416中發(fā) 生斷線和圖案化不良的情況。
并且，在俯視基板410的主面時，作為隔著第二層間絕緣膜452 層疊的第一層間絕緣膜421和第三層間絕緣膜453的連接孔的接觸孔454b和通孔455c的配置位置重疊。因此，如上所述，可以抑制發(fā) 生斷線和圖案化不良，并且可以使連接孔和配線圖案的配置面積最小化。
實施方式5
圖8是表示實施方式5的顯示裝置用基板的示意圖，(a)是平面圖，
(b)是(a)中的X5—Y5線的截面圖。
實施方式5的顯示裝置用基板5是液晶顯示裝置用基板，具有矩陣狀排列的像素。更具體地說，如圖8所示，顯示裝置用基板5在基板510的一方主面?zhèn)染邆浠讓?11、像素開關(guān)用晶體管513a、 513b、多個柵極配線518、多個保持電容配線521、像素數(shù)據(jù)保持電容元件 520、多個數(shù)據(jù)配線515a、 515b、連接部517a、 517b、 517c、 517d、 517e，具有接觸孔554a、 554b的第一層間絕緣膜551 、具有通孔555a、 555c的第二層間絕緣膜552、具有通孔555b、 555d的第三層間絕緣膜553、具有通孔555e的第四層間絕緣膜554以及像素電極516。這樣，顯示裝置用基板5是有源矩陣基板。
另外，顯示裝置用基板5在基板510的一方主面?zhèn)染哂袑⒒讓?511、半導體層530、具有接觸孔554a、 554b的柵極絕緣膜512、第一配線層541、第一層間絕緣膜551、第二配線層542、第二層間絕緣膜552、第三配線層543、第三層間絕緣膜553、第四配線層544、第四層間絕緣膜554以及像素電極516從基板510側(cè)起按該順序?qū)盈B 的結(jié)構(gòu)。這樣，接觸孔554a、 554b是貫通第一層間絕緣膜551和柵極絕緣膜512兩者的連接孔。半導體層530具有溝道區(qū)域531a、 531b、低濃度雜質(zhì)區(qū)域532a、 532b、 532c、 532d以及高濃度雜質(zhì)區(qū)域533a、 533b、 533c。
相互平行設(shè)置的多個柵極配線518和多個保持電容配線521與多個數(shù)據(jù)配線515a、 515b正交設(shè)置。S卩，多個柵極配線518和多個保持電容配線521與多個數(shù)據(jù)配線515a、 515b格狀設(shè)置。另外，由相鄰的保持電容配線521和相鄰的數(shù)據(jù)配線515劃分的區(qū)域成為一個像素區(qū)域。
晶體管513a與實施方式l的晶體管113a同樣是具有LDD結(jié)構(gòu)的頂柵型的TFT，由溝道區(qū)域531a、發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域532a、 532b、發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域 533a、 533b、柵極絕緣膜512以及柵極電極519a構(gòu)成。另外，晶體管513b也與實施方式l的晶體管113b同樣具有LDD結(jié)構(gòu)，由溝道區(qū) 域531b、發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域532c、 532d、發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域533b、 533c、柵極絕緣膜 512以及柵極電極519b構(gòu)成。并且，晶體管513a、 513b通過高濃度雜質(zhì)區(qū)域533b (相互的源極、漏極區(qū)域)串聯(lián)連接。由此能夠有效地抑制從像素電極516產(chǎn)生的漏電流。柵極電極519a、 519b由第一配線層541形成。另外，柵極電極 519b與由第一配線層541形成的柵極配線518相連接，柵極配線518 的一部分發(fā)揮柵極電極519a的功能。這樣，柵極電極519a、 519b和柵極配線518通過第一配線層541形成一體。此外，柵極電極519a， 519b在溝道長度方向上的寬度是2 5pm左右(優(yōu)選3 4pm)。另一方面，柵極配線518的寬度是5 15pm左右(優(yōu)選6 10^im)。
連接部517a通過第二配線層542形成為島狀，與高濃度雜質(zhì)區(qū) 域533a重疊。另外，連接部517c也通過第三配線層543形成為島狀，與高濃度雜質(zhì)區(qū)域533a重疊。此外，連接部517b通過第二配線層542 形成為島狀，與高濃度雜質(zhì)區(qū)域533c重疊。另外，連接部517d也通過第三配線層543形成為島狀，與高濃度雜質(zhì)區(qū)域533c重疊。并且，連接部517e也通過第四配線層544形成為島狀，與高濃度雜質(zhì)區(qū)域 533c重疊。
數(shù)據(jù)配線515由第四配線層543形成。另外，數(shù)據(jù)配線515通過連接部517a、 517c連接到晶體管513a。數(shù)據(jù)配線515和連接部517c 通過通孔555b接觸并由此連接，另外，連接部517c和連接部517a通過通孔555a接觸并由此連接，并且，連接部517a和發(fā)揮晶體管513a 的源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域533a通過通孔554a接觸并由此連接。此外，接觸孔554a和通孔555b重疊配置，另一方面接觸孔554a和通孔555b不與通孔555a重疊配置。另外，數(shù)據(jù)配線615 的寬度是5 15pm左右(優(yōu)選3 4^im)。
像素電極516通過連接部517b、 517d、 517e連接到晶體管513b。像素電極516和連接部517e通過通孔555e接觸并由此連接，另外，連接部517e和連接部517d通過通孔555d接觸并由此連接，并且，連接部517d和連接部517b通過通孔555c接觸并由此連接，并且，連接部517b和發(fā)揮晶體管513b的源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū) 域533c通過接觸孔554b接觸并由此連接。此外，接觸孔554b和通孔 555d重疊配置，通孔555c和通孔555e重疊配置，接觸孔554b和通孔 555d不與通孔555c和通孔555e重疊配置。另外，與由相鄰的保持電容配線521和相鄰的數(shù)據(jù)配線515劃分的像素區(qū)域?qū)?yīng)地設(shè)置像素電極516。
像素數(shù)據(jù)保持電容元件520與實施方式2同樣，由保持電容下層電極522、柵極絕緣膜512以及保持電容配線521 (保持電容上層電極523)構(gòu)成。另外，保持電容下層電極522由半導體層530形成，并且連接到發(fā)揮晶體管513b的源極、漏極區(qū)域的功能的高濃度雜質(zhì) 區(qū)域533c。
下面說明顯示裝置用基板5的制造方法。
首先，準備與實施方式1的基板110同樣的基板510。然后，與實施方式l同樣，形成基底層511，形成島狀半導體層530并形成柵極絕緣膜512。
然后，為了控制晶體管513a、 513b的閾值電壓，與實施方式同樣地對整個半導體層530摻雜硼(B)等雜質(zhì)元素。
然后，與實施方式l同樣，在用抗蝕劑遮掩成為保持電容下層電極522的區(qū)域以外的半導體層530狀態(tài)下，對成為保持電容下層電極522的區(qū)域的半導體層530摻雜磷(P)等雜質(zhì)元素。由此形成構(gòu) 成保持電容下層電極522的低濃度雜質(zhì)區(qū)域。其后，除去抗蝕劑。
然后，與實施方式1同樣地形成第一配線層541。由此形成柵極電極519a、 519b，柵極配線518和保持電容配線521 (保持電容上層電極523)。
然后，與實施方式l同樣，將第一配線層541作為掩模對半導體層530自對準地摻雜磷(P)等雜質(zhì)(低濃度摻雜)。然后，在用抗蝕劑遮掩成為晶體管513a、 513b的LDD區(qū)域的半導體層530的狀態(tài) 下，與實施方式1同樣地對半導體層530慘雜磷(P)等雜質(zhì)(高濃度摻雜)。由此，形成發(fā)揮LDD區(qū)域的功能的低濃度雜質(zhì)區(qū)域532a、 532b、 532c、 532d。另外，形成發(fā)揮源極、漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域533a， 533b，并且形成發(fā)揮源極、漏極區(qū)域或者保持電容下層電極522的功能的高濃度雜質(zhì)區(qū)域533c。然后，除去抗蝕劑。
然后，與實施方式l同樣，形成第一層間絕緣膜551，進行半導體層530的氫化和活化。與實施方式1的第一層間絕緣膜151同樣，第一層間絕緣膜551優(yōu)選從第一配線層541側(cè)層疊含有氫的氮化硅(SiN: H)膜和SiO膜而成的層疊膜。然后，通過光刻工序在第一
層間絕緣膜551和柵極絕緣膜512中形成接觸孔554a、 554b。由此，晶體管513a、 513b的源極、漏極區(qū)域的一部分成為露出狀態(tài)。
然后，與實施方式1同樣地形成第二配線層542。由此形成連接部517a、 517b。另外，連接部517a與晶體管513a的源極、漏極區(qū)域通過接觸孔554a連接。并且，連接部517b和晶體管513b的源極、漏極區(qū)域通過接觸孔554b連接。然后不需要特意進行加熱處理，因此可以使用低熔點的材料形成第二配線層542。因此，與實施方式l 同樣，第二配線層542的材料優(yōu)選鋁、銅、銀等低電阻金屬、或是以這些低電阻金屬為主要成分的合金材料或化合物材料等。
然后，與實施方式l同樣，形成膜厚1.0 3.0)im(優(yōu)選1.5 2.0^im) 的第二層間絕緣膜552。第二層間絕緣膜552是與實施方式1的第二層間絕緣膜152同樣具有平坦化作用的平坦化膜。另外，第二層間絕緣膜552的膜厚設(shè)定為比第一層間絕緣膜551的膜厚更厚。之后，通過光刻工序在第二層間絕緣膜552中形成通孔555a、 555c。由此，連接部517a、 517b的一部分成為露出狀態(tài)。此時，通孔555a不與接觸孔554a重疊，并且通孔555c不與接觸孔554b重疊。
然后，與實施方式1同樣地形成第三配線層543。由此形成連接部517c、 517d。另外，連接部517c與連接部517a通過通孔555a連接，并且，連接部517d與連接部517b通過通孔555c連接。與第二配線層 542同樣，可以使用低熔點的材料形成第三配線層543。因此，與實施方式1同樣，第三配線層543的材料優(yōu)選鋁、銅、銀等低電阻金屬、或者是以這些低電阻金屬為主要成分的合金材料或化合物材料等。
然后，與實施方式l同樣，形成膜厚1.0 3.0^im(優(yōu)選1.5 2.0^im)
的第三層間絕緣膜553。第三層間絕緣膜553是具有與實施方式1的第三層間絕緣膜153同樣的平坦化作用的平坦化膜。另外，第三層間絕緣膜553的膜厚設(shè)定為比第一層間絕緣膜551的膜厚更厚。之后，通過光刻工序在第三層間絕緣膜553中形成通孔555b、 555d。由此，連接部517c、 517d的一部分成為露出狀態(tài)。這時，通孔555b 不與通孔555a重疊，并且與接觸孔554a重疊。另外，通孔555d不與通孔555c重疊，并且與接觸孔554b重疊。
然后，通過濺射法形成膜厚400 1000nm (優(yōu)選600 800nm) 的導電膜之后，通過光刻工序?qū)щ娔D案化為所需要的形狀從而形成第四配線層544。由此形成數(shù)據(jù)配線515和連接部517e。另外，數(shù)據(jù)配線515與連接部517c通過通孔555b連接，并且，連接部517e 與連接部517d通過通孔555d連接。與第二配線層542同樣，可以使用低熔點的材料形成第四配線層544。因此，第四配線層544的材料優(yōu)選鋁、銅、銀等低電阻金屬、或者是以這些低電阻金屬為主要成分的合金材料或化合物材料等。此外，第四配線層544也可以是將用這些材料形成的導電膜層疊而成的結(jié)構(gòu)。
然后，形成膜厚1.0 3.0pm (優(yōu)選1.5 2.0^im)的第四層間絕緣膜554。通過旋涂法等涂布絕緣層材料之后，通過適度地燒結(jié)來形成第四層間絕緣膜554。因此，與實施方式1的第二層間絕緣膜152、第三層間絕緣膜153等同樣，第四配線層554的材料優(yōu)選樹脂材料、旋涂玻璃材料(SOG材料)等。由此，可以使第四層間絕緣膜554 的表面平坦化。這樣，第四層間絕緣膜554是具有平坦化作用的平坦化膜。另外，與實施方式1的第二層間絕緣膜152、第三層間絕緣膜153等同樣，從容易形成連接孔(具體地說是通孔555e)的觀點來說，優(yōu)選樹脂材料和SOG材料具有感光性。此外，第四層間絕緣膜554也可以是將用樹脂材料和/或SOG材料形成的多個絕緣膜層疊而成的結(jié)構(gòu)。另外，與實施方式1的第二層間絕緣膜152、第三層間絕緣膜153等同樣，第四層間絕緣膜554也可以是將用樹脂材料和 SOG材料中的至少一方形成的絕緣膜(平坦化膜)和通過CVD法、濺射法等形成的絕緣膜(例如無機絕緣膜)層疊而成的結(jié)構(gòu)。并且，優(yōu)選第四層間絕緣膜554的表面實質(zhì)上是平坦的，但是與實施方式l 的第二層間絕緣膜152、第三層間絕緣膜153等同樣，也可以具有高度500nm(優(yōu)選200nm)以下的高低差異，在這種情況下，優(yōu)選臺階部的曲率半徑大于高低差異的高度。之后，通過光刻工序在第四層間絕緣膜554中形成通孔555e。由此，連接部517e的一部分成為露出狀態(tài)。這時，通孔555e不與接觸孔554b和通孔555d重疊，并且與通孔555c重疊。
最后，與實施方式1同樣地形成像素電極516。由此，像素電極 516和連接部517e通過通孔555e連接。
根據(jù)本實施方式的顯示裝置用基板5，數(shù)據(jù)配線515位于第四配線層544，因此第一配線層541、第二配線層542和第三配線層543 可以用作構(gòu)成柵極配線518、保持電容配線521、像素數(shù)據(jù)保持電容元件520的電極。因此，與實施方式l相比，可以進一步提高配線設(shè) 計的自由度。
另外，數(shù)據(jù)配線515位于第四配線層544，柵極配線518和保持電容配線521位于第一配線層541，因此與實施方式l相比，數(shù)據(jù)配線515與柵極配線518和保持電容配線521之間可以更容易地隔開間隔。因此，與實施方式l相比，也能進一步減少在數(shù)據(jù)配線515中寄生的電容，進一步縮短對像素寫入數(shù)據(jù)的時間。其結(jié)果是，可以進一步抑制信號電壓寫入不足導致的顯示不良的產(chǎn)生，并且可以進一步減少驅(qū)動顯示面板時的功耗。
另夕卜，第二層間絕緣膜552和第三層間絕緣膜553的膜厚大于第一層間絕緣膜551的膜厚，因此可以更有效地減少在數(shù)據(jù)配線515 中寄生的電容。因此，能實現(xiàn)顯示裝置的進一步低功耗化和高速驅(qū) 動。
另外，第二層間絕緣膜552包含平坦化膜，因此與實施方式l 同樣，可以抑制在位于第三配線層543的連接部517c、連接部517d 中發(fā)生配線寬度(配線的尺寸)變化、短路的情況。
另外，第三層間絕緣膜553包含平坦化膜，因此與實施方式l 同樣，可以抑制在位于第四配線層544的數(shù)據(jù)配線515、連接部517e 中發(fā)生配線寬度(配線的尺寸)變化、短路的情況。
另外，第四層間絕緣膜554包含平坦化膜，因此與實施方式l 同樣，可以有效地抑制在像素電極516中產(chǎn)生高低差異。所以，可以抑制在像素電極516中發(fā)生斷線、圖案化不良、短路等缺陷的情況。另外，在將本實施方式的顯示裝置用基板5應(yīng)用于液晶顯示裝置的情況下，能夠抑制由像素電極516的高低差異處的液晶分子的取向混亂導致的顯示質(zhì)量的下降。
另一方面，不使第一層間絕緣膜551為平坦化膜，由此，與實
施方式1同樣，第一層間絕緣膜551的材料可以使用無機絕緣膜。
另外，在俯視基板510的主面時，作為相鄰的第一層間絕緣膜 551和第二層間絕緣膜552的連接孔的第一接觸孔554a與通孔555a 的配置位置不同。因此，與實施方式l同樣，可以抑制在數(shù)據(jù)配線 517c中發(fā)生斷線和圖案化不良的情況。
另外，在俯視基板510的主面時，作為相鄰的第一層間絕緣膜 551和第二層間絕緣膜552的連接孔的接觸孔554b與通孔555b的配置位置不同。因此，與實施方式l同樣，可以抑制在連接部517d中發(fā)生斷線和圖案化不良的情況。
另外，在俯視基板510的主面時，作為相鄰的第二層間絕緣膜 552和第三層間絕緣膜553的連接孔的通孔555a和通孔555b的配置位置不同。因此，與實施方式l同樣，可以抑制在數(shù)據(jù)配線515中發(fā) 生斷線和圖案化不良的情況。
另外，在俯視基板510的主面時，作為相鄰的第二層間絕緣膜 552和第三層間絕緣膜553的連接孔的通孔555c和通孔555d的配置位置不同。因此，與實施方式l同樣，可以抑制在數(shù)據(jù)配線517e中發(fā)生斷線和圖案化不良的情況。
另外，在俯視基板510的主面時，作為相鄰的第三層間絕緣膜 553和第四層間絕緣膜554的連接孔的通孔555d和通孔555e的配置位置不同。因此，與實施方式l同樣，可以抑制在數(shù)據(jù)配線516中發(fā) 生斷線和圖案化不良的情況。
并且，在俯視基板510的主面時，作為隔著第二層間絕緣膜552 層疊的第一層間絕緣膜551和第三層間絕緣膜553的連接孔的通孔 554a與通孔555b的配置位置重疊。因此，如上所述，可以抑制斷線和圖案化不良的發(fā)生，并且最大限度地減小連接孔和配線圖案的配置面積。
并且，在俯視基板510的主面時，作為隔著第二層間絕緣膜552 層疊的第一層間絕緣膜551和第三層間絕緣膜553的連接孔的通孔554b與通孔555d的配置位置相重疊，并且通孔555c與通孔555e的配置位置重疊。因此，如上所述，可以抑制斷線和圖案化不良的發(fā)生，并且最大限度地減小連接孔和配線圖案的配置面積。實施方式6
圖9是表示實施方式6的配線基板的示意圖，(a)是平面圖，(b) 是(a)中的X6—Y6線的截面圖。圖10是表示實施方式6的配線基板的截面示意圖，是圖9的(a)中的X7—Y7線的截面圖。
實施方式6的配線基板6是液晶顯示裝置用基板，具有設(shè)置在液晶顯示裝置的外圍電路中的倒相電路。因此，配線基板6也是電路基板。更具體地說，如圖9和10所示，配線基板6在基板610的一方主面?zhèn)染邆浠讓?11、 N溝道型的薄膜晶體管(Nch-TFT) 624、 P 溝道型的薄膜晶體管(Pch-TFT) 625、低電壓電源配線V^、高電壓電源配線Vdd、輸入電壓配線Vin、輸出電壓配線V。ut、連接部617a、 617b、 617c、具有接觸孔654a、 654b、 654c、 654d、 654e、 654f、 654g、 654h、 654i、 654j、 654k、 6541、 654m的第一層間絕緣膜651 、具有通孔655a、 655b的第二層間絕緣膜652、具有通孔655c的第三層間絕緣膜653以及第四層間絕緣膜654。這樣，顯示裝置用基板6 具有CMOS晶體管。
另外，配線基板6在基板610的一方主面?zhèn)染哂袑⒒讓?11、半導體層630a、 630b、具有接觸孔654a、 654b、 654c、 654d、 654e、 654f、 654g、 654h、 654i、 654j、 654k、 6541的柵極絕緣膜612、第一配線層641、第一層間絕緣膜651、第二配線層642、第二層間絕緣膜652、第三配線層643、第三層間絕緣膜653、第四配線層644 以及第四層間絕緣膜654從基板610側(cè)按該順序?qū)盈B而成的結(jié)構(gòu)。這樣，接觸孑L654a、 654b、 654c、 654d、 654e、 654f、 654g、 654h、 654i、 654j、 654k、 6541是貫通第一層間絕緣膜651和柵極絕緣膜612 兩者的連接孔。半導體層630a具有溝道區(qū)域631a、低濃度雜質(zhì)區(qū)域 632a、 632b以及高濃度雜質(zhì)區(qū)域633a、 633b。半導體層630b具有溝道區(qū)域631b和高濃度雜質(zhì)區(qū)域633c、 633d。
Nch-TFT 624由溝道區(qū)域631a、低濃度雜質(zhì)區(qū)域632a、 132b、高濃度雜質(zhì)區(qū)域633a、 633b、柵極絕緣膜612以及柵極電極619a構(gòu) 成。這樣，Nch-TFT 624具有GOLD ( Gate Overlapped LDD)結(jié)構(gòu)，低濃度雜質(zhì)區(qū)域632a、 632b發(fā)揮LDD區(qū)域的功能，高濃度雜質(zhì)區(qū)域 633a發(fā)揮源極區(qū)域的功能，高濃度雜質(zhì)區(qū)域633b發(fā)揮漏極區(qū)域的功能。另外，Pch-TFT 625由溝道區(qū)域631b、高濃度雜質(zhì)區(qū)域633c、 633d、柵極絕緣膜612以及柵極電極619b構(gòu)成。這樣，Pch-TFT 625 具有單漏極(single dmin)結(jié)構(gòu)，高濃度雜質(zhì)區(qū)域633d發(fā)揮源極區(qū) 域的功能，高濃度雜質(zhì)區(qū)域633c發(fā)揮漏極區(qū)域的功能。另外， Nch-TFT 624和Pch-TFT 625是頂柵型(平面型)的薄膜晶體管 (TFT)。
柵極電極619a、 619b由第一配線層641形成。另外，柵極電極 619a、 619b通過由第一配線層641形成的柵極電極連接部626相連接。柵極電極連接部626是用于連接柵極電極619a和柵極電極619b 的連接部。這樣，柵極電極619a、 619b和柵極電極連接部626通過第一配線層641形成為一體。此外，柵極電極619a， 619b在溝道長度方向上的寬度是l 10pm左右。另外，柵極電極連接部626的寬度也是l 10(im左右。
連接部617a通過第二配線層642形成為島狀，覆蓋高濃度雜質(zhì) 區(qū)域633b、 633c。另外，連接部617b通過第二配線層642形成為島狀，與柵極電極連接部626重疊。并且，連接部617c也通過第三配線層643形成為島狀，與柵極電極連接部626重疊。
輸入電壓配線Vin由第四配線層644形成。另外，輸入電壓配線 ViJS過連接部617b、 617c連接到柵極電極619a、 619b和柵極電極連接部626。輸入電壓配線Vin與連接部617c通過通孔655c接觸并由此連接，另外，連接部617c與連接部617b通過通孔655b接觸并由此連接，并且，連接部617b與柵極電極連接部626通過接觸孔654m接觸并由此連接。此外，接觸孔654m和通孔655c重疊配置，另一方面，接觸孔654m和通孔655c不與通孔655b重疊配置。另外，輸入電壓配線Vin的寬度是l 10pm左右(優(yōu)選2 4pm)。
低電壓電源配線Vw由第二配線層642形成。另外，低電壓電源配線Vss與Nch-TFT 624的源極區(qū)域(高濃度雜質(zhì)區(qū)域633a)通過接觸孔654a、 654b、 654c接觸并由此連接。此外，低電壓電源配線V^ 的寬度是5 20ium左右(優(yōu)選8 10fxm)。
高電壓電源配線Vdd由第二配線層642形成。另外，高電壓電源配線Vdd與Pch-TFT 625的源極區(qū)域(高濃度雜質(zhì)區(qū)域633d)通過接觸孔654j、 654k、 6541接觸并由此連接。此外，高電壓電源配線Vdd 的寬度是5 20pm左右(優(yōu)選8 10(im)。
輸出電壓配線V。ut由第三配線層643形成。另外，輸出電壓配線V福通過連接部617a與Nch-TFT 624的漏極區(qū)域(高濃度雜質(zhì)區(qū)域 633b)和Pch-TFT 625的漏極區(qū)域(高濃度雜質(zhì)區(qū)域633c)連接。輸出電壓配線V。ut和連接部617a通過通孔655a接觸并由此連接，另夕卜，Nch-TFT 624的漏極區(qū)域與連接部617a通過接觸孔654d、 654e、 654f接觸并由此連接，并且，Pch-TFT 625的漏極區(qū)域與連接部617a 通過接觸孔654g、 654h、 654i接觸并由此連接。這樣，Nch-TFT 624 的漏極區(qū)域(高濃度雜質(zhì)區(qū)域633b)與Pch-TFT 625的漏極區(qū)域(高濃度雜質(zhì)區(qū)域633c)通過連接部617a連接。此外，通孔655a不與接觸孔654d、 654e、 654f、 654g、 654h、 654i重疊配置。另外，輸出電壓配線V。ut的寬度是l 10)Am左右(優(yōu)選2 4^im)。
以下說明配線基板6的制造方法。首先，準備與實施方式1的基板110同樣的基板610。然后，與實施方式1同樣地形成基底層611。
然后，形成膜厚30 100nm (優(yōu)選40 50nm)的島狀的半導體層630a、 630b。更詳細的說，通過公知的方式(濺射法、LPCVD 法、等離子CVD法等)形成具有非晶態(tài)結(jié)構(gòu)的非晶態(tài)半導體膜之后，通過光刻工序?qū)⑦M行公知的晶化處理(激光晶化法、熱晶化法、使用鎳等催化劑的熱晶化法等)產(chǎn)生的結(jié)晶態(tài)半導體膜圖案化為期望的形狀，由此形成半導體層630a、 630b。半導體層630a、 630b的材料沒有特別限定，但是優(yōu)選硅、硅鍺(SiGe)合金等。
然后，與實施方式l同樣，形成膜厚30 100nm (優(yōu)選50 70nm) 的柵極絕緣膜612之后，為了控制晶體管624、 625的閾值電壓，通過離子注入法在50kV、 5X10" 3X10"cm^的條件下對整個半導體層630a、 630b摻雜硼(B)等雜質(zhì)元素。另外，使此時半導體層630a、 630b中的雜質(zhì)元素的濃度為5X10" 5X 10"cm—3左右。
然后，在用抗蝕劑遮掩半導體層630a的溝道區(qū)域631a和半導體層630b的狀態(tài)下，通過離子注入法在70kV、 1X10'3 lX10"cm—2的條件下對半導體層630a摻雜磷(P)等雜質(zhì)元素(低濃度摻雜)。另外，使此時半導體層630a中的雜質(zhì)元素的濃度為1 X 1017 1 X 1018cm—3左右。之后，除去抗蝕劑。
然后，與實施方式l同樣地形成膜厚200~600nm (優(yōu)選 300 400nm)的第一配線層641。由此，形成柵極電極619a、 619b 和柵極電極連接部626。
然后，將第一配線層641作為掩模，通過離子注入法在50kV、 5X 1015~1X 10"cm—s的條件下自對準地對半導體層630a、 630b摻雜磷(P)等雜質(zhì)元素(低濃度慘雜)。另外，使此時半導體層630a、 630b中的雜質(zhì)元素的濃度為lX10" lX10"cn^左右。由此，形成發(fā)揮源極或漏極區(qū)域的功能的高濃度雜質(zhì)區(qū)域633a、 633b、 633c、 633d。另外，在與柵極電極619a的端部相對的區(qū)域形成發(fā)揮LDD區(qū) 域的功能的低濃度雜質(zhì)區(qū)域632a、 632b。之后，除去抗蝕劑。
然后，與實施方式1同樣地形成膜厚0.5~1.5pm (優(yōu)選 0.7 1.0fam)的第一層間絕緣膜651，進行半導體層630a、 630b的氫化和活化。與實施方式1的第一層間絕緣膜151同樣，第一層間絕緣膜651優(yōu)選從第一配線層641側(cè)層疊含有氫的氮化硅(SiN: H)膜和SiCy莫而成的層疊膜。之后，通過光刻工序在第一層間絕緣膜651 和柵極絕緣膜612中形成接觸孔654a、 654b、 654c、 654d、 654e、 654f、 654g、 654h、 654i、 654j、 654k、 6541、 654m。由jt匕，Nch-TFT 624和Pch-TFT 625的源極區(qū)域和漏極區(qū)域的一部分以及柵極電極連接部626的一部分成為露出狀態(tài)。
然后，與實施方式l同樣，形成膜厚400 1000nm (優(yōu)選 600 800nm)的第二層間絕緣膜642。由此，形成低電壓電源配線 Vss、高電壓電源配線Vdd和連接部617a、 617b。另外，低電壓電源配線Vss與Nch-TFT 624的源極區(qū)域通過接觸孔654a、 654b、 654c連接，另外，高電壓電源配線Vdd與Pch-TFT 625的源極區(qū)域通過接觸孔654j、654k、6541連接，并且，連接部617a與Nch-TFT 624禾口Pch-TFT 625的漏極區(qū)域通過接觸孔654d、 654e、 654f、 654g、 654h、 654i 連接，并且，連接部617b與柵極電極連接部626通過接觸孔654m連接。之后，不需要特意進行加熱處理，因此可以使用低熔點的材料形成第二配線層642。因此，與實施方式l同樣，第二配線層642的材料優(yōu)選鋁、銅、銀等低電阻金屬、或者以這些低電阻金屬為主要成分的合金材料或化合物材料等。
然后，與實施方式l同樣，形成膜厚1.0 3.0p m (優(yōu)選1.5~2.0 ym)的第二層間絕緣膜652。第二層間絕緣膜652與實施方式1的第二層間絕緣膜152同樣是具有平坦化作用的平坦化膜。另外，第二層間絕緣膜652的膜厚設(shè)定為大于第一層間絕緣膜651的膜厚。然后，通過光刻工序在第二層間絕緣膜652中形成通孔655a、 655b。由此，連接部617a、 617b的一部分成為露出狀態(tài)。此時，通孔655a 不與接觸孔654d、 654e、 654f、 654g、 654h、 654i重疊，另外，通孔655b不與接觸孔654m重疊。
然后，與實施方式l同樣地形成膜厚400 1000nm (優(yōu)選 600~800nm)的第三配線層643。由此形成輸出電壓配線V幅和連接部617c。另外，輸出電壓配線V。ut與連接部617a通過通孔655a連接，并且，連接部617c與連接部617b通過通孔655b連接。與第二配線層 642同樣，可以用低熔點的材料來形成第三配線層643。因此，與實施方式1同樣，第二配線層643的材料優(yōu)選鋁、銅、銀等低電阻金屬、或者以這些低電阻金屬為主要成分的合金材料或化合物材料等。
然后，與實施方式l同樣地形成膜厚1.0 3.0u m (優(yōu)選1.5~2.0 ym)的第三層間絕緣膜653。第三層間絕緣膜653是具有與實施方式1的第三層間絕緣膜153同樣的平坦化作用的平坦化膜。另外，第三層間絕緣膜653的膜厚設(shè)定為大于第一層間絕緣膜651的膜厚。然后，通過光刻工序在第三層間絕緣膜653中形成通孔655c。由此，連接部617c的一部分成為露出狀態(tài)。此時，通孔655c不與通孔655b重疊，并且與接觸孔654m重疊。
然后，與實施方式5同樣地形成膜厚400~1000nm (優(yōu)選 600~800nm)的第四配線層644。由此就形成輸入電壓配線Vin。另外，輸入電壓配線Vin與連接部617c通過通孔655c相連接。與第二配線層642同樣，可以使用低熔點的材料形成第四配線層644。因此，與實施方式5同樣，第二配線層644的材料優(yōu)選鋁、銅、銀等低電阻金屬、或者以這些低電阻金屬為主要成分的合金材料或化合物材料等。
最后，與實施方式5同樣地形成膜厚1.0 3.0u m (優(yōu)選1.5~2.0 ix m)的第四層間絕緣膜654。第四層間絕緣膜654與實施方式5的第四層間絕緣膜554同樣是具有平坦化作用的平坦化膜。
根據(jù)本實施方式的配線基板6，在俯視基板610的主面時，作為相鄰的第一層間絕緣膜651和第二層間絕緣膜652的連接孔的接觸孑L654d、 654e、 654f、 654g、 654h、 654i與通孔655a的配置位置不同。因此，與實施方式l同樣，可以抑制在連接部617a中發(fā)生斷線和圖案化不良的情況。
另外，在俯視基板610的主面時，作為相鄰的第一層間絕緣膜 651和第二層間絕緣膜652的連接孔的接觸孔654m與通孔655b的配置位置不同。因此，與實施方式l同樣，可以抑制在連接部617c中發(fā)生斷線和圖案化不良的情況。
并且，在俯視基板610的主面時，作為相鄰的第二層間絕緣膜 652和第三層間絕緣膜653的連接孔的通孔655b與通孔655c的配置位置不同。因此，與實施方式l同樣，可以抑制在輸入電壓配線Vin 中發(fā)生斷線和圖案化不良的情況。
并且，在俯視基板610的主面時，作為隔著第二層間絕緣膜652 層疊的第一層間絕緣膜651和第三層間絕緣膜653的連接孔的接觸孔654m與通孔655c的配置位置重疊。因此，如上所述，可以在抑制發(fā)生斷線和圖案化不良的同時，最大限度地縮小連接孔和配線圖案的配置面積。
另外，第二層間絕緣膜652和第三層間絕緣膜653的膜厚大于第一層間絕緣膜651的膜厚，因此可以更加有效地減少在輸入電壓配
線V^和輸出電壓配線V。ut中寄生的電容。因此，能實現(xiàn)顯示裝置的
進一步低功耗化和高速驅(qū)動。
另外，第二層間絕緣膜652包含平坦化膜，因此與實施方式l 同樣，可以抑制在位于第三配線層643的輸出電壓配線V。ut、連接部 617c中發(fā)生配線寬度(配線的尺寸)變化、短路的情況。
另外，第三層間絕緣膜653包含平坦化膜，因此與實施方式l 同樣，可以抑制在位于第四配線層644的輸入電壓配線Vin中發(fā)生配線寬度(配線的尺寸)變化、短路的情況。
另一方面，不使第一層間絕緣膜651為平坦化膜，由此，與實施方式1同樣，第一層間絕緣膜651的材料可以使用無機絕緣膜。
另外，柵極電極619a、 619b和柵極電極連接部626與低電壓電源配線Vss和高電壓電源配線Vdd與輸出電壓配線V。ut與輸入電壓配線Vin分別位于不同的配線層，因此能夠提高電路設(shè)計的自由度，并且減小配線配置空間。因此能夠?qū)崿F(xiàn)顯示裝置的框緣區(qū)域的小型化。
此外，在實施方式6中，連接各電極的各配線層的組合沒有特別限定。
另外，配線基板6也可以應(yīng)用于逆變器電路之外，例如也可以是移位寄存器電路、電平移位電路、鎖存電路、電源電路等。
以上通過實施方式1 6詳細說明了本發(fā)明。也可以對各實施方式進行適當組合，例如將實施方式1與實施方式2組合就可以得到圖11所示的顯示裝置用基板7。圖ll是表示將實施方式l和實施方式 2組合而得到的顯示裝置用基板的平面示意圖。即，如圖11所示，顯示裝置用基板7在基板的一方主面?zhèn)染哂邢袼亻_關(guān)用晶體管 113a、 113b、多個柵極配線218a、 218b、多個保持電容配線121、像素數(shù)據(jù)保持電容元件120、多個數(shù)據(jù)配線115、連接部117a、 117b、 117c、具有接觸孔154a、 154b、 154c、 254c的第一層間絕緣膜151 、具有通孔155a、 155b的第二層間絕緣膜152以及具有通孔155c的第三層間絕緣膜的153。另外，顯示層裝置基板7具有實施方式1與實施方式2所具有的全部效果。
另外，優(yōu)選本發(fā)明在顯示區(qū)域(各像素區(qū)域)中具備實施方式 1 5所說明的結(jié)構(gòu)，并且在框緣區(qū)域(顯示區(qū)域以外)、即外圍電路中具備實施方式6所說明的結(jié)構(gòu)。由此可以實現(xiàn)能夠適當發(fā)揮實施
方式1 6所具有的效果的顯示裝置。另外，在這種情況下，一起利
用形成顯示區(qū)域的工序和形成外圍電路的工序可以容易地制造這種顯示裝置。
本申請是以2007年4月24日提交申請的日本國專利申請 2007-114543號為基礎(chǔ)，主張基于巴黎公約以及進入國的法規(guī)的優(yōu) 先權(quán)。該申請的全部內(nèi)容作為參照被編入本申請。
權(quán)利要求
1.一種顯示裝置用基板，其具有將多層層間絕緣膜和三層以上的配線層交替層疊在基板的一方主面?zhèn)鹊慕Y(jié)構(gòu)，其特征在于該顯示裝置用基板具有數(shù)據(jù)配線，該數(shù)據(jù)配線位于作為從基板側(cè)起第三個配線層的第三配線層或者位于比該第三配線層更上層的配線層。
2. 根據(jù)權(quán)利要求l所述的顯示裝置用基板，其特征在于上述顯示裝置用基板具有柵極配線和保持電容配線，該柵極配線和保持電容配線中的至少一方位于作為離基板側(cè)最近的配線層的第一配線層和作為從基板側(cè)起第二個配線層的第二配線層中的至少一方。
3. 根據(jù)權(quán)利要求2所述的顯示裝置用基板，其特征在于在上述顯示裝置用基板中，設(shè)置在第二配線層與第三配線層的層間的第二層間絕緣膜的膜厚大于設(shè)置在第一配線層與第二配線層的層間的第一層間絕緣膜的膜厚。
4. 根據(jù)權(quán)利要求l所述的顯示裝置用基板，其特征在于上述顯示裝置用基板具有將半導體層、設(shè)置在該半導體層上的柵極絕緣膜、設(shè)置在該柵極絕緣膜上的第一配線層、設(shè)置在該第一配線層上的第一層間絕緣膜、設(shè)置在該第一層間絕緣膜上的第二配線層從基板側(cè)起按該順序?qū)盈B的結(jié)構(gòu)，并且在每個像素中具有像素數(shù)據(jù)保持電容元件，所述像素數(shù)據(jù)保持電容元件包含由該半導體層形成的保持電容下層電極、該柵極絕緣膜以及位于該第一配線層的保持電容上層電極，該保持電容上層電極在相鄰的像素之間通過位于第二配線層的保持電容配線連接，并且被配置于在俯視基板主面時與保持電容下層電極重疊的區(qū)域內(nèi)。
5. 根據(jù)權(quán)利要求l所述的顯示裝置用基板，其特征在于上述顯示裝置用基板具有柵極配線，該柵極配線的至少一部分位于作為從基板側(cè)起第二個配線層的第二配線層。
6. 根據(jù)權(quán)利要求5所述的顯示裝置用基板，其特征在于-上述第二配線層的電阻低于作為離基板側(cè)最近的配線層的第一配線層的電阻。
7. 根據(jù)權(quán)利要求l所述的顯示裝置用基板，其特征在于上述顯示裝置用基板具有串聯(lián)連接的多個像素開關(guān)用晶體管，在俯視基板主面時，該多個像素開關(guān)用晶體管與數(shù)據(jù)配線重
8. 根據(jù)權(quán)利要求7所述的顯示裝置用基板，其特征在于上述多個像素開關(guān)用晶體管分別包含柵極電極，所述柵極電極位于作為離基板側(cè)最近的配線層的第一配線層，并且在不同的像素開關(guān)用晶體管之間相互分離配置，該柵極電極通過位于作為從基板側(cè)起第二個配線層的第二配線層的連接部進行連接，在俯視基板主面時，該連接部與數(shù)據(jù)配線重疊。
9. 根據(jù)權(quán)利要求l所述的顯示裝置用基板，其特征在于在上述顯示裝置用基板中，作為從基板側(cè)起第二個層間絕緣膜的第二層間絕緣膜和比該第二層間絕緣膜更上層的層間絕緣膜中的至少一層包含具有平坦化作用的平坦化膜。
10. 根據(jù)權(quán)利要求9所述的顯示裝置用基板，其特征在于上述平坦化膜用樹脂材料和旋涂玻璃材料的至少一方形成。
11. 一種顯示裝置，其特征在于包括權(quán)利要求1至10中的任一項所述的顯示裝置用基板。
12. —種配線基板，具有將分別具有連接孔的多層層間絕緣膜和多層配線層交替層疊在基板的一方主面?zhèn)鹊慕Y(jié)構(gòu)，所述配線基板的特征在于該連接孔是為了連接位于設(shè)有該連接孔的層間絕緣膜的上層側(cè)和下層側(cè)的配線層而設(shè)置的孔，在該配線基板中，設(shè)n為任意的自然數(shù)，在俯視基板主面時，作為從基板側(cè)起第n個層間絕緣膜的第n層間絕緣膜的連接孔與作為從基板側(cè)起第(n+l)個層間絕緣膜的第(n+l)層間絕緣膜的連接孔的位置不同，并且作為從基板側(cè)起第n個層間絕緣膜的第n層間絕緣膜的連接孔與作為從基板側(cè)起第(n+2)個層間絕緣膜的第(n+2)層間絕緣膜的連接孔的位置重疊。
13.根據(jù)權(quán)利要求12所述的配線基板，其特征在于上述層間絕緣膜中的至少一層包含具有平坦化作用的平坦化膜。
全文摘要
本發(fā)明提供能夠提高配線設(shè)計的自由度、抑制配線不良并且使配線配置面積狹小化的顯示裝置用基板、顯示裝置以及配線基板。本發(fā)明是具有將多層層間絕緣膜和三層以上的配線層交替層疊在基板的一方主面?zhèn)鹊慕Y(jié)構(gòu)的顯示裝置用基板，上述顯示裝置用基板具有數(shù)據(jù)配線，上述數(shù)據(jù)配線位于作為從基板側(cè)起第三個配線層的第三配線層或者位于比上述第三配線層更上層的配線層。
文檔編號G09F9/30GK101617352SQ20078005194
公開日2009年12月30日申請日期2007年12月19日優(yōu)先權(quán)日2007年4月24日
發(fā)明者北角英人申請人:夏普株式會社

完整全部詳細技術(shù)資料下載