專利名稱：信號(hào)處理設(shè)備及包括信號(hào)處理設(shè)備的顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信號(hào)處理設(shè)備和方法，以及包括信號(hào)過程設(shè)備的顯示設(shè)備。
背景技術(shù)：
液晶顯示器(LCD)包括一對(duì)具有場(chǎng)生成電極的面板和一個(gè)布置在兩個(gè)面 板之間的具有介電各向異性的液晶層。通過使用電極而在液晶層中形成電場(chǎng)， 并且通過調(diào)節(jié)電場(chǎng)生成期望的圖像以便控制穿過液晶層的透光率。LCD設(shè)備 包括平面顯示(FPD)設(shè)備，它時(shí)常以使用用于像素控制的薄膜晶體管(TFT) 的TFT-LCD的形式出現(xiàn)。
在過去主要用作為計(jì)算機(jī)監(jiān)視器的TFT-LCD,變得更多地用于諸如電視 屏幕之類的娛樂顯示屏幕。其結(jié)果是，對(duì)于TFT-LCD而言，顯示優(yōu)質(zhì)活動(dòng)圖 像已經(jīng)變得更重要。然而，因?yàn)閭鹘y(tǒng)上不使用TFT-LCD來顯示快速運(yùn)動(dòng)的圖 像，所以需要對(duì)這些設(shè)備中的信號(hào)控制技術(shù)作出一些改進(jìn)。目前，液晶分子 不能十分快速地對(duì)施加的電場(chǎng)起反應(yīng)以顯示純凈的快速運(yùn)動(dòng)圖像。需要花費(fèi) 一定的持續(xù)時(shí)間來給液晶電容器充電至靶電壓。當(dāng)靶電壓與先前電壓之間的 差較大時(shí)，液晶電容器可能會(huì)花費(fèi)比期望的持續(xù)時(shí)間更長(zhǎng)的時(shí)間來達(dá)到靶電 壓。"液晶電容器"指的是一對(duì)生成電場(chǎng)的電極和安置在這對(duì)電極之間的液晶 層。
解決液晶層充電時(shí)間較長(zhǎng)的問題的一個(gè)解決方案就是動(dòng)態(tài)電容補(bǔ)償 (DCC)。 DCC方法需要向液晶電容器施加高于靶電壓的調(diào)節(jié)電壓，以便利用 響應(yīng)時(shí)間隨液晶電容器兩端電壓增加而降^^的事實(shí)。
然而，因?yàn)镈CC根據(jù)兩三個(gè)幀的比較來判斷調(diào)節(jié)電壓，所以它需要至少 一個(gè)幀存儲(chǔ)器來存儲(chǔ)幀的圖像數(shù)據(jù)。幀存儲(chǔ)器需求是人們所不希望有的，因?yàn)樗黾恿松a(chǎn)成本和控制板的面積。
作為可選方案，可以把DDR (雙數(shù)據(jù)率)存儲(chǔ)器用作為幀存儲(chǔ)器。然而，
DDR存儲(chǔ)器需要高頻率的數(shù)據(jù)處理速度，這并不是總能達(dá)到的。因此，迫切
需要一種用于在不需要幀存儲(chǔ)器的額外成本或^f象高頻處理速度這樣的限制條 件的情況下判斷調(diào)節(jié)電壓的方法。

發(fā)明內(nèi)容
本發(fā)明包括通過轉(zhuǎn)換圖像數(shù)據(jù)的比特?cái)?shù)和頻率來減少所需幀存儲(chǔ)器的數(shù) 目的方法。在一個(gè)方面，本發(fā)明是一種包括信號(hào)處理器和幀存儲(chǔ)器的顯示單 元的信號(hào)處理設(shè)備。信號(hào)處理器以第一格式接收當(dāng)前圖像數(shù)據(jù)并以第二格式 生成調(diào)節(jié)后的當(dāng)前圖像數(shù)據(jù)，所述第一格式具有第一比特?cái)?shù)和第一頻率，所 述第二格式具有第二比特?cái)?shù)和第二頻率的第二格式。幀存儲(chǔ)器以第二格式存
儲(chǔ)圖像數(shù)據(jù)。本發(fā)明還包括包含上述信號(hào)處理設(shè)備的顯示設(shè)備。
在另一個(gè)方面中，本發(fā)明是一種處理顯示設(shè)備中的數(shù)據(jù)的方法。所述方 法需要接收具有第一比特?cái)?shù)和第一頻率的當(dāng)前圖像數(shù)據(jù)，并通過將所述位重 排成第二比特?cái)?shù)來格式轉(zhuǎn)換當(dāng)前圖像數(shù)據(jù)，把第一頻率改變?yōu)榈诙l率，并
在幀存儲(chǔ)器中存儲(chǔ)具有第二比特?cái)?shù)和第二頻率的當(dāng)前圖像數(shù)據(jù)。調(diào)節(jié)后的當(dāng) 前圖像數(shù)據(jù)是利用當(dāng)前圖像數(shù)據(jù)生成的。
在又一個(gè)方面中，本發(fā)明是一種顯示單元的信號(hào)處理設(shè)備。所述設(shè)備包
括信號(hào)處理器、數(shù)據(jù)輸出單元和幀存儲(chǔ)器。信號(hào)處理器接收具有第一數(shù)據(jù) 率的圖像數(shù)據(jù)并把所述圖像數(shù)據(jù)分成圖像數(shù)據(jù)的第 一子集和圖像數(shù)據(jù)的第二 子集。數(shù)據(jù)輸出單元接收?qǐng)D像數(shù)據(jù)的第一子集和第二子集并生成具有第二數(shù) 據(jù)率的重組后的圖像數(shù)據(jù)。幀存儲(chǔ)器根據(jù)第一時(shí)鐘速率來存儲(chǔ)重組后的圖像 數(shù)據(jù)。
在又一個(gè)方面，本發(fā)明是顯示單元的信號(hào)處理設(shè)備，所述設(shè)備包括雙數(shù) 據(jù)率(DDR)存儲(chǔ)器，數(shù)據(jù)輸入單元和信號(hào)處理器。所述信號(hào)處理器從DDR存 儲(chǔ)器中接收?qǐng)D像數(shù)據(jù)并生成圖像數(shù)據(jù)的第一子集和圖像數(shù)據(jù)的第二子集。圖 像數(shù)據(jù)的第一子集和第二子集的數(shù)據(jù)率是從存儲(chǔ)器中接收的圖像數(shù)據(jù)的數(shù)據(jù) 率的一半。信號(hào)處理器接收?qǐng)D像數(shù)據(jù)的第一和第二子集。


圖1是根據(jù)本發(fā)明實(shí)施例的LCD的框圖2是根據(jù)本發(fā)明實(shí)施例的LCD像素的等效電路圖3是根據(jù)本發(fā)明實(shí)施例的信號(hào)處理設(shè)備40的框圖4是圖3中所示的信號(hào)處理設(shè)備的信號(hào)處理器的示例性框圖5舉例說明了輸入圖4中所示的信號(hào)處理器的信號(hào)的示例性波形；
圖6舉例說明了來自數(shù)據(jù)轉(zhuǎn)換器的輸出信號(hào)的示例性波形；
圖7舉例說明了來自內(nèi)部存儲(chǔ)器和數(shù)據(jù)輸出塊的輸出信號(hào)的示例性波
形；
圖8是根據(jù)本發(fā)明另一個(gè)實(shí)施例的信號(hào)處理設(shè)備的框圖； 圖9和10分別舉例說明了圖8中所示的信號(hào)處理器的輸入輸出信號(hào)的 示例性波形；
圖11舉例說明了從幀存儲(chǔ)器讀取的或?qū)懭氲綆鎯?chǔ)器中的圖像數(shù)據(jù)的 示例性波形；
圖12和13分別舉例說明了在輸入第N和第(N+l)幀期間、圖8中所
示的信號(hào)處理器的操作示例；
圖14和15分別舉例說明了在輸入第N和第(N+l)幀期間、圖8中所
示的信號(hào)處理器的搡作的另一個(gè)示例；
圖16是根據(jù)一個(gè)實(shí)施例的包括數(shù)據(jù)輸出單元的信號(hào)處理設(shè)備的框圖； 圖17是圖16中所示的信號(hào)處理設(shè)備的元件的信號(hào)時(shí)序圖； 圖18是根據(jù)實(shí)施例的包括數(shù)據(jù)輸入單元的信號(hào)處理設(shè)備的框圖； 圖19是圖18中所示的信號(hào)處理設(shè)備的元件的信號(hào)時(shí)序圖21是圖20中所示的信號(hào)處理設(shè)備的元件的信號(hào)時(shí)序圖22是根據(jù)另實(shí)施例的包括數(shù)據(jù)輸入單元的信號(hào)處理設(shè)備的框圖；和
圖23是圖22中所示的信號(hào)處理設(shè)備的元件的信號(hào)時(shí)序圖。
具體實(shí)施例方式
現(xiàn)在，將參照附圖更詳細(xì)地描述本發(fā)明，所述附圖示出了本發(fā)明的優(yōu)選 實(shí)施例。然而，可以以許多不同的形式來具體化本發(fā)明，而且不應(yīng)該把本發(fā) 明理解為限于這里所闡述的實(shí)施例。
現(xiàn)在，將參照附圖詳細(xì)描述根據(jù)本發(fā)明實(shí)施例的信號(hào)處理設(shè)備和方法，以及包括信號(hào)處理設(shè)備的顯示設(shè)備。
將參照?qǐng)D1和2詳細(xì)描述根據(jù)本發(fā)明實(shí)施例的LCD。 圖1是根據(jù)本發(fā)明實(shí)施例的LCD設(shè)備的框圖，而圖2是圖1的LCD設(shè)備 中的像素的圖。
圖1的LCD設(shè)備包括LC面板組件300,以及連接于LC面板組件300的 柵極驅(qū)動(dòng)器(gate driver) 400和數(shù)據(jù)驅(qū)動(dòng)器500?；疑妷喊l(fā)生器連接于數(shù) 據(jù)驅(qū)動(dòng)器500。柵極驅(qū)動(dòng)器4GQ和數(shù)據(jù)驅(qū)動(dòng)器500受信號(hào)控制器600的控制。 LC面板組件300包括定義像素的多個(gè)顯示信號(hào)線。顯示信號(hào)線包括柵極線 G「Gn和數(shù)據(jù)線D,-Dm?；旧?，像素是以矩陣形式排列的。
柵極線G,-G。發(fā)送選通信號(hào)(gate signal)(也稱為"掃描信號(hào)")，而 數(shù)據(jù)線D,-D^發(fā)送數(shù)據(jù)信號(hào)。柵極線G,-Gn基本上彼此平行地延伸。數(shù)據(jù)線D,-Dm 基本上彼此平行地延伸，并且基本上垂直于柵極線G,-Gn延伸的方向加以延伸。
每個(gè)像素都包括連接于信號(hào)線G「匚和D「K的開關(guān)元件Q、LC電容器^' 和存儲(chǔ)電容器Qr。 LC電容器Qc和存儲(chǔ)電容器《"都連接于開關(guān)元件Q。在一 些實(shí)施例中，存儲(chǔ)電容器CST可以省略。
圖2示出了在下面板100上提供開關(guān)元件Q并且具有三個(gè)端子連接于 其中一條柵極線G「G。的控制端子、連接于其中一條數(shù)據(jù)線D,-Dm的輸入端子、 和連接于LC電容器Gc'和存儲(chǔ)電容器QT兩者的輸出端子。
LC電容器C":包括在下面板100上提供的像素電極190和在上面板200 上提供的普通電極270，以作為兩個(gè)端子。安置在兩個(gè)電極190和270之間 的LC層3起介L(zhǎng)C電容器^c的絕緣材料的作用。像素電極190連接于開關(guān)元 件Q，而普通電極270連接于普通電壓V，，并且覆蓋上面板20Q的整個(gè)表面。 可以在下面板100上提供普通電極270,并且電極190和270兩者都可以具 有條形或斑紋的形狀。
存儲(chǔ)電容器C"是LC電容器^c的輔助電容器。存儲(chǔ)電容器^、T包括像素
電極190和在下面板100上提供的獨(dú)立信號(hào)線(未示出)。獨(dú)立信號(hào)線經(jīng)由 絕緣體覆蓋在像素電極190上面，并且給所述獨(dú)立信號(hào)線提供諸如普通電壓 Vcom之類的預(yù)定電壓。作為選擇，存儲(chǔ)電容器Q"'包括像素電極190和覆蓋 在像素電極190上面的鄰接?xùn)艠O線(例如，先前的柵極線)，并且它們之間 夾入絕緣層。
對(duì)于彩色顯示設(shè)備而言，每個(gè)像素都能夠通過包括紅色、綠色和藍(lán)色濾色器230的其中一個(gè)而代表一種顏色。濾色器230位于像素電極190上。在 上面板200的區(qū)域中提供圖2中所示的濾色器230。在可選的實(shí)施例中，濾 色器230位于像素電極190上面或下面，并且是下面板100的一部分。
盡管未示出，但是一個(gè)或多個(gè)偏光器(polarizer)被附于至少一個(gè)面板 100、 200上。
現(xiàn)在返回圖1,灰色電壓發(fā)生器800生成與像素的透光率相關(guān)的多個(gè)灰 色電壓的兩組。 一組中的灰色電壓相對(duì)于普通電壓V,而言具有正極性，而另 一組中的灰色電壓相對(duì)于V，而言具有負(fù)極性。
柵極驅(qū)動(dòng)器400連接于面板組件300的柵極線G，-G。并合成來自外部設(shè)備 的柵極導(dǎo)通電壓Von和柵極截止電壓^V以生成施加到柵^l線d-G。的選通信 號(hào)。數(shù)據(jù)驅(qū)動(dòng)器500連接于面板組件300的數(shù)據(jù)線D,-Dm,并將從灰色電壓發(fā) 生器800產(chǎn)生的灰色電壓中選出數(shù)據(jù)電壓施加到數(shù)據(jù)線D,-Dn,。
信號(hào)控制器6Q0控制柵極驅(qū)動(dòng)器4GQ和數(shù)據(jù)驅(qū)動(dòng)器500。信號(hào)控制器600 接收輸入圖像信號(hào)R、 G和B并且從圖形控制器(未示出)輸入控制其顯示的 控制信號(hào)，比如像垂直同步信號(hào)Vsync、水平同步信號(hào)Hsync、主時(shí)鐘MCLK 和數(shù)據(jù)使能信號(hào)DE。在生成柵控信號(hào)C0NT1和數(shù)據(jù)控制信號(hào)CONT2、并根據(jù) 輸入控制信號(hào)和輸入圖像信號(hào)R、 G和B來處理適于操作面板組件300的圖像 信號(hào)R、 G和B之后，信號(hào)控制器600向柵極驅(qū)動(dòng)器400提供柵控信號(hào)C0NT1， 并且向數(shù)據(jù)驅(qū)動(dòng)器500發(fā)送已處理的圖像信號(hào)R '、 G '和B '以及數(shù)據(jù)控制 信號(hào)CONT2。在此時(shí)，信號(hào)控制器600的圖像類型檢測(cè)器620根據(jù)先前幀與 當(dāng)前幀之間的圖像數(shù)據(jù)R、 G和B的灰色中的差來判斷圖像的類型，例如它是 靜止圖像還是運(yùn)動(dòng)圖像。爾后，信號(hào)控制器600依照?qǐng)D像類型來調(diào)節(jié)圖像數(shù) 據(jù)。
柵控信號(hào)C0NT1包括用于告知幀的啟動(dòng)的垂直同步起始信號(hào)STV、用 于控制柵極導(dǎo)通電壓Von的輸出時(shí)間的選通時(shí)鐘信號(hào)CPV、和用于定義;f冊(cè)極 導(dǎo)通電壓Von的持續(xù)時(shí)間的輸出使能信號(hào)OE。
數(shù)據(jù)控制信號(hào)CONT2包括用于告知水平周期的啟動(dòng)的水平同步起始信 號(hào)STH、用于指示向數(shù)據(jù)線D,-"施加數(shù)據(jù)電壓的加載信號(hào)LOAD、用于(相對(duì) 于普通電壓U對(duì)數(shù)據(jù)電壓的極性進(jìn)行反相的反相控制信號(hào)RVS、和數(shù)據(jù)時(shí) 鐘信號(hào)HCLK。
數(shù)據(jù)驅(qū)動(dòng)器500從信號(hào)控制器600那里接收像素行的圖像數(shù)據(jù)R \ G '和B'的分組，并響應(yīng)于來自信號(hào)控制器600的數(shù)據(jù)控制信號(hào)C0NT2，把圖像 數(shù)據(jù)R '、 G '和B '轉(zhuǎn)換成從來自于灰色電壓發(fā)生器800的灰色電壓中選出 的模擬數(shù)據(jù)電壓。爾后，數(shù)據(jù)驅(qū)動(dòng)器500將數(shù)據(jù)電壓施加到數(shù)據(jù)線D,-D^。
響應(yīng)于來自信號(hào)控制器600的柵控信號(hào)C0NT1,柵極驅(qū)動(dòng)器400將柵極 導(dǎo)通電壓Von施加到柵極線G廣Gn，借此導(dǎo)通與之連接的開關(guān)元件Q。將施加 到數(shù)據(jù)線D，-比上的數(shù)據(jù)電壓經(jīng)激活后的開關(guān)元件Q而提供給像素。
將數(shù)據(jù)電壓與普通電壓V m之間的差表示成LC電容器的兩端間電壓， 這個(gè)電壓有時(shí)稱為"像素電壓"。LC電容器C"'中的LC分子具有依賴于像素電 壓數(shù)值的方向性，并且分子方向性確定穿過LC第3層(參見圖2 )的光偏振。 偏光器把光偏振轉(zhuǎn)換成某一級(jí)的透光率。
在一幀期間，通過按水平周期的單位(其用1H來表示，并且等于水平同 步信號(hào)Hsync、數(shù)據(jù)使能信號(hào)DE和選通時(shí)鐘信號(hào)的一個(gè)周期)重復(fù)上述過程， 來順序地給所有柵極線G,-Gn提供柵4及導(dǎo)通電壓Von。因此，借此在一幀期間 將數(shù)據(jù)電壓施加到所有像素。在幀之間，控制施加到數(shù)據(jù)驅(qū)動(dòng)器500的反相 控制信號(hào)RVS,以便將數(shù)據(jù)電壓的極性反相(這稱為"幀反相")。也可以控 制反相控制信號(hào)RVS，以便在一幀中將流入數(shù)據(jù)線中的數(shù)據(jù)電壓的極性反相 (這稱為"線反相")，或者在一個(gè)分組中將數(shù)據(jù)電壓的極性反相(這稱為" 點(diǎn)陣反相")。
現(xiàn)在，將詳細(xì)描述能與上述LCD —起使用的信號(hào)處理設(shè)備。
圖3是根據(jù)本發(fā)明實(shí)施例的信號(hào)處理設(shè)備40的框圖，而圖4是圖3中所 示的信號(hào)處理設(shè)備的信號(hào)處理器的示例性框圖。:
如圖3所示，根據(jù)本發(fā)明實(shí)施例的信號(hào)處理設(shè)備40包括信號(hào)處理器 42和與之連接的幀存儲(chǔ)器44。信號(hào)處理器42的輸入和輸出充當(dāng)信號(hào)處理設(shè) 備40的輸入和輸出。
信號(hào)處理器42包括數(shù)據(jù)轉(zhuǎn)換器46、連接于數(shù)據(jù)轉(zhuǎn)換器46的內(nèi)部存儲(chǔ) 器47、連接于內(nèi)部存儲(chǔ)器47的數(shù)據(jù)輸出塊48、以及連接于數(shù)據(jù)輸出塊48并 且具有充當(dāng)信號(hào)處理設(shè)備4 0輸出的數(shù)據(jù)調(diào)節(jié)器4 9 。
數(shù)據(jù)轉(zhuǎn)換器46從外部設(shè)備中接收24位圖像數(shù)據(jù)R、 G和B,并且把24 位圖像數(shù)據(jù)(R、 G和B )轉(zhuǎn)換成適合于幀存儲(chǔ)器44的32比特?cái)?shù)據(jù)。所述24 比特輸入圖像數(shù)據(jù)包括8比特紅色子數(shù)據(jù)R、 8比特綠色子數(shù)據(jù)G和8比特藍(lán) 色子數(shù)據(jù)B,并且以第一預(yù)定時(shí)鐘頻率(例如108兆赫)來發(fā)送所述24位輸入圖像數(shù)據(jù)，并且也以第一預(yù)定時(shí)鐘頻率來發(fā)送轉(zhuǎn)換后32比特?cái)?shù)據(jù)。
把來自數(shù)據(jù)轉(zhuǎn)換器46的32比特?cái)?shù)據(jù)存儲(chǔ)在諸如內(nèi)部存儲(chǔ)器47之類的暫 時(shí)存儲(chǔ)器中。內(nèi)部存儲(chǔ)器47具有彼此分離的輸入端子和輸出端子，以便輸出 頻率與輸入頻率不同。例如，給內(nèi)部存儲(chǔ)器47的輸入端子提供具有第一預(yù)定 頻率(例如，108兆赫)的時(shí)鐘信號(hào)，而給內(nèi)部存儲(chǔ)器47的輸出端子提供具 有第二預(yù)定頻率(例如，81兆赫)的時(shí)鐘信號(hào)，所述第二預(yù)定頻率即第一預(yù) 定頻率的四分之三。內(nèi)部存儲(chǔ)器47可以包括FIFO (先進(jìn)先出)存儲(chǔ)器或雙 端口謹(jǐn)。
數(shù)據(jù)輸出塊48從內(nèi)部存儲(chǔ)器47中讀出32比特?cái)?shù)據(jù)，并以第二預(yù)定頻率 將數(shù)據(jù)寫入到帕存儲(chǔ)器44中。
現(xiàn)在，詳細(xì)描述信號(hào)處理器42中的圖像數(shù)據(jù)的頻率和比特?cái)?shù)的轉(zhuǎn)換。
圖5舉例說明了輸入圖4中所示的信號(hào)處理器的輸入信號(hào)的示例性波形， 圖6舉例說明了來自數(shù)據(jù)轉(zhuǎn)換器的輸出信號(hào)的示例性波形，而圖7舉例說明 了來自內(nèi)部存儲(chǔ)器和數(shù)據(jù)輸出塊的輸出信號(hào)的示例性波形。
圖5示出了包括三個(gè)8位子數(shù)據(jù)(data[ 23: 16] 、 data[ 15: 8]和 data [7:0])的輸入信號(hào)處理器42的24位輸入圖像數(shù)據(jù)R、 G和B中的每一 個(gè)。圖5中所示的參考字符"T"表示與第一預(yù)定頻率相對(duì)應(yīng)的周期。
圖6示出了由數(shù)據(jù)轉(zhuǎn)換器46轉(zhuǎn)換的32比特?cái)?shù)據(jù)(data[ 31:24]、 data[ 23:16]、 data[ 15: 8]和data [ 7: 0])。詳細(xì)地講，數(shù)據(jù)轉(zhuǎn)換器46使 以第一輸入時(shí)鐘輸入的三個(gè)輸入數(shù)據(jù)Rl、 Gl、和Bl與以第二輸入時(shí)鐘輸入 的輸入子數(shù)據(jù)R2同步，以便生成包括四個(gè)子數(shù)據(jù)RI、 Gl、 B1和R2的第一個(gè) 32位圖像數(shù)據(jù)，并且數(shù)據(jù)轉(zhuǎn)換器46以第一輸出時(shí)鐘輸出第一個(gè)32位圖像數(shù) 據(jù)。同樣，數(shù)據(jù)轉(zhuǎn)換器46使以第二輸入時(shí)鐘輸入的兩個(gè)輸入子數(shù)據(jù)G2和B2 同步與以第三輸入時(shí)鐘輸入的兩個(gè)子數(shù)據(jù)R3和G3同步，以便生成包括四個(gè) 子數(shù)據(jù)G2、 B2、 R3和G3的第二個(gè)32位圖像數(shù)據(jù)，并且數(shù)據(jù)轉(zhuǎn)換器46以第 二輸出時(shí)鐘輸出第二個(gè)32位圖像數(shù)據(jù)。同樣，使以第三輸入時(shí)鐘輸入的輸入 子數(shù)據(jù)B3以及以第四輸入時(shí)鐘輸入的三個(gè)子數(shù)據(jù)R4、 G4和B4同步，以便形 成包括四個(gè)子數(shù)據(jù)B3、 R4、 G4和B4的(即以第三輸出時(shí)鐘輸出的)第三個(gè) 32位圖像數(shù)據(jù)。數(shù)據(jù)轉(zhuǎn)換器46再次以第四輸出時(shí)鐘輸出第三個(gè)32位圖像數(shù) 據(jù)B3、 R4、 G4和B4。在四個(gè)時(shí)鐘(或4T )期間，從:數(shù)據(jù)轉(zhuǎn)換器46輸出的 32位輸出圖像數(shù)據(jù)Rl-B4的數(shù)目繼而等于輸入到數(shù)據(jù)轉(zhuǎn)換器46中的24位輸入圖像數(shù)據(jù)R1-B4的數(shù)目。
如上所述，內(nèi)部存儲(chǔ)器47的輸出時(shí)鐘頻率(即第二預(yù)定時(shí)鐘頻率)等于 內(nèi)部存儲(chǔ)器47的輸入時(shí)鐘頻率(即第一預(yù)定時(shí)鐘頻率)的四分之三。換言之， 內(nèi)部存儲(chǔ)器47的輸出時(shí)鐘周期(4T/3)等于內(nèi)部存儲(chǔ)器47的輸入時(shí)鐘周期 (T)的三分之四。圖7示出了在三個(gè)輸出時(shí)鐘周期(4T)期間從內(nèi)部存儲(chǔ)器 47輸出三個(gè)32位圖像數(shù)據(jù)R1-B4。因此，在指定周期(4T)期間，輸出數(shù)據(jù) 的數(shù)目等于輸入數(shù)據(jù)的數(shù)目。
綜上，將24位輸入圖像數(shù)據(jù)轉(zhuǎn)換成32位輸出圖像數(shù)據(jù)以及將輸入時(shí)鐘 頻率轉(zhuǎn)換輸出時(shí)鐘頻率等于輸入時(shí)鐘頻率的24/32倍，即3/4倍，所述輸入 時(shí)鐘頻率在指定周期內(nèi)使輸入圖像數(shù)據(jù)的數(shù)目與輸出圖像數(shù)據(jù)的數(shù)目相等。 換言之，當(dāng)輸入圖像數(shù)據(jù)的比特?cái)?shù)乘以輸入時(shí)鐘頻率等于輸出圖像數(shù)據(jù)的比 特?cái)?shù)乘以輸出時(shí)鐘脈沖頻率時(shí)，在指定周期內(nèi)輸入圖像數(shù)據(jù)的數(shù)目與輸出圖 像數(shù)據(jù)的數(shù)目是相同的。
上述信號(hào)處理器42把24比特?cái)?shù)據(jù)轉(zhuǎn)換成32比特?cái)?shù)據(jù)，以便能存儲(chǔ)32 位圖像數(shù)據(jù)的幀存儲(chǔ)器44可以充分地使用它的存儲(chǔ)量。
例如，由于一個(gè)像素需要24位的圖像數(shù)據(jù)，因而具有1280 x 1024個(gè)像 素的SXGA (特大的延伸后的圖形陣列)顯示設(shè)備需要對(duì)應(yīng)一幀的1,280x 1， 024 x 24=31, 457， 280位的圖像數(shù)據(jù)。如果向能存儲(chǔ)32比特?cái)?shù)據(jù)的幀存儲(chǔ) 器提供24比特?cái)?shù)據(jù)的話，那么剩余的8比特?cái)?shù)據(jù)存儲(chǔ)量就是無用的，并且將 由幀存儲(chǔ)器提供的存儲(chǔ)SXGA顯示設(shè)備的幀數(shù)據(jù)的總存儲(chǔ)量等于1,280 x 1, 024 x 32=41， 943， 040,即大于總數(shù)據(jù)位。.其結(jié)果是,64兆位的幀存儲(chǔ)器只 能存儲(chǔ)SXGA顯示設(shè)備的一幀數(shù)據(jù)。然而，如果上述幀存儲(chǔ)器44具有64兆 位的存儲(chǔ)容量，那么就能夠存儲(chǔ)SXGA顯示設(shè)備的兩幀數(shù)據(jù)。
幀存儲(chǔ)器44按照將最新輸入的幀數(shù)據(jù)存為其中先前存儲(chǔ)的兩幀之一的 替代物的方式，來存儲(chǔ)兩幀的32比特?cái)?shù)據(jù)。
數(shù)據(jù)調(diào)節(jié)器49從幀存儲(chǔ)器44中接收兩幀的圖像數(shù)據(jù)，并且調(diào)節(jié)該圖像 數(shù)據(jù)。詳細(xì)地講，數(shù)據(jù)調(diào)節(jié)器49比較兩幀間的圖像數(shù)據(jù)，并根據(jù)比較結(jié)果來 處理該圖像數(shù)據(jù)以生成調(diào)節(jié)后的數(shù)據(jù)R '、 G '和B '。例如，數(shù)據(jù)調(diào)節(jié)器49 將一幀的圖像數(shù)據(jù)(在下文中稱為'當(dāng)前幀，)與緊跟在當(dāng)前幀前的另一幀 (在下文中稱為"先前幀")的圖像數(shù)據(jù)進(jìn)行比較，并調(diào)節(jié)當(dāng)前幀的圖像數(shù)據(jù) (在下文中稱為"當(dāng)前圖像數(shù)據(jù)")。可以從數(shù)據(jù)輸出塊48而不是幀存儲(chǔ)器44那里提供兩幀數(shù)據(jù)中之一的圖像數(shù)據(jù)(例如，當(dāng)前圖像數(shù)據(jù))。
把調(diào)節(jié)后的圖像數(shù)據(jù)R ' 、 G '和B '發(fā)送到圖1中所示的數(shù)據(jù)驅(qū)動(dòng)器500。 可以將信號(hào)處理設(shè)備40歸入到信號(hào)控制器60G中，具體來講，信號(hào)控制 器600只包括信號(hào)處理器42。
根據(jù)本實(shí)施例的圖像數(shù)據(jù)的比特?cái)?shù)和頻率的轉(zhuǎn)換減少了幀存儲(chǔ)器的所需 數(shù)量，并減小了時(shí)鐘頻率以便降低電磁干擾。
現(xiàn)在，參照?qǐng)D8詳細(xì)描述根據(jù)本發(fā)明另一個(gè)實(shí)施例的信號(hào)處理設(shè)備。 圖8是根據(jù)本發(fā)明另一個(gè)實(shí)施例的信號(hào)處理設(shè)備的框圖。 參照?qǐng)D8，根據(jù)本實(shí)施例的信號(hào)處理設(shè)備50包括信號(hào)處理器52以及 連接于該信號(hào)處理器52的第一和第二幀存儲(chǔ)器54和56。
第一和第二幀存儲(chǔ)器54和56可以包括DDR RAM (雙數(shù)據(jù)率隨機(jī)存取存 儲(chǔ)器)。也稱為DDR SDRAM (同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)的DDR RAM在施加到它 上的時(shí)鐘的上升沿和下降沿處進(jìn)行讀和寫。相反地，SDR SDRAM (單數(shù)據(jù)率 SDRAM)或SDRAM在時(shí)鐘的上升沿或者下降沿處進(jìn)行讀或?qū)?。因此，DDR RAM 具有兩倍于SDRAM的速度。換言之，DDR RAM存儲(chǔ)一定量的數(shù)據(jù)所需的時(shí)間 是SDRAM所需時(shí)間的一半。
參照?qǐng)D9-11，詳細(xì)描述圖8中所示的信號(hào)處理設(shè)備的操作。 圖9和10分別舉例說明了圖8中所示的信號(hào)處理器的輸入輸出信號(hào)的示 例性波形'，而圖11舉例說明了從幀存儲(chǔ)器中讀取的或?qū)懭氲綆鎯?chǔ)器中的圖 像數(shù)據(jù)的示例性波形。
參照?qǐng)D9，以對(duì)應(yīng)于時(shí)鐘頻率(例如54兆赫)的第一時(shí)鐘周期1. 5T ' 輸入48位的輸入圖像數(shù)據(jù)。輸入信號(hào)處理器52的48位輸入圖像數(shù)據(jù)中的每 一個(gè)都包括三個(gè)16位子數(shù)據(jù)(data[ 47: 32] 、 data[ 31: 16]和data[ 15: 0]), 由此在相當(dāng)于四個(gè)第一時(shí)鐘周期的指定時(shí)間X內(nèi)輸入十二個(gè)16位子數(shù)據(jù)。
參照?qǐng)D10，信號(hào)處理器52將處于第一時(shí)鐘頻率的48位輸入圖像數(shù)據(jù)轉(zhuǎn) 換成處于第二時(shí)鐘頻率(例如81兆赫)的32位輸出圖像數(shù)據(jù)(data[ 31: 16] 和data[ 15:0])。所述轉(zhuǎn)換是以基本上與先前實(shí)施例中的一樣的方法執(zhí)行 的，因此省略對(duì)它的詳細(xì)說明。在此，T'是對(duì)應(yīng)于第二時(shí)鐘頻率的第二時(shí)鐘 周期，并且等于第一時(shí)鐘周期的三分之二。在相當(dāng)于六個(gè)第二時(shí)鐘周期的指 定時(shí)間X內(nèi)轉(zhuǎn)換十二個(gè)16位子數(shù)據(jù)。
因此，在指定周期X期間，輸出數(shù)據(jù)的數(shù)目等于輸入數(shù)據(jù)的數(shù)目。參照?qǐng)D11，幀存儲(chǔ)器54和56在具有第二時(shí)鐘頻率的時(shí)鐘的上升沿和下 降沿處進(jìn)行讀或?qū)憽Ｒ虼?，處理十二個(gè)16位輸入子數(shù)據(jù)所需的時(shí)間相當(dāng)于等 于0. 5X的三個(gè)時(shí)鐘周期。其結(jié)果是，這個(gè)實(shí)施例用一半的輸入時(shí)間將圖像數(shù) 據(jù)存儲(chǔ)到幀存儲(chǔ)器54中56。
第一幀存儲(chǔ)器54和第二幀存儲(chǔ)器56經(jīng)由各自的數(shù)據(jù)總線而連接于信號(hào) 處理器52。這意味著信號(hào)處理器52能夠獨(dú)立且同時(shí)地訪問幀存儲(chǔ)器54和56。 相反地，第一和第二幀存儲(chǔ)器54和56優(yōu)選地共享公用地址總線。
信號(hào)處理器52對(duì)第一和第二幀存儲(chǔ)器54和56中的一個(gè)進(jìn)行寫，同時(shí)對(duì) 幀存儲(chǔ)器54和56中的另一個(gè)進(jìn)行讀，這將參照?qǐng)D12-15作詳細(xì)描述。
圖12和13分別舉例說明了在輸入第N幀和第(N+l)幀期間圖8中所示 的信號(hào)處理器的操作的示例。
假定根據(jù)本實(shí)施例的LCD包括多個(gè)像素行，例如m個(gè)像素行。如圖10所 示，在轉(zhuǎn)換比特?cái)?shù)和時(shí)鐘頻率之后的第N幀圖像數(shù)據(jù)用D (N)表示，第N幀 圖像數(shù)據(jù)當(dāng)中的第i個(gè)像素行中的圖像數(shù)據(jù)(在下文中稱為"第i行數(shù)據(jù)'1 ) 用D(N) i表示，而第N幀圖像數(shù)據(jù)當(dāng)中的第i個(gè)像素行和第(i+l )個(gè)像 素行中的圖像數(shù)據(jù)用D (N) i,i+,表示。
參照?qǐng)D12,信號(hào)處理器52處理轉(zhuǎn)換后的圖像數(shù)據(jù)行。信號(hào)處理器52包 括多個(gè)行存儲(chǔ)器(未示出)，每個(gè)行存儲(chǔ)器都能存儲(chǔ)像素行的圖像數(shù)據(jù)。
假定第一幀存儲(chǔ)器(Ml) 54對(duì)第N幀圖像數(shù)據(jù)進(jìn)行寫，而第二幀存儲(chǔ)器 (M2) 56對(duì)第(N-1)幀的圖像進(jìn)行讀。
在輸入第N幀的第一行數(shù)據(jù)D (N),期間，信號(hào)處理器52把D (N)，存 儲(chǔ)到第一行存儲(chǔ)器(未示出)中。
在輸入第N幀的第二行數(shù)據(jù)D (N) 2期間，信號(hào)處理器52將D (N),從 第一行存儲(chǔ)器寫入到第一幀存儲(chǔ)器54中，并且它把D (N) 2存儲(chǔ)到第二行存 儲(chǔ)器(未示出)中，并把D (N) 2寫入到第一幀存儲(chǔ)器54中。同時(shí)，信號(hào)處 理器52從第二幀存儲(chǔ)器56中讀D (N-1 )，和D (N-l ) 2，并將它們存儲(chǔ)到第 三和第四行存儲(chǔ)器(未示出)中。在周期1H期間，幀存儲(chǔ)器54和56能夠處 理兩個(gè)像素行的圖像數(shù)據(jù)。
在輸入第N幀的第三行數(shù)據(jù)D (N) 3期間，信號(hào)處理器52比較第(N-2) 幀、第(N-1)幀和第N幀的圖像凄t據(jù)以供凄t據(jù)調(diào)節(jié)。詳細(xì)地講，信號(hào)處理器 52讀取存儲(chǔ)在第一行存儲(chǔ)器中的D (N),、讀取存儲(chǔ)在第三行存儲(chǔ)器中的D(N-1),和讀取存儲(chǔ)在第二幀存儲(chǔ)器56中的D (N-2),,并比較它們以便生 成調(diào)節(jié)后的圖像數(shù)據(jù)。同時(shí)，信號(hào)處理器52把D (N) 3存儲(chǔ)到已經(jīng)存儲(chǔ)了 D
(N),的第一行存儲(chǔ)器中。這無需另外的附加行存儲(chǔ)器。此外，信號(hào)處理器 52將D (N-1 ),和D (N-1 ) 2寫入到第一幀存儲(chǔ)器54中，并且它從第二幀存 儲(chǔ)器56中讀D ( N-2 ),和D ( N-2 ) 2,并將它們存儲(chǔ)到第五和第六行存儲(chǔ)器(未 示出)中以供數(shù)據(jù)比較。
在輸入第N幀的第四行數(shù)據(jù)D (N) 4期間，信號(hào)處理器52對(duì)存儲(chǔ)在第二 行存儲(chǔ)器中的D (N) 2、存儲(chǔ)在第四行存儲(chǔ)器中的D (N-1) 2和存儲(chǔ)在第六行 存儲(chǔ)器中的D(N-2)2進(jìn)行讀，并比較它們以便生成調(diào)節(jié)后的圖像數(shù)據(jù)。同時(shí)， 信號(hào)處理器52把D (N),存儲(chǔ)到已經(jīng)存儲(chǔ)了 D (N) 2的第二行存儲(chǔ)器中。這 無需另外的行存儲(chǔ)器。此外，信號(hào)處理器52把D (N-1) 3寫入到第一幀存儲(chǔ) 器54中，并且它把D (N-2) 4存儲(chǔ)到第二行存儲(chǔ)器中，并將它寫入到第一幀 存儲(chǔ)器54中。另外，信號(hào)處理器從第二幀存儲(chǔ)器56中讀D(N-1)3和D(N-1) 4,并把它們存儲(chǔ)到第三和第四行存儲(chǔ)器中以供數(shù)據(jù)比較。
信號(hào)處理器52從第五個(gè)像素行和第m個(gè)像素行開始重復(fù)圖像數(shù)據(jù)的操作。
照此，信號(hào)處理器52把D (N)寫入到第一幀存儲(chǔ)器54中，以便第一幀 存儲(chǔ)器54存儲(chǔ)D ( N )和D ( N-l ),第二幀存儲(chǔ)器56存儲(chǔ)D ( N-1 )和D ( N-2 ), 借此兩個(gè)幀存儲(chǔ)器54和56都存儲(chǔ)了三幀數(shù)據(jù)。此外，信號(hào)處理器52從幀存 儲(chǔ)器54和56中讀并寫入到所迷幀存儲(chǔ)器54和56中，同時(shí)比較第(N-2)幀、 第(N-1)幀和第N幀以便生成調(diào)節(jié)后的圖像數(shù)據(jù)。
參照?qǐng)D13，在輸入第(N+l)幀的圖像數(shù)據(jù)期間，第一幀存儲(chǔ)器54和第 二幀存儲(chǔ)器56交換它們的角色，以便第一幀存儲(chǔ)器54執(zhí)行讀操作，而第二 幀存儲(chǔ)器56執(zhí)行寫操作。也就是說，信號(hào)處理器52對(duì)存儲(chǔ)在第一幀存儲(chǔ)器 54中的D (N)和D (N-l )進(jìn)行讀，并把它們存儲(chǔ)到行存儲(chǔ)器中以供數(shù)據(jù)比 較，并且它把從外部設(shè)備中輸入的D ( N+l )和存儲(chǔ)在行存儲(chǔ)器中的D ( N )寫 入到第二幀存儲(chǔ)器56中。然后，第一幀存儲(chǔ)器54存儲(chǔ)D (N)和D (N-1), 而第二幀存儲(chǔ)器56存儲(chǔ)D (N+l)和D (N)。
由于第(N+l)幀的搡作基本上與第N幀的操作相同，因而省略信號(hào)處理 器52以及幀存儲(chǔ)器54和56的這類操作的詳細(xì)說明。
為相繼的幀重復(fù)這一操作。圖14和15分別舉例說明了在輸入第N幀和第(N+l )幀期間、圖8中所 示的信號(hào)處理器的操作的另一個(gè)示例。
如圖10所示，第N幀的轉(zhuǎn)換后的圖像數(shù)據(jù)用D (N)表示，所述轉(zhuǎn)換后 的圖像數(shù)據(jù)除以16位得到多個(gè)數(shù)據(jù)段，并且第i個(gè)數(shù)據(jù)段用D ( N ) ( i )表 示，而第i個(gè)數(shù)據(jù)段至第(i+l )個(gè)數(shù)據(jù)段用D (N) ( i， j )表示。
參照?qǐng)D14，把八個(gè)16位圖像數(shù)據(jù)輸入到信號(hào)處理器52中，并且信號(hào)處 理器52按多個(gè)時(shí)鐘單位(例如四個(gè)時(shí)鐘單位)處理轉(zhuǎn)換后的圖像數(shù)據(jù)。信號(hào) 處理器52可以包括諸如觸發(fā)器之類的能夠存儲(chǔ)八個(gè)16比特?cái)?shù)據(jù)的多個(gè)存儲(chǔ) 器(未示出)。
假定第一幀存儲(chǔ)器(Ml) 54對(duì)第N幀的圖像數(shù)據(jù)進(jìn)行寫，而第二幀存儲(chǔ) 器(M2) 56對(duì)第(N-l)幀的圖像進(jìn)行讀。
在首先的四個(gè)時(shí)鐘(即第一到第四時(shí)鐘)期間，信號(hào)處理器52把D (N) (1,8)存儲(chǔ)到第一存儲(chǔ)器中。
在其次的四個(gè)時(shí)鐘(即第五到第八時(shí)鐘)期間，信號(hào)處理器52把D (N) (9，16)存儲(chǔ)到第二存儲(chǔ)器中。另外，將存儲(chǔ)在第一存儲(chǔ)器中的D(N) (1，8) 寫入到第一幀存儲(chǔ)器54中，從第二幀存儲(chǔ)器56中讀D ( N-l ) (1,8)并在 第五和第六時(shí)鐘期間將其存儲(chǔ)在第三存儲(chǔ)器中。在第七和第八時(shí)鐘期間，從 第三存儲(chǔ)器中讀D (N-l) (1,8)并將其寫入到第一幀存儲(chǔ)器54中，從第二 幀存儲(chǔ)器56中讀D (N-2) (1,8)并將其存儲(chǔ)到第四存儲(chǔ)器中。
與此同時(shí)，信號(hào)處理器52讀出并比較第N幀、第(N-l)幀和第(N-2) 幀的圖像數(shù)據(jù)，以供在第七和第八時(shí)鐘期間進(jìn)行數(shù)據(jù)調(diào)節(jié)。詳細(xì)地講，逐位 讀出存儲(chǔ)在第一存儲(chǔ)器中的D(N) (1,8)、存儲(chǔ)在第三存儲(chǔ)器中的D (N-l) (1，8)和存儲(chǔ)在第四存儲(chǔ)器中的D (N-2) (1,8)，并生成調(diào)節(jié)后的圖像數(shù) 據(jù)。
在第三個(gè)的四個(gè)時(shí)鐘(即第九到第十二時(shí)鐘)期間，信號(hào)處理器52把D (N) (17,24)存儲(chǔ)到第一存儲(chǔ)器中。另外，在第九和第十時(shí)鐘期間，將存 儲(chǔ)在第二存儲(chǔ)器中的D (N) (9,16)寫入到第一幀存儲(chǔ)器54中，從第二幀 存儲(chǔ)器56中讀出D(N-1) (9,16)并將其寫入到第三存儲(chǔ)器中。在第十一 和第十二時(shí)鐘期間，從第三存儲(chǔ)器中讀出D (N-l) (9,16)并將其寫入到第 一幀存儲(chǔ)器54中，并且把來自第二幀存儲(chǔ)器56的D (N-2) (9，16)存儲(chǔ)在 第四存儲(chǔ)器中。在第十一和第十二時(shí)鐘期間，信號(hào)處理器52順序地讀出并比較存儲(chǔ)在第
二存儲(chǔ)器中的D(N) (9，16)、存儲(chǔ)在第三存儲(chǔ)器中的D (N-l) (9, 16)和 存儲(chǔ)在第四存儲(chǔ)器中的D (N-2) (9,16)，并生成調(diào)節(jié)后的圖像數(shù)據(jù)。
照此，在連續(xù)的時(shí)鐘期間，處理第N幀的所有圖像數(shù)據(jù)。
因此，^巴D (N)寫入到第一幀存儲(chǔ)器54中，并由此把D (N)和D (N-l) 存儲(chǔ)在第一幀存儲(chǔ)器54中，而把D ( N-1 )和D ( N-2 )存儲(chǔ)在第二幀存儲(chǔ)器 56中，以便兩個(gè)幀存儲(chǔ)器54和56都存儲(chǔ)三幀的圖像數(shù)據(jù)。另外，信號(hào)處理 設(shè)備對(duì)幀存儲(chǔ)器54和56進(jìn)行讀和寫，并且讀取和比較第(N-2 )幀、第(N-l ) 幀和第N幀的圖像數(shù)據(jù)，以便生成調(diào)節(jié)后的圖像數(shù)據(jù)。
參照?qǐng)D15,在輸入第(N+l)幀的圖像數(shù)據(jù)期間，第一幀存儲(chǔ)器54和第 二幀存儲(chǔ)器56交換它們的角色，以便第一幀存儲(chǔ)器54執(zhí)行讀操作，而第二 幀存儲(chǔ)器56執(zhí)行寫操作。也就是說，信號(hào)處理器52讀取存儲(chǔ)在第一幀存儲(chǔ) 器54中的D (N)和D (N-1 ),并把它們存儲(chǔ)到存儲(chǔ)器中以供數(shù)據(jù)比較，并 且它將從外部設(shè)備輸入的D (N+l )和存儲(chǔ)在存儲(chǔ)器中的D (N)寫入到第二幀 存儲(chǔ)器56中。然后，第一幀存儲(chǔ)器54存儲(chǔ)D (N)和D (N-1)，而第二幀存 儲(chǔ)器56存儲(chǔ)D (N+l)和D (N)。
因?yàn)槠涞?N+l)幀的操作基本上與第N幀相同，所以省略信號(hào)處理器 52以及幀存儲(chǔ)器54和56的這類操作的詳細(xì)說明。
為相繼的幀重復(fù)這一操作。
根據(jù)本實(shí)施例，按四個(gè)時(shí)鐘的單位進(jìn)行圖像數(shù)據(jù)處理無需行存儲(chǔ)器。代 替使用所述這些存儲(chǔ)器，而使用的具有小存儲(chǔ)容量的存儲(chǔ)器以減小信號(hào)處理 設(shè)備的尺寸和降低生產(chǎn)成本。
可以改變用于信號(hào)處理器52以及幀存儲(chǔ)器54和56的圖像數(shù)據(jù)處理的單 元中所包含的時(shí)鐘的時(shí)間和數(shù)目。
如上所述，輸入圖像數(shù)據(jù)的比特?cái)?shù)和頻率的轉(zhuǎn)換能夠讓一個(gè)幀存儲(chǔ)器存 儲(chǔ)兩幀的圖像數(shù)據(jù)，并且結(jié)合上述比特?cái)?shù)和頻率轉(zhuǎn)換的DDR RAM能夠讓兩個(gè) 幀存儲(chǔ)器存儲(chǔ)用于數(shù)據(jù)調(diào)節(jié)的三幀的圖像數(shù)據(jù)。例如，圖像數(shù)據(jù)能夠通過比 較三幀的圖像數(shù)據(jù)來加以調(diào)節(jié)。
與此同時(shí)，信號(hào)處理設(shè)備可以進(jìn)一步包括用于直接向DDR存儲(chǔ)器發(fā)送 圖像數(shù)據(jù)/從DDR存儲(chǔ)器那里接收?qǐng)D像數(shù)據(jù)的數(shù)據(jù)輸入/輸出單元，下面將詳 細(xì)描述所述數(shù)據(jù)輸入/輸出單元。數(shù)據(jù)輸入/輸出單元可以安置在信號(hào)處理器和DDR存儲(chǔ)器之間。
現(xiàn)在，將參照?qǐng)D16-19詳細(xì)描述根據(jù)本發(fā)明實(shí)施例的、包括DDR存儲(chǔ)器 的信號(hào)處理設(shè)備。
圖16是根據(jù)實(shí)施例的包括數(shù)據(jù)輸出單元的信號(hào)處理設(shè)備的框圖，而圖 17是圖16中所示的信號(hào)處理設(shè)備的元件的信號(hào)時(shí)序圖。
參照?qǐng)D16,根據(jù)本實(shí)施例的信號(hào)處理設(shè)備包括信號(hào)處理器60、數(shù)據(jù)輸 出單元64和DDR存儲(chǔ)器62。該數(shù)據(jù)輸出單元64包括多路復(fù)用器642和觸發(fā) 器644。
將來自信號(hào)處理器60的32位輸入圖像數(shù)據(jù)(datal [ 31:0]和data2 [31:0])輸入到多路復(fù)用器642的輸入端子D0和D1中。將具有預(yù)定周期T 的第一時(shí)鐘(clockl)輸入到多路復(fù)用器642的選擇端子S中，并且多路復(fù) 用器642與第一時(shí)鐘(clockl)同步地經(jīng)輸出端子Q將其中一個(gè)圖像數(shù)據(jù) (datal [ 31:0]和data2 [ 31:0])輸入到輸入端子D0和D1中。詳細(xì)地講， 當(dāng)?shù)谝粫r(shí)鐘(clockl)為高電平時(shí)，多路復(fù)用器642輸出輸入端子DO的圖像 數(shù)據(jù)(datal [31:0])，而當(dāng)?shù)谝粫r(shí)鐘(clockl )為低電平時(shí)，它輸出輸入 端子D1的圖像數(shù)據(jù)(data2 [31:0])。參照?qǐng)DU,多路復(fù)用器642通過交 替地排列圖像數(shù)據(jù)(datal [ 31:0]、 data2 [ 31:0])來將它們合成，以便 生成具有等于輸入數(shù)據(jù)(datal [ 31:0]、 data2 [ 31:0])的周期(T)的二 分之一周期(T/2)的輸出數(shù)據(jù)(data—0UTl [31:0])。將輸出數(shù)據(jù)(data—OUT 1 [ 31: 0])輸入到觸發(fā)器644中。觸發(fā)器644與第二時(shí)鐘(clock2 )的上升 沿同步地輸出由其輸入端子D經(jīng)其輸出端子Q接收到的圖像數(shù)據(jù)(data_0UT 1 [31: 0])。將觸發(fā)器644的輸出圖像數(shù)據(jù)(data—0UT2 [ 31: 0])輸入到DDR 存儲(chǔ)器62中并且與第一時(shí)鐘(clockl )同步地被存儲(chǔ)在其中。如圖17所示， 在數(shù)據(jù)輸出單元64中使用的第二時(shí)鐘(clock2)的頻率(2/T)是在DDR存 儲(chǔ)器62中使用的第一時(shí)鐘(clockl )的頻率(1/T)的兩倍。
圖18是根據(jù)實(shí)施例的包括數(shù)據(jù)輸入單元的信號(hào)處理設(shè)備的框圖，而圖 19是圖18中所示的信號(hào)處理設(shè)備的元件的信號(hào)時(shí)序圖。
參照?qǐng)D18,信號(hào)處理器包括信號(hào)處理器60、數(shù)據(jù)輸入單元65和DDR 存儲(chǔ)器62。數(shù)據(jù)輸入單元65包括第一和第二多路復(fù)用器654和655以及第 一至第三觸發(fā)器652、 656和657。
將來自DDR存儲(chǔ)器62的圖像數(shù)據(jù)DDR-data輸入到第一觸發(fā)器652中，并且與上述第二時(shí)鐘(clock2)的上升沿同步地將第一觸發(fā)器652的輸入端 子D的圖像數(shù)據(jù)(data [ 31:0])從第一觸發(fā)器652的輸出端子Q那里輸出。 將第一觸發(fā)器652的輸出數(shù)據(jù)(data-IN [ 31:0])輸入到第一多路復(fù)用器 654的輸入端子DO和第二多路復(fù)用器655的輸入端子Dl中。由于第二多路 復(fù)用器654的輸入端子Dl和輸出端子Q彼此相連，而第三多路復(fù)用器65 5的 輸入端子DO和輸出端子彼此相連，因此第一和第二多路復(fù)用器654和655把 具有周期0. 5T的圖像數(shù)據(jù)(data —IN [ 31: 0])轉(zhuǎn)換成具有周期T的圖像數(shù) 據(jù)，并輸出它們。將等于DDR存儲(chǔ)器62的工作時(shí)鐘(DDR —clock)的上述第 一時(shí)鐘(clockl )輸入到第一和第二多路復(fù)用器654和655的選擇端子S中， 第一多路復(fù)用器654輸出圖像數(shù)據(jù)(data —IN [ 31:0])當(dāng)中的奇數(shù)圖像數(shù)據(jù) (datal — IN [ 31: 0])，而第二多路復(fù)用器655與第一時(shí)鐘(clockl )同步 地輸出偶數(shù)圖像數(shù)據(jù)(data2_IN [ 31: 0])。通過第二和第三觸發(fā)器656和 657將圖像數(shù)據(jù)(datal — IN [ 31:0]、 data2_IN [ 31:0])都輸入到信號(hào)處 理器60中。類似于上面描述的數(shù)據(jù)輸出單元64,如圖19所示，在數(shù)據(jù)輸入 單元65中使用的第二時(shí)鐘(clock2)的頻率2/T是在DDR存儲(chǔ)器62中使用 的第一時(shí)鐘(clockl)的頻率1/T的兩倍。
現(xiàn)在，將參照?qǐng)D20-23詳細(xì)描述根據(jù)本發(fā)明的其它實(shí)施例的信號(hào)處理器。 圖2 0是根據(jù)另 一 個(gè)實(shí)施例的包括數(shù)據(jù)輸出單元的信號(hào)處理設(shè)備的框圖， 而圖21是圖20中所示的信號(hào)處理設(shè)備的元件的信號(hào)時(shí)序圖。
參照?qǐng)D20,根據(jù)本實(shí)施例的數(shù)據(jù)處理裝置包括信號(hào)處理器60、連接于 該信號(hào)處理器60的用于合成輸入圖像數(shù)據(jù)的數(shù)據(jù)輸出單元66、以及連接于 該數(shù)據(jù)輸出單元66的DDR存儲(chǔ)器6乙
數(shù)據(jù)輸出單元66包括連接于信號(hào)處理器60的第一和第二觸發(fā)器661 和662、具有連接于第一和第二觸發(fā)器661和662的輸入端子以及連接于DDR 存儲(chǔ)器62的輸出端子的多路復(fù)用器663 、以及用于生成延遲時(shí)鐘 (DDR—clockl)并將延遲時(shí)鐘(DDR-clockl )輸入到DDR存儲(chǔ)器62中的時(shí)鐘 延遲單元664。延遲時(shí)鐘(DDR_clockl )是通過按預(yù)定時(shí)間量dT來延遲具有 預(yù)定周期(T)的輸入時(shí)鐘(clock)而獲得的，將所述延遲時(shí)鐘輸入到第一 和第二觸發(fā)器661和662以及多路復(fù)用器663中。
現(xiàn)在，參照?qǐng)D21詳細(xì)描述圖20中所示的信號(hào)處理器的操作。 信號(hào)處理器60從外部設(shè)備那里接收?qǐng)D像數(shù)據(jù)，并把所述圖像數(shù)據(jù)分成將要與具有預(yù)定周期的輸入時(shí)鐘(clock)同步輸出的兩個(gè)子數(shù)據(jù)。在這個(gè)實(shí)施 例中，信號(hào)處理器60把32位奇數(shù)圖像數(shù)據(jù)(datal [ 31:0])輸出到第一觸 發(fā)器661的輸入端子D，并把偶數(shù)圖像數(shù)據(jù)(data2 [ 31: 0])輸出到第二觸 發(fā)器662的輸入端子D。
第一觸發(fā)器661與輸入時(shí)鐘(clock)的上升沿同步地將輸入圖像數(shù)據(jù) (datal [ 31: 0])鎖存到輸出端子Q中，第二觸發(fā)器662與輸入時(shí)鐘(clock) 的下降沿同步地將圖像數(shù)據(jù)(data2 [ 31: 0])輸入到輸出端子Q中。然后， 如圖21所示，第一觸發(fā)器661的輸出圖像數(shù)據(jù)(data3 [ 31: 0])和第二觸 發(fā)器662的輸出圖像數(shù)據(jù)(data4 [ 31:0])按輸入時(shí)鐘(clock)的半個(gè)周 期(0. 5T)進(jìn)行交替。
將圖像數(shù)據(jù)(data3 [ 31:0]和data4 [ 31:0])輸入到多路復(fù)用器663 的輸入端子D0和D1中。將輸入時(shí)鐘(clock)輸入到多路復(fù)用器663的選擇 端子S中，并且多路復(fù)用器663與輸入時(shí)鐘(clock)同步地將輸入到輸入端 子DO和Dl的其中一個(gè)圖像數(shù)據(jù)經(jīng)輸出端子Q輸出Q。詳細(xì)地講，當(dāng)輸入時(shí) 鐘(clock)為高電平時(shí)，多路復(fù)用器663輸出輸入端子DO的圖像數(shù)據(jù)(data3 [31:0])，而當(dāng)輸入時(shí)鐘(clock)為低電平時(shí)，它輸出輸入端子D1的圖像 數(shù)據(jù)(data4 31:0))。參照?qǐng)D21,多路復(fù)用器663將來自第一和第二觸發(fā) 器661和662的輸出圖像數(shù)據(jù)(data3 [ 31:0]、 data4 [ 31: 0])合成，以 便生成具有等于輸入數(shù)據(jù)(datal [31:0]、 data2 [31:0])的半個(gè)周期(T) 的周期(0. 5T)的輸出數(shù)據(jù)。圖像數(shù)據(jù)的合成交替地輸出來自第一和第二觸 發(fā)器661和662的輸出圖像數(shù)據(jù)(data3 [ 31:0]、 data4 [ 31:0])。
將輸出數(shù)據(jù)(data-OUT [ 31: 0])輸入到DDR存儲(chǔ)器62中。DDR存儲(chǔ)器 62在來自于時(shí)鐘延遲單元664的延遲時(shí)鐘(DDR_clockl)的上升沿和下降沿 將圖像數(shù)據(jù)(data-OUT [ 31: 0])寫入到適當(dāng)?shù)牡刂分?。為圖像數(shù)據(jù)(data-OUT [31: 0])確定延遲時(shí)鐘(DDR—clockl )的延遲時(shí)間dT來獲得建立時(shí)間和保持 時(shí)間的界限，以便DDR存儲(chǔ)器62正常地處理圖像數(shù)據(jù)(data-OUT [ 31: 0])。
參照?qǐng)D21,在凄史據(jù)輸出單元66中使用的輸入時(shí)鐘(clock )的頻率(1/T) 等于在DDR存儲(chǔ)器62中使用的延遲時(shí)鐘(DDR-clockl)的頻率(1/T)。
圖22是根據(jù)另一個(gè)實(shí)施例的包括數(shù)據(jù)輸入單元的信號(hào)處理設(shè)備的框圖， 而圖23是圖22中所示的信號(hào)處理設(shè)備的元件的信號(hào)時(shí)序圖。
參照?qǐng)D22，根據(jù)本發(fā)明另一個(gè)實(shí)施例的信號(hào)處理器包括存儲(chǔ)圖像數(shù)據(jù)的DDR存儲(chǔ)器62、連接于該DDR存儲(chǔ)器62并從該DDR存儲(chǔ)器62中劃分圖像 數(shù)據(jù)的數(shù)據(jù)輸入單元67、以及連接于該數(shù)據(jù)輸入單元67的信號(hào)處理器60。
數(shù)據(jù)輸入單元67包括具有連接于DDR存儲(chǔ)器62的輸入端子和連接于 信號(hào)處理器60的輸出端子的第一和第二觸發(fā)器672和673、以及生成延遲時(shí) 鐘(DDR —clockl)并將延遲時(shí)鐘(DDR_clockl )輸入到DDR存儲(chǔ)器62中的時(shí) 鐘延遲單元671。延遲時(shí)鐘(DDR_clockl )是通過按預(yù)定時(shí)間量dT來延遲具 有預(yù)定周期(T)的輸入時(shí)鐘(clock)而獲得的，將所述延遲時(shí)鐘輸入到第 一和第二觸發(fā)器672和673中。
現(xiàn)在，參照?qǐng)D23詳細(xì)描述圖22中所示的信號(hào)處理器的操作。
DDR存儲(chǔ)器62與延遲時(shí)鐘(DDR-clockl)的上升沿和下降沿同步地輸出 存儲(chǔ)在具有周期0. 5T的DDR存儲(chǔ)器62中的圖像數(shù)據(jù)DDR_data。將輸出圖像 數(shù)據(jù)DDR—data輸入到第一和第二觸發(fā)器672和673中。
第一觸發(fā)器672與輸入時(shí)鐘(clock)的上升沿同步地輸出圖像數(shù)據(jù) DDR—data當(dāng)中的奇數(shù)數(shù)據(jù)(data3_IN [ 31:0]),第二觸發(fā)器673與輸入時(shí) 鐘(clock)的下降沿同步地輸出偶數(shù)數(shù)據(jù)(data4_IN [ 31:0])。將按周期 T變化的奇數(shù)數(shù)據(jù)(data3_IN [ 31:0])和偶數(shù)數(shù)據(jù)(data4_IN [ 31:0〗) 輸入到信號(hào)處理器60中。
信號(hào)處理器60接收并調(diào)節(jié)來自第一和第二觸發(fā)器672和673的圖像數(shù) 據(jù)，并輸出調(diào)節(jié)后的圖像數(shù)據(jù)。
與此同時(shí)，確定延遲時(shí)鐘(DDR—clockl)的延遲時(shí)間dT，以便DDR存儲(chǔ) 器62以及第一和第二觸發(fā)器672和673及時(shí)地處理圖像數(shù)據(jù)并為信號(hào)處理器 6 0提供處理后的圖像數(shù)據(jù)。
參照?qǐng)D23，類似于前面的實(shí)施例，在數(shù)據(jù)輸入單元67中使用的輸入時(shí) 鐘(clock )的頻率(1/T )等于在DDR存儲(chǔ)器62中使用的延遲時(shí)鐘DDR一clockl 的頻率(1/T)。
根據(jù)本發(fā)明另 一個(gè)實(shí)施例的信號(hào)處理設(shè)備可以既包括數(shù)據(jù)輸出單元66 又包括數(shù)據(jù)輸入單元67。信號(hào)處理器60可以包括數(shù)據(jù)輸出單元66或數(shù)據(jù)輸 入單元67。
如上所述，根據(jù)本實(shí)施例的數(shù)據(jù)輸出單元66和數(shù)據(jù)輸入單元67使用具 有頻率(1/T)(等于信號(hào)處理器中使用的頻率)的時(shí)鐘信號(hào)，而在前面的實(shí) 施例中，數(shù)據(jù)輸出單元64和數(shù)據(jù)輸入單元65使用具有頻率(2/T )的時(shí)鐘信號(hào)。因此，根據(jù)本實(shí)施例的信號(hào)處理設(shè)備減少了功耗和電磁干擾，并且減輕 了產(chǎn)生高頻率時(shí)鐘信號(hào)的復(fù)雜度，從而降低了生產(chǎn)成本。
盡管在上文已經(jīng)詳細(xì)描述了本發(fā)明的優(yōu)選實(shí)施例，但是這對(duì)于本領(lǐng)域的 技術(shù)人員來說應(yīng)顯然理解的是在此所講授的基本發(fā)明構(gòu)思的許多變形和/ 或修改都將落入在所附權(quán)利要求中限定的本發(fā)明的精神和范圍。
權(quán)利要求
1. 一種顯示單元的信號(hào)處理設(shè)備，所述設(shè)備包括信號(hào)處理器，用于接收具有第一數(shù)據(jù)率的圖像數(shù)據(jù)，并把圖像數(shù)據(jù)分成圖像數(shù)據(jù)的第一子集和圖像數(shù)據(jù)的第二子集；數(shù)據(jù)輸出單元，用于接收?qǐng)D像數(shù)據(jù)的第一子集和第二子集，并生成具有第二數(shù)據(jù)率的重組后的圖像數(shù)據(jù)；和幀存儲(chǔ)器，用于根據(jù)第一時(shí)鐘速率來存儲(chǔ)重組后的圖像數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的設(shè)備，其中第二數(shù)據(jù)率是第一數(shù)據(jù)率的兩倍快， 以便在指定時(shí)間周期內(nèi)發(fā)送圖像數(shù)據(jù)的第一子集和第二子集的兩倍多的重組 后的圖像數(shù)據(jù)。
3. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所迷數(shù)據(jù)輸出單元包括 多路復(fù)用器，用于接收?qǐng)D像數(shù)據(jù)的第一和第二子集；和觸發(fā)器，用于接收多路復(fù)用器輸出并以第二時(shí)鐘速率生成重組后的圖像。
4. 根據(jù)權(quán)利要求3所述的設(shè)備，其中所述多路復(fù)用器根據(jù)第一時(shí)鐘速率 進(jìn)行工作，而觸發(fā)器根據(jù)雙倍于第一時(shí)鐘速率的第二時(shí)鐘速率進(jìn)行工作。
5. 根據(jù)權(quán)利要求4所述的設(shè)備，其中所述幀存儲(chǔ)器是雙數(shù)據(jù)率存儲(chǔ)器。
6. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所迷數(shù)據(jù)輸出單元包括 第一觸發(fā)器，用于接收?qǐng)D像數(shù)據(jù)的第一子集并生成第一觸發(fā)器輸出； 第二觸發(fā)器，用于接收?qǐng)D像數(shù)據(jù)的第二子集并生成第二觸發(fā)器輸出；和 多路復(fù)用器，用于接收第一觸發(fā)器輸出和第二觸發(fā)器輸出并生成重組后的圖像數(shù)據(jù)。
7. 根據(jù)權(quán)利要求6所述的設(shè)備，進(jìn)一步包括時(shí)鐘延遲單元，用于在施加 到幀存儲(chǔ)器的時(shí)鐘周期中產(chǎn)生dT的延遲。
8. 根據(jù)權(quán)利要求6所述的設(shè)備，其中圖像數(shù)據(jù)的第一子集和圖像數(shù)據(jù)的 第二子集彼此偏移半個(gè)時(shí)鐘周期。
9. 根據(jù)權(quán)利要求6所述的設(shè)備，其中當(dāng)時(shí)鐘為高電平時(shí)，所述多路復(fù)用 器輸出圖像數(shù)據(jù)的第一子集，而當(dāng)時(shí)鐘為低電平時(shí)，輸出當(dāng)前圖像數(shù)據(jù)的第 二子集。
10. —種顯示單元的信號(hào)處理設(shè)備，所述設(shè)備包括 雙數(shù)據(jù)率DDR存儲(chǔ)器；數(shù)據(jù)輸入單元，用于從雙數(shù)據(jù)率存儲(chǔ)器中接收?qǐng)D像數(shù)據(jù)并生成圖像數(shù)據(jù) 的第一子集和圖像數(shù)據(jù)的第二子集，其中圖像數(shù)據(jù)的第一子集和第二子集的 數(shù)據(jù)率是從存儲(chǔ)器中接收的圖像數(shù)據(jù)的數(shù)據(jù)率的一半；和信號(hào)處理器，用于接收?qǐng)D像數(shù)據(jù)的第一和第二子集。
11. 根據(jù)權(quán)利要求IO所述的設(shè)備，其中所述數(shù)據(jù)輸入單元包括 第一觸發(fā)器，用于從DDR存儲(chǔ)器中接收?qǐng)D像數(shù)據(jù)并生成第一觸發(fā)器輸出； 第 一多路復(fù)用器和第二多路復(fù)用器，用于接收第 一觸發(fā)器輸出并分別生成第 一多路復(fù)用器輸出和第二多路復(fù)用器輸出；第二觸發(fā)器和第三觸發(fā)器，用于分別接收第一多路復(fù)用器輸出和第二多 路復(fù)用器輸出，
12. 根據(jù)權(quán)利要求IO所述的設(shè)備，其中雙數(shù)據(jù)率存儲(chǔ)器以及第一和第二 多路復(fù)用器根據(jù)第一時(shí)鐘進(jìn)行工作，而第一、第二和第三觸發(fā)器根據(jù)具有約 為第 一 時(shí)鐘頻率兩倍快的時(shí)鐘速率的第二時(shí)鐘進(jìn)行工作。
13. 根據(jù)權(quán)利要求10所述的設(shè)備，其中所述數(shù)據(jù)輸入單元包括 第一觸發(fā)器，用于從DDR存儲(chǔ)器中接收?qǐng)D像數(shù)據(jù)的第一子集；和 第二觸發(fā)器，用于從DDR存儲(chǔ)器中接收?qǐng)D像數(shù)據(jù)的第二子集； 其中所述DDR存儲(chǔ)器以延遲后的主時(shí)鐘周期形式來輸出圖像數(shù)據(jù)的第一和第二子集。
14. 根據(jù)權(quán)利要求13所述的設(shè)備，進(jìn)一步包括時(shí)鐘延遲單元，用于產(chǎn)生 延遲后的主時(shí)鐘周期形式，并向DDR存儲(chǔ)器饋送延遲后的主時(shí)鐘周期形式。
15. —種顯示設(shè)備,包括具有數(shù)據(jù)線和柵極線的顯示面板；數(shù)據(jù)驅(qū)動(dòng)器，用于向數(shù)據(jù)線發(fā)送信號(hào)以顯示預(yù)選的圖像； 柵極驅(qū)動(dòng)器，用于向柵極線發(fā)送信號(hào)以顯示預(yù)選的圖像； 信號(hào)控制器，用于控制數(shù)據(jù)驅(qū)動(dòng)器和柵極驅(qū)動(dòng)器，其中信號(hào)控制器包括 信號(hào)處理器，用于接收具有第一數(shù)據(jù)率的圖像數(shù)據(jù)并把所述圖像數(shù) 據(jù)分成圖像數(shù)據(jù)的第一子集和圖像數(shù)據(jù)第二子集；和數(shù)據(jù)輸出單元，用于接收?qǐng)D像數(shù)據(jù)的第一子集和第二子集并生成具 有第二數(shù)據(jù)率的重組后的圖像數(shù)據(jù)；和幀存儲(chǔ)器，用于根據(jù)第一時(shí)鐘速率來存儲(chǔ)重組后的圖像數(shù)據(jù)。
16. —種顯示設(shè)備，包括具有數(shù)據(jù)線和柵極線的顯示面板；數(shù)據(jù)驅(qū)動(dòng)器，用于向數(shù)據(jù)線發(fā)送信號(hào)以顯示預(yù)選的圖像； 柵極驅(qū)動(dòng)器，用于向柵極線發(fā)送信號(hào)以顯示預(yù)選的圖像； 雙數(shù)據(jù)率DDR存儲(chǔ)器；和信號(hào)控制器，用于控制數(shù)據(jù)驅(qū)動(dòng)器和柵極驅(qū)動(dòng)器，其中所述信號(hào)控制器 包括數(shù)據(jù)輸入單元，用于從雙數(shù)據(jù)率存儲(chǔ)器中接收?qǐng)D像數(shù)據(jù)并生成圖像數(shù)據(jù) 第一子集和圖像數(shù)據(jù)的第二子集，其中圖像數(shù)據(jù)的第一子集和第二子集的數(shù)據(jù)率是從存儲(chǔ)器中接收的圖像數(shù)據(jù)的數(shù)據(jù)率的一半；和 信號(hào)處理器，用于接收?qǐng)D像數(shù)據(jù)的第一和第二子集。
全文摘要
提出了一種用于在沒有諸如高幀存儲(chǔ)器數(shù)目和高功耗之類的隨帶的成本增加因素的情況下改善圖像質(zhì)量的方法和設(shè)備。在一個(gè)方面，本發(fā)明是包括信號(hào)處理器和幀存儲(chǔ)器的顯示單元的信號(hào)處理設(shè)備。信號(hào)處理器以第一格式接收?qǐng)D像數(shù)據(jù)并以具有不同于第一格式的比特?cái)?shù)和頻率的第二格式來生成調(diào)節(jié)后的圖像數(shù)據(jù)。信號(hào)處理設(shè)備可以包括信號(hào)處理器、數(shù)據(jù)輸出單元和幀存儲(chǔ)器(例如，DDR存儲(chǔ)器)。信號(hào)處理器接收具有指定數(shù)據(jù)率的圖像數(shù)據(jù)并把所述圖像數(shù)據(jù)分成圖像數(shù)據(jù)的兩個(gè)集合。數(shù)據(jù)輸出單元接收?qǐng)D像數(shù)據(jù)的集合并生成具有更高數(shù)據(jù)率的重組后的圖像數(shù)據(jù)。
文檔編號(hào)G09G3/36GK101286308SQ20081009624
公開日2008年10月15日 申請(qǐng)日期2004年8月30日 優(yōu)先權(quán)日2003年8月28日
發(fā)明者權(quán)秀現(xiàn), 李升佑 申請(qǐng)人:三星電子株式會(huì)社