專利名稱：：用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明是應用于戶外、室內(nèi)的LED驅(qū)動集成電路的顯示數(shù)據(jù)的單線高速數(shù)據(jù)傳輸協(xié)議及數(shù)據(jù)處理方法，具體是指用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)。
背景技術(shù)：
：目前在戶外、室內(nèi)的LED驅(qū)動集成電路的顯示數(shù)據(jù)的單線高速數(shù)據(jù)傳輸?shù)募夹g(shù)方法中，主要采用的是DMX-512協(xié)議(燈光行業(yè)數(shù)字化設(shè)備的信號控制協(xié)議，是一種國際協(xié)議)或相類似的傳輸方法，實現(xiàn)該技術(shù)采用的傳輸方案的驅(qū)動集成電路一般直接采用輸入到輸出直接驅(qū)動的方式進行級聯(lián)傳輸。在實際應用中，由于集成電路芯片的工藝加工不一致性和應用環(huán)境的變化等因素，會造成在傳輸數(shù)據(jù)過程中有效的表征數(shù)據(jù)信息的脈沖寬度會逐級變窄或變寬，以至在級聯(lián)較多時，脈沖寬度會消失或不足以表征所攜帶的信息，最終的結(jié)果是數(shù)據(jù)傳輸受級聯(lián)個數(shù)和傳輸距離限制，使數(shù)據(jù)不能無限級聯(lián)，但該技術(shù)的優(yōu)點是實現(xiàn)簡單。而在實際的LED顯示的數(shù)據(jù)傳輸過程中，不但要求高速傳輸，同樣要求數(shù)據(jù)傳輸?shù)母h。因此，本發(fā)明的技術(shù)方法能夠?qū)崿F(xiàn)該高速、遠距離的數(shù)據(jù)傳輸要求。
發(fā)明內(nèi)容本發(fā)明目的是提供一種解決在LED驅(qū)動集成電路的顯示數(shù)據(jù)的單線高速數(shù)據(jù)傳輸過程中的數(shù)據(jù)能無限級聯(lián)、與無限遠傳輸?shù)挠糜趩尉€級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)。為實現(xiàn)上述目的，本發(fā)明的技術(shù)解決方案是—種用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)，在單線的數(shù)據(jù)通訊過程中，芯片接收數(shù)據(jù)后先進行本地解碼，利用芯片本地時鐘資源重建并轉(zhuǎn)發(fā)輸入的數(shù)據(jù)，轉(zhuǎn)發(fā)的數(shù)據(jù)波形是輸入的數(shù)據(jù)波形進行本地解碼并重建后再進行轉(zhuǎn)發(fā)，為本地再生性的數(shù)據(jù)波形重建，配合特殊的編碼方式，快速生成"1"和"0"數(shù)據(jù)，使數(shù)據(jù)信息在本地的延遲時間最短條件下數(shù)據(jù)完全恢復并傳輸?shù)较乱患墸镜亟獯a后的數(shù)據(jù)同時進行本地數(shù)據(jù)轉(zhuǎn)換，轉(zhuǎn)換采用快速識別的方法進行譯碼。輸入數(shù)據(jù)在本地芯片進行短暫時間的存儲延遲，在該延遲時間內(nèi)對輸入的數(shù)據(jù)進行判斷，并用本地時鐘資源重建，轉(zhuǎn)發(fā)到下一級。傳輸方法采用單線通訊方式，采用所述數(shù)據(jù)編碼協(xié)議方式及"1"和"0"及復位碼數(shù)據(jù)格式發(fā)送信號。所述的芯片包括有傳輸模塊、協(xié)議轉(zhuǎn)換模、控制模塊、本地時鐘。所述的本地時鐘包括高速時鐘和低速時鐘。數(shù)據(jù)傳輸協(xié)議以24bit數(shù)據(jù)為一組數(shù)據(jù)指令單位結(jié)構(gòu)，按照3個byte順序發(fā)送數(shù)據(jù)，每個byte表達一路數(shù)據(jù)信息用于LED的顯示，3個byte數(shù)據(jù)剛好表達3路RGB的信息。電路設(shè)計成集成電路，其外部特征為具備一個數(shù)據(jù)輸入口，一個數(shù)據(jù)輸出口，一個高速和低速數(shù)據(jù)設(shè)置端和3個LED驅(qū)動端口，并采用S0P8或DIP8封裝。采用上述方案后，本發(fā)明采用在單線的數(shù)據(jù)通訊過程中，芯片接收數(shù)據(jù)后先進行本地解碼，利用芯片本地時鐘資源重建轉(zhuǎn)發(fā)輸入的數(shù)據(jù)，轉(zhuǎn)發(fā)的數(shù)據(jù)波形是輸入的數(shù)據(jù)波形進行本地解碼后再進行再生性的轉(zhuǎn)發(fā)，配合特殊的編碼方式，快速生成"1"和"0"數(shù)據(jù)，使數(shù)據(jù)在本地的延遲時間最短條件下數(shù)據(jù)完全恢復并傳輸?shù)较乱患?，本地解碼后的數(shù)據(jù)同時進行轉(zhuǎn)換，轉(zhuǎn)換采用快速識別的方法進行譯碼，因此本發(fā)明能實現(xiàn)高速、遠距離的數(shù)據(jù)傳輸要求；且在LED驅(qū)動集成電路的顯示數(shù)據(jù)的單線高速數(shù)據(jù)傳輸過程中的數(shù)據(jù)能無限級聯(lián)、與無限遠傳輸。下面結(jié)合附圖和實施方式對本發(fā)明作進一步的詳細說明圖1為本發(fā)明的基本原理圖；圖2為本發(fā)明雙相位結(jié)合高電平寬度編碼原理圖；圖3為本發(fā)明實施例級聯(lián)示意圖；圖4為圖3的實現(xiàn)原理示意圖；圖5-8為本發(fā)明實現(xiàn)方式電路圖。圖號說明l芯片ll傳輸模塊12協(xié)議轉(zhuǎn)換模13控制模塊14本地時鐘具體實施例方式本發(fā)明用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)，基本原理是在單線的數(shù)據(jù)通訊過程中，芯片l接收數(shù)據(jù)后先進行本地解碼，利用芯片本地時鐘資源(包括本地振蕩器時鐘資源、延時資源)重建轉(zhuǎn)發(fā)輸入的數(shù)據(jù)，轉(zhuǎn)發(fā)的數(shù)據(jù)波形是輸入的數(shù)據(jù)波形進行本地解碼后再進行再生性的轉(zhuǎn)發(fā)，配合特殊的編碼方式，快速生成"l"和"o"數(shù)據(jù)，使數(shù)據(jù)在本地的延遲時間最短條件下數(shù)據(jù)完全恢復并傳輸?shù)较乱患墸镜亟獯a后的數(shù)據(jù)同時進行轉(zhuǎn)換，轉(zhuǎn)換采用快速識別的方法進行譯碼，所述的芯片1包括有傳輸模塊11、協(xié)議轉(zhuǎn)換模12、控制模塊13、本地時鐘14(包括高速時鐘和低速時鐘)，如圖1所示。其中傳輸模塊11實現(xiàn)本地數(shù)據(jù)的截取，并轉(zhuǎn)發(fā)后級的數(shù)據(jù)；協(xié)議轉(zhuǎn)換模塊12將本地的24bit數(shù)據(jù)進行本地轉(zhuǎn)換成本地顯示數(shù)據(jù)；控制模塊13將協(xié)議轉(zhuǎn)換模塊12轉(zhuǎn)換完成的數(shù)據(jù)進一步轉(zhuǎn)換成P麗數(shù)據(jù)送到LED驅(qū)動端口，進行數(shù)據(jù)顯示；本地時鐘14主要為本地芯片工作提供高速模式和低速模式的時鐘資源，同時提供給傳輸模塊11、協(xié)議轉(zhuǎn)換模塊12、控制模塊13使用。本發(fā)明通訊協(xié)議如圖2所示前向傳輸編碼(FTM):采用雙相位結(jié)合高電平寬度編碼的方式進行編碼，分為"O"碼，"1"碼和復位碼(RESET)。時序波形說明<table>tableseeoriginaldocumentpage5</column></row><table>每個數(shù)據(jù)指令包括24bit，24bit的數(shù)據(jù)結(jié)構(gòu)為<table>tableseeoriginaldocumentpage5</column></row><table>高位先發(fā)，按照3個byte順序發(fā)送數(shù)據(jù)，每個byte表達一路數(shù)據(jù)信息用于LED的顯示，3個byte數(shù)據(jù)剛好表達3路RGB的信息。傳輸方法采用單線通訊方式，采用歸零碼的方式發(fā)送信號。芯片在上電復位以后，接受芯片輸入端(DIN)打來的數(shù)據(jù)，接受夠24bit后，芯片存儲該24bit數(shù)據(jù)，此時芯片將不接受新的數(shù)據(jù)，同時輸出端口(DOUT)開始轉(zhuǎn)發(fā)數(shù)據(jù)，供下一個芯片提供輸入數(shù)據(jù)。在轉(zhuǎn)發(fā)之前接收數(shù)據(jù)過程中，DOUT端口一直拉低。如果DIN端輸入信號為RESET信號，芯片直接轉(zhuǎn)發(fā)RESET信號，并將本次存儲的24bit數(shù)據(jù)的刷新到顯示端口的P麗控制器中，顯示端口開始根據(jù)該P麗控制數(shù)據(jù)送新的P麗信號。芯片在該RESET信號結(jié)束后，可重新接受新的數(shù)據(jù)，在接受完開始的24bit數(shù)據(jù)后，再次通過D0UT口轉(zhuǎn)發(fā)數(shù)據(jù)，并重復上述過程。芯片l采用自動整形存儲轉(zhuǎn)發(fā)技術(shù)，使得該芯片的級聯(lián)個數(shù)不受信號傳送的限制，僅僅受限于轉(zhuǎn)發(fā)延遲時間的要求。如，設(shè)計一個1024級聯(lián)，它的轉(zhuǎn)發(fā)延遲時間假設(shè)為0.4us，1024X0.4=0.4096ms，該時間是非常短暫的，對于人眼是不可察覺的，可見在人眼不可察覺的范圍內(nèi)，該芯片可級聯(lián)多達10000片以上，如圖3所示。本發(fā)明實現(xiàn)原理如圖4所示DIN:芯片的輸入腳；DOUT:芯片的輸出腳；ENH:芯片振蕩器使能信號，高電平使能；CP:芯片內(nèi)部振蕩器輸出信號，(圖示中虛線部分為接、發(fā)0碼狀況，實線部分為接、發(fā)1碼狀況)。當DIN的上升沿到來時Tl時刻，ENH跳高，芯片內(nèi)部振蕩器開始工作。在CP的第一個下降沿T2時刻，DOUT跳高。在CP的第2個下降沿T3時刻，判斷DI的信號，如果DI信號為0，那么本次輸入的是0碼，同時DOUT跳低，如果DI信號為l，那么本次輸入的是1碼，DOUT繼續(xù)維持高電平。在CP的第3個下降沿T4時刻，ENH跳低，芯片內(nèi)部振蕩器停止工作，DOUT跳低(無論0碼1碼)，完成一次接收轉(zhuǎn)發(fā)工作。因此DOUT的輸出是直接本地生成，與輸入數(shù)據(jù)的波形沿的狀況無關(guān)。DOUT生成的數(shù)據(jù)直接傳到下一級芯片。本發(fā)明實現(xiàn)方法如圖5-8所示圖5為控制狀態(tài)機部分電路圖，I359、I360是狀態(tài)寄存器，PRSTH是上電復位信號，當DIN—跳高，振蕩器使能，狀態(tài)機開始工作。該狀態(tài)機是個同步狀態(tài)機，在時鐘的下降沿跳轉(zhuǎn)。初始狀態(tài)為00，在第1個時鐘到來時(T2)時刻，狀態(tài)機跳入下一個狀態(tài)01，在01狀態(tài)下，在第2個時鐘到來時(T3)時刻，如果DI為1進入狀態(tài)ll，否則進入狀態(tài)10，在第3個時鐘到(T4)來時，無論是10還是11狀態(tài)都跳轉(zhuǎn)回到00狀態(tài)，同時振蕩器停止使能。電路實現(xiàn)部分配合圖5-8所示在DI上升沿到來時，電路1364(延時)、1369、1365產(chǎn)生一個高電平脈沖，置位RS觸發(fā)器(1370與1371構(gòu)成)，ENH輸出為高電平，使能振蕩器。在狀態(tài)機從10或11狀態(tài)跳轉(zhuǎn)回00狀態(tài)時，也就是狀態(tài)機高位寄存器MQ〈1>從1調(diào)為0，電路1379(延時)、1381、1380產(chǎn)生一個高電平脈沖，清零RS觸發(fā)器(1370與1371構(gòu)成)，ENH輸出為低電平，振蕩器停止工作。CHIPENDH是芯片收滿24bit數(shù)據(jù)時，產(chǎn)生結(jié)束信號(高電平為結(jié)束)。芯片開始轉(zhuǎn)發(fā)數(shù)據(jù)，使用1351、1355電路，在CHIPENDH為高電平時，MQ〈0〉信號傳到DOUT端口，MQ〈0〉信號就是芯片再生的信號。以上實施例僅供說明本發(fā)明之用，而非對發(fā)明的限制，有關(guān)
技術(shù)領(lǐng)域：
的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以作出各種變換或變化。因此，所有等同的技術(shù)方案也應該屬于本發(fā)明的范疇，應由各權(quán)利要求限定。權(quán)利要求一種用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)，其特征在于在單線的數(shù)據(jù)通訊過程中，芯片接收數(shù)據(jù)后先進行本地解碼，利用芯片本地時鐘資源重建并轉(zhuǎn)發(fā)輸入的數(shù)據(jù)，轉(zhuǎn)發(fā)的數(shù)據(jù)波形是輸入的數(shù)據(jù)波形進行本地解碼并重建后再進行轉(zhuǎn)發(fā)，為本地再生性的數(shù)據(jù)波形重建，配合特殊的編碼方式，快速生成“1”和“0”數(shù)據(jù)，使數(shù)據(jù)信息在本地的延遲時間最短條件下數(shù)據(jù)完全恢復并傳輸?shù)较乱患?，本地解碼后的數(shù)據(jù)同時進行本地數(shù)據(jù)轉(zhuǎn)換，轉(zhuǎn)換采用快速識別的方法進行譯碼。2.如權(quán)利要求1所述用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)，其特征在于輸入數(shù)據(jù)在本地芯片進行短暫時間的存儲延遲，在該延遲時間內(nèi)對輸入的數(shù)據(jù)進行判斷，并用本地時鐘資源重建，轉(zhuǎn)發(fā)到下一級。3.如權(quán)利要求1所述用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)，其特征在于傳輸方法采用單線通訊方式，采用所述數(shù)據(jù)編碼協(xié)議方式及"1"和"0"及復位碼數(shù)據(jù)格式發(fā)送信號。4.如權(quán)利要求1所述用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)，其特征在于所述的芯片包括有傳輸模塊、協(xié)議轉(zhuǎn)換模、控制模塊、本地時鐘。5.如權(quán)利要求4所述用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)，其特征在于所述的本地時鐘包括高速時鐘和低速時鐘。6.如權(quán)利要求1所述用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)，其特征在于數(shù)據(jù)傳輸協(xié)議以24bit數(shù)據(jù)為一組數(shù)據(jù)指令單位結(jié)構(gòu)，按照3個byte順序發(fā)送數(shù)據(jù)，每個byte表達一路數(shù)據(jù)信息用于LED的顯示，3個byte數(shù)據(jù)剛好表達3路RGB的信息。7.如權(quán)利要求1所述用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)，其特征在于電路設(shè)計成集成電路，其外部特征為具備一個數(shù)據(jù)輸入口，一個數(shù)據(jù)輸出口，一個高速和低速數(shù)據(jù)設(shè)置端和3個LED驅(qū)動端口，并采用S0P8或DIP8封裝。全文摘要本發(fā)明公開了一種用于單線級聯(lián)數(shù)據(jù)通訊的編碼和數(shù)據(jù)存儲再生轉(zhuǎn)發(fā)技術(shù)，在單線的數(shù)據(jù)通訊過程中，芯片接收數(shù)據(jù)后先進行本地解碼，利用芯片本地時鐘資源重建并轉(zhuǎn)發(fā)輸入的數(shù)據(jù)，轉(zhuǎn)發(fā)的數(shù)據(jù)波形是輸入的數(shù)據(jù)波形進行本地解碼并重建后再進行轉(zhuǎn)發(fā)，為本地再生性的數(shù)據(jù)波形重建，配合特殊的編碼方式，快速生成“1”和“0”數(shù)據(jù)，使數(shù)據(jù)信息在本地的延遲時間最短條件下數(shù)據(jù)完全恢復并傳輸?shù)较乱患?，本地解碼后的數(shù)據(jù)同時進行本地數(shù)據(jù)轉(zhuǎn)換，轉(zhuǎn)換采用快速識別的方法進行譯碼。本發(fā)明能實現(xiàn)高速、遠距離的數(shù)據(jù)傳輸要求；且在LED驅(qū)動集成電路的顯示數(shù)據(jù)的單線高速數(shù)據(jù)傳輸過程中的數(shù)據(jù)能無限級聯(lián)、與無限遠傳輸。文檔編號G09G3/14GK101707042SQ20091010892公開日2010年5月12日申請日期2009年7月20日優(yōu)先權(quán)日2009年7月20日發(fā)明者馮根強,張偉,權(quán)進國,田道璟,門洪達申請人:深圳市天微電子有限公司