專利名稱：一種內(nèi)置穩(wěn)壓電路功能的時(shí)序控制芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明公開一種時(shí)序控制芯片，特別是一種內(nèi)置穩(wěn)壓電路功能的時(shí)序控制芯片。
背景技術(shù)：
隨著液晶顯示技術(shù)在人們生活中的應(yīng)用越來越廣泛，液晶顯示技術(shù)及其與之相 關(guān)的元器件也得到很大的發(fā)展。在液晶顯示的驅(qū)動(dòng)中，時(shí)序控制芯片是必不可少的一個(gè) 元件，請(qǐng)參看附圖l，在現(xiàn)有的時(shí)序控制芯片主板電路方框圖中可以看到，除了時(shí)序控制 芯片這顆主芯片外，還需要外接LED驅(qū)動(dòng)芯片、DC-DC轉(zhuǎn)換電路以及Gamma電壓電路 等電源電路?，F(xiàn)有技術(shù)中由于DC-DC轉(zhuǎn)換電路和Gamma電路需要單獨(dú)的電路產(chǎn)生，導(dǎo) 致PCB板無法縮小空間而且電源切換時(shí)會(huì)導(dǎo)致EMI效果很差，Gamma電壓依靠外部電阻 串產(chǎn)生也容易產(chǎn)生偏差，影響畫面顯示效果。

發(fā)明內(nèi)容
針對(duì)上述提到的現(xiàn)有技術(shù)中的液晶顯示時(shí)序控制電路中，DC-DC轉(zhuǎn)換電路以及 Gamma電壓電路需要單獨(dú)外置而引起的缺點(diǎn)，本發(fā)明提供一種新的時(shí)序控制電路，集成 了時(shí)序控制模塊、DC-DC轉(zhuǎn)換模塊以及Gamma電壓模塊，解決了上述問題。
本發(fā)明解決其技術(shù)問題采用的技術(shù)方案是 一種內(nèi)置穩(wěn)壓電路功能的時(shí)序控制 芯片，時(shí)序控制芯片包括LVDS接收模塊、時(shí)序控制模塊、DC-DC轉(zhuǎn)換模塊和GAMMA 電壓模塊，時(shí)序控制芯片的3.3V電壓輸入接口與DC-DC轉(zhuǎn)換模塊連接，DC-DC轉(zhuǎn)換模 塊輸出端與時(shí)序控制芯片的VGH和VGL輸出接口連接，DC-DC轉(zhuǎn)換模塊輸出電壓給 GAMMA電壓模塊，GAMMA電壓模塊輸出端與時(shí)序控制芯片的GAMMA電壓輸出接口 連接，時(shí)序控制芯片的圖像信號(hào)輸入接口與LVD8接收模塊連接，LVDS接收模塊通過數(shù) 據(jù)總線與時(shí)序控制模塊連接，時(shí)序控制模塊與時(shí)序控制芯片的信號(hào)輸出接口連接。
本發(fā)明解決其技術(shù)問題采用的技術(shù)方案進(jìn)一步還包括 所述的各個(gè)模塊采用3D堆疊生產(chǎn)工藝在芯片呈層疊狀排布，DC-DC轉(zhuǎn)換模塊獨(dú) 立為一層，GAMMA電壓模塊獨(dú)立為一層，LVDS接收模塊和時(shí)序控制模塊位于一層，各 個(gè)模塊間通過引線連接。 所述的DC-DC轉(zhuǎn)換模塊包括脈沖發(fā)生模塊和三路整流模塊，脈沖發(fā)生模塊電源 輸出端分為三路，分別連接一路整流模塊，第一路整流模塊采用兩組開關(guān)二極管，第一 路脈沖發(fā)生模塊電源輸出分別連接至兩組開關(guān)二極管的輸入端，第一組開關(guān)二極管的高 電平輸出作為VGH，與時(shí)序控制芯片的VGH接口連接，第一組開關(guān)二極管的低電平輸出 與第二組開關(guān)二極管的高電平輸出連接，第二組開關(guān)二極管的低電平輸出作為AVDD ; 第二路脈沖發(fā)生模塊電源輸出上連接有穩(wěn)壓二極管，穩(wěn)壓二極管的輸出作為AVDD，與 GAMMA電壓模塊連接；第三路脈沖發(fā)生模塊電源輸出上連接有一組開關(guān)二極管，開關(guān) 二極管的高電平輸出接地，開關(guān)二極管的低電平輸出作為VGL，與時(shí)序控制芯片的VGL接口連接。 所述的GAMMA電壓模塊采用串聯(lián)連接的電阻構(gòu)成，各個(gè)電阻相連接的公共節(jié) 點(diǎn)為GAMMA電壓模塊的輸出端。 本發(fā)明的有益效果是本發(fā)明通過將通過DC-DC轉(zhuǎn)換模塊以及Gamma電壓 模塊等電源部分利用3D堆疊工藝整合在時(shí)序控制芯片內(nèi)部，可以屏蔽掉DC-DC電源切 換頻率時(shí)產(chǎn)生的EMI干擾，同時(shí)可以避免因?yàn)殡娮柚档钠茖?dǎo)致電壓不準(zhǔn)，使輸出的 Gamma電壓會(huì)更精準(zhǔn)，可以提升畫面的顯示效果，同時(shí)減少了很多電子元件，節(jié)省了 PCB的空間，有利于產(chǎn)品做到更薄更輕。 下面將結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明做進(jìn)一步說明。


圖1為現(xiàn)有技術(shù)中的時(shí)序控制芯片主板電路板方框圖。
圖2為本發(fā)明內(nèi)部結(jié)構(gòu)方框圖。
圖3為本發(fā)明DC-DC轉(zhuǎn)換模塊等效電路原理圖。
圖4為本發(fā)明Gamma電壓模塊等效電路原理圖。
圖5為本發(fā)明的時(shí)序控制芯片主板電路板方框圖。
具體實(shí)施例方式
本實(shí)施例為本發(fā)明優(yōu)選實(shí)施方式，其他凡其原理和基本結(jié)構(gòu)與本實(shí)施例相同或 近似的，均在本發(fā)明保護(hù)范圍之內(nèi)。 請(qǐng)參看附圖2，本發(fā)明主要包括LVDS接收模塊、時(shí)序控制模塊、DC-DC轉(zhuǎn)換模 塊和GAMMA電壓模塊，本發(fā)明的外部接口主要包括3.3V電壓輸入接口、圖像信號(hào)輸入 接口、數(shù)據(jù)信號(hào)輸出接口、 VGH和VGL輸出接口和GAMMA電壓輸出接口，其中，本 發(fā)明的3.3V電壓輸入接口與DC-DC轉(zhuǎn)換模塊連接，DC-DC轉(zhuǎn)換模塊輸出端與本發(fā)明的 VGH和VGL輸出接口連接，DC-DC轉(zhuǎn)換模塊輸出電壓給GAMMA電壓模塊，GAMMA 電壓模塊輸出端與本發(fā)明的GAMMA電壓輸出接口連接，本發(fā)明的圖像信號(hào)輸入接口與 LVDS接收模塊連接，LVDS接收模塊通過數(shù)據(jù)總線與時(shí)序控制模塊連接，時(shí)序控制模塊 與本發(fā)明的信號(hào)輸出接口連接。本發(fā)明中，各個(gè)模塊采用3D堆疊生產(chǎn)工藝在芯片呈層疊 狀排布，DC-DC轉(zhuǎn)換模塊獨(dú)立為一層，GAMMA電壓模塊獨(dú)立為一層，LVDS接收模塊 和時(shí)序控制模塊位于一層，各個(gè)模塊間通過引線連接。 請(qǐng)參看附圖3，本實(shí)施例中的DC-DC轉(zhuǎn)換模塊的等效電路主要包括兩個(gè)部分， 即脈沖發(fā)生模塊和整流模塊，本實(shí)施例中，脈沖發(fā)生模塊包括等效的脈沖發(fā)生芯片U3和 場(chǎng)效應(yīng)管Q3，脈沖發(fā)生芯片U3等效于型號(hào)為FP6791的脈沖發(fā)生芯片，脈沖發(fā)生芯片 U3的輸入端處連接有濾波模塊，用于濾除輸入直流電中的尖峰脈沖，以保護(hù)脈沖發(fā)生芯 片U3，本實(shí)施例中，濾波模塊采用并聯(lián)連接的電容C201和電容C202。脈沖發(fā)生芯片 U3的脈沖輸出端連接在場(chǎng)效應(yīng)管Q3的控制端上，場(chǎng)效應(yīng)管Q3 —端接地，另一端為脈沖 發(fā)生模塊的輸出端，脈沖發(fā)生模塊輸入端與脈沖發(fā)生模塊輸出端之間連接有電感L201， 用于疊加場(chǎng)效應(yīng)管Q3的輸出脈沖，即產(chǎn)生高壓電平。通過脈沖發(fā)生模塊將輸入的3.3V 直流電變成交流電，脈沖發(fā)生模塊的輸出端上連接有三路整流模塊，分別提供15V的VGH， -10V的VGL和10V的AVDD，本實(shí)施例中，第一路整流模塊采用兩組開關(guān)二極 管，即開關(guān)二極管DM1和開關(guān)二極管DM2，第一路脈沖發(fā)生模塊電源輸出分別連接至 開關(guān)二極管DM1和開關(guān)二極管DM2的輸入端，開關(guān)二極管DM1的高電平輸出與本發(fā)明 的VGH輸出接口連通，開關(guān)二極管DM1的低電平輸出與開關(guān)二極管DM2的高電平輸出 連接，開關(guān)二極管DM2的低電平輸出作為AVDD;第二路脈沖發(fā)生模塊電源輸出上連接 有穩(wěn)壓二極管D201，本實(shí)施例中，穩(wěn)壓二極管D201等效于型號(hào)為SB07-03C的穩(wěn)壓二極 管，穩(wěn)壓二極管D201的輸出作為AVDD，提供10V電壓，與GAMMA電壓模塊連接； 第三路脈沖發(fā)生模塊電源輸出上連接有一組開關(guān)二極管DM4，開關(guān)二極管DM4的高電 平輸出接地，開關(guān)二極管DM4的低電平輸出作為VGL，與時(shí)序控制芯片的VGL接口連 接。本實(shí)施例中，每個(gè)開關(guān)二極管包括兩個(gè)串聯(lián)的二極管，第一個(gè)二極管的正極與第二 個(gè)二極管的負(fù)極相連接，兩個(gè)二極管的公共端為開關(guān)二極管的輸入端，第一個(gè)二極管的 負(fù)極為低電平輸出端，第二個(gè)二極管的正極為高電平輸出端。 請(qǐng)參看附圖4，本實(shí)施例中的GAMMA電壓模塊采用串聯(lián)連接的電阻串構(gòu)成， 各個(gè)相鄰電阻的公共節(jié)點(diǎn)為一個(gè)GAMMA電壓輸出，通過各個(gè)電阻的分壓，得到大小不 同的電壓值。 請(qǐng)參看附圖5，本發(fā)明在使用時(shí)，只需外界一個(gè)LED驅(qū)動(dòng)電路，為液晶顯示屏 提供背光即可，本發(fā)明直接輸出數(shù)據(jù)信號(hào)驅(qū)動(dòng)液晶顯示屏，同時(shí)輸出控制信號(hào)，控制液 晶屏的顯示。本發(fā)明通過將通過DC-DC轉(zhuǎn)換模塊以及Gamma電壓模塊等電源部分利用3D堆 疊工藝整合在時(shí)序控制芯片內(nèi)部，可以屏蔽掉DC-DC電源切換頻率時(shí)產(chǎn)生的EMI干擾， 同時(shí)可以避免因?yàn)殡娮柚档钠茖?dǎo)致電壓不準(zhǔn)，使輸出的Gamma電壓會(huì)更精準(zhǔn)，可以提 升畫面的顯示效果，同時(shí)減少了很多電子元件，節(jié)省了PCB的空間，有利于產(chǎn)品做到更 薄更輕。
權(quán)利要求
一種內(nèi)置穩(wěn)壓電路功能的時(shí)序控制芯片，其特征是所述的時(shí)序控制芯片包括LVDS接收模塊、時(shí)序控制模塊、DC-DC轉(zhuǎn)換模塊和GAMMA電壓模塊，時(shí)序控制芯片的3.3V電壓輸入接口與DC-DC轉(zhuǎn)換模塊連接，DC-DC轉(zhuǎn)換模塊輸出端與時(shí)序控制芯片的VGH和VGL輸出接口連接，DC-DC轉(zhuǎn)換模塊輸出電壓給GAMMA電壓模塊，GAMMA電壓模塊輸出端與時(shí)序控制芯片的GAMMA電壓輸出接口連接，時(shí)序控制芯片的圖像信號(hào)輸入接口與LVDS接收模塊連接，LVDS接收模塊通過數(shù)據(jù)總線與時(shí)序控制模塊連接，時(shí)序控制模塊與時(shí)序控制芯片的信號(hào)輸出接口連接。
2. 根據(jù)權(quán)利要求1所述的內(nèi)置穩(wěn)壓電路功能的時(shí)序控制芯片，其特征是所述的各個(gè)模塊采用3D堆疊生產(chǎn)工藝在芯片呈層疊狀排布，DC-DC轉(zhuǎn)換模塊獨(dú)立為一層，GAMMA電壓模塊獨(dú)立為一層，LVDS接收模塊和時(shí)序控制模塊位于一層，各個(gè)模塊間通過引線連接。
3. 根據(jù)權(quán)利要求1或2所述的內(nèi)置穩(wěn)壓電路功能的時(shí)序控制芯片，其特征是所述的DC-DC轉(zhuǎn)換模塊包括脈沖發(fā)生模塊和三路整流模塊，脈沖發(fā)生模塊電源輸出端分為三路，分別連接一路整流模塊，第一路整流模塊采用兩組開關(guān)二極管，第一路脈沖發(fā)生模塊電源輸出分別連接至兩組開關(guān)二極管的輸入端，第一組開關(guān)二極管的高電平輸出作為VGH，與時(shí)序控制芯片的VGH接口連接，第一組開關(guān)二極管的低電平輸出與第二組開關(guān)二極管的高電平輸出連接，第二組開關(guān)二極管的低電平輸出作為AVDD;第二路脈沖發(fā)生模塊電源輸出上連接有穩(wěn)壓二極管，穩(wěn)壓二極管的輸出作為AVDD，與GAMMA電壓模塊連接；第三路脈沖發(fā)生模塊電源輸出上連接有一組開關(guān)二極管，開關(guān)二極管的高電平輸出接地，開關(guān)二極管的低電平輸出作為VGL，與時(shí)序控制芯片的VGL接口連接。
4. 根據(jù)權(quán)利要求1或2所述的內(nèi)置穩(wěn)壓電路功能的時(shí)序控制芯片，其特征是所述的GAMMA電壓模塊采用串聯(lián)連接的電阻構(gòu)成，各個(gè)電阻相連接的公共節(jié)點(diǎn)為GAMMA電壓模塊的輸出端。
全文摘要
本發(fā)明公開一種內(nèi)置穩(wěn)壓電路功能的時(shí)序控制芯片，包括LVDS接收模塊、時(shí)序控制模塊、DC-DC轉(zhuǎn)換模塊和GAMMA電壓模塊，時(shí)序控制芯片的3.3V電壓輸入接口與DC-DC轉(zhuǎn)換模塊連接，DC-DC轉(zhuǎn)換模塊輸出端與時(shí)序控制芯片的VGH和VGL輸出接口連接，DC-DC轉(zhuǎn)換模塊輸出電壓給GAMMA電壓模塊，GAMMA電壓模塊輸出端與時(shí)序控制芯片的GAMMA電壓輸出接口連接，時(shí)序控制芯片的圖像信號(hào)輸入接口與LVDS接收模塊連接，LVDS接收模塊通過數(shù)據(jù)總線與時(shí)序控制模塊連接，時(shí)序控制模塊與時(shí)序控制芯片的信號(hào)輸出接口連接。本發(fā)明可減少EMI干擾，提升畫面的顯示效果，節(jié)省PCB的空間，有利于產(chǎn)品做到更薄更輕。
文檔編號(hào)G09G3/36GK101692324SQ20091020452
公開日2010年4月7日 申請(qǐng)日期2009年9月29日 優(yōu)先權(quán)日2009年9月29日
發(fā)明者梁海元, 歐政, 歐木蘭 申請(qǐng)人:深圳市國顯科技有限公司