專利名稱：平板顯示器的擴頻計時接口裝置的制作方法
技術領域：
本發(fā)明涉及一種顯示裝置，具體而言，涉及一種平板顯示器的擴頻計時接口裝置。
背景技術：
通常，平板顯示器(FPD)是這樣一種顯示裝置，其中，通過接合兩塊基板(也就是， 前基板和后基板)而制造具有內部空間的密封平板，并具有能夠在平板內每個像素處發(fā)出 期望顏色的光以呈現圖像的結構。關于這樣一種平板顯示器，眾所周知的有液晶顯示器(LCD)、等離子體顯示板、熒 光顯示管、電子發(fā)射顯示器、有機發(fā)光二極管顯示器等等。在下文中，將參考附圖描述現有技術平板顯示器的結構和操作。圖1是示意性地示出了現有技術平板顯示器的方框圖。平板顯示器包括顯示單元 10、定時控制器20和信號處理器30。圖1中所示的信號處理器30起到將以有線或無線的方式從顯示器外部接收的數 據以及與該數據相關的命令提供給定時控制器20的作用。在這種情況下，信號處理器30 從定時控制器20接收與例如低電壓差分信號(LVDS)相應的小信號。具體而言，為了減少 電磁干擾(EMI)，普遍使用了諸如減少擺幅差分信號或mini-LVDS等小信號差分傳輸計劃。定時控制器20執(zhí)行控制顯示單元10的功能，例如，對顯示單元10 (也就是IXD平 板)輸出屏幕數據的功能或者控制顯示單元10的定時的功能。最近顯示器趨向于提供更 高分辨率的屏幕，這導致了輸入數據量的增加和時鐘信號頻率的增加。在這點上，從信號處 理器30提供至定時控制器20的輸入數據DATAIN的量很大。同時，從信號處理器30提供 至定時控制器20的時鐘信號CLK1的頻率很高。然而，當數據以高傳輸率傳輸時，在用于將數據傳輸至定時控制器20和顯示單元 10的線路中可能顯著地產生EMI或無線電頻率干擾(RFI)。圖2是示意性地示出了圖1所示的定時控制器20的方框圖。定時控制器20包括 接收器22、擴頻計時(SSC)單元24、數據處理器26、和SSC接口單元28。圖2所示的定時控制器20使用了 SSC單元24，以減少或消除EMI。如圖2所示， 接收器22從信號處理器30接收顯示使能(DE)信號、輸入數據DATAIN、和第一時鐘信號 CLK1，并將接收到的信號和數據輸出至SSC接口單元28。數據處理器26包括組成定時控制 器20 (除了接收器22和SSC單元24之外)的大體結構的部件。數據處理器26處理或產 生待傳輸至顯示單元10的定時信號和數據，并通過輸出終端OUT將所處理或所產生的定時 信號和數據輸出至顯示單元10。SSC單元24調制第一時鐘信號CLK1，并輸出合成信號，作為第二時鐘信號。就是 說，SSC單元24執(zhí)行接收第一時鐘信號CLK1從而產生第二時鐘信號CLK2的功能，以消除來自圖1所示的平板顯示器的EMI。第2002-0084488號韓國未審定的專利出版物(于2002 年11月9日出版)中的圖1(例如)示出了 SSC單元24的詳細結構。如該出版物的圖1所 示，第一時鐘信號CLK1作為參考輸入被提供至第一分配器110。因此，將不再給出SSC單元 24的詳細描述。SSC接口單元28從第一時鐘信號CLK1接收第一時鐘信號CLK1，并從SSC 單元24接收第二時鐘信號CLK2，從而執(zhí)行使數據處理器26和SSC單元24同步的固有功 能。SSC接口單元28還將包含DE信號的輸入數據DATAIN輸出至數據處理器26。對于上述功能，SSC接口單元28通常將SRAM用作緩沖器。然而，在將SRAM用作 緩沖器的情況中，SSC接口單元28的結構可能會很復雜。

發(fā)明內容
因此，本發(fā)明集中在這樣一種平板顯示器的擴頻計時接口裝置上，它充分排除了 由于現有技術的局限性和缺點造成的一個或多個問題。本發(fā)明的目的是提供平板顯示器的擴頻計時接口裝置，所述擴頻計時接口裝置能 夠在不使用SRAM的情況下，通過簡單的結構補償從裝置外部提供至定時控制器的第一時 鐘信號與從擴頻計時(SSC)單元產生的第二時鐘信號之間的頻率差。本發(fā)明另外的優(yōu)點、目標和特征將部分地在下面的描述中闡明，并且對于本領域 普通的技術人員來說通過察看下文而部分地顯而易見，或者可以從本發(fā)明的實踐中學習。 本發(fā)明的目標和其他優(yōu)點可以通過在本文的書面說明書和權利要求以及附圖中特別指出 的結構實現并獲得。為了實現這些目標和其他優(yōu)點并且根據本發(fā)明的目的，如這里具體表現并廣泛描 述的，用于補償從外部提供給定時控制器的第一時鐘信號與從擴頻計時單元產生的第二時 鐘信號之間的頻率差的平板顯示器的擴頻計時接口裝置包括存儲單元，用于根據寫地址 以先入先出(FIFO)方式存儲待提供至平板顯示器的輸入數據，并且根據讀出地址以FIFO 方式輸出所存儲的輸入數據；第一計數器，用于響應于顯示使能信號計算第一時鐘信號，并 輸出計算的結果作為寫地址；用于延遲顯示使能信號的延遲單元；以及第二計數器，用于 響應于延遲的顯示使能信號計算第二時鐘信號，并輸出其計算的結果作為讀出地址?？梢岳斫獾氖?，本發(fā)明前面的概述和下面的詳細描述均是示例性的、說明性的，旨 在對要求保護的本發(fā)明提供更多的說明。


被包含進來以提供對本發(fā)明的進一步理解且并入本說明書中構成本說明書一部 分的附圖示出了本發(fā)明的實施例，并和說明一起用于闡述本發(fā)明的原理。在圖中圖1是示意性的示出了現有技術平板顯示器的方框圖；圖2是示意性的示出了圖1所示的定時控制器的方框圖；圖3是示出了根據本發(fā)明示范性實施例的平板顯示器的擴頻計時(SSC)接口裝置 的方框圖；以及圖4是輸入至/輸出自圖3所示的單元的信號的波形圖。
具體實施例方式在下文中，將參考附圖描述根據本發(fā)明示范性實施例的平板顯示器的擴頻計時接
口裝置。圖3是示出了根據本發(fā)明示范性實施例的平板顯示器的擴頻計時(SSC)接口裝置 的方框圖。圖4是輸入至/輸出自圖3所示的單元的信號的波形圖。圖3中根據本發(fā)明示出的實施例的SSC接口裝置執(zhí)行與圖2所示的SSC接口裝置 一樣的功能。因此，根據本發(fā)明示出的實施例的SSC接口裝置的外圍結構與圖1和圖2所 示的線路相同。圖3所示的平板顯示器的SSC接口裝置包括存儲單元50、第一和第二計數器42和 44、以及延遲單元40。根據本發(fā)明示出的實施例的SSC接口裝置以下述方式補償第一時鐘信號CLK1與 從SSC單元24產生的第二時鐘信號CLK2。如上面結合圖1和圖2提到的，第一時鐘信號 CLK1從信號處理器30被提供至定時控制器20。第二時鐘信號CLK2從SSC單元24被提供 至SSC接口單元28。圖3所示的存儲單元50根據寫地址WA以先入先出(FIFO)方式存儲了輸入數 據DATAIN，并根據讀出地址RA以FIFO方式輸出所存儲的輸入數據DATAIN，作為輸出數據 DATA0UT。在這種情況下，輸入數據DATAIN通過接收器22從信號處理器10被提供至圖3 所示的SSC接口裝置。詳細而言，可以利用n個FIFO單元52實現存儲單元50。這n個FIFO單元52中 的每一個連接至輸入數據DATAIN。輸入數據DATAIN存儲在由寫地址WA從這n個FIFO單 元52中指定的一個FIFO單元52中。存儲在由讀出地址RA從這n個FIFO單元52中指定 的FIFO單元52中的輸入數據DATAIN作為輸出數據DATA0UT被輸出。根據本發(fā)明的示范 性實施例，“n”的最大值可以由下面的式1表示[式1]
2D"匪=(n-r2)x五其中，“nmax”代表“n”的最大值，“D”代表包含在輸入數據DATAIN中的數據數量， “T1”代表第一時鐘信號CLK1的周期，“T2”代表第二時鐘信號CLK2的周期。參考式1，可以看出，每個FIFO單元52起到緩沖器的功能。在下文中，將描述產生寫地址WA和讀出地址RA的過程。第一計數器42響應于顯示使能信號DE計算第一時鐘信號CLK1，并將計算的結果 作為寫地址WA輸出至存儲單元50。在這種情況下，顯示使能信號DE通過接收器22被提供 至圖3所示的SSC接口裝置。從信號處理器30提供至定時控制器20的輸入數據DATAIN被存儲在由產生于第 一計數器42的寫地址WA指定的FIFO單元52中。根據FIF052的特性，輸入數據DATAIN 按其輸入順序被順序地存儲。第一計數器42在沒有顯示使能信號DE的期間停止其計算操作。例如，參考圖4， 第一計數器42在顯示使能信號DE具有“高”邏輯級期間執(zhí)行其計算操作，而在沒有顯示使能信號DE的期間(也就是，顯示使能信號DE具有“低”邏輯級期間)停止計算操作。在包 括根據本發(fā)明的SSC接口裝置的平板顯示器的顯示單元10是液晶顯示板的情況下，依據在 顯示使能信號DE具有“高”邏輯級期間產生的寫地址WA而存儲在存儲單元50里的輸入數 據DATAIN對應于用于液晶顯示板內一條水平線的數據。當顯示使能信號DE的邏輯級從“低”邏輯級向“高”邏輯級轉變時，第一計數器44 的計算操作重新開始。從而，在這種狀態(tài)下，根據如上面所述的相同操作，用于下一條水平 線的數據可被存儲在存儲單元50中。同時，延遲單元40延遲從信號處理器30接收的顯示使能信號DE。在這種情況下， 根據輸入數據DATAIN的數量和第一時鐘信號CLK1確定延遲時間。被延遲單元40延遲的 顯示使能信號DE的最大延遲時間可以由下面的式2表示式2rmax=(n-r2)x^其中“ t _”代表被延遲單元40延遲的顯示使能信號DE的最大延遲時間。第二計數器44響應于被延遲單元40延遲的顯示使能信號計算第二時鐘信號 CLK2，并且將計算的結果作為讀出地址RA輸出至存儲單元50。響應于讀出地址RA，存儲在 存儲單元50中的數據作為輸出數據DATA0UT被輸出至數據處理器26。圖2中所示的數據 處理器26將圖3所示的輸出數據DATA0UT作為屏幕數據輸出至與SSC單元24同步的顯示 單元10。從而，屏幕數據以圖像的形式顯示在顯示單元10上。這樣，上述的延遲單元40和第二計數器44執(zhí)行產生讀出地址RA以確定存儲在存 儲單元50中的輸入數據DATAIN的訪問時間的功能。在某一段時間消逝后，根據讀出地址RA而從中讀出輸入數據DATAIN的存儲單元 50的區(qū)域被用作再次存儲新輸入數據DATAIN的區(qū)域。然后根據相應的讀出地址RA，存儲 單元50從存儲有新數據的該區(qū)域中輸出新數據，作為輸出數據DATA0UT。第一和第二時鐘信號CLK1和CLK2是不同步的。由于這個原因，響應于第一時鐘信 號CLK1產生的寫地址WA和響應于第二時鐘信號CLK2產生的讀出地址RA可能同時產生。 為了避免這種現象，延遲單元40延遲了顯示使能信號DE，并且第二計數器42響應于延遲 的顯示使能信號工作，以產生讀出地址RA。因此，輸出數據DATA0UT可以與SSC單元24同 步。從而可以避免EMI。參考圖4，可理解根據顯示使能信號DE和第一時鐘信號CLK1產生寫地址WA的 過程；根據第二時鐘信號CLK2產生讀出地址RA的過程；以及將用于一條水平線的輸入數 據DATAIN存儲在存儲單元50中，并根據讀出地址RA從存儲單元50中讀出所存儲的數據 作為輸出數據DATA0UT的過程。如從上面的描述可明白的，因為根據本發(fā)明的平板顯示器的SSC接口裝置使用 FIFO單元代替了 SRAM，因此可以簡單地實施。對本領域技術人員來說是顯而易見的是，在不背離本發(fā)明的精神和范圍的前提 下，可以進行各種修改和改變。從而，只要對本發(fā)明的修改和改變落在所附權利要求及其等 同物范圍內，本發(fā)明旨在覆蓋所述修改和改變。
權利要求
一種平板顯示器的擴頻計時接口裝置，用于補償從外部提供至定時控制器的第一時鐘信號與從擴頻計時單元產生的第二時鐘信號之間的頻率差，所述擴頻計時接口裝置包括存儲單元，用于根據寫地址以先入先出(FIFO)方式存儲待提供至所述平板顯示器的輸入數據，并根據讀出地址以FIFO方式輸出所存儲的輸入數據；第一計數器，用于響應于顯示使能信號計算所述第一時鐘信號，并輸出計算的結果作為所述寫地址；延遲單元，用于延遲所述顯示使能信號；以及第二計數器，用于響應于所延遲的顯示使能信號計算所述第二時鐘信號，并輸出所述第二計數器的計算結果作為所述讀出地址。
2.根據權利要求1所述的擴頻計時接口裝置，其中，所述延遲單元將所述顯示使能信 號延遲一段時間，所述時間根據所述輸入數據的數量和所述第一時鐘信號確定。
3.根據權利要求2所述的擴頻計時接口裝置，其中，被所述延遲單元延遲的所述顯示 使能信號的最大延遲時間由下式表示Tmax=(Tl-Tl)X^i其中，“ τ _ ”代表所述最大延遲時間，“ D ”代表所述輸入數據的數量，“ T1”代表所述第 一時鐘信號的周期，“Τ2”代表所述第二時鐘信號的周期。
4.根據權利要求1所述的擴頻計時接口裝置，其中，所述存儲單元包括η個FIFO單元， 每個FIFO單元連接至所述輸入數據，以便當所述FIFO單元由所述寫地址指定時存儲所述 輸入數據，以及當所述FIFO單元由所述讀出地址指定時讀出所述輸入數據。
5.根據權利要求4所述的擴頻計時接口裝置，其中，“η”的最大值由下式表示U(Tl-TT)J^其中，"Hfflax“代表“η”的所述最大值，“D”代表包含在所述輸入數據中的數據的數量， “Tl”代表所述第一時鐘信號的周期，“Τ2”代表所述第二時鐘信號的周期。
6.根據權利要求1所述的擴頻計時接口裝置，其中，所述平板顯示器包括液晶顯示板。
7.根據權利要求6所述的擴頻計時接口裝置，其中，根據響應于所述顯示使能信號產 生的所述寫地址而存儲在所述存儲單元中的所述輸入數據對應于用于待顯示在所述液晶 顯示板上的一條水平線的數據。
全文摘要
本發(fā)明公開了一種平板顯示器的擴頻計時接口裝置，用于補償從外部提供至定時控制器的第一時鐘信號與從擴頻計時單元產生的第二時鐘信號之間的頻率差。擴頻計時接口裝置包括存儲單元，用于根據寫地址以先入先出(FIFO)方式存儲待提供至平板顯示器的輸入數據，并根據讀出地址以FIFO方式輸出所存儲的輸入數據；第一計數器，用于響應于顯示使能信號計算第一時鐘信號，并輸出計算的結果作為寫地址；延遲單元，用于延遲顯示使能信號；以及第二計數器，用于響應于所延遲的顯示使能信號計算第二時鐘信號，并輸出第二計數器的計算結果作為讀出地址。因為擴頻計時接口裝置使用FIFO單元代替了SRAM，因此可以簡單地實施。
文檔編號G09G3/20GK101877200SQ20091021554
公開日2010年11月3日 申請日期2009年12月28日 優(yōu)先權日2008年12月29日
發(fā)明者蔡宗錫 申請人:東部高科股份有限公司