專利名稱：半導體裝置、顯示裝置以及操作該半導體裝置的方法
技術領域：
本發(fā)明構思的示例性實施例涉及一種半導體裝置，更具體地講，涉及一種包括電 平移位器的半導體裝置、包括所述半導體裝置的顯示裝置和操作所述半導體裝置的方法。
背景技術：
顯示器驅動器能夠通過使用輸入信號來從多個數(shù)據(jù)電壓之中選擇數(shù)據(jù)電壓，并將 選擇的數(shù)據(jù)電壓輸出到顯示面板。顯示面板可包括多條數(shù)據(jù)線，每條數(shù)據(jù)線接收數(shù)據(jù)電壓 中的對應數(shù)據(jù)電壓。高電壓信號可被用作輸入信號來選擇用于數(shù)據(jù)線中的分別的數(shù)據(jù)線的 數(shù)據(jù)電壓?？蓛H為顯示器驅動器供應低電壓信號來節(jié)能。電平移位器可被用來將低電壓信 號轉換為高電壓信號。然而，顯示面板各不相同，并且每個顯示面板可能需要不同的高電壓 信號。

發(fā)明內(nèi)容
根據(jù)本發(fā)明構思的示例性實施例的半導體裝置包括代碼產(chǎn)生器和電平移位器。代 碼產(chǎn)生器產(chǎn)生包括處于第一邏輯狀態(tài)的一個比特和處于第二邏輯狀態(tài)的至少一個比特。電 平移位器響應于所述代碼來通過多個輸出端輸出處于第一電壓電平或處于第二電壓電平 的信號。電平移位器可包括多個電壓控制器和多個電壓轉換器。當電壓控制器中的每一個 響應于代碼的比特之中的對應比特而被啟用時，所述多個電壓控制器控制通過電平移位器 的多個輸出端之中的對應輸出端輸出的信號處于第一電壓電平。當電壓轉換器的每一個響 應于電平移位器的剩余輸出信號而被啟用時，所述多個電壓轉換器控制通過電平移位器的 多個輸出端之中的對應輸出端輸出的信號處于第二電壓電平。電壓控制器的每一個可與電壓控制器的每一個互補地操作，所述電壓控制器的每 一個與電壓轉換器的每一個共同使用電平移位器的輸出端。電壓控制器的每一個可響應于處于第一邏輯狀態(tài)的比特來從電平移位器的對應 輸出端斷開施加第一電壓電平的第一電壓源，響應于處于第二邏輯狀態(tài)的比特，通過將第 一電壓源連接到電平移位器的對應輸出端來輸出處于第一電壓電平的輸出信號。當剩余輸出信號處于第一電壓電平時，電壓轉換器的每一個可通過連接施加第二 電壓電平的第二電壓源與對應輸出端來輸出處于第二電壓電平的輸出信號。當電平移位器 的剩余輸出信號之中的至少一個輸出信號處于第二電壓電平時，電壓轉換器的每一個可從 電平移位器的對應輸出端斷開第二電壓源。所述半導體裝置還可包括響應于電平移位器的 輸出信號來輸出多個電壓之中的一個電壓的解碼器。根據(jù)本發(fā)明構思的示例性實施例的半導體裝置包括代碼產(chǎn)生器和電平移位器。代 碼產(chǎn)生器產(chǎn)生包括處于第一邏輯狀態(tài)的一個比特和處于第二邏輯狀態(tài)的至少一個比特的代碼。響應于所述代碼，電平移位器通過多個輸出端輸出處于第一電壓電平或處于第二電 壓電平的輸出信號。電平移位器包括多個電壓控制器和多個電壓轉換器，其中，響應于所述 至少一個比特，除一個電壓控制器以外的所有電壓控制器控制通過除一個輸出端以外的所 有輸出端輸出的第一信號處于第一電壓電平，響應于所述第一信號，電壓轉換器之一控制 通過剩余輸出端輸出的第二信號處于第二電壓電平。響應于處于第一邏輯狀態(tài)的比特，剩余電壓控制器可斷開為剩余輸出端施加第一 電壓電平的第一電壓源，響應于處于第二邏輯狀態(tài)的所述至少一個比特，除一個電壓控制 器以外的所有電壓控制器可通過將第一電壓源連接到除一個輸出端以外的所有輸出端來 輸出處于第一電壓電平的第一信號。響應于第一信號，所述一個電壓控制器可通過將施加 第二電壓電平的第二電壓源連接到剩余輸出端來輸出處于第二電壓電平的第二信號，響應 于第二信號，除一個電壓轉換器以外的所有電壓轉換器可從除一個輸出端以外的所有輸出 端斷開第二電壓源。根據(jù)本發(fā)明構思的示例性實施例的顯示裝置包括包括多個像素區(qū)域的顯示器面 板、源極驅動器、解碼器、柵極驅動器和控制器。源極驅動器包括代碼產(chǎn)生器和電平移位器。 代碼產(chǎn)生器產(chǎn)生包括處于第一邏輯狀態(tài)的一個比特和處于不同的第二邏輯狀態(tài)的至少一 個其他比特的代碼。電平移位器包括多個輸出端。所述電平移位器被構造為響應于所述代 碼來通過輸出端之一來輸出處于第二電壓電平的第二信號，以及通過其他輸出端來輸出處 于不同的第一電壓電平的第一信號。響應于輸出端的輸出信號，解碼器輸出多個電壓之中 的一個電壓。響應于從解碼器輸出的一個電壓，源極驅動器驅動顯示面板的源極線。柵極 驅動器驅動顯示面板的柵極線?？刂破骺刂圃礃O驅動器和柵極驅動器。電平移位器可包括多個電壓控制器和多個電壓轉換器，每個電壓控制器接收代碼 的比特中的不同比特，并由處于第二邏輯狀態(tài)的接收的比特啟用以將第一信號輸出到其他 輸出端，所述多個電壓轉換器之一由第一信號啟用以將第二信號輸出到一個輸出端?？捎?處于第一邏輯狀態(tài)的比特停用電壓控制器之一，從而防止電壓控制器將處于第二電壓電平 的信號施加給所述一個輸出端?？捎傻诙盘柾Ｓ闷渌妷恨D換器，從而防止所述其他電 壓轉換器將處于第一電壓電平的信號施加給其他輸出端。電壓控制器的每一個可被連接在提供第一電壓電平的第一電壓源與多個輸出端 中的不同輸出端之間，其中，從第一電壓源通過每個電壓控制器到其對應輸出端的路徑在 對應的接收的比特處于第一邏輯狀態(tài)時被斷開，并在接收的比特處于第二邏輯狀態(tài)時被連 接。電壓轉換器的每一個可被連接在提供第二電壓電平的第二電壓源與多個輸出端中的不 同輸出端之間，其中，從第二電壓源通過每個電壓轉換器到其對應輸出端的路徑因第二信 號而斷開并因第一信號而連接。根據(jù)本發(fā)明構思的示例性實施例的操作包括電平移位器的半導體裝置的方法包 括接收包括處于第一邏輯狀態(tài)的一個比特和處于第二邏輯狀態(tài)的至少一個比特的代碼； 響應于處于第二邏輯狀態(tài)的比特，控制通過電平移位器的多個輸出端之中的對應輸出端輸 出的信號處于第一電壓電平；響應于處于第一邏輯狀態(tài)的比特和從電平移位器輸出的剩余 輸出信號，控制通過電平移位器的多個輸出端之中的對應輸出端輸出的信號處于第二電壓 電平。根據(jù)本發(fā)明構思的示例性實施例的操作包括電平移位器的半導體裝置的方法包括接收包括處于第一邏輯狀態(tài)的一個比特和處于第二邏輯狀態(tài)的至少一個比特的代碼； 響應于處于第二邏輯狀態(tài)的比特，控制通過電平移位器中的除一個輸出端以外的所有輸出 端輸出的第一信號處于第一電壓電平；響應于處于第一邏輯狀態(tài)的比特和所述第一信號， 控制通過電平移位器的剩余輸出端輸出的第二信號處于第二電壓電平?？刂频谝恍盘柕牟襟E可包括響應于處于第二邏輯狀態(tài)的比特，啟用多個電壓控 制器中的除一個電壓控制器以外的所有電壓控制器，來將處于第一電壓電平的第一信號供 應給除一個輸出端以外的所有輸出端，響應于處于第一邏輯狀態(tài)的比特，停用剩余電壓控 制器，來防止將處于第一電壓電平的信號供應給剩余輸出端?？刂频诙盘柕牟襟E可包括響應于第一信號，啟用多個電壓轉換器中的電壓轉 換器，來將處于第二電壓電平的第二信號供應給剩余輸出端，響應于第二信號，停用剩余電 壓轉換器，來防止將處于第二電壓電平的信號供應給除一個輸出端以外的所有輸出端。


通過下面結合附圖進行的詳細描述，本發(fā)明構思的示例性實施例將被更清楚地理 解，在附圖中圖1是根據(jù)本發(fā)明構思的示例性實施例的半導體裝置的示意圖；圖2是根據(jù)本發(fā)明構思的示例性實施例的圖1的半導體裝置的示意圖；圖3是根據(jù)本發(fā)明構思的示例性實施例的圖2的半導體裝置的電平移位器的電路 圖；圖4是根據(jù)本發(fā)明構思的示例性實施例的圖2的半導體裝置的解碼器的電路圖；圖5是顯示包括圖3的電平移位器和圖4的解碼器的圖2的半導體裝置的信號的 示例性邏輯狀態(tài)的表格；圖6是根據(jù)本發(fā)明構思的示例性實施例的圖2的半導體裝置的電平移位器的電路 圖；圖7是根據(jù)本發(fā)明構思的示例性實施例的圖2的半導體裝置的解碼器的電路圖；圖8是顯示包括圖6的電平移位器和圖7的解碼器的圖2的半導體裝置的信號的 示例性邏輯狀態(tài)的表格；圖9是根據(jù)本發(fā)明構思的示例性實施例的包括圖1的半導體裝置的顯示裝置的框 圖。
具體實施例方式在下文中，將通過參照

本發(fā)明構思的示例性實施例來詳細地描述本發(fā)明 構思。附圖中相同的標號表示相同的元件。圖1是根據(jù)本發(fā)明構思的示例性實施例的半導體裝置100的示意圖。參照圖1，半 導體裝置100包括代碼產(chǎn)生器110和電平移位器120。代碼產(chǎn)生器110產(chǎn)生包括第一比特Bl至第η比特Bn (其中，η是正整數(shù))的代碼， 并將產(chǎn)生的代碼輸出到電平移位器120。第一比特Bl處于第一邏輯狀態(tài)，第二比特Β2至 第η比特Bn處于第二邏輯狀態(tài)。例如，第一邏輯狀態(tài)可以是邏輯低狀態(tài)，第二邏輯狀態(tài)可 以是邏輯高狀態(tài)，反之亦然。電平移位器120響應于接收的代碼而將處于第一電壓電平或處于第二電壓電平的輸出信號輸出到第一輸出端0UT_1至第η輸出端0UT_n。電平移位器 120包括第一電壓控制器121_1至第η電壓控制器121_η以及互補操作的第一電壓轉換器 125_1至第η電壓轉換器125_η。在下文中，為了方便說明，將基于電平移位器120是基-4電平移位器(radix-4 level shifter)的假設來描述半導體裝置100的操作。然而，本發(fā)明構思的實施例并不限 于此，如圖1所示，電平移位器120可被實現(xiàn)為基-η電平移位器。換句話說，當使用基-η 電平移位器時，代碼產(chǎn)生器110可產(chǎn)生包括η比特的代碼，并且電平移位器120可包括η個 電壓控制器和η個電壓轉換器。例如，變量η可以與小于4的數(shù)字或大于4的數(shù)字對應。圖2是根據(jù)本發(fā)明構思的示例性實施例的圖1的半導體裝置的100的示意圖。參 照圖2，代碼產(chǎn)生器110產(chǎn)生并輸出包括第一比特Bi、第二比特Β2、第三比特Β3、第四比特 Β4的代碼。以下示例假設第一比特Bl處于第一邏輯狀態(tài)，第二比特Β2、第三比特Β3和第 四比特Β4處于不同的第二邏輯狀態(tài)。電平移位器120包括第一電壓控制器121_1、第二電壓控制器121_2、第三電壓控 制器121_3和第四電壓控制器121_4以及第一電壓轉換器125_1、第二電壓轉換器125_2、 第三電壓轉換器125_3和第四電壓轉換器125_4。響應于代碼中被設置為兩個狀態(tài)中的一 個狀態(tài)的比特，第一電壓控制器121_1、第二電壓控制器121_2、第三電壓控制器121_3和第 四電壓控制器121_4中除一個電壓控制器以外的所有電壓控制器都被啟用，響應于代碼的 其他比特中被設置為兩個狀態(tài)中的另一個狀態(tài)的至少一個比特，剩余電壓控制器被停用。 啟用的電壓控制器將信號輸出到處于第一電壓電平(例如，地電壓)的各輸出端，并防止停 用的電壓控制器將信號輸出到剩余的處于第一電壓電平的輸出端。例如，第一電壓控制器121_1響應于處于第一邏輯狀態(tài)的第一比特Bl而被停用， 第二電壓控制器121_2、第三電壓控制器121_3和第四電壓控制器121_4分別響應于處于第 二邏輯狀態(tài)的比特Β2、Β3和Β4而被啟用。由于第二電壓控制器121_2響應于處于第二邏 輯狀態(tài)的比特Β2而被啟用，因此第二電壓控制器121_2將處于第一電壓電平的信號輸出到 第二輸出端0UT_2。同樣，第三電壓控制器121_3和第四電壓控制器121_4分別響應于處于 第二邏輯狀態(tài)的第三比特B3和第四比特B4而被啟用。因此，第三電壓控制器121_3和第 四電壓控制器121_4兩者將處于第一電壓電平的信號分別輸出到第三輸出端0UT_3和第四 輸出端0UT_4。由于第一電壓控制器121_1被停用，因此它被防止將處于第一電壓電平的信 號輸出到第一輸出端0UT_1。第一電壓控制器121_1被停用并且其他電壓控制器121_2、121_3、121_4被啟用僅 作為示例。例如，如果第一比特Bi、第三比特B3和第四比特B4被設置為第二邏輯狀態(tài)并且 第二比特B2被設置為第一邏輯狀態(tài)，則第一電壓控制器121_1、第三電壓控制器121_3和第 四電壓控制器121_4將被停用并且第二電壓控制器121_2將被啟用。此外，如果所有的比 特B1-B4被設置為第二邏輯狀態(tài)，則所有的電壓控制器將被停用。第一電壓電平可以是足 以啟用晶體管的電壓。電壓控制器121_1_121_4中的每一個都被連接到電壓轉換器125_1_125_4中的不 同電壓轉換器以及輸出端(例如，被稱為驅動輸出端)中的不同輸出端。例如，第一電壓控 制器121_1被連接到電壓轉換器125_1和(例如，驅動)輸出端0UT_1，第二電壓控制器被 連接到電壓轉換器125_2和(例如，驅動)輸出端0UT_2，第三電壓控制器被連接到電壓轉換器125_3和(例如，驅動)輸出端0UT_3，第四電壓控制器被連接到電壓轉換器125_4和 (例如，驅動)輸出端0UT_4。電壓轉換器125_1_125_4中的每一個也被連接到剩余輸出端。例如，第一電壓轉 換器125_1被連接到輸出端0UT_2-0UT_4 ；第二電壓轉換器125_2被連接到輸出端0UT_1和 0UT_3-0UT_4 ；第三電壓轉換器125_3被連接到輸出端0UT_1_0UT_2和0UT_4 ；第四電壓轉 換器125_4被連接到輸出端0UT_1-0UT_3。被連接到電壓轉換器的剩余輸出端的電壓被用來控制電壓轉換器(例如，被稱為 控制電壓)。例如，第一電壓轉換器125_1被輸出端0UT_2-0UT_4的電壓控制；第二電壓轉 換器125_2被輸出端0UT_1和0UT_3-0UT_4的電壓控制；第三電壓轉換器125_3被輸出端 0UT_1-0UT_2和0UT_4的電壓控制；第四電壓轉換器125_4被輸出端0UT_1_0UT_3的電壓 控制。例如，當被施加到電壓轉換器的控制電壓都被設置為第一電壓電平時，電壓轉換 器可被認為是啟用的并將第二電壓電平的電壓施加到其的驅動輸出端。例如，當輸出端 0UT_2-0UT_4的電壓都是第一電壓電平時，第一電壓轉換器125_1將第二電壓電平的電壓 施加到輸出端0UT_1。然而，當被施加到電壓轉換器的控制電壓之一沒有被設置為第一電壓 電平時，該電壓轉換器被停用。例如，由第一電壓轉換器125_1將第二電壓電平施加到輸出 端0UT_1造成其他的電壓轉換器125_2-125_4中的每個電壓轉換器的控制電壓之一被設置 為第二電壓電平，從而停用電壓轉換器125_2-125_4。停用的電壓轉換器被防止將第二電壓 電平的信號施加到剩余的輸出端。例如，當電壓轉換器125_2-125_4被停用時，它們被防止 將第二電壓電平的電壓施加到輸出端0UT_2-0UT_4。例如，第二電壓電平可比第一電壓電平 大，并且可以是電源供應電壓的電平。盡管第一電壓轉換器125_1被描述為是已啟用的并且第二電壓轉換器125_2、第 三電壓轉換器125_3和第四電壓轉換器125_4被描述為是已停用的，但本發(fā)明構思的實施 例并不限于此。例如，可施加都被設置在第一電壓電平的控制電壓以啟用其他電壓轉換器 中的任意的電壓轉換器。此外，如果施加的控制電壓之一被設置處于第二電壓電平，則所有 的電壓轉換器可被停用?，F(xiàn)在將參照圖3至圖6更詳細地描述根據(jù)本發(fā)明構思的示例性實施例的電平移位 器 120。圖1或圖2的半導體裝置100還可包括解碼器130。響應于從電平移位器120的 第一輸出端0UT_1、第二輸出端0UT_2、第三輸出端0UT_3和第四輸出端0UT_4輸出的輸出 信號，解碼器130從多個電壓之中選擇一個電壓，并輸出選擇的電壓。在圖2中，分別從第一 輸出端0UT_1、第二輸出端0UT_2、第三輸出端0UT_3和第四輸出端0UT_4輸出四個輸出信 號。因此，解碼器130從第一電壓VI、第二電壓V2、第三電壓V3和第四電壓V4之中選擇一 個電壓并輸出選擇的電壓。然而，本發(fā)明構思的實施例并不限于四個輸出信號和電壓。例 如，當使用基-η電平移位器時，如圖1所示，解碼器130從η個電壓之中選擇一個電壓并輸 出選擇的電壓?？蛇x擇地，當使用多個電平移位器時，響應于輸出信號，解碼器130從多個 電壓之中選擇一個電壓，所述多個電平移位器的每一個與上述的電平移位器120相同，所 述多個電壓的數(shù)量與從所述多個電平移位器輸出的輸出信號的數(shù)量對應。圖3是根據(jù)本發(fā)明構思的示例性實施例的圖2的半導體裝置100的電平移位器120的電路圖。參照圖2和圖3，第一電壓控制器121_1、第二電壓控制器121_2、第三電壓 控制器121_3和第四電壓控制器121_4的每一個可以是NMOS晶體管，所述NMOS晶體管包 括施加有第一比特Bi、第二比特B2、第三比特B3、第四比特B4之中的對應比特的柵極，連接 到第一輸出端0UT_1、第二輸出端0UT_2、第三輸出端0UT_3和第四輸出端0UT_4之中的對 應輸出端的第一端、連接到施加第一電壓電平VSS的第一電壓源的第二端。例如，第一電壓 控制器121_1可以是第一 NMOS晶體管m，所述第一 NMOS晶體管m包括施加有第一比特Bl 的柵極、連接到第一輸出端0UT_1的第一端以及連接到第一電壓源的第二端。第二電壓控 制器121_2可以是第二 NMOS晶體管N2，所述第二 NMOS晶體管N2包括施加有第二比特B2 的柵極、連接到第二輸出端0UT_2的第一端以及連接到第一電壓源的第二端。第三電壓控 制器121_3可以是第三NMOS晶體管N3，所述第三NMOS晶體管N3包括施加有第三比特B3 的柵極、連接到第三輸出端0UT_3的第一端以及連接到第一電壓源的第二端。第四電壓控 制器121_4可以是第四NMOS晶體管N4，所述第四NMOS晶體管N4包括施加有第四比特B4 的柵極、連接到第四輸出端0UT_4的第一端以及連接到第一電壓源的第二端。盡管圖3示出第一電壓控制器121_1、第二電壓控制器121_2、第三電壓控制器 121_3和第四電壓控制器121_4的每一個是NMOS晶體管，但本發(fā)明構思的實施例并不限于 此。例如，如果圖1的代碼產(chǎn)生器110產(chǎn)生并輸出處于與上述的邏輯狀態(tài)相反的邏輯狀態(tài) 的第一比特Bi、第二比特B2、第三比特B3、第四比特B4，則第一電壓控制器121_1、第二電壓 控制器121_2、第三電壓控制器121_3和第四電壓控制器121_4的每一個可被PMOS晶體管 代替。第一電壓轉換器125_1、第二電壓轉換器125_2、第三電壓轉換器125_3和第四電 壓轉換器125_4的每一個可包括多個晶體管，所述每個晶體管包括施加有控制電壓中的分 別的電壓的柵極。例如，對應的電壓轉換器的電壓控制器被連接到輸出端(例如，驅動輸出 端)之一，并且剩余輸出端的電壓中的不同的電壓(例如，控制電壓)被施加到所述電壓 轉換器的不同晶體管的柵極。在第二電壓源VDD和電平移位器120的多個輸出端0UT_1、 0UT_2、0UT_3和0UT_4之中的對應輸出端之間，第一電壓轉換器125_1、第二電壓轉換器 125_2、第三電壓轉換器125_3和第四電壓轉換器125_4的每一個的晶體管彼此串連。第一電壓轉換器125_1、第二電壓轉換器125_2、第三電壓轉換器125_3和第四電 壓轉換器125_4的每一個可包括與電平移位器120的輸出端的剩余數(shù)量對應的多個晶體 管。例如，第一電壓轉換器125_1可包括第一 PMOS晶體管P11、第二 PMOS晶體管P12 和第三PMOS晶體管P13。第一 PMOS晶體管Pll包括施加有通過第二輸出端0UT_2輸出的 信號的柵極和連接到第二電壓源的第一端。第二PMOS晶體管P12包括施加有通過第三輸出 端0UT_3輸出的信號的柵極和連接到第一 PMOS晶體管Pll的第二端的第一端。第三PMOS 晶體管P13包括施加有通過第四輸出端0UT_4輸出的信號的柵極、連接到第二 PMOS晶體管 P12的第二端的第一端和連接到第一輸出端0UT_1的第二端。第二電壓轉換器125_2可包括第四PMOS晶體管P21、第五PMOS晶體管P22和第 六PMOS晶體管P23。第四PMOS晶體管P21包括施加有通過第一輸出端0UT_1輸出的信號 的柵極和連接到第二電壓源的第一端。第五PMOS晶體管P22包括施加有通過第三輸出端 0UT_3輸出的信號的柵極和連接到第四PMOS晶體管P21的第二端的第一端。第六PMOS晶體管P23包括施加有通過第四輸出端0UT_4輸出的信號的柵極、連接到第五PMOS晶體管 P22的第二端的第一端和連接到第二輸出端0UT_2的第二端。第三電壓轉換器125_3可包括第七PMOS晶體管P31、第八PMOS晶體管P32和第 九PMOS晶體管P33。第七PMOS晶體管P31包括施加有通過第一輸出端0UT_1輸出的信號 的柵極和連接到第二電壓源的第一端。第八PMOS晶體管P32包括施加有通過第二輸出端 0UT_2輸出的信號的柵極和連接到第七PMOS晶體管P31的第二端的第一端。第九PMOS晶 體管P33包括施加有通過第四輸出端0UT_4輸出的信號的柵極、連接到第八PMOS晶體管 P32的第二端的第一端和連接到第三輸出端0UT_3的第二端。第四電壓轉換器125_4可包括第十PMOS晶體管P41、第i^一 PMOS晶體管P42和第 十二 PMOS晶體管P43。第十PMOS晶體管P41包括施加有通過第一輸出端0UT_1輸出的信 號的柵極和連接到第二電壓源的第一端。第十一 PMOS晶體管P42包括施加有通過第二輸 出端0UT_2輸出的信號的柵極和連接到第十PMOS晶體管P41的第二端的第一端。第十二 PMOS晶體管P43包括施加有通過第三輸出端0UT_3輸出的信號的柵極、連接到第十一 PMOS 晶體管P42的第二端的第一端和連接到第四輸出端0UT_4的第二端。圖4是根據(jù)本發(fā)明構思的示例性實施例的圖2的半導體裝置100的解碼器130的 電路圖。參照圖2至圖4，解碼器130可包括第一晶體管TR1、第二晶體管TR2、第三晶體管 TR3和第四晶體管TR4。盡管圖1示出了 4個晶體管，但本發(fā)明的實施例并不限于此。例如， 當從η個電壓之中選擇一個電壓時，如參照圖1所描述的，解碼器130可包括η個晶體管。第一晶體管TRl的柵極被連接到第一輸出端0UT_1，第一電壓Vl施加到第一晶體 管TRl的第一端，并且第一晶體管TRl的第二端被連接到解碼器130的輸出端0UT_D。第 二晶體管TR2的柵極被連接到第二輸出端0UT_2，第二電壓V2施加到第二晶體管TR2的第 一端，并且第二晶體管TR2的第二端被連接到解碼器130的輸出端0UT_D。第三晶體管TR3 的柵極被連接到第三輸出端0UT_3，第三電壓V3施加到第三晶體管TR3的第一端，并且第 三晶體管TR3的第二端被連接到解碼器130的輸出端0UT_D。第四晶體管TR4的柵極被連 接到第四輸出端0UT_4，第四電壓V4施加到第四晶體管TR4的第一端，并且第四晶體管TR4 的第二端被連接到解碼器130的輸出端0UT_D。盡管圖4示出第一晶體管TR1、第二晶體管 TR2、第三晶體管TR3和第四晶體管TR4為NMOS晶體管，但本發(fā)明構思的實施例并不限于 此。例如，如果使用與圖3中顯示的那些晶體管互補的晶體管，則第一晶體管TR1、第二晶體 管TR2、第三晶體管TR3和第四晶體管TR4可被PMOS晶體管代替。圖5是顯示包括圖3的電平移位器120和圖4的解碼器130的圖2的半導體裝置 100的信號的示例性邏輯狀態(tài)的表格。在下文中，將參照圖2至圖5描述包括圖3的電平移 位器120和圖4的解碼器130的圖2的半導體裝置100的操作。將在下面描述第一比特Bl處于第一邏輯狀態(tài)L并且第二比特B2、第三比特B3和 第四比特B4處于第二邏輯狀態(tài)H的示例。由于第一比特Bl處于第一邏輯狀態(tài)L，因此第 一 NMOS晶體管附被截止。由于第二比特B2、第三比特B3和第四比特B4處于第二邏輯狀 態(tài)H，因此第二 NMOS晶體管N2、第三NMOS晶體管N3和第四NMOS晶體管N4被導通，并且從 第二輸出端0UT_2、第三輸出端0UT_3和第四輸出端0UT_4輸出的信號處于第一電壓電平 VSS0由于從第二輸出端0UT_2、第三輸出端0UT_3和第四輸出端0UT_4輸出的信號處于第 一電壓電平VSS，因此第一電壓轉換器125_1的第一晶體管P11、第二晶體管P12和第三晶
10體管P13均被導通，從而從第一輸出端0UT_1輸出的信號可處于第二電壓電平VDD。由于從 第一輸出端0UT_1輸出的信號處于第二電壓電平VDD，因此第四PMOS晶體管P21、第七PMOS 晶體管P31和第十PMOS晶體管P41均被截止。因此，第二電壓轉換器125_2、第三電壓轉換 器125_3和第四電壓轉換器125_4被停用，以便從第二輸出端0UT_2、第三輸出端0UT_3和 第四輸出端0UT_4輸出的信號可保持處于第一電壓電平VSS。結果，解碼器130的第一晶體管TRl被導通，解碼器130的第二晶體管TR2、第三晶 體管TR3和第四晶體管TR4被截止，并且解碼器130將第一電壓Vl輸出到其輸出端0UT_D。接下來，將在下面描述第二比特B2處于第一邏輯狀態(tài)L并且第一比特Bi、第三比 特B3和第四比特B4處于第二邏輯狀態(tài)H的示例。在該示例中，第二 NMOS晶體管N2被截 止，第一 NMOS晶體管附、第三NMOS晶體管N3和第四NMOS晶體管N4被導通，從而從第一輸 出端0UT_1、第三輸出端0UT_3和第四輸出端0UT_4輸出的信號可處于第一電壓電平VSS。 此外，由于第四PMOS晶體管P21、第五PMOS晶體管P22和第六PMOS晶體管P23響應于從第 一輸出端0UT_1、第三輸出端0UT_3和第四輸出端0UT_4輸出的信號而被導通，因此從第二 輸出端0UT_2輸出的信號處于第二電壓電平VDD。由于第一 PMOS晶體管P11、第八PMOS晶 體管P32和第十一 PMOS晶體管P42響應于從第二輸出端0UT_2輸出的信號而被截止，因此 第一電壓轉換器125_1、第三電壓轉換器125_3和第四電壓轉換器125_4被停用。因此，解 碼器130的第二晶體管TR2被導通，并且解碼器130的第一晶體管TR1、第三晶體管TR3和 第四晶體管TR4被截止，從而解碼器130可將第二電壓V2輸出到輸出端0UT_D。在只有第三比特B3處于第一邏輯狀態(tài)L或只有第四比特B4處于第一邏輯狀態(tài)L 的其他示例中，按相似的方式執(zhí)行包括圖3的電平移位器120和圖4的解碼器130的圖2 的半導體裝置100的上述操作。因此，不需要提供其詳細描述。根據(jù)上述本發(fā)明構思的示例性實施例，當代碼產(chǎn)生器110產(chǎn)生并輸出具有第一邏 輯狀態(tài)的比特和具有不同的第二邏輯狀態(tài)的其他比特的代碼時，電平移位器120響應于代 碼輸出處于第二電壓電平VDD的僅一個輸出信號，從而解碼器130可從多個電壓中選擇一 個電壓并輸出選擇的電壓。圖6是根據(jù)本發(fā)明構思的示例性實施例的圖2的半導體裝置100的電平移位器 120的電路圖。參照圖2和圖6，第一電壓控制器121_1、第二電壓控制器121_2、第三電壓 控制器121_3和第四電壓控制器121_4可以是第一匪OS晶體管Ni、第二 NMOS晶體管N2、 第三NMOS晶體管N3和第四NMOS晶體管N4。第一 NMOS晶體管Ni、第二 NMOS晶體管N2、 第三NMOS晶體管N3和第四NMOS晶體管N4中的每一個包括施加有從第一比特Bi、第二比 特B2、第三比特B3和第四比特B4之中選擇的比特的柵極、連接到從第一輸出端0UT_1、第 二輸出端0UT_2、第三輸出端0UT_3和第四輸出端0UT_4選擇的輸出端的第一端以及連接到 施加第一電壓電平VSS的第一電壓源的第二端。圖6的第一電壓控制器121_1、第二電壓控 制器121_2、第三電壓控制器121_3和第四電壓控制器121_4具有與圖3的第一電壓控制 器121_1、第二電壓控制器121_2、第三電壓控制器121_3和第四電壓控制器121_4的結構 相同的結構，因此不需要提供其詳細描述。此外，如上面參照圖3所描述的，當圖2的代碼 產(chǎn)生器110產(chǎn)生的代碼的第一比特Bi、第二比特B2、第三比特B3和第四比特B4處于與上 述的邏輯狀態(tài)相反的邏輯狀態(tài)時，第一電壓控制器121_1、第二電壓控制器121_2、第三電 壓控制器121_3和第四電壓控制器121_4的每一個可被PMOS晶體管所代替。
第一電壓轉換器125_1、第二電壓轉換器125_2、第三電壓轉換器125_3和第四電 壓轉換器125_4中的每一個可包括多個晶體管，每個晶體管包括施加有電平移位器120的 剩余輸出信號之中的對應輸出信號的柵極。在用于施加第二電壓電平VDD的第二電壓源 與電平移位器120的多個輸出端0UT_1、0UT_2、0UT_3和0UT_4之中的對應輸出端之間， 第一電壓轉換器125_1、第二電壓轉換器125_2、第三電壓轉換器125_3和第四電壓轉換器 125_4中的每一個電壓轉換器的晶體管彼此并連。第一電壓轉換器125_1、第二電壓轉換器 125_2、第三電壓轉換器125_3和第四電壓轉換器125_4中的每一個可包括與電平移位器 120的剩余輸出端的數(shù)量對應的多個晶體管。例如，第一電壓轉換器125_1可包括第一PMOS晶體管P101、第二PMOS晶體管P102 和第三PMOS晶體管P103。第一 PMOS晶體管PlOl包括施加有通過第二輸出端0UT_2輸出的 信號的柵極、連接到第二電壓源的第一端和連接到第一輸出端0UT_1的第二端。第二 PMOS 晶體管P102包括施加有通過第三輸出端0UT_3輸出的信號的柵極、連接到第二電壓源的第 一端和連接到第一輸出端0UT_1的第二端。第三PMOS晶體管P103包括施加有通過第四輸 出端0UT_4輸出的信號的柵極、連接到第二電壓源的第一端和連接到第一輸出端0UT_1的
A-Ap ■上山
弟一) 而。第二電壓轉換器125_2可包括第四PMOS晶體管Ρ201、第五PMOS晶體管Ρ202和第 六PMOS晶體管Ρ203。第四PMOS晶體管Ρ201包括施加有通過第一輸出端0UT_1輸出的信 號的柵極、連接到第二電壓源的第一端和連接到第二輸出端0UT_2的第二端。第五PMOS晶 體管P202包括施加有通過第三輸出端0UT_3輸出的信號的柵極、連接到第二電壓源的第一 端和連接到第二輸出端0UT_2的第二端。第六PMOS晶體管P203包括施加有通過第四輸出 端0UT_4輸出的信號的柵極、連接到第二電壓源的第一端和連接到第二輸出端0UT_2的第二端。第三電壓轉換器125_3可包括第七PMOS晶體管P301、第八PMOS晶體管P302和第 九PMOS晶體管P303。第七PMOS晶體管P301包括施加有通過第一輸出端0UT_1輸出的信 號的柵極、連接到第二電壓源的第一端和連接到第三輸出端0UT_3的第二端。第八PMOS晶 體管P302包括施加有通過第二輸出端0UT_2輸出的信號的柵極、連接到第二電壓源的第一 端和連接到第三輸出端0UT_3的第二端。第九PMOS晶體管P303包括施加有通過第四輸出 端0UT_4輸出的信號的柵極、連接到第二電壓源的第一端和連接到第三輸出端0UT_3的第二端。第四電壓轉換器125_4可包括第十PMOS晶體管P401、第i^一 PMOS晶體管P402和 第十二 PMOS晶體管P403。第十PMOS晶體管P401包括施加有通過第一輸出端0UT_1輸出 的信號的柵極、連接到第二電壓源的第一端和連接到第四輸出端0UT_4的第二端。第十一 PMOS晶體管P402包括施加有通過第二輸出端0UT_2輸出的信號的柵極、連接到第二電壓 源的第一端和連接到第四輸出端0UT_4的第二端。第十二 PMOS晶體管P403包括施加有通 過第三輸出端0UT_3輸出的信號的柵極、連接到第二電壓源的第一端和連接到第四輸出端 0UT_4的第二端。圖7是根據(jù)本發(fā)明構思的示例性實施例圖2的半導體裝置100的解碼器130的電 路圖。參照圖2、圖6和圖7，解碼器130可包括第一晶體管TR10、第二晶體管TR20、第三晶 體管TR30和第四晶體管TR40。盡管圖7示出了 4個晶體管，但本發(fā)明構思的示例性實施例并不限于此。例如，當從η個電壓之中選擇一個電壓時，如參照圖1所描述的，解碼器130 可包括η個晶體管。圖7的解碼器130可通過用PMOS晶體管代替圖4的第一晶體管TR1、第二晶體管 TR2、第三晶體管TR3和第四晶體管TR4而形成。圖7的第一晶體管TR10、第二晶體管TR20、 第三晶體管TR30和第四晶體管TR40按照與圖4的第一晶體管TR1、第二晶體管TR2、第三 晶體管TR3和第四晶體管TR4彼此連接的方式相同的方式彼此連接，因此，不需要提供其詳 細描述。圖8是顯示包括圖6的電平移位器120和圖7的解碼器130的圖2的半導體裝置 100的信號的示例性邏輯狀態(tài)的表格。在下文中，將參照圖2、圖6至圖8描述包括圖6的 電平移位器120和圖7的解碼器130的圖2的半導體裝置100的操作。將在下面描述第一比特Bl處于第二邏輯狀態(tài)H并且第二比特B2、第三比特B3和 第四比特B4處于第一邏輯狀態(tài)L的示例。由于第一比特Bl處于第二邏輯狀態(tài)H，因此第一 NMOS晶體管m被導通，并且從第一輸出端0UT_1輸出的信號處于第一電壓電平VSS。由于 第二比特B2、第三比特B3和第四比特B4處于第一邏輯狀態(tài)L，因此第二 NMOS晶體管N2、第 三NMOS晶體管N3和第四NMOS晶體管N4被截止。由于從第一輸出端0UT_1輸出的信號處 于第一電壓電平VSS，因此第二電壓轉換器125_2的第四PMOS晶體管P201被導通，并且從 第二輸出端0UT_2輸出的信號處于第二電壓電平VDD。此外，由于從第一輸出端0UT_1輸出 的信號處于第一電壓電平VSS，因此第三電壓轉換器125_3的第七PMOS晶體管P301和第四 電壓轉換器125_4的第十PMOS晶體管P401被導通，并且從第三輸出端0UT_3輸出的信號 和從第四輸出端0UT_4輸出的信號處于第二電壓電平VDD。由于從第二輸出端0UT_2、第三 輸出端0UT_3和第四輸出端0UT_4輸出的信號處于第二電壓電平VDD，因此第一 PMOS晶體 管P101、第二 PMOS晶體管P102和第三PMOS晶體管P103被截止。因此，第一電壓轉換器 125_1被停用，并且從第一輸出端0UT_1輸出的信號被保持處于第一電壓電平VSS。結果，解碼器130的第一晶體管TRlO被導通，第二晶體管TR20、第三晶體管TR30 和第四晶體管TR40被截止，并且解碼器130將第一電壓Vl輸出到其輸出端0UT_D。接下來，將描述第二比特B2處于第二邏輯狀態(tài)H并且第一比特Bi、第三比特B3 和第四比特B4處于第一邏輯狀態(tài)L的示例。在該示例中，第二 NMOS晶體管N2被導通，并 且第一 NMOS晶體管Ni、第三NMOS晶體管N3和第四NMOS晶體管N4被截止，從而從第二輸 出端0UT_2輸出的信號可處于第一電壓電平VSS。此外，由于第一 PMOS晶體管P101、第八 PMOS晶體管P302和第十一 PMOS晶體管P402響應于從第二輸出端0UT_2輸出的信號而被 導通，因此從第一輸出端0UT_1、第三輸出端0UT_3和第四輸出端0UT_4輸出的信號處于第 二電壓電平VDD。由于第四PMOS晶體管P201、第五PMOS晶體管P202和第六PMOS晶體管 P203響應于從第一輸出端0UT_1、第三輸出端0UT_3和第四輸出端0UT_4輸出的信號而被 截止，因此第二電壓轉換器125_2被停用。因此，解碼器130的第二晶體管TR20被導通，并 且第一晶體管TR10、第三晶體管TR30和第四晶體管TR40被截止，從而解碼器130可將第二 電壓V2輸出到輸出端0UT_D。在只有第三比特B3處于第二邏輯狀態(tài)H或只有第四比特B4處于第二邏輯狀態(tài)H 時，按相似的方式執(zhí)行包括圖6的電平移位器120和圖7的解碼器130的圖2的半導體裝 置100的上述操作，因此，不需要提供其詳細描述。例如，當如圖7中所示地實現(xiàn)解碼器130
13時，可使用圖6的電平移位器120。圖9是根據(jù)本發(fā)明構思的示例性實施例的圖1的包括半導體裝置100的顯示裝置 900的框圖。上述半導體裝置100可被用在顯示裝置900中。參照圖9，顯示裝置900包括 顯示面板910、源極驅動器920、柵極驅動器930和控制器940。顯示面板910包括多個像素 區(qū)域、多條柵極線Gl至Gn以及多條源極線Sl至Sn。多條柵極線Gl至Gn可沿與多條源極 線Sl至Sn交叉的第一方向延伸，所述多條源極線Sl至Sn可沿與第一方向不同的第二方 向延伸。交叉的柵極線和源極線可形成矩陣?？刂破?40控制源極驅動器920和柵極驅動器930?？刂破?40接收多個控制信 號(未示出)和多個數(shù)據(jù)信號(未示出)?？蓮耐獠吭?未示出)提供控制信號和數(shù)據(jù)信 號?？刂破?40響應于接收的控制信號和接收的數(shù)據(jù)信號來產(chǎn)生柵極控制信號GC和源極 控制信號SC，將柵極控制信號GC輸出到柵極驅動器930，并將源極控制信號SC輸出到柵極 驅動器920。響應于柵極控制信號GC，柵極驅動器930通過柵極線Gl至Gn順序地將柵極驅動 器信號供應給顯示面板910。響應于源極控制信號SC，源極驅動器920通過源極線Sl至Sn 將多個數(shù)據(jù)電壓(例如，灰度電壓)供應給顯示面板910。當柵極驅動器930順序地選擇柵 極線Gl至Gn時，可由源極驅動器920供應數(shù)據(jù)電壓。源極驅動器920可包括上述的半導體裝置100。例如，圖1的半導體裝置100的電 平移位器120和解碼器130可被包括在源極驅動器920中。在該示例中，圖1中示出的第 一電壓Vl至第η電壓Vn可以是施加到源極線Sl至Sn的灰度電壓。例如，在包括半導體 裝置100的圖9的顯示裝置900中，圖1的半導體裝置100的解碼器130可通過使用基_η 電平移位器來從多個灰度電壓之中選擇灰度電壓。盡管已經(jīng)參照本發(fā)明構思的示例性實施例具體顯示和描述了本發(fā)明構思，但是本 領域的技術人員應該理解，在不脫離本公開的精神和范圍的情況下，可以對其進行形式和 細節(jié)上的各種改變。
1權利要求
1.一種半導體裝置，包括代碼產(chǎn)生器，產(chǎn)生包括處于第一邏輯狀態(tài)的一個比特和處于第二邏輯狀態(tài)的至少一個 比特的代碼；電平移位器，響應于所述代碼，通過多個輸出端來輸出處于第一電壓電平或處于第二 電壓電平的信號；其中，所述電平移位器包括多個電壓控制器，其中，響應于所述至少一個比特，除一個電壓控制器以外的所有電壓 控制器控制通過除一個輸出端以外的所有輸出端輸出的第一信號處于第一電壓電平；多個電壓轉換器，其中，響應于第一信號，電壓轉換器中的一個電壓轉換器控制通過其 余的所述一個輸出端輸出的第二信號處于第二電壓電平。
2.如權利要求1所述的半導體裝置，其中，電壓轉換器的每一個與電壓控制器的每一 個互補地操作，所述電壓控制器的每一個與電壓轉換器的每一個共同使用電平移位器的輸 出端。
3.如權利要求1所述的半導體裝置，其中，響應于處于第一邏輯狀態(tài)的所述一個比特， 其余的所述一個電壓控制器斷開為其余的所述一個輸出端施加第一電壓電平的第一電壓 源，響應于處于第二邏輯狀態(tài)的所述至少一個比特，所述除一個電壓控制器以外的所有電 壓控制器通過將第一電壓源連接到所述除一個輸出端以外的所有輸出端來輸出處于第一 電壓電平的第一信號。
4.如權利要求1所述的半導體裝置，其中，響應于所述第一信號，所述一個電壓轉換器 通過將施加第二電壓電平的第二電壓源連接到其余的所述一個輸出端來輸出處于第二電 壓電平的第二信號，響應于所述第二信號，除所述一個電壓轉換器以外的所有電壓轉換器 從所述除一個輸出端以外的所有輸出端斷開第二電壓源。
5.如權利要求1所述的半導體裝置，其中，電壓轉換器的每一個包括多個晶體管，所述 晶體管在用于施加第二電壓電平的第二電壓源與電平移位器的所述多個輸出端之中的對 應輸出端之間彼此串連，每個晶體管包括施加有所述第一輸出信號之中的對應的第一輸出 信號的柵極。
6.如權利要求1所述的半導體裝置，其中，電壓轉換器的每一個包括多個晶體管，所述 晶體管在用于施加第二電壓電平的第二電壓源與電平移位器的所述多個輸出端之中的對 應輸出端之間彼此并連，每個晶體管包括施加有所述第一輸出信號之中的對應的第一輸出 信號的柵極。
7.如權利要求1所述的半導體裝置，所述半導體裝置還包括響應于電平移位器的輸出 信號來輸出多個電壓之中的一個電壓的解碼器。
8.如權利要求7所述的半導體裝置，其中，所述解碼器包括多個晶體管，所述晶體管包 括施加有電平移位器的輸出信號之中的對應輸出信號的柵極，施加有多個電壓之中的對應 電壓的第一端以及連接到解碼器的輸出端的第二端。
9.一種顯示裝置，包括顯示面板，包括多個像素區(qū)域；源極驅動器，包括代碼產(chǎn)生器，產(chǎn)生包括處于第一邏輯狀態(tài)的一個比特和處于與第一邏輯狀態(tài)不同的第二邏輯狀態(tài)的至少一個其他比特的代碼；電平移位器，包括多個輸出端，所述電平移位器被構造為響應于所述代碼來通過輸出 端中的一個輸出端來輸出處于第二電壓電平的第二信號，并通過其他輸出端來輸出處于與 第二電壓電平不同的第一電壓電平的第一信號；解碼器，響應于輸出端的輸出信號，輸出多個電壓之中的一個電壓， 其中，響應于從解碼器輸出的所述一個電壓，源極驅動器驅動顯示面板的源極線； 柵極驅動器，驅動顯示面板的柵極線； 控制器，控制源極驅動器和柵極驅動器。
10. 一種操作半導體裝置的方法，所述半導體裝置包括電平移位器，所述方法包括如下 步驟接收包括處于第一邏輯狀態(tài)的一個比特和處于第二邏輯狀態(tài)的至少一個比特的代碼；響應于處于第二邏輯狀態(tài)的比特，控制通過電平移位器的多個輸出端中的除一個輸出 端以外的所有輸出端輸出的第一信號處于第一電壓電平；響應于處于第一邏輯狀態(tài)的比特和第一信號，控制通過電平移位器的其余的所述一個 輸出端輸出的第二信號處于第二電壓電平。
全文摘要
本發(fā)明提供一種半導體裝置、顯示裝置以及操作該半導體裝置的方法。一種半導體裝置，包括代碼產(chǎn)生器和電平移位器。所述代碼產(chǎn)生器產(chǎn)生包括處于第一邏輯狀態(tài)的一個比特和處于第二邏輯狀態(tài)的至少一個比特的代碼。響應于所述代碼，電平移位器通過多個輸出端輸出處于第一電壓電平或處于第二電壓電平的信號。所述電平移位器包括多個電壓控制器和多個電壓轉換器。響應于所述至少一個比特，除一個電壓控制器以外的所有電壓控制器控制通過除一個輸出端以外的所有輸出端輸出的第一信號處于第一電壓電平。響應于所述第一信號，電壓轉換器之一控制通過剩余輸出端輸出的第二信號處于第二電壓電平。
文檔編號G09G3/20GK101996555SQ201010254608
公開日2011年3月30日 申請日期2010年8月10日 優(yōu)先權日2009年8月10日
發(fā)明者李友寧 申請人:三星電子株式會社