專利名稱：柵極驅(qū)動(dòng)電路和具有柵極驅(qū)動(dòng)電路的顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種柵極驅(qū)動(dòng)電路和具有柵極驅(qū)動(dòng)電路的顯示設(shè)備。更具體地講，涉及一種能夠減少顯示缺陷的柵極驅(qū)動(dòng)電路和具有柵極驅(qū)動(dòng)電路的顯示設(shè)備。
背景技術(shù)：
通常，液晶顯示器(IXD)包括具有下基板、上基板和液晶層的IXD面板，其中，上基板面向下基板，液晶層設(shè)置在下基板和上基板之間。所述IXD面板包括多條柵極線、多條數(shù)據(jù)線和多個(gè)像素，其中，每個(gè)像素連接到所述多條柵極線中的相應(yīng)的柵極線和所述多條數(shù)據(jù)線中的相應(yīng)的數(shù)據(jù)線。LCD包括將柵極脈沖順序輸出到柵極線的柵極驅(qū)動(dòng)電路和將像素電壓輸出到數(shù)據(jù)線的數(shù)據(jù)驅(qū)動(dòng)電路。通常，柵極驅(qū)動(dòng)電路和數(shù)據(jù)驅(qū)動(dòng)電路以芯片形式被安裝在膜或LCD面板上。近來(lái)，一種通過(guò)薄膜工藝在下基板上直接形成柵極驅(qū)動(dòng)電路的非晶硅柵極結(jié)構(gòu)已被廣泛采用來(lái)減少在LCD結(jié)構(gòu)中使用的芯片數(shù)量。在所述非晶硅柵極結(jié)構(gòu)中，柵極驅(qū)動(dòng)電路包括至少一個(gè)移位寄存器，其中，所述移位寄存器包括接連地連接至彼此的多個(gè)級(jí)。在傳統(tǒng)的柵極驅(qū)動(dòng)電路中，響應(yīng)于緊接地隨后一級(jí)(以下稱為“下一級(jí)”)的柵極信號(hào)，對(duì)每級(jí)復(fù)位。然而，當(dāng)下一級(jí)的柵極信號(hào)失真時(shí)，用于對(duì)布置在柵極驅(qū)動(dòng)電路中的每級(jí)復(fù)位的功能劣化，從而導(dǎo)致在圖像顯示中的缺陷。

發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施例提供一種能防止顯示缺陷的柵極驅(qū)動(dòng)電路。本發(fā)明的示例性實(shí)施例提供一種具有柵極驅(qū)動(dòng)電路的顯示設(shè)備。根據(jù)示例性實(shí)施例，柵極驅(qū)動(dòng)電路包括接連地連接至彼此的多個(gè)級(jí)，所述多個(gè)級(jí)中的每級(jí)響應(yīng)于至少一個(gè)時(shí)鐘信號(hào)，將柵極電壓輸出到多條柵極線中的相應(yīng)的柵極線。所述多個(gè)級(jí)中的每級(jí)包括輸出柵極電壓的電壓輸出部件、驅(qū)動(dòng)電壓輸出部件的輸出驅(qū)動(dòng)部件、將柵極線保持在截止電壓的保持部件和布置在柵極線的第一端的放電部件，其中，所述放電部件響應(yīng)于從電壓輸出部件輸出的柵極電壓，用于將柵極線放電至截止電壓。在本示例性實(shí)施例中，放電部件包括第一放電電路和第二放電電路，其中，所述第一放電電路接收從電壓輸出部件輸出的柵極電壓以將柵極電壓放電至截止電壓，所述第二放電電路響應(yīng)于放電控制信號(hào)，將從電壓輸出部件輸出的柵極電壓放電至截止電壓。根據(jù)另一示例性實(shí)施例，顯示設(shè)備包括按矩陣構(gòu)造排列的多個(gè)像素、將柵極信號(hào)施加到所述多個(gè)像素的多條柵極線、將數(shù)據(jù)信號(hào)施加到所述多個(gè)像素的多條數(shù)據(jù)線、連接到柵極線以基于至少一個(gè)時(shí)鐘信號(hào)來(lái)產(chǎn)生柵極信號(hào)的柵極驅(qū)動(dòng)器、連接到數(shù)據(jù)線來(lái)產(chǎn)生數(shù)
5據(jù)信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器以及控制柵極驅(qū)動(dòng)器和數(shù)據(jù)驅(qū)動(dòng)器的操作的控制器。在本示例性實(shí)施例中，所述柵極驅(qū)動(dòng)器包括第一放電電路和第二放電電路，其中，所述第一放電電路被布置在柵極線的第一端，用于將柵極信號(hào)放電至截止電壓，所述第二放電電路響應(yīng)于從控制器輸出的放電控制信號(hào)，將柵極信號(hào)放電至截止電壓。根據(jù)上文，在未輸入時(shí)鐘信號(hào)的時(shí)間段中，布置在柵極驅(qū)動(dòng)電路中的每級(jí)可放電至截止電壓，從而減少了顯示缺陷。


參照以下當(dāng)結(jié)合附圖考慮時(shí)的詳細(xì)描述，本發(fā)明的上述和其他優(yōu)點(diǎn)將變得顯而易見，其中圖1是示出根據(jù)本發(fā)明的液晶顯示器(LCD)的第一示例性實(shí)施例的俯視圖；圖2是示出圖1中的柵極驅(qū)動(dòng)電路的示例性實(shí)施例的框圖；圖3是示出柵極驅(qū)動(dòng)電路的一級(jí)的示例性實(shí)施例的電路圖；圖4是示出圖1中的柵極驅(qū)動(dòng)電路的示例性實(shí)施例的框圖；圖5是示出圖4中的第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)和放電控制信號(hào)的時(shí)序圖；圖6是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第二示例性實(shí)施例的框圖；圖7是示出圖6中的第一時(shí)鐘信號(hào)至第四時(shí)鐘信號(hào)以及第一放電控制信號(hào)和第二放電控制信號(hào)的時(shí)序圖；圖8是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第三示例性實(shí)施例的框圖；圖9是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第四示例性實(shí)施例的框圖；圖10是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第五示例性實(shí)施例的框圖；圖11是示出圖10中的第一時(shí)鐘信號(hào)至第四時(shí)鐘信號(hào)以及第三放電控制信號(hào)至第六放電控制信號(hào)的時(shí)序圖；圖12是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第六示例性實(shí)施例的框圖；圖13是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第七示例性實(shí)施例的框圖；圖14是示出圖13中的第一時(shí)鐘信號(hào)至第四時(shí)鐘信號(hào)以及第七放電控制信號(hào)至第十放電控制信號(hào)的時(shí)序圖；圖15是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第八示例性實(shí)施例的框圖。
具體實(shí)施例方式將理解的是，當(dāng)元件或?qū)颖环Q作在另一元件或?qū)印吧稀?，或者被稱作“連接到”或“結(jié)合到”另一元件或?qū)訒r(shí)，該元件或?qū)涌梢灾苯釉诹硪辉驅(qū)由匣蛑苯舆B接或結(jié)合到另一元件或?qū)?，或者也可以存在中間元件或中間層。相反，當(dāng)元件被稱作“直接在”另一元件“上” 或“直接連接到”或“直接結(jié)合到”另一元件或?qū)訒r(shí)，不存在中間元件或中間層。相同的標(biāo)號(hào)始終表示相同的組件。如在這里使用的，術(shù)語(yǔ)“和/或”包括一個(gè)或多個(gè)相關(guān)所列的項(xiàng)目的任意組合和所有組合。將理解的是，盡管在這里可使用術(shù)語(yǔ)第一、第二等來(lái)描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)受這些術(shù)語(yǔ)的限制。這些術(shù)語(yǔ)僅是用來(lái)將一個(gè)元件、組件、區(qū)域、層或部分與另一個(gè)區(qū)域、層或部分區(qū)分開來(lái)。因此，在不脫離本發(fā)明的教導(dǎo)的情況下，下面討論的第一元件、組件、區(qū)域、層或部分可被命名為第二元件、組件、區(qū)域、層或部分。為了描述方便，在這里可使用空間相對(duì)術(shù)語(yǔ)，如“在......下方”、“下面的”、“上面
的”、“在......上方”等，來(lái)描述如圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。
將理解的是，空間相對(duì)術(shù)語(yǔ)意在包含除了在附圖中描述的方位之外的裝置在使用或操作中的不同方位。例如，如果在附圖中裝置被翻轉(zhuǎn)，則描述為其它元件或特征“下面的”或“在” 其它元件或特征“下方”的元件隨后將被定位為其它元件或特征“上面的”或“在”其它元件或特征“上方”的元件或特征。因此，示例性術(shù)語(yǔ)“下面的”可包括上面的和下面的兩種方位。所述裝置可被另外定位(旋轉(zhuǎn)90度或者在其它方位)，相應(yīng)地解釋這里使用的空間相對(duì)描述符。這里使用的術(shù)語(yǔ)僅為了描述特定實(shí)施例的目的，而不意圖限制本發(fā)明。如這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。還將理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，說(shuō)明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/ 或其組合。除非另有定義，否則這里使用的所有術(shù)語(yǔ)(包括技術(shù)術(shù)語(yǔ)和科學(xué)術(shù)語(yǔ))具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員所通常理解的意思相同的意思。還將理解的是，除非這里明確定義，否則諸如在通用的字典中定義的術(shù)語(yǔ)應(yīng)該被解釋為具有與相關(guān)領(lǐng)域的上下文中它們的意思一致的意思，而不應(yīng)理想地或者過(guò)于正式地解釋它們的意思。除非這里另外指示或者與上下文明顯矛盾，否則這里描述的所有方法可以按合適的順序被執(zhí)行。除非另有要求，否則任意和所有例子或示例性語(yǔ)言(如“諸如”)的使用僅意圖更好地示出本發(fā)明，而不造成對(duì)本發(fā)明范圍的限制。說(shuō)明書中的語(yǔ)言不應(yīng)被理解為將任意未要求保護(hù)的元件指示為對(duì)在這里使用的本發(fā)明的實(shí)施是必要的。以下，將參照附圖詳細(xì)地解釋本發(fā)明。實(shí)施例1圖1是示出根據(jù)本發(fā)明的液晶顯示器(LCD)的第一示例性實(shí)施例的俯視圖。參照?qǐng)D1，IXD 400包括顯示圖像的IXD面板100、將數(shù)據(jù)電壓輸出到IXD面板100 的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器320和將柵極電壓輸出到LCD面板100的柵極驅(qū)動(dòng)器210。IXD面板100包括下基板110、面向下基板110的上基板120和設(shè)置在下基板110 和上基板120之間的液晶層(未示出)。IXD面板100包括顯示圖像的顯示區(qū)域DA和與顯示區(qū)域DA相鄰的外圍區(qū)域PA。在顯示區(qū)域DA中，按矩陣構(gòu)造限定多個(gè)像素區(qū)域，多條柵極線GLl GLn和多條數(shù)據(jù)線DLl DLm被布置在顯示區(qū)域DA上，其中，所述多條數(shù)據(jù)線DLl DLm被設(shè)置成與所述柵極線GLl GLn基本垂直并絕緣。每個(gè)像素區(qū)域包括具有薄膜晶體管(TFT)Tr、液晶電容器Clc和存儲(chǔ)電容器Cst的像素P1。作為示例，在一示例性實(shí)施例中，所述TFT Tr包括電氣連接到第一柵極線GLl的柵極電極、電氣連接到第一數(shù)據(jù)線DLl的源電極、電氣連接到像素電極的漏電極，其中，所述像素電極用作液晶電容器Clc的第一電極。在本示例性實(shí)施例中，液晶電容器Clc和存儲(chǔ)電容器Cst并行地連接到漏電極。柵極驅(qū)動(dòng)電路210形成在與柵極線GLl GLn的一端相鄰的外圍區(qū)域PA上。柵極驅(qū)動(dòng)電路210電氣連接到柵極線GLl GLn的一端，用于將柵極電壓順序施加到柵極線 GLl GLn。盡管可選示例性實(shí)施例包括可選的結(jié)構(gòu)，但在一示例性實(shí)施例中，柵極驅(qū)動(dòng)電路210可在TFT Tr的制造工藝期間與在像素區(qū)域中形成的TFT Tr基本同時(shí)形成。在本示例性實(shí)施例中，多個(gè)驅(qū)動(dòng)電路板310形成在與數(shù)據(jù)線DLl DLm的一端相鄰的外圍區(qū)域PA上。例如，在一示例性實(shí)施例中，驅(qū)動(dòng)電路板310可以是帶載封裝件(TCP)、 膜上芯片(COF)或各種其他類似類型的電路板。多個(gè)數(shù)據(jù)驅(qū)動(dòng)芯片320被分別安裝在驅(qū)動(dòng)電路板310上。數(shù)據(jù)驅(qū)動(dòng)芯片320電氣連接到數(shù)據(jù)線DLl DLm的一端，用于將數(shù)據(jù)電壓施加到數(shù)據(jù)線DLl DLm。IXD 400還可包括控制電路330，用于控制柵極驅(qū)動(dòng)電路210和數(shù)據(jù)驅(qū)動(dòng)芯片320 的操作。在一示例性實(shí)施例中，控制電路330可以是印刷電路板(PCB)?？刂齐娐?30輸出圖像數(shù)據(jù)、用于控制數(shù)據(jù)驅(qū)動(dòng)芯片320操作的數(shù)據(jù)控制信號(hào)和用于控制柵極驅(qū)動(dòng)電路210 操作的柵極控制信號(hào)。控制電路330包括時(shí)序控制器331和柵極控制電路332，其中，所述時(shí)序控制器 331接收來(lái)自外部的圖像數(shù)據(jù)來(lái)產(chǎn)生數(shù)據(jù)控制信號(hào)，所述柵極控制電路332產(chǎn)生柵極控制信號(hào)。在另一示例性實(shí)施例中，控制電路330可以是數(shù)據(jù)電路，所述數(shù)據(jù)電路接收來(lái)自包括用于產(chǎn)生數(shù)據(jù)控制信號(hào)的時(shí)序控制器的單獨(dú)電路的控制信號(hào)。示例性實(shí)施例包括所有電路可以是PCBs的構(gòu)造。時(shí)序控制器331控制數(shù)據(jù)驅(qū)動(dòng)芯片320和柵極控制電路332的操作。柵極控制電路332產(chǎn)生用于驅(qū)動(dòng)?xùn)艠O驅(qū)動(dòng)電路210的包括時(shí)鐘信號(hào)CKV和CKVB的柵極控制信號(hào)、用于指示柵極信號(hào)開始的開始信號(hào)STV和放電控制信號(hào)RVS-1?？刂齐娐?30通過(guò)驅(qū)動(dòng)電路板310將數(shù)據(jù)控制信號(hào)和圖像數(shù)據(jù)施加到數(shù)據(jù)驅(qū)動(dòng)芯片320。另外，控制電路330通過(guò)與柵極驅(qū)動(dòng)電路210相鄰的驅(qū)動(dòng)電路板310將柵極控制信號(hào)施加到柵極驅(qū)動(dòng)電路210。柵極驅(qū)動(dòng)電路210和數(shù)據(jù)驅(qū)動(dòng)芯片310中的每個(gè)可形成為單個(gè)的集成電路芯片， 以被直接安裝在LCD面板100上、安裝在柔性印刷電路膜(未示出)上之后附于LCD面板 100或者安裝在單獨(dú)的PCB(未示出)上。另外，柵極驅(qū)動(dòng)電路210和數(shù)據(jù)驅(qū)動(dòng)芯片310可與柵極線GLl GLn、數(shù)據(jù)線DLl DLm和TFT Tr 一起集成在IXD面板100上。此外，在一示例性實(shí)施例中，柵極驅(qū)動(dòng)電路210、數(shù)據(jù)驅(qū)動(dòng)芯片310、時(shí)序控制器331和柵極控制電路 332可集成于單個(gè)芯片中。在此示例性實(shí)施例中，電路210、310、331和332中的至少一個(gè)或者電路210、310、331和332中的至少一個(gè)電路裝置可被布置在所述單個(gè)芯片外。以下，將參照?qǐng)D2至圖4詳細(xì)描述柵極驅(qū)動(dòng)電路210。圖2是示出圖1中的柵極驅(qū)動(dòng)電路的框圖。參照?qǐng)D2，柵極驅(qū)動(dòng)電路210還包括移位寄存器210a和放電部件210b，其中，在移位寄存器210a中的多個(gè)級(jí)ASG-I ASG-N和ASG-D接連地連接到彼此，放電部件210b被連接到柵極線GLl GLn中的相應(yīng)的柵極線，用于響應(yīng)于從當(dāng)前級(jí)之后的級(jí)輸出的柵極電壓而將當(dāng)前柵極線放電至截止電壓VSS。級(jí)ASG-I ASG-N和ASG-D中的每級(jí)包括第一輸入端IN、第一時(shí)鐘端CKl、第二時(shí)鐘端CK2、第二輸入端CT、電壓輸入端Vin、復(fù)位端RE、輸入端OUT和進(jìn)位端CR。 級(jí)ASG-2 ASG-N和ASG-D中的每級(jí)的第一輸入端IN電氣連接到在當(dāng)前級(jí)之前的級(jí)的進(jìn)位端CR來(lái)接收進(jìn)位電壓。在本示例性實(shí)施例中，級(jí)ASG-2 ASG-N和ASG-D中的每級(jí)從緊接地前一級(jí)接收進(jìn)位電壓。并且，在級(jí)ASG-I ASG-N和ASG-D中的第一級(jí)ASG-I的第一輸入端IN接收指示柵極驅(qū)動(dòng)電路210的操作開始的開始信號(hào)STV。級(jí)ASG-I ASG-N 中的每級(jí)的第二輸入端CT電氣連接到緊接當(dāng)前級(jí)之后的一級(jí)的輸出端OUT來(lái)接收輸出電壓。但是，在級(jí)ASG-I ASG-N和ASG-D中的最后級(jí)ASG-D的第二輸入端CT接收開始信號(hào) STV0最后級(jí)ASG-D用作虛設(shè)級(jí)來(lái)將最后級(jí)ASG-D的前一級(jí)ASG-N的輸出電壓降低到截止電壓電平。在級(jí)ASG-I ASG-N 禾Π ASG-D 中的每個(gè)奇數(shù)級(jí) ASG_1、ASG_3、......、ASG_N_1 (其
中，N為自然數(shù))的第一時(shí)鐘端CKl接收第一時(shí)鐘信號(hào)CKV，在級(jí)ASG-I ASG-N和ASG-D
中的每個(gè)奇數(shù)級(jí)ASG-l、ASG-3......和ASG-N-1(其中，N為自然數(shù))的第二時(shí)鐘端CK2接
收相位與第一時(shí)鐘信號(hào)CKV的相位不同的第二時(shí)鐘信號(hào)CKVB。第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB的相位將在后面進(jìn)行詳細(xì)描述。在級(jí)ASG-I ASG-N和ASG-D中的每個(gè)偶數(shù)
級(jí)ASG-2、.......ASG-N的第一時(shí)鐘端CKl接收第二時(shí)鐘信號(hào)CKVB，在級(jí)ASG-I ASG-N
和ASG-D中的每個(gè)偶數(shù)級(jí)ASG-2........ASG-N的第二時(shí)鐘端CK2接收第一時(shí)鐘信號(hào)CKV。級(jí)ASG-I ASG-N和ASG-D中的每級(jí)的電壓輸入端Vin接收截止電壓VSS ；在本示例性實(shí)施例的截止電壓VSS截止柵極線。另外，最后級(jí)ASG-D的輸出端OUT電氣連接到級(jí)ASG-I ASG-N的復(fù)位端RE。除最后級(jí)ASG-D之外，級(jí)ASG-I ASG-N中的每級(jí)通過(guò)其輸出端OUT電氣連接到柵極線GLl GLn中的相應(yīng)的柵極線，最后級(jí)ASG-D電氣連接到虛設(shè)柵極線DGL。因此，級(jí) ASG-I ASG-N通過(guò)它們各自的輸出端OUT順序輸出柵極電壓來(lái)將柵極電壓施加到柵極線 GLl GLn。例如，所述多個(gè)級(jí)中的每級(jí)響應(yīng)于至少一個(gè)時(shí)鐘信號(hào)，將柵極電壓輸出到多條柵極線中的相應(yīng)的柵極線。如圖2所示，級(jí)ASG-I ASG-N和ASG-D被布置在柵極線GLl GLn的第一端?？蛇x示例性實(shí)施例包括所述虛設(shè)柵極線被省略或被短路的構(gòu)造。放電部件210b包括多個(gè)分別與柵極線GLl GLn相應(yīng)的獨(dú)立的放電部件210b。 每個(gè)放電部件210b包括第一放電晶體管T14和第二放電晶體管T17-1，用于將在柵極線 GLl GLn中的當(dāng)前柵極線放電至截止電壓VSS。第一放電晶體管T14包括連接到下一柵極線的控制電極、接收當(dāng)前級(jí)的柵極電壓的輸入電極和接收截止電壓VSS的輸出電極。例如，第一放電晶體管包括連接到與隨后級(jí)相應(yīng)的至少一條柵極線的控制電極、連接到相應(yīng)的柵極線的輸入電極以及接收截止電壓的輸出電極。第二放電晶體管T17-1包括控制電極、接收當(dāng)前級(jí)的柵極電壓的輸入電極和接收截止電壓VSS的輸出電極，其中，所述控制電極接收由在圖1中示出的柵極控制電路332 產(chǎn)生的放電控制信號(hào)RVS-1。放電部件210b的操作的詳細(xì)描述將在后面進(jìn)行更為詳細(xì)地描述。圖3是示出柵極驅(qū)動(dòng)電路中的一級(jí)的示例性實(shí)施例的電路圖。在圖3中，柵極驅(qū)動(dòng)電路210中除虛設(shè)級(jí)ASG-D之外的級(jí)具有相同的電路構(gòu)造和功能，因此將示出一級(jí)(例如第i級(jí)ASG-i)的內(nèi)部電路構(gòu)造作為代表性的級(jí)。參照?qǐng)D3，級(jí)ASG-i包括將柵極導(dǎo)通/截止電壓施加于相應(yīng)柵極線的電壓輸出部件 211、驅(qū)動(dòng)電壓輸出部件211的輸出驅(qū)動(dòng)部件212以及將相應(yīng)的柵極線保持在截止電壓VSS 的第一保持部件213和第二保持部件214。
9
電壓輸出部件211包括上拉晶體管TOl和下拉晶體管T02。上拉晶體管TOl包括連接到輸出驅(qū)動(dòng)部件212的輸出端(以下，稱為Q節(jié)點(diǎn)QN)的控制電極、連接到第一時(shí)鐘端 CKl的輸入電極和連接到輸出端OUT的輸出電極。上拉晶體管TOl響應(yīng)于從輸出驅(qū)動(dòng)部件 212輸出的控制電壓，將從輸出端OUT輸出的當(dāng)前級(jí)的柵極電壓上拉至通過(guò)第一時(shí)鐘端CKl 施加的第一時(shí)鐘信號(hào)CKV(在圖2中示出)。上拉晶體管TOl在一幀中的與第一時(shí)鐘信號(hào) CKV的高電平期相應(yīng)的IH時(shí)間段期間導(dǎo)通，并在IH時(shí)間段期間將當(dāng)前級(jí)的柵極電壓保持在高態(tài)。下拉晶體管T02包括連接到第二輸入端CT的控制電極、連接到電壓輸入端Vin的輸出電極和連接到輸出端OUT的輸入電極。因此，下拉晶體管T02響應(yīng)于下一級(jí)的柵極電壓，將由第一時(shí)鐘信號(hào)CKV上拉的當(dāng)前級(jí)的柵極電壓下拉至通過(guò)電壓輸入端Vin施加的截止電壓VSS (在圖2中示出)。也就是說(shuō)，下拉晶體管T02在IH時(shí)間段之后導(dǎo)通，用于將當(dāng)前級(jí)的柵極電壓降低至低態(tài)。輸出驅(qū)動(dòng)部件212包括緩沖晶體管T04、第一電容器Cl、第二電容器C2、放電晶體管T09和復(fù)位晶體管T06。緩沖晶體管T04包括共同地連接到第一輸入端N的輸入電極和控制電極，以及連接到Q節(jié)點(diǎn)QN的輸出電極。第一電容器Cl連接在Q節(jié)點(diǎn)QN和輸出端OUT之間，第二電容器C2連接在進(jìn)位晶體管T15的控制電極和進(jìn)位端CR之間。同時(shí)，放電晶體管T09包括連接到緩沖晶體管T04的輸出電極的輸入電極、連接到第二輸入端CT的控制電極和連接到電壓輸入端Vin的輸出電極。復(fù)位晶體管T06包括連接到復(fù)位端RE的控制電極、連接到上拉晶體管TOl的控制電極的輸入電極和連接到電壓輸入端Vin的輸出電極。復(fù)位晶體管T06響應(yīng)于從最后級(jí) ASG-D輸出并經(jīng)過(guò)復(fù)位端RE輸入的最后進(jìn)位電壓，將經(jīng)過(guò)第一輸入端IN輸入的紋波電壓放電至截止電壓VSS。因此，響應(yīng)于來(lái)自最后級(jí)ASG-D的最后進(jìn)位電壓，上拉晶體管TOl和進(jìn)位晶體管T15截止。因此，最后進(jìn)位電壓被提供給前面N個(gè)級(jí)的復(fù)位端RE，于是，布置在前面N個(gè)級(jí)的每級(jí)中的上拉晶體管TOl和進(jìn)位晶體管T15截止，從而復(fù)位前面N個(gè)級(jí)。當(dāng)緩沖晶體管T04響應(yīng)于前一級(jí)的進(jìn)位電壓導(dǎo)通時(shí)，第一電容器Cl和第二電容器 C2充電。當(dāng)?shù)谝浑娙萜鰿l被充有超過(guò)上拉晶體管TOl的閾值電壓Vth的電荷時(shí)，Q節(jié)點(diǎn)QN 的電勢(shì)變得高于閾值電壓Vth以導(dǎo)通上拉晶體管TOl和進(jìn)位晶體管T15。由于第一時(shí)鐘信號(hào)CKV處于低態(tài)，因此在第一時(shí)鐘信號(hào)CKV的低電平期IH期間，當(dāng)前級(jí)的柵極電壓和進(jìn)位電壓被保持在低態(tài)。然后，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKV被轉(zhuǎn)變?yōu)楦邞B(tài)時(shí)，第一時(shí)鐘信號(hào)CKV被施加到輸出端OUT和進(jìn)位端CR，從而當(dāng)前級(jí)的柵極電壓和進(jìn)位電壓被轉(zhuǎn)變?yōu)楦邞B(tài)。也就是說(shuō)，在第一時(shí)鐘信號(hào)CKV的高電平期IH期間，當(dāng)前級(jí)的柵極電壓和進(jìn)位電壓被保持在高態(tài)。然后，當(dāng)放電晶體管T09響應(yīng)于下一級(jí)的柵極電壓導(dǎo)通時(shí)，充到第一電容器Cl的電荷通過(guò)放電晶體管T09被放電至截止電壓VSS。從而，Q節(jié)點(diǎn)QN的電勢(shì)被降低至截止電壓VSS。因此，上拉晶體管TOl和進(jìn)位晶體管T15截止。也就是說(shuō)，放電晶體管T09在IH時(shí)間段之后導(dǎo)通，以截止上拉晶體管TOl和進(jìn)位晶體管T15，從而防止處于高態(tài)的當(dāng)前級(jí)的柵極電壓和進(jìn)位電壓被分別輸出到輸出端OUT和進(jìn)位端CR。第一保持部件213包括第一倒相晶體管T13、第二倒相晶體管T07、第三倒相晶體管T12、第四倒相晶體管T08、第五倒相晶體管T03、第三電容器C3和第四電容器C4。
第一倒相晶體管T13包括輸入電極、控制電極和輸出電極，其中，所述輸入電極和控制電極共同地連接到第一時(shí)鐘端CKl和第三電容器C3，所述輸出電極經(jīng)過(guò)第四電容器C4 連接到第二倒相晶體管T07的輸出電極。第二倒相晶體管T07包括輸入電極、控制電極和輸出電極，其中，所述輸入電極連接到第一時(shí)鐘端CKl和第三電容器C3，所述控制電極經(jīng)過(guò)第三電容C3連接到其輸入電極，所述輸出電極連接到第五倒相晶體管T03的控制電極。第三倒相晶體管T12包括連接到第一倒相晶體管T13的輸出電極的輸入電極、連接到輸出端 OUT的控制電極和連接到電壓輸入端Vin的輸出電極。第四倒相晶體管T08包括輸入電極、 連接到輸出端OUT的控制電極和連接到電壓輸入端Vin的輸出電極，其中，所述輸入電極連接到第五倒相晶體管T03的控制電極和第二倒相晶體管T07的輸出電極。第五倒相晶體管 T03包括連接到第二倒相晶體管T07的輸出電極的控制電極、連接到電壓輸入端Vin的輸入電極和連接到輸出端OUT的輸出電極。響應(yīng)于輸入到輸入端OUT的當(dāng)前級(jí)的處于高態(tài)的柵極電壓，第三倒相晶體管T 12 和第四倒相晶體管T08導(dǎo)通，并且當(dāng)柵極電壓處于高態(tài)時(shí)，從第一倒相晶體管T13和第二倒相晶體管T07輸出的第一時(shí)鐘信號(hào)CKV被放電至截止電壓VSS。因此，在當(dāng)前級(jí)的柵極電壓被保持在高態(tài)的IH時(shí)間段內(nèi)，第五倒相晶體管T03被保持在截止?fàn)顟B(tài)。然后，當(dāng)當(dāng)前級(jí)的柵極電壓轉(zhuǎn)變?yōu)榈蛻B(tài)時(shí)，第三倒相晶體管T12和第四倒相晶體管T08截止。從而，響應(yīng)于從第一倒相晶體管T13和第二倒相晶體管T07輸出的第一時(shí)鐘信號(hào)CKV，第五倒相晶體管T03 導(dǎo)通。因此，在單個(gè)幀中除該IH時(shí)間段之外的時(shí)間段(以下，稱為(n-l)H)內(nèi)，在第一時(shí)鐘信號(hào)CKV的高電平期期間，當(dāng)前級(jí)的柵極電壓通過(guò)第五倒相晶體管T03被保持在截止電壓 VSS。第二保持部件214包括第一紋波防止晶體管T10、第二紋波防止晶體管T 11和第三紋波防止晶體管T05，用于防止當(dāng)前級(jí)的柵極電壓和進(jìn)位電壓在單個(gè)幀中的(n-l)H時(shí)間段內(nèi)因第一時(shí)鐘信號(hào)CKV或第二時(shí)鐘信號(hào)CKVB而出現(xiàn)波動(dòng)。第一紋波防止晶體管TlO包括連接到第一時(shí)鐘端CKl的控制電極、連接到輸出端 OUT的輸入電極和連接到Q節(jié)點(diǎn)QN的輸出電極。第二紋波防止晶體管Tll包括連接到第二時(shí)鐘端CK2的控制電極、連接到第一輸入端IN的輸入電極和連接到Q節(jié)點(diǎn)QN的輸出電極。 第三紋波防止晶體管T05包括連接到第二時(shí)鐘端CK2的控制電極、連接到輸出端OUT的輸入電極和連接到電壓輸入端Vin的輸出電極。第一紋波防止晶體管TlO響應(yīng)于第一時(shí)鐘信號(hào)CKV將當(dāng)前級(jí)的柵極電壓施加于Q 節(jié)點(diǎn)QN，其中，所述當(dāng)前級(jí)的柵極電壓是從輸出端OUT輸出并且具有與截止電壓VSS的電壓電平相同的電壓電平。從而，在(n-l)H時(shí)間段中的第一時(shí)鐘信號(hào)CKV的高電平期期間，Q 節(jié)點(diǎn)QN的電勢(shì)被保持在截止電壓VSS。因此，第一紋波防止晶體管TlO可防止上拉晶體管 TOl和進(jìn)位晶體管T15在(n-l)H時(shí)間段中的第一時(shí)鐘信號(hào)CKV的高電平期期間導(dǎo)通。第二紋波防止晶體管Tll響應(yīng)于經(jīng)過(guò)第二時(shí)鐘端CK2輸入的第二時(shí)鐘信號(hào)CKVB 將前一級(jí)的輸出電壓施加于Q節(jié)點(diǎn)QN，其中，所述前一級(jí)的輸出電壓是經(jīng)過(guò)第一輸入端IN 輸入的并且基本上具有與截止電壓VSS的電壓電平相同的電壓電平。從而，在(n-l)H時(shí)間段中的第二時(shí)鐘信號(hào)CKVB的高電平期期間，Q節(jié)點(diǎn)QN的電勢(shì)被保持在截止電壓VSS。因此，第二紋波防止晶體管Tll可防止上拉晶體管TOl和進(jìn)位晶體管T15在(n-l)H時(shí)間段中的第二時(shí)鐘信號(hào)CKVB的高電平期期間導(dǎo)通。
第三紋波防止晶體管T05響應(yīng)于第二時(shí)鐘信號(hào)CKVB將當(dāng)前級(jí)的柵極電壓放電至截止電壓VSS。從而，在(n-l)H時(shí)間段中的第二時(shí)鐘信號(hào)CKVB的高電平期期間，第三紋波防止晶體管T05將當(dāng)前級(jí)的柵極電壓保持在截止電壓VSS。每級(jí)還包括將當(dāng)前級(jí)的輸出電壓發(fā)送到下一級(jí)的進(jìn)位部件215。進(jìn)位部件215包括進(jìn)位晶體管T15，所述進(jìn)位晶體管T15具有連接到Q節(jié)點(diǎn)QN的控制電極、連接到第一時(shí)鐘端CKl的輸入電極和連接到進(jìn)位端CR的輸出電極。因此，進(jìn)位晶體管T15響應(yīng)于從輸出驅(qū)動(dòng)部件212輸出的控制電壓，將當(dāng)前級(jí)的進(jìn)位電壓上拉至第一時(shí)鐘信號(hào)CKV。進(jìn)位晶體管 T15在單個(gè)幀中的IH時(shí)間段內(nèi)導(dǎo)通，從而將當(dāng)前級(jí)的進(jìn)位電壓在IH時(shí)間段內(nèi)保持在高態(tài)。圖4是示出圖1中的柵極驅(qū)動(dòng)電路的示例性實(shí)施例的框圖，圖5是示出圖4中的第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)和放電控制信號(hào)的時(shí)序圖。參照?qǐng)D4，柵極驅(qū)動(dòng)電路210的移位寄存器210a通過(guò)在圖3中示出的電路的操作來(lái)接收第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB，以將柵極電壓輸出到相應(yīng)的柵極線。在奇
數(shù)級(jí)ASG-l、ASG-3........ASG-N-I中，第一時(shí)鐘信號(hào)CKV被用作柵極電壓，第二時(shí)鐘信號(hào)
CKVB被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。在偶數(shù)級(jí)ASG-2........ASG-N中，第二時(shí)
鐘信號(hào)CKVB被用作柵極電壓，第一時(shí)鐘信號(hào)CKV被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。在本示例性實(shí)施例中，第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB中的每個(gè)具有小于約50%的占空比。作為示例，在圖4中的一示例性實(shí)施例的第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB中的每個(gè)可具有約為37. 5%的占空比。另外，第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào) CKVB具有約180度的相位差。當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB中的每個(gè)具有小于約50%的占空比時(shí)，有下述的時(shí)間段在此時(shí)間段期間，第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB兩者處于低態(tài)。當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKV或第二時(shí)鐘信號(hào)CKVB處于高態(tài)時(shí)，當(dāng)前級(jí)正常運(yùn)行。然而，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB兩者同時(shí)處于低態(tài)時(shí)，包括在當(dāng)前級(jí)中的所有驅(qū)動(dòng)晶體管不運(yùn)行，以致當(dāng)前級(jí)的所有節(jié)點(diǎn)處于浮置狀態(tài)，例如，被充有浮置電位。當(dāng)當(dāng)前級(jí)的所有節(jié)點(diǎn)處于浮置狀態(tài)時(shí)，被施加于當(dāng)前柵極線的柵極電壓可被延遲。特別地，響應(yīng)于從下一級(jí)施加的柵極電壓將當(dāng)前柵極電壓降低至截止電壓VSS的驅(qū)動(dòng)晶體管不正常運(yùn)行，從而增加了當(dāng)前柵極電壓的延遲時(shí)間?？拷麹CD面板100右邊的延遲時(shí)間變得更長(zhǎng)，即，在LCD 面板100右邊的延遲時(shí)間大于在IXD面板100左邊的延遲時(shí)間。因此，為了減少當(dāng)前柵極電壓的延遲時(shí)間，放電部件210b包括第一放電晶體管 T14和第二放電晶體管T17-1。第二放電晶體管T17-1從柵極控制電路332接收放電控制信號(hào)RVS-1，以將當(dāng)前柵極線的當(dāng)前柵極電壓降低至截止電壓VSS。同時(shí)，柵極控制電路332包括NOR門電路332-1，所述NOR門電路332-1接收第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB，并當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKV或第二時(shí)鐘信號(hào)CKVB兩者處于低態(tài)時(shí)，輸出處于高態(tài)的放電控制信號(hào)RVS-1。從而，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào) CKVB兩者處于低態(tài)時(shí)，處于高態(tài)的放電控制信號(hào)RVS-I被輸入到第二放電晶體管T17-1的控制電極。當(dāng)?shù)诙烹娋w管T17-1響應(yīng)于放電控制信號(hào)RVS-I導(dǎo)通時(shí)，當(dāng)前級(jí)的輸出電壓被放電至截止電壓VSS。因此，可防止施加到當(dāng)前柵極線的當(dāng)前柵極電壓的延遲。第一放電晶體管T14響應(yīng)于下一級(jí)的下一柵極電壓，將施加到當(dāng)前柵極線的當(dāng)前柵極電壓保持在截止電壓VSS。然而，由于最后級(jí)ASG-D是最終的級(jí)并且最后級(jí)ASG-D不接收從隨后的級(jí)提供的柵極電壓，所以從最后級(jí)ASG-D輸出的輸出電壓被第二放電晶體管 T17-1放電至截止電壓VSS。盡管可選的示例性實(shí)施例包括NOR門電路332-1通過(guò)單獨(dú)的NOR門電路來(lái)被物理實(shí)施的構(gòu)造，但是在本示例性實(shí)施例中，NOR門電路332-1可通過(guò)在柵極控制電路332中的另外的硬件來(lái)被實(shí)施。實(shí)施例 2圖6是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第二示例性實(shí)施例的框圖，圖7是示出圖6中的第一時(shí)鐘信號(hào)至第四時(shí)鐘信號(hào)以及放電控制信號(hào)的時(shí)序圖。在圖6和圖7中，相同的標(biāo)號(hào)指示與在第一示例性實(shí)施例中的元件相同的元件，從而相同元件的詳細(xì)描述將被省略。參照?qǐng)D6和圖7，柵極驅(qū)動(dòng)電路210的每級(jí)接收第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào) CK2、第三時(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4中的兩個(gè)來(lái)輸出柵極電壓。在本示例性實(shí)施例中，奇數(shù)級(jí)接收第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3，偶數(shù)級(jí)接收第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4。在第一奇數(shù)級(jí)ASG-I中，第一時(shí)鐘信號(hào)CKl被用作柵極電壓，第三時(shí)鐘信號(hào)CK3被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一奇數(shù)級(jí)ASG-3，即第二奇數(shù)級(jí)中，第三時(shí)鐘信號(hào)CK3被用作柵極電壓以及第一時(shí)鐘信號(hào)CKl被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。在第一偶數(shù)級(jí)ASG-2中， 第二時(shí)鐘信號(hào)CK2被用作柵極電壓以及第四時(shí)鐘信號(hào)CK4被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一偶數(shù)級(jí)ASG-4，即第二偶數(shù)級(jí)中，第四時(shí)鐘信號(hào)CK4被用作柵極電壓以及第三時(shí)鐘信號(hào)CK3被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。同時(shí)，柵極控制電路332包括第一 NOR門電路332-1和第二 NOR門電路332-2。第一 NOR門電路332-1接收第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3，并當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)時(shí)，輸出具有高態(tài)的第一放電控制信號(hào)RVS-1。第二 NOR門電路332-2接收第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4，并當(dāng)?shù)诙r(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)，輸出具有高態(tài)的第二放電控制信號(hào)RVS-2。在本示例性實(shí)施例中，第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4中的每個(gè)具有約小于50%的占空比。作為示例， 在一示例性實(shí)施例中的第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4中的每個(gè)可具有約37. 5%的占空比。另外，第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3具有約180度的相位差，第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4具有約180度的相位差。當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl或第三時(shí)鐘信號(hào)CK3處于高態(tài)時(shí)，奇數(shù)級(jí)正常運(yùn)行，并且當(dāng)?shù)诙r(shí)鐘信號(hào)CK2或第四時(shí)鐘信號(hào)CK4處于高態(tài)時(shí)，偶數(shù)級(jí)正常運(yùn)行。然而，當(dāng)?shù)谝粫r(shí)鐘信號(hào) CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)或者第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)，奇數(shù)級(jí)和偶數(shù)級(jí)的所有節(jié)點(diǎn)處于浮置狀態(tài)。在第二示例性實(shí)施例中，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)時(shí)，第一 NOR門電路332-1輸出具有高態(tài)的第一放電控制信號(hào)RVS-1，以便奇數(shù)級(jí)的所有節(jié)點(diǎn)不在浮置狀態(tài)下充電。另外，當(dāng)?shù)诙r(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)， 第二 NOR門電路332-2輸出具有高態(tài)的第二放電控制信號(hào)RVS-2，以便偶數(shù)級(jí)的所有節(jié)點(diǎn)不在浮置狀態(tài)下充電。為了這個(gè)目的，從第一 NOR門電路332-1輸出的第一放電控制信號(hào)RVS-1被輸入到奇數(shù)級(jí)的第二放電晶體管T17-1的控制電極。當(dāng)奇數(shù)級(jí)的第二放電晶體管T17-1響應(yīng)于第一放電控制信號(hào)RVS-I導(dǎo)通時(shí)，每級(jí)的輸出電壓被放電至截止電壓VSS。另外，從第二NOR 門電路332-2輸出的第二放電控制信號(hào)RVS-2被輸入到偶數(shù)級(jí)的第二放電晶體管T17-1的控制電極。當(dāng)?shù)诙烹娋w管T17-1響應(yīng)于第二放電控制信號(hào)RVS-2導(dǎo)通時(shí)，每級(jí)的輸出電壓被放電至截止電壓VSS。因此，在第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3處于低態(tài)期間的時(shí)間段內(nèi)以及第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4處于低態(tài)期間的時(shí)間段內(nèi)，每級(jí)的所有節(jié)點(diǎn)可被保持在截止?fàn)顟B(tài)。同時(shí)，由于第一放電晶體管T14通過(guò)經(jīng)其控制電極接收下一級(jí)的輸出電壓來(lái)被操作，所以當(dāng)前級(jí)的所有節(jié)點(diǎn)通過(guò)下一級(jí)的操作被保持在截止?fàn)顟B(tài)。由于最后級(jí)ASG-D，即虛設(shè)級(jí)，不接收從隨后的級(jí)提供的輸出電壓，所以從最后級(jí)ASG-D輸出的輸出電壓被第二放電晶體管T17-1放電至截止電壓VSS。實(shí)施例3圖8是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第三示例性實(shí)施例的框圖。在圖8中， 相同的標(biāo)號(hào)指示在第一示例性實(shí)施例和第二示例性實(shí)施例中的相同的元件，因此相同元件的詳細(xì)描述將被省略。參照?qǐng)D8，柵極驅(qū)動(dòng)電路210中的每級(jí)通過(guò)在圖3中示出的電路的操作來(lái)接收第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB，以將柵極電壓輸出到相應(yīng)的柵極線。在奇數(shù)級(jí)中，第一時(shí)鐘信號(hào)CKV被用作柵極電壓，第二時(shí)鐘信號(hào)CKVB被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。在偶數(shù)級(jí)中，第二時(shí)鐘信號(hào)CKVB被用作柵極電壓，第一時(shí)鐘信號(hào)CKV被用作時(shí)鐘信號(hào)， 以防止紋波效應(yīng)的發(fā)生。柵極驅(qū)動(dòng)電路332包括NOR門電路332_1，所述NOR門電路332_1接收第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB，并當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB兩者處于低態(tài)時(shí)，輸出具有高態(tài)的放電控制信號(hào)RVS-1。在本示例性實(shí)施例中，第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB中的每個(gè)具有小于約50 %的占空比。作為示例，在一示例性實(shí)施例中的第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB中的每個(gè)可具有約37. 5%的占空比。另外，第一時(shí)鐘信號(hào)CKV和第二時(shí)鐘信號(hào)CKVB具有約180度的相位差。根據(jù)本示例性實(shí)施例的放電部件210b包括第一放電晶體管T14、第二放電晶體管 T17-1和第三放電晶體管T17-2，其中，所述第一放電晶體管T14從下一柵極線接收輸出電壓，以將當(dāng)前柵極線放電至截止電壓VSS，所述第二放電晶體管T17-1和所述第三放電晶體管T17-2響應(yīng)于放電控制信號(hào)RVS-1，將當(dāng)前柵極線放電至截止電壓VSS。第一放電晶體管T14包括連接到下一柵極線的控制電極、接收當(dāng)前級(jí)的柵極電壓的輸入電極和接收截止電壓VSS的輸出電極。第二放電晶體管T17-1包括接收從NOR門電路332-1產(chǎn)生的放電控制信號(hào)RVS-I的控制電極、接收當(dāng)前級(jí)的柵極電壓的輸入電極和接收截止電壓VSS的輸出電極。第三放電晶體管T17-2包括接收從NOR門電路332-1產(chǎn)生的放電控制信號(hào)RVS-I的控制電極、接收當(dāng)前級(jí)的柵極電壓的輸入電極和接收截止電壓VSS 的輸出電極。為了示圖的清楚，圖8中的單個(gè)的NOR電路332-1被示出在移位寄存器的兩側(cè)上；在移位寄存器的兩側(cè)上的NOR電路332-1是相同的元件。第二放電晶體管T17-1被布置在柵極線的第一端，第三放電晶體管T17-2被布置在柵極線的第二端。也就是說(shuō)，第二放電晶體管T17-1和第三放電晶體管T17-2被布置在關(guān)于設(shè)置在兩者之間的顯示區(qū)DA而
14相對(duì)的位置。從NOR門電路332-1輸出的放電控制信號(hào)RVS-1被施加到第二放電晶體管T17-1 的控制電極和第三放電晶體管T17-2的控制電極。當(dāng)?shù)诙烹娋w管T17-1和第三放電晶體管T17-2響應(yīng)于放電控制信號(hào)RVS-I導(dǎo)通時(shí)，當(dāng)前級(jí)的輸出電壓被放電至截止電壓VSS。 因此，當(dāng)前級(jí)的所有節(jié)點(diǎn)被保持在截止?fàn)顟B(tài)。同時(shí)，由于第一放電晶體管T14通過(guò)經(jīng)其控制電極接收下一級(jí)的輸出電壓來(lái)被操作，所以當(dāng)前級(jí)的所有節(jié)點(diǎn)通過(guò)下一級(jí)的操作被保持在截止?fàn)顟B(tài)。由于最后級(jí)ASG-D，即虛設(shè)級(jí)，不接收來(lái)自隨后的級(jí)的輸出電壓，所以從最后級(jí)ASG-D輸出的輸出電壓被第二放電晶體管T17-1和第三放電晶體管T17-2放電至截止電壓VSS。實(shí)施例4圖9是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第四示例性實(shí)施例的框圖。在圖9中， 相同的標(biāo)號(hào)指示在第一至第三示例性實(shí)施例中的相同的元件，從而相同元件的詳細(xì)描述將被省略。參照?qǐng)D9，柵極驅(qū)動(dòng)電路210中的每級(jí)接收第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、 第三時(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4中的兩個(gè)來(lái)輸出柵極電壓。在本示例性實(shí)施例中，奇數(shù)級(jí)接收第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3，偶數(shù)級(jí)接收第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4。在第一奇數(shù)級(jí)ASG-I中，第一時(shí)鐘信號(hào)CKl被用作柵極電壓，第三時(shí)鐘信號(hào)CK3 被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一奇數(shù)級(jí)ASG-3，即第二奇數(shù)級(jí)中，第三時(shí)鐘信號(hào)CK3被用作柵極電壓，第一時(shí)鐘信號(hào)CKl被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。在第一偶數(shù)級(jí)ASG-2中，第二時(shí)鐘信號(hào)CK2被用作柵極電壓，第四時(shí)鐘信號(hào)CK4被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一偶數(shù)級(jí)ASG-4，即第二偶數(shù)級(jí)中，第四時(shí)鐘信號(hào)CK4被用作柵極電壓，第二時(shí)鐘信號(hào)CK2被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。同時(shí)，柵極控制電路332包括第一 NOR門電路332-1和第二 NOR門電路332-2。第一 NOR門電路332-1接收第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3，并當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)時(shí)，輸出具有高態(tài)的第一放電控制信號(hào)RVS-1。第二 NOR門電路332-2接收第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4，并當(dāng)?shù)诙r(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)，輸出具有高態(tài)的第二放電控制信號(hào)RVS-2。在本示例性實(shí)施例中，第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4中的每個(gè)具有小于約50%的占空比。作為示例， 在一示例性實(shí)施例中的第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4中的每個(gè)可具有約37. 5 %的占空比。另外，第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3具有約180度的相位差，第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4具有約180度的相位差。根據(jù)本示例性實(shí)施例的放電部件210b包括第一放電晶體管T14、第二放電晶體管 T17-1和第三放電晶體管T17-2，其中，所述第一放電晶體管T14從下一柵極線接收輸出電壓，以將當(dāng)前柵極線放電至截止電壓VSS，所述第二放電晶體管T17-1和所述第三放電晶體管T17-2響應(yīng)于放電控制信號(hào)RVS-1，將當(dāng)前柵極線放電至截止電壓VSS。當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl或第三時(shí)鐘信號(hào)CK3處于高態(tài)時(shí)，奇數(shù)級(jí)正常運(yùn)行。另外，當(dāng)?shù)诙r(shí)鐘信號(hào)CK2或第四時(shí)鐘信號(hào)CK4處于高態(tài)時(shí)，偶數(shù)級(jí)正常運(yùn)行。然而，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)或者第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)，奇數(shù)級(jí)和偶數(shù)級(jí)的驅(qū)動(dòng)晶體管沒有運(yùn)行，因此奇數(shù)級(jí)和偶數(shù)級(jí)的所有節(jié)點(diǎn)在
15浮置狀態(tài)下充電。在本示例性實(shí)施例中，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)時(shí)， 第一 NOR門電路332-1輸出第一放電控制信號(hào)RVS-I，并且當(dāng)?shù)诙r(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)，第二 NOR門電路332-2輸出第二放電控制信號(hào)RVS-2。從第一 NOR門電路332-1輸出的第一放電控制信號(hào)RVS-1被輸入到奇數(shù)級(jí)的第二放電晶體管T17-1和第三放電晶體管T17-2的控制電極，從第二 NOR門電路332-2輸出的第二放電控制信號(hào)RVS-2被施加到偶數(shù)級(jí)的第二放電晶體管T17-1和第三放電晶體管T17-2 的控制電極。當(dāng)奇數(shù)級(jí)和偶數(shù)級(jí)的第二放電晶體管T17-1和第三放電晶體管T17-2導(dǎo)通時(shí)，從每級(jí)輸出的輸出電壓被放電至截止電壓VSS。因此，每級(jí)的所有節(jié)點(diǎn)可被保持在截止?fàn)顟B(tài)。同時(shí)，由于第一放電晶體管T14通過(guò)經(jīng)其控制電極接收下一級(jí)的輸出電壓來(lái)被操作，所以當(dāng)前級(jí)的所有節(jié)點(diǎn)通過(guò)下一級(jí)的操作被保持在截止?fàn)顟B(tài)。最后級(jí)ASG-D，即虛設(shè)級(jí)， 不接收從隨后的級(jí)提供的輸出電壓，因此從最后級(jí)ASG-D輸出的輸出電壓被第二放電晶體管T17-1和第三放電晶體管T17-2放電至截止電壓VSS。實(shí)施例5圖10是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第五示例性實(shí)施例的框圖，圖11是示出圖10中的第一時(shí)鐘信號(hào)至第四時(shí)鐘信號(hào)以及第三放電控制信號(hào)至第六放電控制信號(hào)的時(shí)序圖。在圖10中，相同的標(biāo)號(hào)指示在第一至第四示例性實(shí)施例中的相同的元件，從而相同元件的詳細(xì)描述將被省略。參照?qǐng)D10和圖11，柵極驅(qū)動(dòng)電路210中的每級(jí)接收第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、第三時(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4中的兩個(gè)來(lái)輸出柵極電壓。在本示例性實(shí)施例中，奇數(shù)級(jí)接收第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3，偶數(shù)級(jí)接收第二時(shí)鐘信號(hào)CK2 和第四時(shí)鐘信號(hào)CK4。在第一奇數(shù)級(jí)ASG-I中，第一時(shí)鐘信號(hào)CKl被用作柵極電壓，第三時(shí)鐘信號(hào)CK3被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一奇數(shù)級(jí)ASG-3，即第二奇數(shù)級(jí)中，第三時(shí)鐘信號(hào)CK3被用作柵極電壓，第一時(shí)鐘信號(hào)CKl被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。在第一偶數(shù)級(jí)ASG-2中，第二時(shí)鐘信號(hào)CK2被用作柵極電壓，第四時(shí)鐘信號(hào)CK4被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一偶數(shù)級(jí)ASG-4，即第二偶數(shù)級(jí)中，第四時(shí)鐘信號(hào)CK4被用作柵極電壓，第三時(shí)鐘信號(hào)CK3被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。同時(shí)，柵極控制電路332包括第一倒相電路332-3、第二倒相電路332_4、第三倒相電路332-5和第四倒相電路332-6，其中，所述第一倒相電路332-3將第一時(shí)鐘信號(hào)CKl倒相以輸出第三放電控制信號(hào)RVS-3，所述第二倒相電路332-4將第二時(shí)鐘信號(hào)CK2倒相以輸出第四放電控制信號(hào)RVS-4，所述第三倒相電路332-5將第三時(shí)鐘信號(hào)CK3倒相以輸出第五放電控制信號(hào)RVS-5，所述第四倒相電路332-6將第四時(shí)鐘信號(hào)CK4倒相以輸出第六放電控制信號(hào)RVS-6。在本示例性實(shí)施例中，第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4中的每個(gè)具有小于約50%的占空比。作為示例，在一示例性實(shí)施例中的第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4中的每個(gè)可具有約37. 5%的占空比。另外，第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3 具有約180度的相位差，第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4具有約180度的相位差。根據(jù)本示例性實(shí)施例的放電部件210b包括多個(gè)第一放電晶體管T14、多個(gè)第二放電晶體管T17-1，其中，所述每個(gè)第一放電晶體管T14從下一柵極線接收輸出電壓并將當(dāng)前柵極線放電至截止電壓VSS，所述每個(gè)第二放電晶體管T17-1響應(yīng)于第三放電控制信號(hào) RVS-3至第六放電控制信號(hào)RVS-6，將當(dāng)前柵極線放電至截止電壓VSS。第一放電晶體管T14中的每個(gè)包括連接到下一柵極線的控制電極、接收當(dāng)前級(jí)的柵極電壓的輸入電極和接收截止電壓VSS的輸出電極。在第二放電晶體管T17-1中，第如-3 放電晶體管接收第三放電控制信號(hào)RVS-3(其中，η為自然數(shù))，第如-2放電晶體管接收第四放電控制信號(hào)欣5-4，第如-1放電晶體管接收第五放電控制信號(hào)欣5-5，第如放電晶體管接收第六放電控制信號(hào)RVS-6。如圖11所示，由于第三放電控制信號(hào)RVS-3和第五放電控制信號(hào)RVS-5是分別通過(guò)將第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3倒相來(lái)獲得的，所以在第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3處于低態(tài)的時(shí)間段期間，第三放電控制信號(hào)RVS-3和第五放電控制信號(hào) RVS-5分別處于高態(tài)。另外，由于第四放電控制信號(hào)RVS-4和第六放電控制信號(hào)RVS-6是分別通過(guò)將第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4倒相來(lái)獲得的，所以在第二時(shí)鐘信號(hào)CK2 和第四時(shí)鐘信號(hào)CK4處于低態(tài)的時(shí)間段期間，第四放電控制信號(hào)RVS-4和第六放電控制信號(hào)RVS-6分別處于高態(tài)。因此，當(dāng)?shù)谌鏮3放電晶體管和第如-1放電晶體管響應(yīng)于第三放電控制信號(hào)RVS-3 和第五放電控制信號(hào)RVS-5，在第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)期間的時(shí)間段內(nèi)導(dǎo)通時(shí)，從奇數(shù)級(jí)輸出的輸出電壓被放電至截止電壓VSS。另外，當(dāng)?shù)谌?2放電晶體管和第如放電晶體管響應(yīng)于第四放電控制信號(hào)RVS-4和第六放電控制信號(hào)RVS-6，在第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)期間的時(shí)間段內(nèi)導(dǎo)通時(shí)，從偶數(shù)級(jí)輸出的輸出電壓被放電至截止電壓VSS。因此，每級(jí)的所有節(jié)點(diǎn)被保持在截止?fàn)顟B(tài)。同時(shí)，由于第一放電晶體管Τ14通過(guò)經(jīng)其控制電極接收下一級(jí)的輸出電壓來(lái)被操作，所以當(dāng)前級(jí)的所有節(jié)點(diǎn)通過(guò)下一級(jí)的操作被保持在截止?fàn)顟B(tài)。最后級(jí)ASG-D，即虛設(shè)級(jí)， 不接收來(lái)自隨后的級(jí)的輸出電壓，因此從最后級(jí)ASG-D輸出的輸出電壓被第二放電晶體管 Τ17-1放電至截止電壓VSS。實(shí)施例6圖12是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第六示例性實(shí)施例的框圖。在圖12中， 相同的標(biāo)號(hào)指示在第一至第五示例性實(shí)施例中的相同的元件，從而相同元件的詳細(xì)描述將被省略。參照?qǐng)D12，柵極驅(qū)動(dòng)電路210中的每級(jí)接收第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、 第三時(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4中的兩個(gè)來(lái)輸出柵極電壓。在本示例性實(shí)施例中，奇數(shù)級(jí)接收第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3，偶數(shù)級(jí)接收第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4。在第一奇數(shù)級(jí)ASG-I中，第一時(shí)鐘信號(hào)CKl被用作柵極電壓，第三時(shí)鐘信號(hào)CK3 被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一奇數(shù)級(jí)ASG-3，即第二奇數(shù)級(jí)中，第三時(shí)鐘信號(hào)CK3被用作柵極電壓，第一時(shí)鐘信號(hào)CKl被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。在第一偶數(shù)級(jí)ASG-2中，第二時(shí)鐘信號(hào)CK2被用作柵極電壓，第四時(shí)鐘信號(hào)CK4被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一偶數(shù)級(jí)ASG-4，即第二偶數(shù)級(jí)中，第四時(shí)鐘信號(hào)CK4被用作柵極電壓，第二時(shí)鐘信號(hào)CK2被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。同時(shí)，柵極控制電路332(在圖1中示出)包括第一倒相電路、第二倒相電路、第三倒相電路和第四倒相電路(參照?qǐng)D10)，其中，所述第一倒相電路、第二倒相電路、第三倒相電路和第四倒相電路分別將第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、第三時(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4倒相，以分別輸出第三放電控制信號(hào)RVS-3、第四放電控制信號(hào)RVS-4、第五放電控制信號(hào)RVS-5和第六放電控制信號(hào)RVS-6。在本示例性實(shí)施例中，第一時(shí)鐘信號(hào)CKl 至第四時(shí)鐘信號(hào)CK4中的每個(gè)具有小于約50%的占空比。作為示例，在一示例性實(shí)施例中的第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4中的每個(gè)可具有約37. 5%的占空比。另外，第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3具有約180度的相位差，第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4具有約180度的相位差。根據(jù)本示例性實(shí)施例的放電部件210b包括多個(gè)第一放電晶體管T14、多個(gè)第二放電晶體管T17-1和多個(gè)第三放電晶體管T17-2，其中，所述每個(gè)第一放電晶體管T14從下一柵極線接收輸出電壓并將當(dāng)前柵極線放電至截止電壓VSS，所述每個(gè)第二放電晶體管T17-1和第三放電晶體管T17-2響應(yīng)于第三放電控制信號(hào)RVS-3至第六放電控制信號(hào) RVS-6，將當(dāng)前柵極線放電至截止電壓VSS。第一放電晶體管T14中的每個(gè)包括連接到下一柵極線的控制電極、接收當(dāng)前級(jí)的柵極電壓的輸入電極和接收截止電壓VSS的輸出電極。在第二放電晶體管T17-1中，第如-3放電晶體管接收第三放電控制信號(hào)RVS-3，第如-2放電晶體管接收第四放電控制信號(hào)RVS-4，第如-1放電晶體管接收第五放電控制信號(hào) 1^5-5，第如放電晶體管接收第六放電控制信號(hào)RVS-6。此外，在第三放電晶體管T17-2中，第如-3放電晶體管接收第三放電控制信號(hào) RVS-3，第如-2放電晶體管接收第四放電控制信號(hào)RVS-4，第如_1放電晶體管接收第五放電控制信號(hào)1^5-5，第如放電晶體管接收第六放電控制信號(hào)RVS-6。如圖12所示，由于第三放電控制信號(hào)RVS-3和第五放電控制信號(hào)RVS-5是分別通過(guò)將第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3倒相來(lái)獲得的，所以當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3處于低態(tài)時(shí)，第三放電控制信號(hào)RVS-3和第五放電控制信號(hào)RVS-5分別處于高態(tài)。另外，由于第四放電控制信號(hào)RVS-4和第六放電控制信號(hào)RVS-6是分別通過(guò)將第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4倒相來(lái)獲得的，所以當(dāng)?shù)诙r(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4處于低態(tài)時(shí)，第四放電控制信號(hào)RVS-4和第六放電控制信號(hào)RVS-6分別處于高態(tài)。因此，當(dāng)?shù)谌鏮3放電晶體管和第如-1放電晶體管響應(yīng)于第三放電控制信號(hào)RVS-3 和第五放電控制信號(hào)RVS-5，在第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)期間的時(shí)間段內(nèi)導(dǎo)通時(shí)，從奇數(shù)級(jí)輸出的輸出電壓被放電至截止電壓VSS。另外，當(dāng)?shù)谌?2放電晶體管和第如放電晶體管響應(yīng)于第四放電控制信號(hào)RVS-4和第六放電控制信號(hào)RVS-6，在第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)期間的時(shí)間段內(nèi)導(dǎo)通時(shí)，從偶數(shù)級(jí)輸出的輸出電壓被放電至截止電壓VSS。因此，每級(jí)的所有節(jié)點(diǎn)被保持在截止?fàn)顟B(tài)。同時(shí)，由于第一放電晶體管T14通過(guò)經(jīng)其控制電極接收下一級(jí)的輸出電壓來(lái)被操作，所以當(dāng)前級(jí)的所有節(jié)點(diǎn)通過(guò)下一級(jí)的操作被保持在截止?fàn)顟B(tài)。最后級(jí)ASG-D，即虛設(shè)級(jí)， 不接收來(lái)自隨后的級(jí)的輸出電壓，因此從最后級(jí)ASG-D輸出的輸出電壓被第二放電晶體管 T17-1和第三放電晶體管T17-2放電至截止電壓VSS。實(shí)施例7圖13是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第七示例性實(shí)施例的框圖，圖14是示出圖13中的第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4以及第七放電控制信號(hào)RVS-7至第十放電控制信號(hào)RVS-10的時(shí)序圖。在圖13和圖14中，相同的標(biāo)號(hào)指示在第一示例性實(shí)施例中的相同的元件，因此相同元件的詳細(xì)描述將被省略。參照?qǐng)D13和圖14，柵極驅(qū)動(dòng)電路210的每級(jí)接收第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、第三時(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4中的兩個(gè)來(lái)輸出柵極電壓。在本示例性實(shí)施例中，奇數(shù)級(jí)接收第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3，偶數(shù)級(jí)接收第二時(shí)鐘信號(hào)CK2 和第四時(shí)鐘信號(hào)CK4。在第一奇數(shù)級(jí)ASG-I中，第一時(shí)鐘信號(hào)CKl被用作柵極電壓，第三時(shí)鐘信號(hào)CK3被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一奇數(shù)級(jí)ASG-3，即第二奇數(shù)級(jí)中，第三時(shí)鐘信號(hào)CK3被用作柵極電壓，第一時(shí)鐘信號(hào)CKl被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。在第一偶數(shù)級(jí)ASG-2中，第二時(shí)鐘信號(hào)CK2被用作柵極電壓，第四時(shí)鐘信號(hào)CK4被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一偶數(shù)級(jí)ASG-4，即第二偶數(shù)級(jí)中，第四時(shí)鐘信號(hào)CK4被用作柵極電壓，第二時(shí)鐘信號(hào)CK2被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。同時(shí)，柵極控制電路332包括第七NOR門電路332_7、第八NOR門電路332_8、第九 NOR門電路332-9和第十NOR門電路332-10。第七NOR門電路332-7接收第一時(shí)鐘信號(hào) CKl和第四時(shí)鐘信號(hào)CK4，并當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)，輸出處于高態(tài)的第七放電控制信號(hào)RVS-7。第八NOR門電路332-8接收第一時(shí)鐘信號(hào)CKl和第二時(shí)鐘信號(hào)CK2，并當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第二時(shí)鐘信號(hào)CK2兩者處于低態(tài)時(shí)，輸出處于高態(tài)的第八放電控制信號(hào)RVS-8。第九NOR門電路332-9接收第二時(shí)鐘信號(hào)CK2和第三時(shí)鐘信號(hào)CK3，并當(dāng)?shù)诙r(shí)鐘信號(hào)CK2和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)時(shí)，輸出處于高態(tài)的第九放電控制信號(hào)RVS-9。第十NOR門電路332-10接收第三時(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào) CK4，并當(dāng)?shù)谌龝r(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)，輸出處于高態(tài)的第十放電控制信號(hào)RVS-10。在本示例性實(shí)施例中，第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4中的每個(gè)具有小于 50%約的占空比。作為示例，在一示例性實(shí)施例中的第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4 中的每個(gè)可具有約37. 5%的占空比。另外，第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3具有約 180度的相位差，第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4具有約180度的相位差。當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl或第三時(shí)鐘信號(hào)CK3處于高態(tài)時(shí)，奇數(shù)級(jí)正常運(yùn)行。另外，當(dāng)?shù)诙r(shí)鐘信號(hào)CK2或第四時(shí)鐘信號(hào)CK4處于高態(tài)時(shí)，偶數(shù)級(jí)正常運(yùn)行。然而，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)或者第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)，奇數(shù)級(jí)和偶數(shù)級(jí)的所有節(jié)點(diǎn)在浮置狀態(tài)下充電。根據(jù)本示例性實(shí)施例的放電部件210b包括多個(gè)第一放電晶體管T14和多個(gè)第二放電晶體管T17-1，其中，所述每個(gè)第一放電晶體管T14從下一柵極線接收輸出電壓并將當(dāng)前柵極線放電至截止電壓VSS，所述每個(gè)第二放電晶體管T17-1響應(yīng)于第七放電控制信號(hào) RVS-7至第十放電控制信號(hào)RVS-10，將當(dāng)前柵極線放電至截止電壓VSS。第一放電晶體管T14中的每個(gè)包括連接到下一柵極線的控制電極、接收當(dāng)前級(jí)的柵極電壓的輸入電極和接收截止電壓VSS的輸出電極。在第二放電晶體管T17-1中，第 4n-3放電晶體管接收第七放電控制信號(hào)RVS-7，第如_2放電晶體管接收第八放電控制信號(hào) RVS-8，第如-1放電晶體管接收第九放電控制信號(hào)RVS-9，第如放電晶體管接收第十放電控制信號(hào)RVS-10。第七放電控制信號(hào)RVS-7被施加到第如_3放電晶體管T17-1的控制電極。當(dāng)?shù)?4n-3放電晶體管T17-1響應(yīng)于第七放電控制信號(hào)RVS-7導(dǎo)通時(shí)，第如_3級(jí)的輸出電壓被放電至截止電壓VSS。如圖14所示，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)，第七放電控制信號(hào)RVS-7以高態(tài)被輸出。因此，第如-3級(jí)的所有節(jié)點(diǎn)被第七放電控制信號(hào)RVS-7保持在截止?fàn)顟B(tài)。此外，第八放電控制信號(hào)RVS-8被施加到第如_2放電晶體管T17-1的控制電極。 當(dāng)?shù)谌?2放電晶體管T17-1響應(yīng)于第八放電控制信號(hào)RVS-8導(dǎo)通時(shí)，第如-2級(jí)的輸出電壓被放電至截止電壓VSS。如圖14所示，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第二時(shí)鐘信號(hào)CK2兩者處于低態(tài)時(shí)，第八放電控制信號(hào)RVS-8以高態(tài)被輸出。因此，第如_2級(jí)的所有節(jié)點(diǎn)被第八放電控制信號(hào)RVS-8保持在截止?fàn)顟B(tài)。第九放電控制信號(hào)RVS-9被施加到第如_1放電晶體管T17-1的控制電極。當(dāng)?shù)?4n-l放電晶體管T17-1響應(yīng)于第九放電控制信號(hào)RVS-9導(dǎo)通時(shí)，第如_1級(jí)的輸出電壓被放電至截止電壓VSS。如圖14所示，當(dāng)?shù)诙r(shí)鐘信號(hào)CK2和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)時(shí)，第九放電控制信號(hào)RVS-9以高態(tài)被輸出。因此，第如_1級(jí)的所有節(jié)點(diǎn)被第九放電控制信號(hào)RVS-9保持在截止?fàn)顟B(tài)。第十放電控制信號(hào)RVS-10被施加到第如放電晶體管T17-1的控制電極。當(dāng)?shù)谌绶烹娋w管T17-1響應(yīng)于第十放電控制信號(hào)RVS-10導(dǎo)通時(shí)，第如級(jí)的輸出電壓被放電至截止電壓VSS。如圖14所示，當(dāng)?shù)谌龝r(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)， 第十放電控制信號(hào)RVS-10以高態(tài)被輸出。因此，第如級(jí)的所有節(jié)點(diǎn)被第十放電控制信號(hào) RVS-10保持在截止?fàn)顟B(tài)。因此，在第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)的時(shí)間段中以及在第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)的時(shí)間段中，每級(jí)的所有節(jié)點(diǎn)被保持在截止?fàn)顟B(tài)。同時(shí)，由于第一放電晶體管T14通過(guò)經(jīng)其控制電極接收下一級(jí)的輸出電壓來(lái)被操作，所以當(dāng)前級(jí)的所有節(jié)點(diǎn)通過(guò)下一級(jí)的操作被保持在截止?fàn)顟B(tài)。最后級(jí)ASG-D，即虛設(shè)級(jí)， 不接收來(lái)自隨后的級(jí)的輸出電壓，因此從最后級(jí)ASG-D輸出的輸出電壓被第二放電晶體管 T17-1放電至截止電壓VSS。實(shí)施例8圖15是示出根據(jù)本發(fā)明的柵極驅(qū)動(dòng)電路的第八示例性實(shí)施例的框圖。在圖15中， 相同的標(biāo)號(hào)指示在第一至第七示例性實(shí)施例中的相同的元件，因此相同元件的詳細(xì)描述將被省略。參照?qǐng)D15，柵極驅(qū)動(dòng)電路210中的每級(jí)接收第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、 第三時(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4中的兩個(gè)來(lái)輸出柵極電壓。在本示例性實(shí)施例中，奇數(shù)級(jí)接收第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3，偶數(shù)級(jí)接收第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4。在第一奇數(shù)級(jí)ASG-I中，第一時(shí)鐘信號(hào)CKl被用作柵極電壓，第三時(shí)鐘信號(hào)CK3 被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一奇數(shù)級(jí)ASG-3，即第二奇數(shù)級(jí)中，第三時(shí)鐘信號(hào)CK3被用作柵極電壓，第一時(shí)鐘信號(hào)CKl被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。在第一偶數(shù)級(jí)ASG-2中，第二時(shí)鐘信號(hào)CK2被用作柵極電壓，第四時(shí)鐘信號(hào)CK4被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。然后，在下一偶數(shù)級(jí)ASG-4，即第二偶數(shù)級(jí)中，第四時(shí)鐘信號(hào)CK4被用作柵極電壓，第二時(shí)鐘信號(hào)CK2被用作時(shí)鐘信號(hào)，以防止紋波效應(yīng)的發(fā)生。柵極控制電路332(在圖1中示出)包括第一倒相電路、第二倒相電路、第三倒相電路和第四倒相電路(參照?qǐng)D10)，其中，所述第一倒相電路、第二倒相電路、第三倒相電路和第四倒相電路分別將第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4倒相，以分別輸出第七放電控制信號(hào)RVS-7、第八放電控制信號(hào)RVS-8、第九放電控制信號(hào)RVS-9和第十放電控制信號(hào) RVS-10。在本示例性實(shí)施例中，第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4中的每個(gè)具有小于約50%的占空比。作為示例，在一示例性實(shí)施例中的第一時(shí)鐘信號(hào)CKl至第四時(shí)鐘信號(hào)CK4 中的每個(gè)可具有約37. 5%的占空比。另外，第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3具有約 180度的相位差，第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4具有約180度的相位差。根據(jù)本示例性實(shí)施例的放電部件210b包括多個(gè)第一放電晶體管T14、多個(gè)第二放電晶體管T17-1和多個(gè)第三放電晶體管T17-2，其中，所述每個(gè)第一放電晶體管T14從下一柵極線接收輸出電壓并將當(dāng)前柵極線放電至截止電壓VSS，所述每個(gè)第二放電晶體管T17-1和第三放電晶體管T17-2響應(yīng)于第七放電控制信號(hào)RVS-7至第十放電控制信號(hào) RVS-10，將當(dāng)前柵極線放電至截止電壓VSS。第一放電晶體管T14中的每個(gè)包括連接到下一柵極線的控制電極、接收當(dāng)前級(jí)的柵極電壓的輸入電極和接收截止電壓VSS的輸出電極。在第二放電晶體管T17-1中，第如-3放電晶體管接收第七放電控制信號(hào)RVS-7，第如-2放電晶體管接收第八放電控制信號(hào)RVS-8，第如-1放電晶體管接收第九放電控制信號(hào) RVS-9以及第如放電晶體管接收第十放電控制信號(hào)RVS-10。此外，在第三放電晶體管T17-2中，第如-3放電晶體管接收第七放電控制信號(hào)欣5-7，第如-2放電晶體管接收第八放電控制信號(hào)欣5-8，第如-1放電晶體管接收第九放電控制信號(hào)RVS-9以及第如放電晶體管接收第十放電控制信號(hào)RVS-10。如圖15所示，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)時(shí)，第七放電控制信號(hào)RVS-7以高態(tài)被輸出，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKl和第二時(shí)鐘信號(hào)CK2兩者處于低態(tài)時(shí)，第八放電控制信號(hào)RVS-8以高態(tài)被輸出，當(dāng)?shù)诙r(shí)鐘信號(hào)CK2和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)時(shí)，第九放電控制信號(hào)RVS-9以高態(tài)被輸出，當(dāng)?shù)谌龝r(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)兩者處于低態(tài)時(shí)，第十放電控制信號(hào)RVS-10以高態(tài)被輸出。因此，當(dāng)?shù)谌鏮3放電晶體管和第如-1放電晶體管響應(yīng)于第七放電控制信號(hào)RVS-7 和第九放電控制信號(hào)RVS-9，在第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3兩者處于低態(tài)的時(shí)間段中導(dǎo)通時(shí)，奇數(shù)級(jí)的輸出電壓被放電至截止電壓VSS。另外，當(dāng)?shù)谌?2放電晶體管和第如放電晶體管響應(yīng)于第八放電控制信號(hào)RVS-8和第十放電控制信號(hào)RVS-10，在第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4兩者處于低態(tài)的時(shí)間段中導(dǎo)通時(shí)，偶數(shù)級(jí)的輸出電壓被放電至截止電壓VSS。因此，每級(jí)的所有節(jié)點(diǎn)被保持在截止?fàn)顟B(tài)。同時(shí)，由于第一放電晶體管T14通過(guò)經(jīng)其控制電極接收下一級(jí)的輸出電壓來(lái)被操作，所以當(dāng)前級(jí)的所有節(jié)點(diǎn)通過(guò)下一級(jí)的操作被保持在截止?fàn)顟B(tài)。最后級(jí)ASG-D，即虛設(shè)級(jí)， 不接收來(lái)自隨后的級(jí)的輸出電壓，因此從最后級(jí)ASG-D輸出的輸出電壓被第二放電晶體管 T17-1和第三放電晶體管T17-2放電至截止電壓VSS。因此，放電控制信號(hào)可使用輸入到柵極驅(qū)動(dòng)電路的時(shí)鐘信號(hào)來(lái)被產(chǎn)生，并且產(chǎn)生的放電控制信號(hào)被施加于放電晶體管以操作放電晶體管。因此，發(fā)生在柵極驅(qū)動(dòng)電路的操作中的浮置時(shí)間段可被去除，從而防止在顯示質(zhì)量上的缺陷的發(fā)生。
盡管已描述了本發(fā)明的示例性實(shí)施例，但是理解的是本發(fā)明不應(yīng)受限于這些示例性實(shí)施例，而是在所要求保護(hù)的本發(fā)明的精神和范圍內(nèi)，本領(lǐng)域的普通技術(shù)人員可進(jìn)行各種改變和修正。
權(quán)利要求
1.一種柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路包括接連地連接至彼此的多個(gè)級(jí)，所述多個(gè)級(jí)中的每級(jí)響應(yīng)于至少一個(gè)時(shí)鐘信號(hào)，將柵極電壓輸出到多條柵極線中的相應(yīng)的柵極線， 所述多個(gè)級(jí)中的每級(jí)包括電壓輸出部件，輸出柵極電壓；輸出驅(qū)動(dòng)部件，驅(qū)動(dòng)電壓輸出部件；保持部件，將柵極線保持在截止電壓；以及放電部件，被布置在柵極線的第一端，響應(yīng)于從電壓輸出部件輸出的柵極電壓，用于將相應(yīng)的柵極線放電至截止電壓，其中，放電部件包括第一放電電路，接收從電壓輸出部件輸出的柵極電壓，以將柵極電壓放電至截止電壓；以及第二放電電路，響應(yīng)于放電控制信號(hào)，將從電壓輸出部件輸出的柵極電壓放電至截止電壓。
2.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其中，放電部件還包括第三放電電路，被布置在相應(yīng)的柵極線的第二端，放電部件接收放電控制信號(hào)，并將從電壓輸出部件輸出的柵極電壓放電至截止電壓。
3.如權(quán)利要求2所述的柵極驅(qū)動(dòng)電路，其中，第三放電電路包括晶體管，包括接收放電控制信號(hào)的控制電極、連接到相應(yīng)的柵極線的輸入電極以及接收截止電壓的輸出電極。
4.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其中，第一放電電路包括晶體管，包括連接到與隨后級(jí)相應(yīng)的至少一條柵極線的控制電極、連接到相應(yīng)的柵極線的輸入電極以及接收截止電壓的輸出電極。
5.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其中，第二放電電路包括晶體管，包括接收放電控制信號(hào)的控制電極、連接到相應(yīng)的柵極線的輸入電極以及接收截止電壓的輸出電極。
6.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其中，時(shí)鐘信號(hào)包括第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)，第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)中的每個(gè)具有大于0%且小于50%的占空比，第一時(shí)鐘信號(hào)具有與第二時(shí)鐘信號(hào)的相位不同的相位。
7.如權(quán)利要求6所述的柵極驅(qū)動(dòng)電路，其中，當(dāng)?shù)谝粫r(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)兩者處于低態(tài)時(shí)，放電控制信號(hào)處于高態(tài)。
8.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其中，時(shí)鐘信號(hào)包括第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)，第一時(shí)鐘信號(hào)至第四時(shí)鐘信號(hào)中的每個(gè)具有大于0% 且小于50%的占空比，第一時(shí)鐘信號(hào)至第四時(shí)鐘信號(hào)均具有與彼此不同的相位。
9.如權(quán)利要求8所述的柵極驅(qū)動(dòng)電路，其中，放電控制信號(hào)包括第一放電控制信號(hào)，當(dāng)?shù)谝粫r(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)兩者處于低態(tài)時(shí)，第一放電控制信號(hào)處于高態(tài)；以及第二放電控制信號(hào)，當(dāng)?shù)诙r(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)兩者處于低態(tài)時(shí)，第二放電控制信號(hào)處于高態(tài)。
10.如權(quán)利要求8所述的柵極驅(qū)動(dòng)電路，其中，放電控制信號(hào)包括第三放電控制信號(hào)，是第一時(shí)鐘信號(hào)的倒相；第四放電控制信號(hào)，是第二時(shí)鐘信號(hào)的倒相；第五放電控制信號(hào)，是第三時(shí)鐘信號(hào)的倒相；以及第六放電控制信號(hào)，是第四時(shí)鐘信號(hào)的倒相。
11.如權(quán)利要求8所述的柵極驅(qū)動(dòng)電路，其中，放電控制信號(hào)包括第七放電控制信號(hào)，當(dāng)?shù)谝粫r(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)處于低態(tài)時(shí)，第七放電控制信號(hào)處于高態(tài)；第八放電控制信號(hào)，當(dāng)?shù)谝粫r(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)處于低態(tài)時(shí)，第八放電控制信號(hào)處于高態(tài)；第九放電控制信號(hào)，當(dāng)?shù)诙r(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)處于低態(tài)時(shí)，第九放電控制信號(hào)處于高態(tài)；以及第十放電控制信號(hào)，當(dāng)?shù)谌龝r(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)處于低態(tài)時(shí)，第十放電控制信號(hào)處于高態(tài)。
12.—種顯示設(shè)備，所述顯示設(shè)備包括 多個(gè)像素，按矩陣構(gòu)造排列；多條柵極線，將柵極信號(hào)施加到所述多個(gè)像素； 多條數(shù)據(jù)線，將數(shù)據(jù)信號(hào)施加到所述多個(gè)像素；柵極驅(qū)動(dòng)器，連接到柵極線，其中，柵極驅(qū)動(dòng)器基于至少一個(gè)時(shí)鐘信號(hào)產(chǎn)生柵極信號(hào)； 數(shù)據(jù)驅(qū)動(dòng)器，連接到數(shù)據(jù)線，其中，數(shù)據(jù)驅(qū)動(dòng)器產(chǎn)生數(shù)據(jù)信號(hào)；以及控制器，控制柵極驅(qū)動(dòng)器和數(shù)據(jù)驅(qū)動(dòng)器的操作， 其中，柵極驅(qū)動(dòng)器包括第一放電電路，被布置在多條柵極線的第一端，其中，第一放電電路將柵極信號(hào)放電至截止電壓；以及第二放電電路，響應(yīng)于從控制器輸出的放電控制信號(hào)，將柵極信號(hào)放電至截止電壓。
13.如權(quán)利要求12所述的顯示設(shè)備，其中，柵極驅(qū)動(dòng)器包括接連地連接至彼此的多個(gè)級(jí)，所述多個(gè)級(jí)中的每級(jí)響應(yīng)于至少一個(gè)時(shí)鐘信號(hào)，將柵極信號(hào)輸出到相應(yīng)的當(dāng)前柵極線， 所述多個(gè)級(jí)中的每級(jí)包括電壓輸出部件，輸出柵極信號(hào)； 輸出驅(qū)動(dòng)部件，驅(qū)動(dòng)電壓輸出部件；以及保持部件，將柵極線保持在截止電壓。
14.如權(quán)利要求13所述的顯示設(shè)備，所述顯示設(shè)備還包括第三放電電路，被布置在多條柵極線的第二端，其中，第三放電電路接收放電控制信號(hào)，并將從電壓輸出部件輸出的柵極電壓放電至截止電壓。
15.如權(quán)利要求14所述的顯示設(shè)備，其中，第三放電電路包括晶體管，晶體管包括 控制電極，接收放電控制信號(hào)；輸入電極，連接到當(dāng)前柵極線；以及輸出電極，接收截止電壓。
16.如權(quán)利要求13所述的顯示設(shè)備，其中，第一放電電路包括晶體管，晶體管包括 控制電極，連接到當(dāng)前柵極線之后的柵極線；輸入電極，連接到當(dāng)前柵極線；以及輸出電極，接收截止電壓。
17.如權(quán)利要求13所述的顯示設(shè)備，其中，第二放電電路包括晶體管，晶體管包括控制電極，接收放電控制信號(hào)；輸入電極，連接到當(dāng)前柵極線；以及輸出電極，接收截止電壓。
18.如權(quán)利要求12所述的顯示設(shè)備，其中，時(shí)鐘信號(hào)包括第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)，第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)中的每個(gè)具有大于0%且小于50%的占空比，第一時(shí)鐘信號(hào)具有與第二時(shí)鐘信號(hào)的相位不同的相位。
19.如權(quán)利要求18所述的顯示設(shè)備，其中，當(dāng)?shù)谝粫r(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)兩者處于低態(tài)時(shí)，放電控制信號(hào)處于高態(tài)。
20.如權(quán)利要求12所述的顯示設(shè)備，其中，時(shí)鐘信號(hào)包括第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)，第一時(shí)鐘信號(hào)至第四時(shí)鐘信號(hào)中的每個(gè)具有大于0%且小于50%的占空比，第一時(shí)鐘信號(hào)至第四時(shí)鐘信號(hào)均具有與彼此不同的相位。
21.如權(quán)利要求20所述的顯示設(shè)備，其中，放電控制信號(hào)包括第一放電控制信號(hào)，當(dāng)?shù)谝粫r(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)兩者處于低態(tài)時(shí)，第一放電控制信號(hào)處于高態(tài)；以及第二放電控制信號(hào)，當(dāng)?shù)诙r(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)兩者處于低態(tài)時(shí)，第二放電控制信號(hào)處于高態(tài)。
22.如權(quán)利要求20所述的顯示設(shè)備，其中，放電控制信號(hào)包括第三放電控制信號(hào)，是第一時(shí)鐘信號(hào)的倒相；第四放電控制信號(hào)，是第二時(shí)鐘信號(hào)的倒相；第五放電控制信號(hào)，是第三時(shí)鐘信號(hào)的倒相；以及第六放電控制信號(hào)，是第四時(shí)鐘信號(hào)的倒相。
23.如權(quán)利要求20所述的顯示設(shè)備，其中，放電控制信號(hào)包括第七放電控制信號(hào)，當(dāng)?shù)谝粫r(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)處于低態(tài)時(shí)，第七放電控制信號(hào)處于高態(tài)；第八放電控制信號(hào)，當(dāng)?shù)谝粫r(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)處于低態(tài)時(shí)，第八放電控制信號(hào)處于高態(tài)；第九放電控制信號(hào)，當(dāng)?shù)诙r(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)處于低態(tài)時(shí)，第九放電控制信號(hào)處于高態(tài)；以及第十放電控制信號(hào)，當(dāng)?shù)谌龝r(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)處于低態(tài)時(shí)，第十放電控制信號(hào)處于高態(tài)。
全文摘要
本發(fā)明提供一種柵極驅(qū)動(dòng)電路和具有柵極驅(qū)動(dòng)電路的顯示設(shè)備。所述柵極驅(qū)動(dòng)電路包括接連地連接至彼此的多個(gè)級(jí)，并且所述多個(gè)級(jí)中的每級(jí)響應(yīng)至少一個(gè)時(shí)鐘信號(hào)，將柵極電壓輸出到多條柵極線中的相應(yīng)的柵極線。所述多個(gè)級(jí)中的每級(jí)包括輸出柵極電壓的電壓輸出部件、驅(qū)動(dòng)電壓輸出部件的輸出驅(qū)動(dòng)部件、將柵極線保持在截止電壓的保持部件和布置在柵極線的第一端的放電部件，其中，放電部件響應(yīng)于從電壓輸出部件輸出的柵極電壓，用于將柵極線放電至截止電壓。
文檔編號(hào)G09G3/36GK102237062SQ201010578608
公開日2011年11月9日 申請(qǐng)日期2010年12月8日 優(yōu)先權(quán)日2010年4月29日
發(fā)明者吳秉洙, 李奉俊, 李洪雨, 金圣萬(wàn), 金在昇, 金汎俊 申請(qǐng)人:三星電子株式會(huì)社