專利名稱：雙四位數(shù)碼管模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電子領(lǐng)域，特別是涉及一種雙四位數(shù)碼管模塊。
背景技術(shù)：
數(shù)碼管是一類顯示屏，通過對(duì)其不同的管腳輸入相對(duì)的電流，會(huì)使其發(fā)亮，從而顯示出數(shù)字，一般能夠顯示時(shí)間、日期和溫度等所有可用于數(shù)字表示的參數(shù)。由于其價(jià)格便宜、使用簡單，在電器中，特別是家電領(lǐng)域應(yīng)用極為廣泛，如空調(diào)、熱水器、冰箱等，可見其普及程度。目前，越來越多的DIY用戶也想將數(shù)碼管或其他電路板應(yīng)用到各種電子玩具或自制的電器中，以實(shí)現(xiàn)電子玩具或自制電器的可讀性和可測試性。但由于現(xiàn)在市場上普遍的電子玩具中的電路板都是一個(gè)不可拆分的整體，這樣使得電子玩具產(chǎn)品的功能固定尤其是在電路中某一個(gè)單元發(fā)生故障時(shí)，整個(gè)產(chǎn)品將無法正常工作；對(duì)于某些喜歡動(dòng)手拆卸或拼裝玩具的用戶來講，無法了解該玩具中的電子構(gòu)建的各個(gè)功能單元的結(jié)構(gòu)及功能，失去了應(yīng)有的趣味性。針對(duì)于市場這些電路板的缺陷，需提出一種新的可拆卸的電路板以便使用者更好地利用。
發(fā)明內(nèi)容本部分的目的在于概述本實(shí)用新型的實(shí)施例的一些方面以及簡要介紹一些較佳實(shí)施例。在本部分以及本申請(qǐng)的說明書摘要和實(shí)用新型名稱中可能會(huì)做些簡化或省略以避免使本部分、說明書摘要和實(shí)用新型名稱的目的模糊，而這種簡化或省略不能用于限制本實(shí)用新型的范圍。本實(shí)用新型的目的在于提供一種雙四位數(shù)碼管模塊，其與其他同類型接口的單一功能性的模塊通過導(dǎo)線連接，在獲取信號(hào)后顯示對(duì)應(yīng)的數(shù)字，同時(shí)可將產(chǎn)生的信息輸出以作為其他模塊的輸入信息。根據(jù)本實(shí)用新型的，本實(shí)用新型提供一種雙四位數(shù)碼管模塊，其包括一塊電路板和安裝在所述電路板上的一輸入插座、輸出插座和一雙四位數(shù)碼管，其中所述電路板中包含一移位寄存器電路和一控制驅(qū)動(dòng)電路，其中輸入信號(hào)和時(shí)鐘信號(hào)通過所述輸入插座輸送給所述移位寄存器電路，所述移位寄存器電路輸出的信號(hào)接到所述控制驅(qū)動(dòng)電路中以控制驅(qū)動(dòng)所述雙四位數(shù)碼管點(diǎn)亮，所述移位寄存器電路輸出的輸出信號(hào)和時(shí)鐘信號(hào)通過輸出插座輸出；所述電路板上設(shè)置有便于該雙四位數(shù)碼管模塊固定于其他物件上的穿孔。進(jìn)一步的，所述輸出插座包括四個(gè)導(dǎo)電端子，分別為第一導(dǎo)電端子VCC、第二導(dǎo)電端子D0UT、第三導(dǎo)電端子CLK和第四導(dǎo)電端子GND，其中所述第二導(dǎo)電端子DOUT用于輸出串行信號(hào)，第三導(dǎo)電端子CLK用于輸出時(shí)鐘信號(hào)。進(jìn)一步的，所述輸入插座包括四個(gè)導(dǎo)電端子，分別為第一導(dǎo)電端子VCC、第二導(dǎo)電端子DATA、第三導(dǎo)電端子CLK和第四導(dǎo)電端子GND，其中所述第二導(dǎo)電端子DATA用于輸入
4串行信號(hào)，第三導(dǎo)電端子CLK用于輸入時(shí)鐘信號(hào)。進(jìn)一步的，所述移位寄存器電路包括第一移位寄存器、第二移位寄存器、第一排阻、第二排阻、第三排阻和第四排阻。更進(jìn)一步的，所述輸入插座的第二導(dǎo)電端子DATA與第一移位寄存器的引腳DSA和引腳DSB電性連接，所述輸入插座的第三導(dǎo)電端子CLK分別與第一移位寄存器和第二移位寄存器的引腳CP電性連接；所述第一移位寄存器的引腳Q0-Q3分別與第一排阻的左排引腳電性相連，所述第一移位寄存器的引腳Q4-Q7分別與第二排阻的左排引腳電性相連；第一移位寄存器的引腳Q7與第二移位寄存器的引腳DSA和引腳DSB電性相連；所述第二移位寄存器的引腳Q0-Q3分別與第三排阻的左排引腳電性連接，所述第二移位寄存器的引腳 Q4-Q7分別與第四排阻的左排引腳電性連接。更進(jìn)一步的，所述雙四位數(shù)碼管包括第一四位數(shù)碼管和第二四位數(shù)碼管，其中所述第一四位數(shù)碼管和第二四位數(shù)碼管為帶時(shí)間點(diǎn)的4位共陽數(shù)碼管。進(jìn)一步的，所述控制驅(qū)動(dòng)電路包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管和第十晶體管。更進(jìn)一步的，所述第一晶體管的基極與所述移位寄存器電路中的第四排阻的第一輸出引腳電性連接，第一晶體管的集電極分別與所述第二晶體管、第三晶體管、第四晶體管和第五晶體管的發(fā)射極電性連接；第二晶體管、第三晶體管、第四晶體管和第五晶體管的基極分別與所述第三排阻的右排的引腳電性連接，其集電極分別與第一四位數(shù)碼管的引腳 C0M00、引腳C0M01、引腳C0M02和引腳C0M03電性連接；第六晶體管的基極與所述第四排阻的第二輸出引腳電性連接，第六晶體管的集電極分別與所述第七晶體管、第八晶體管、第九晶體管和第十晶體管的發(fā)射極電性連接；第七晶體管、第八晶體管、第九晶體管和第十晶體管的基極分別與所述第四排阻的右排的引腳電性連接，其集電極分別與第二四位數(shù)碼管的引腳C0M10、引腳C0M11、引腳COMl2和引腳COMl3電性連接。進(jìn)一步的，所述電路板為一矩形，其中所述輸入插座和輸出插座并列位于電路板的一個(gè)邊上。與現(xiàn)有技術(shù)相比，本實(shí)用新型的一位寄存器電路根據(jù)輸入信號(hào)以點(diǎn)亮數(shù)碼管，其輸出信號(hào)可以控制驅(qū)動(dòng)電路以選擇是第一四位數(shù)碼管還是第二四位數(shù)碼管，以及在選擇數(shù)碼管后進(jìn)一步選擇其中的數(shù)字。這樣根據(jù)動(dòng)態(tài)掃描法，可以點(diǎn)亮所有的數(shù)碼管，另外，所述雙四位數(shù)碼管模塊上還設(shè)有穿孔可以方便地將所述雙四位數(shù)碼管模塊安裝固定于其他物件上，便于拆卸。
發(fā)明內(nèi)容為了更清楚地說明本實(shí)用新型實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中


圖1為本實(shí)用新型中的雙四位數(shù)碼管模塊的結(jié)構(gòu)圖；圖2為本實(shí)用新型中輸入插座的立體圖；圖3為四位數(shù)碼管的引腳示意圖；[0021]圖4為本實(shí)用新型中移位寄存器電路在一個(gè)實(shí)施例中的電路圖；圖5為數(shù)據(jù)移入時(shí)的示意圖；和圖6為本實(shí)用新型中控制驅(qū)動(dòng)電路在一個(gè)實(shí)施例中的電路圖。
具體實(shí)施方式
本實(shí)用新型的詳細(xì)描述主要通過程序、步驟、邏輯塊、過程或其他象征性的描述來直接或間接地模擬本實(shí)用新型技術(shù)方案的運(yùn)作。為透徹的理解本實(shí)用新型，在接下來的描述中陳述了很多特定細(xì)節(jié)。而在沒有這些特定細(xì)節(jié)時(shí)，本實(shí)用新型則可能仍可實(shí)現(xiàn)。所屬領(lǐng)域內(nèi)的技術(shù)人員使用此處的這些描述和陳述向所屬領(lǐng)域內(nèi)的其他技術(shù)人員有效的介紹他們的工作本質(zhì)。換句話說，為避免混淆本實(shí)用新型的目的，由于熟知的方法和程序已經(jīng)容易理解，因此它們并未被詳細(xì)描述。此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本實(shí)用新型至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。此外，表示一個(gè)或多個(gè)實(shí)施例的方法、流程圖或功能框圖中的模塊順序并非固定的指代任何特定順序，也不構(gòu)成對(duì)本實(shí)用新型的限制。
圖1為本實(shí)用新型中的雙四位數(shù)碼管模塊100的結(jié)構(gòu)圖，所述雙四位數(shù)碼管模塊 100包括電路板110以及安裝在所述電路板110上的輸入插座120、輸出插座130和一雙四位數(shù)碼管140，其中所述電路板110中包含一移位寄存器電路112 (未示出)和一控制驅(qū)動(dòng)電路114 (未示出)，其中輸入信號(hào)和時(shí)鐘信號(hào)通過所述輸入插座輸送給所述移位寄存器電路112，所述移位寄存器電路112輸出的信號(hào)接到所述控制驅(qū)動(dòng)電路114中以控制驅(qū)動(dòng)所述雙四位數(shù)碼管140點(diǎn)亮，所述移位寄存器電路112輸出的輸入信號(hào)和時(shí)鐘信號(hào)通過輸出插座130輸出；所述電路板110上設(shè)置有便于該雙四位數(shù)碼管模塊100固定于其他物件上的穿孔150，所述電路板110為一矩形，其中所述輸入插座120和輸出插座130并列位于電路板的一個(gè)邊上。所述輸入插座120包括四個(gè)導(dǎo)電端子，分別為第一導(dǎo)電端子VCC、第二導(dǎo)電端子 DATA、第三導(dǎo)電端子CLK和第四導(dǎo)電端子GND，其中，所述第二導(dǎo)電端子DATA用于輸入串行信號(hào)，第三導(dǎo)電端子CLK用于輸入時(shí)鐘信號(hào)。其具體結(jié)構(gòu)可參見圖2，圖2為本實(shí)用新型中輸入插座的立體圖，其所述輸入插座120包含有第一導(dǎo)電端子VCC (1201),第二導(dǎo)電端子 DATA (1202)，第三導(dǎo)電端子CLK (1203)和第四導(dǎo)電端子GND (1204)。在一個(gè)優(yōu)選的實(shí)施例中，從上看圖2中示出的輸入插座120，則可以使得所述導(dǎo)電端子按照如下順序排列第一導(dǎo)電端子VCC (1201)、第二導(dǎo)電端子DATA (1202)、第三導(dǎo)電端子CLK (1203)和第四導(dǎo)電端子GND (1204)。所述輸入插座120的外殼為絕緣材料。所述輸出插座130也包括四個(gè)導(dǎo)電端子，分別為第一導(dǎo)電端子VCC、第二導(dǎo)電端子 D0UT、第三導(dǎo)電端子CLK和第四導(dǎo)電端子GND，其中，所述第二導(dǎo)電端子DOUT用于輸出串行信號(hào)，第三導(dǎo)電端子CLK用于輸出時(shí)鐘信號(hào)。其具體結(jié)構(gòu)與輸入插座130類似，同樣可參見圖2所示。由此可知，所述輸出插座130輸出的數(shù)據(jù)(包括輸出信號(hào)和時(shí)鐘信號(hào))與輸入插座120輸入的數(shù)據(jù)(包括輸入信號(hào)和時(shí)鐘信號(hào))分別為類型數(shù)據(jù)，則從輸出插座130輸出的數(shù)據(jù)也可以作為另一個(gè)雙四位數(shù)碼管模塊100的輸入數(shù)據(jù)，即數(shù)個(gè)所述雙四位數(shù)碼管模塊100可以級(jí)聯(lián)。所述雙四位數(shù)碼管140包括第一四位數(shù)碼管142和第二四位數(shù)碼管144，所述第一四位數(shù)碼管142和第二四位數(shù)碼管144并列的排列在電路板110上，且第一四位數(shù)碼管 142和第二四位數(shù)碼管144可以焊接同類型的數(shù)碼管。其具體的引腳情況可參見圖3所示， 其中所述第一四位數(shù)碼管DIGITl從引腳1到引腳14分別為引腳C0M00、引腳D、引腳DP、引腳E、引腳C0M02、引腳C、引腳D、引腳B、引腳C0M03、引腳G、引腳TIME_D0T、引腳COMOldI 腳F和引腳A ；所述第二四位數(shù)碼管DIGIT2從引腳1到引腳14分別為引腳C0M10、引腳D、 引腳DP、引腳E、引腳C0M12、引腳C、引腳D、引腳B、引腳C0M13、引腳G、引腳TIME_D0T、引腳 C0M11、引腳F和引腳A。一般的，市場上的四位數(shù)碼管具有相同的封裝，在四位數(shù)碼管內(nèi)部將代表同一個(gè)分段LED (分段A-G，點(diǎn)DP)的引腳連接，除此之外，在第二個(gè)數(shù)字和第三個(gè)數(shù)字之間會(huì)有兩個(gè)豎直的點(diǎn)，如可表示成數(shù)字為“12 :23”。其可以參見圖4所示，其中D5和D6表示第二個(gè)數(shù)字和第三個(gè)數(shù)字之間的兩個(gè)點(diǎn)。由于這里選取的雙四位數(shù)碼管為八段數(shù)碼管，所以圖中示出的Dl、D2、D3和D4分別各個(gè)數(shù)字后面的點(diǎn)。所述移位寄存器電路112包括第一移位寄存器、第二移位寄存器、第一排阻、第二排阻、第三排阻和第四排阻，其中所述第一移位寄存器和第二移位寄存器可以采用74HC164 移位寄存器。具體電路連接可參見圖4所示。圖4為本實(shí)用新型中移位寄存器電路在一個(gè)實(shí)施例中的電路圖。其中第一移位寄存器Ul的引腳DSA、引腳DSB作為輸入端；引腳Q0-Q3為輸出端，引腳GND接地，引腳CP接時(shí)鐘，引腳MR接電源VCC，引腳Q4-Q7為輸出端。第二移位寄存器U2與第一移位寄存器Ul 相同。排阻RP1、排阻RP2、排阻RP3和排阻RP4中均含有四個(gè)并聯(lián)的電阻，其可以用于對(duì)數(shù)碼管中的發(fā)光二極管進(jìn)行限流，以保證二極管的安全。其移位寄存器電路112具體結(jié)構(gòu)如下所述輸入插座120的第二導(dǎo)電端子DATA與第一移位寄存器Ul的引腳DSA和引腳DSB電性連接，所述輸入插座120的第三導(dǎo)電端子CLK 分別與第一移位寄存器Ul和第二移位寄存器U2的引腳CP電性連接；所述第一移位寄存器 Ul的引腳Q0-Q3分別與第一排阻RPl的左排引腳電性相連，所述第一移位寄存器Ul的引腳Q4-Q7分別與第二排阻RP2的左排引腳電性相連；第一移位寄存器Ul的引腳Q7與第二移位寄存器U2的引腳DSA和引腳DSB電性相連；所述第二移位寄存器U2的引腳Q0-Q3分別與第三排阻RP3的左排引腳電性連接，所述第二移位寄存器U2的引腳Q4-Q7分別與第四排阻RP4的左排引腳電性連接。在一個(gè)實(shí)施例中，第一排阻RPl的右排引腳分別與第一四位數(shù)碼管142和第二四位數(shù)碼管144的引腳A、引腳B、引腳C、引腳D電性連接；第二排阻RP2的右排引腳分別與第一四位數(shù)碼管DIGITl和第二四位數(shù)碼管DIGIT2的引腳E、引腳F、引腳G、引腳DP電性連接。而第三排阻的右排四引腳以及第四排阻的右排的第一引腳和第二引腳均與控制驅(qū)動(dòng)電路114相連；而第四排阻RP4右排的第三引腳和第四引腳分別與輸出插座130的第三導(dǎo)電端子CLK和第二導(dǎo)電端子DOUT相連。其中第四排阻右排的第三引腳還與雙四位數(shù)碼管 140 的 TIME_D0T 相連。這里為了方便理解數(shù)碼管排列及引腳分布，可參見圖5所示，圖5表明每當(dāng)CLK 處于上升沿的時(shí)候，則將其對(duì)應(yīng)的DATA輸入到所述移位寄存器電路112中。通常每次通過輸入插座120的第二導(dǎo)電端子DATA給移位寄存器電路112發(fā)送2個(gè)字節(jié)16位的數(shù)據(jù)， 犮送位順印(山低位計(jì)始)川見KliIlH 所小，幾:個(gè)“_”灰小無效位，仆總ill平均可。
權(quán)利要求1.一種雙四位數(shù)碼管模塊，其包括一塊電路板和安裝在所述電路板上的一輸入插座、 輸出插座和一雙四位數(shù)碼管，其特征在于所述電路板中包含一移位寄存器電路和一控制驅(qū)動(dòng)電路，其中輸入信號(hào)和時(shí)鐘信號(hào)通過所述輸入插座輸送給所述移位寄存器電路，所述移位寄存器電路輸出的信號(hào)接到所述控制驅(qū)動(dòng)電路中以控制驅(qū)動(dòng)所述雙四位數(shù)碼管點(diǎn)亮，所述移位寄存器電路輸出的輸出信號(hào)和時(shí)鐘信號(hào)通過輸出插座輸出；所述電路板上設(shè)置有便于該雙四位數(shù)碼管模塊固定于其他物件上的穿孔。
2.根據(jù)權(quán)利要求1所述的雙四位數(shù)碼管模塊，其特征在于所述輸出插座包括四個(gè)導(dǎo)電端子，分別為第一導(dǎo)電端子VCC、第二導(dǎo)電端子D0UT、第三導(dǎo)電端子CLK和第四導(dǎo)電端子 GND，其中所述第二導(dǎo)電端子DOUT用于輸出串行信號(hào)，第三導(dǎo)電端子CLK用于輸出時(shí)鐘信號(hào)。
3.根據(jù)權(quán)利要求1所述的雙四位數(shù)碼管模塊，其特征在于所述輸入插座包括四個(gè)導(dǎo)電端子，分別為第一導(dǎo)電端子VCC、第二導(dǎo)電端子DATA、第三導(dǎo)電端子CLK和第四導(dǎo)電端子 GND，其中所述第二導(dǎo)電端子DATA用于輸入串行信號(hào)，第三導(dǎo)電端子CLK用于輸入時(shí)鐘信號(hào)。
4.根據(jù)權(quán)利要求3所述的雙四位數(shù)碼管模塊，其特征在于所述移位寄存器電路包括第一移位寄存器、第二移位寄存器、第一排阻、第二排阻、第三排阻和第四排阻。
5.根據(jù)權(quán)利要求4所述的雙四位數(shù)碼管模塊，其特征在于所述輸入插座的第二導(dǎo)電端子DATA與第一移位寄存器的引腳DSA和引腳DSB電性連接，所述輸入插座的第三導(dǎo)電端子CLK分別與第一移位寄存器和第二移位寄存器的引腳CP電性連接；所述第一移位寄存器的引腳Q0-Q3分別與第一排阻的左排引腳電性相連，所述第一移位寄存器的引腳Q4-Q7分別與第二排阻的左排引腳電性相連；第一移位寄存器的引腳Q7與第二移位寄存器的引腳 DSA和引腳DSB電性相連；所述第二移位寄存器的引腳Q0-Q3分別與第三排阻的左排引腳電性連接，所述第二移位寄存器的引腳Q4-Q7分別與第四排阻的左排引腳電性連接。
6.根據(jù)權(quán)利要求5所述的雙四位數(shù)碼管模塊，其特征在于所述雙四位數(shù)碼管包括第一四位數(shù)碼管和第二四位數(shù)碼管，其中所述第一四位數(shù)碼管和第二四位數(shù)碼管為帶時(shí)間點(diǎn)的4位共陽數(shù)碼管。
7.根據(jù)權(quán)利要求4所述的雙四位數(shù)碼管模塊，其特征在于所述控制驅(qū)動(dòng)電路包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管和第十晶體管。
8.根據(jù)權(quán)利要求7所述的雙四位數(shù)碼管模塊，其特征在于所述第一晶體管的基極與所述移位寄存器電路中的第四排阻的第一輸出引腳電性連接，第一晶體管的集電極分別與所述第二晶體管、第三晶體管、第四晶體管和第五晶體管的發(fā)射極電性連接；第二晶體管、 第三晶體管、第四晶體管和第五晶體管的基極分別與所述第三排阻的右排的引腳電性連接，其集電極分別與第一四位數(shù)碼管的弓丨腳C0M00、引腳COMO1、引腳C0M02和引腳C0M03電性連接；第六晶體管的基極與所述第四排阻的第二輸出引腳電性連接，第六晶體管的集電極分別與所述第七晶體管、第八晶體管、第九晶體管和第十晶體管的發(fā)射極電性連接；第七晶體管、第八晶體管、第九晶體管和第十晶體管的基極分別與所述第四排阻的右排的引腳電性連接，其集電極分別與第二四位數(shù)碼管的引腳C0M10、引腳C0M11、引腳C0M12和引腳COMl3電性連接。
9.根據(jù)權(quán)利要求1所述的雙四位數(shù)碼管模塊，其特征在于所述電路板為一矩形，其中所述輸入插座和輸出插座并列位于電路板的一個(gè)邊上。
專利摘要本實(shí)用新型提供一種雙四位數(shù)碼管模塊，其包括一塊電路板和安裝在所述電路板上的一輸入插座、輸出插座和一雙四位數(shù)碼管，其中所述電路板中包含一移位寄存器電路和一控制驅(qū)動(dòng)電路，其中輸入信號(hào)和時(shí)鐘信號(hào)通過所述輸入插座輸送給所述移位寄存器電路，所述移位寄存器電路輸出的信號(hào)接到所述控制驅(qū)動(dòng)電路中以控制驅(qū)動(dòng)所述雙四位數(shù)碼管點(diǎn)亮，所述移位寄存器電路輸出的輸出信號(hào)和時(shí)鐘信號(hào)通過輸出插座輸出；所述電路板上設(shè)置有便于該雙四位數(shù)碼管模塊固定于其他物件上的穿孔。
文檔編號(hào)G09G3/14GK202178040SQ20102058556
公開日2012年3月28日 申請(qǐng)日期2010年10月29日 優(yōu)先權(quán)日2010年10月29日
發(fā)明者徐志強(qiáng), 曹偉勛 申請(qǐng)人:無錫愛睿芯電子有限公司