專利名稱：基于三維顯示的并行l(wèi)ed驅(qū)動系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于體三維顯示，LED顯示屏驅(qū)動方式領(lǐng)域。具體涉及一種基于三維顯示的并行LED驅(qū)動系統(tǒng)。
背景技術(shù)：
三維顯示特別是真實(shí)空間三維顯示技術(shù)一直是人們夢寐以求的顯示技術(shù)。體三維顯示是一種能夠在一個(gè)真正具有寬度、高度和深度的真實(shí)三維空間內(nèi)進(jìn)行圖像信息再現(xiàn)的技術(shù)，也稱空間加載(space-filling)顯示。它通過適當(dāng)方式來激勵(lì)位于透明顯示體積內(nèi)的物質(zhì)，利用可見輻射的產(chǎn)生、吸收或散射而形成體素。當(dāng)體積內(nèi)許多方位的物質(zhì)都被激勵(lì)之后，便能形成由許多分散體素構(gòu)成的三維圖像，浮在真實(shí)三維空間即觀察者所在的物質(zhì)世界中，就像是一個(gè)現(xiàn)實(shí)三維物體一樣，能自動滿足幾乎所有的生理和心理深度暗示，可多人、多角度、同時(shí)、裸眼觀察，無需任何助視儀器，符合人類在視覺觀察及深度感知方面的自然生理習(xí)慣。LED屏幕顯示作為體三維顯示的重要方式，其LED的電路驅(qū)動方式與普通的LED屏幕驅(qū)動有著天壤之別。三維顯示中的LED屏幕驅(qū)動電路具有超大的數(shù)據(jù)傳輸量，超快的刷新速度，并行的數(shù)據(jù)傳輸?shù)忍攸c(diǎn)。而且由于現(xiàn)有的LED驅(qū)動芯片以及相關(guān)的驅(qū)動電路都是面向二維LED屏幕設(shè)計(jì)制作的，這些都無法滿足三維顯示中各項(xiàng)參數(shù)的要求，因此，要使用現(xiàn)有的LED驅(qū)動芯片以及相關(guān)的電路來實(shí)現(xiàn)三維顯示中LED驅(qū)動屏幕的參數(shù)要求，就必須改變當(dāng)前LED屏幕中采用的串行驅(qū)動方式，而必須設(shè)計(jì)一種全新的高并行度的LED驅(qū)動方式。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)的不足，提供一種基于三維顯示的并行LED驅(qū)動系統(tǒng)。基于三維顯示的并行LED驅(qū)動系統(tǒng)中的PC機(jī)依次與PCI-E橋、電光轉(zhuǎn)換摸組、光電轉(zhuǎn)換摸組、主控現(xiàn)場可編程門陣列、分發(fā)現(xiàn)場可編程門陣列、LED驅(qū)動芯片、LED屏幕相連接，分發(fā)現(xiàn)場可編程門陣列依次與多路選通器件模組、大功率器件模組、LED屏幕相連接， LED子屏幕作為電路板1，LED驅(qū)動芯片，多路選通器件模組，大功率器件模組作為電路板2， 分發(fā)現(xiàn)場可編程邏輯陣列作為電路板3，主控現(xiàn)場可編程邏輯陣列作為電路板4。所述的電路板1依次與電路板2、電路板3相連接，電路板1、電路板2和電路板3 組成一個(gè)驅(qū)動模塊，整個(gè)系統(tǒng)的電路板包括M行X N列個(gè)驅(qū)動模塊，驅(qū)動模塊與電路板4相連接。LED子屏幕的排列方式為三色LED排列為橫向i行，縱向j列。LED子屏幕被劃分成含有Y行，Z列LED的多個(gè)子模塊，其中i為Y的整數(shù)倍，j為 Z的整數(shù)倍。主控現(xiàn)場可編程門陣列的內(nèi)部模塊連接關(guān)系為主控FPGA與供電器件相連接，主控FPGA分別與并行數(shù)據(jù)接收接口、多個(gè)并行數(shù)據(jù)發(fā)送接口、多個(gè)并行指令發(fā)送接口、 16bit并口、配置器件、下載電纜插頭相連接，16bit并口與數(shù)據(jù)存儲器相連接，下載電纜插頭與配置器件相連接。主控現(xiàn)場可編程門陣列與多個(gè)分發(fā)現(xiàn)場可編程門陣列相連接，同時(shí)控制多個(gè)分發(fā)現(xiàn)場可編程門陣列。分發(fā)現(xiàn)場可編程門陣列的內(nèi)部模塊連接關(guān)系為分發(fā)FPGA與供電器件、并行數(shù)據(jù)接收接口、并行指令接收接口、多個(gè)并行數(shù)據(jù)發(fā)送接口、多個(gè)并行指令發(fā)送接口、16bit并口、配置器件、下載電纜插頭相連接，16bit并口與數(shù)據(jù)存儲器相連接，下載電纜插頭與配置器件相連接。分發(fā)現(xiàn)場可編程門陣列與多個(gè)LED驅(qū)動芯片相連接，同時(shí)控制多個(gè)LED驅(qū)動
-H-· I I心片。LED驅(qū)動芯片的每個(gè)輸出端與一行同色LED的陽極相連接，每個(gè)LED驅(qū)動芯片的不同輸出端與相同顏色的不同行的LED的陽極相連接。大功率器件模組的內(nèi)部模塊連接關(guān)系為CEM4953芯片第1引腳與電源VDD相連接，第2腳與第1電阻的一端相連接，第3腳與電源VDD相連接，第4腳與第2電阻的一端相連接，第5腳與第6腳相連接，第6腳與第3電阻的一端相連接，第3電阻的另一端與地相連接，第7腳與第4電阻的一端相連接，第4電阻的另一端與地相連接，第8腳與第7腳相連接。大功率器件模組的每個(gè)輸出端與一列LED的陰極相連接，每個(gè)大功率器件模組的不同輸出端與不同列的LED的陰極相連接。本發(fā)明與現(xiàn)有技術(shù)相比具有的有益效果 1)實(shí)現(xiàn)海量數(shù)據(jù)的高速傳輸，存儲，處理與顯示。2)多列LED同時(shí)點(diǎn)亮的逐列掃描，與傳統(tǒng)串行驅(qū)動LED電路系統(tǒng)相比，極大地提高了每幅圖像的刷新速度，增加了 LED在一個(gè)顯示周期中的點(diǎn)亮?xí)r間，提高圖像更換頻率，滿足三維顯示體素量大，顯示切面多，刷新頻率快的要求；
3)采用三色LED作為顯示像素，三色LED之間獨(dú)立驅(qū)動，可以方便的調(diào)整顯示屏的白平
4)可以采用插值的方法在已有屏幕的基礎(chǔ)上提高屏幕分辨率；
5)采用多個(gè)大功率器件模組，極大的提高了LED屏幕的亮度；
6)LED屏幕作為二維顯示屏幕的時(shí)候，極大地提高了屏幕的細(xì)膩度，分辨率以及刷新頻率。


圖1是三維顯示的適應(yīng)海量數(shù)據(jù)高速傳輸?shù)牟⑿蠰ED驅(qū)動系統(tǒng)的結(jié)構(gòu)示意圖； 圖2是本發(fā)明LED驅(qū)動電路結(jié)構(gòu)示意圖； 圖3是本發(fā)明驅(qū)動電路板的連接關(guān)系側(cè)視圖； 圖4是本發(fā)明驅(qū)動電路板的連接關(guān)系正視圖； 圖5是本發(fā)明的子屏幕LED像素排列結(jié)構(gòu)示意圖； 圖6是本發(fā)明的子屏幕中子模塊劃分示意圖； 圖7是本發(fā)明主控FPGA模塊電路框圖； 圖8是本發(fā)明分發(fā)FPGA模塊電路框4圖9是本發(fā)明中驅(qū)動單色LED的LED驅(qū)動芯片與LED之間的關(guān)系框圖； 圖10是本發(fā)明設(shè)計(jì)實(shí)例中的大功率器件摸組內(nèi)部連接關(guān)系圖； 圖11是本發(fā)明中大功率器件模組與LED之間的關(guān)系框圖； 圖12是本發(fā)明設(shè)計(jì)實(shí)例中的由分發(fā)FPGA經(jīng)過LED驅(qū)動芯片到LED的電路圖13是本發(fā)明設(shè)計(jì)實(shí)例中的由分發(fā)FPGA經(jīng)過多路選通器件到大功率器件的電路圖。
具體實(shí)施例方式基于三維顯示的并行LED驅(qū)動方法包括如下步驟
1)把整個(gè)LED屏幕分解成M行XN列個(gè)子屏幕，每個(gè)子屏幕均含有i行Xj列個(gè)彩色 LED管，每個(gè)子屏幕都對應(yīng)一個(gè)驅(qū)動電路，各個(gè)子屏幕的圖像同時(shí)并行顯示；
2)每個(gè)驅(qū)動電路把子屏幕中的一列圖像信號同時(shí)送入到子屏幕上的一列LED上，使一列LED同時(shí)顯示，整個(gè)子屏幕的圖像顯示通過不同列的依次掃描實(shí)現(xiàn)；
3)每一子屏幕顯示的圖像均為二值圖像，灰度圖象通過二值圖像的時(shí)序疊加實(shí)現(xiàn)；
4)每一列IE)的顯示時(shí)間為1/[RXFX(2s-DXj]秒，其中R為電 Π ^Ι(轉(zhuǎn)/秒)，F(xiàn)為屏幕旋周所更新的圖像數(shù)，χ為^圖像的 位數(shù)，每一付屏幕的顯示時(shí)間為1/[RXFX (2K-1)]秒；
5)把要顯示的三維物體按角度均分法則沿徑向切出F個(gè)截面，每個(gè)截面作為LED顯示屏的一幅圖像，每個(gè)圖像切分成M行XN列個(gè)子圖像，每個(gè)子圖像的數(shù)據(jù)分別送到相對應(yīng)的 LED驅(qū)動電路。如圖1所示，三維顯示的適應(yīng)海量數(shù)據(jù)高速傳輸?shù)牟⑿蠰ED驅(qū)動系統(tǒng)中的PC機(jī)依次與PCI-E橋、電光轉(zhuǎn)換摸組、光電轉(zhuǎn)換摸組、主控現(xiàn)場可編程門陣列、分發(fā)現(xiàn)場可編程門陣列、LED驅(qū)動芯片、LED屏幕相連接，分發(fā)現(xiàn)場可編程門陣列依次與多路選通器件模組、大功率器件模組、LED屏幕相連接。處理好的三維場景裸數(shù)據(jù)存儲在PC機(jī)中，需要三維顯示數(shù)據(jù)時(shí)PC機(jī)把其中的數(shù)據(jù)通過PCI-E橋傳輸出來，數(shù)據(jù)在PCI-E橋中進(jìn)行處理后通過電光轉(zhuǎn)換模塊成為光信號在光纖中傳輸，數(shù)據(jù)信號經(jīng)過電光轉(zhuǎn)換模組之后由光信號還原為電信號并被主控FPGA讀取并存儲。經(jīng)過一幀圖像的數(shù)據(jù)傳輸后，主控FPGA對已存儲的數(shù)據(jù)進(jìn)行處理和分配，并行傳輸給各個(gè)分發(fā)FPGA。每個(gè)分發(fā)FPGA從主控FPGA讀取數(shù)據(jù)并存儲起來。在接到主控FPGA 的指令后，分發(fā)FPGA將已存儲的數(shù)據(jù)進(jìn)行處理和分配，并行傳輸給與其相連的各個(gè)LED驅(qū)動芯片。與LED陰極相連的LED驅(qū)動芯片從分發(fā)FPGA中讀取顯示數(shù)據(jù)和顯示指令，在各個(gè)輸出端按照數(shù)據(jù)指令產(chǎn)生高低電平。分發(fā)FPGA的四個(gè)I/O端口與多路選
通器件的四個(gè)輸出選通端相連接，多路選擇譯器件的輸出端與大功率器件的使能端相連接，大功率器件輸出端與LED的陽極相連。從PC機(jī)到光電轉(zhuǎn)換模組為數(shù)據(jù)高速傳輸部分。自主控現(xiàn)場可編程門陣列開始到 LED屏幕電路為本發(fā)明中實(shí)現(xiàn)LED屏幕超快速并行點(diǎn)亮部分，即圖1中紅色字體部分，是本發(fā)明實(shí)現(xiàn)三維顯示中實(shí)現(xiàn)海量數(shù)據(jù)高速傳輸顯示的并行LED驅(qū)動電路系統(tǒng)設(shè)計(jì)的核心部分。由于三維顯示驅(qū)動系統(tǒng)中電路元件數(shù)量極多，在與LED屏幕大小一致的電路板中無法容納所有的電路元件，因此，本發(fā)明中采用多塊電路板分離的方法來解決電路板空間不足的問題。如圖2所示，將LED子屏幕作為電路板1，LED驅(qū)動芯片，多路選通器件模組， 大功率器件模組作為電路板2，分發(fā)現(xiàn)場可編程邏輯陣列作為電路板3，主控現(xiàn)場可編程邏輯陣列作為電路板4。電路板之間采用排針或者軟線相連接。主控FPGA依次與分發(fā)FPGA、 LED驅(qū)動芯片、LED屏幕相連接。分發(fā)FPGA依次與多路選通器件模組、大功率器件模組、LED 屏幕相連接。電路板1，電路板2，電路板3組成一個(gè)驅(qū)動模塊。如圖3，圖4所示，整個(gè)LED屏幕劃分為M行XN列個(gè)LED子屏幕，每個(gè)LED子屏幕包含一個(gè)驅(qū)動模塊，所有的驅(qū)動模塊均與電路板4相連接。由于顯示屏中LED像素的數(shù)量極多，而驅(qū)動電路的驅(qū)動能力有限?？梢圆捎枚鄠€(gè)子屏幕并行的方式來解決這一問題， 將整個(gè)屏幕分為MXN個(gè)子屏幕。本發(fā)明實(shí)際操作中采用RGB三色集成的大功率LED為 RF-W2S198TS-A27型LED，屏幕長高=5 :4，設(shè)計(jì)的屏幕參數(shù)320行X 256列X三色，LED 旋轉(zhuǎn)屏幕轉(zhuǎn)速為每秒15轉(zhuǎn)，三維顯示體素?cái)?shù)達(dá)到6. 29千萬。屏幕上每個(gè)單色像素點(diǎn)采用 2bit數(shù)據(jù)顯示其灰度，且2bit的灰度由3個(gè)獨(dú)立的顯示面來完成。本發(fā)明把整個(gè)LED屏幕分割為4行5列20個(gè)子屏幕，即每個(gè)子屏幕含有LED64行，64列。如圖5所示，LED子屏幕的排列方式為三色LED排列為橫向i行，縱向j列。整個(gè) LED子屏幕含LED像素i行，j列，LED按照所處的位置進(jìn)行地址標(biāo)定。如第五行第六列的 LED 為 LED65。如圖6所示，LED子屏幕被劃分成含有Y行，Z列LED的多個(gè)子模塊。本發(fā)明中每個(gè)子屏幕又被分為4個(gè)子模塊，即每16列X64行作為一個(gè)最小的控制單元子模塊。在FPGA 的控制下每個(gè)子模塊同時(shí)獲取，存儲數(shù)據(jù)，并同時(shí)點(diǎn)亮LED。相對于普通的串行LED驅(qū)動模式，本發(fā)明中的驅(qū)動方法將數(shù)據(jù)的并行度提高了 80倍。如圖7所示，主控現(xiàn)場可編程門陣列的內(nèi)部模塊連接關(guān)系為主控FPGA
與供電器件相連接，主控FPGA分別與并行數(shù)據(jù)接收接口、多個(gè)并行數(shù)據(jù)發(fā)送接口、多個(gè)并行指令發(fā)送接口、16bit并口、配置器件、下載電纜插頭相連接，16bit并口與數(shù)據(jù)存儲器相連接，下載電纜插頭與配置器件相連接。本發(fā)明通過下載電纜對配置芯片進(jìn)行編程。經(jīng)過編程的配置芯片對主控FPGA進(jìn)行編程。主控FPGA通過并行數(shù)據(jù)接口從電光轉(zhuǎn)換模組接收顯示數(shù)據(jù)，接收數(shù)據(jù)的同時(shí)把接收到的數(shù)據(jù)通過16bit的并口存儲到數(shù)據(jù)存儲器中，當(dāng)數(shù)據(jù)存儲器中的數(shù)據(jù)量達(dá)到一幀的時(shí)候，將數(shù)據(jù)存儲器中的數(shù)據(jù)通過16bit并口讀入主控FPGA進(jìn)行處理分配，經(jīng)過處理的數(shù)據(jù)由并行數(shù)據(jù)發(fā)送接口傳輸給相應(yīng)的分發(fā)FPGA，同時(shí)通過并行指令發(fā)送接口發(fā)送接收數(shù)據(jù)的指令給分發(fā)FPGA。主控FPGA通過多個(gè)并行數(shù)據(jù)發(fā)送接口和指令發(fā)送接口控制多個(gè)分發(fā) FPGA。如圖8所示，分發(fā)現(xiàn)場可編程門陣列的內(nèi)部模塊連接關(guān)系為分發(fā)FPGA與供電器件、并行數(shù)據(jù)接收接口、并行指令接收接口、多個(gè)并行數(shù)據(jù)發(fā)送接口、多個(gè)并行指令發(fā)送接口、Wbit并口、配置器件、下載電纜插頭相連接，Wbit并口與數(shù)據(jù)存儲器相連接，下載電纜插頭與配置器件相連接。本發(fā)明通過下載電纜對配置芯片進(jìn)行編程。經(jīng)過編程的配置芯片對分發(fā)FPGA進(jìn)行編程。分發(fā)FPGA通過并行指令接收接口接收從主控FPGA發(fā)送來的數(shù)據(jù)接收指令，然后通過并行數(shù)據(jù)接口從主控FPGA接收顯示數(shù)據(jù)，接收數(shù)據(jù)的同時(shí)把接收到的數(shù)據(jù)通過16bit 的并口存儲到數(shù)據(jù)存儲器中，當(dāng)數(shù)據(jù)存儲器中的數(shù)據(jù)量達(dá)到一幀的時(shí)候，將數(shù)據(jù)存儲器中的數(shù)據(jù)通過16bit并口讀入分發(fā)FPGA并把數(shù)據(jù)進(jìn)行處理分配，經(jīng)過處理的數(shù)據(jù)由并行數(shù)據(jù)發(fā)送接口傳輸給相應(yīng)的LED驅(qū)動芯片，同時(shí)通過并行指令發(fā)送接口發(fā)送接收數(shù)據(jù)以及顯示數(shù)據(jù)的指令給LED驅(qū)動芯片。分發(fā)FPGA通過并行指令發(fā)送接口控制多路選通控制器件的通路選擇。分發(fā)FPGA通過多個(gè)并行數(shù)據(jù)發(fā)送接口和指令發(fā)送接口控制多個(gè)LED驅(qū)動芯片和1個(gè)多路選通控制器件。本發(fā)明中每個(gè)子屏幕含有LED64行，64列，計(jì)算每個(gè)子屏幕的數(shù)據(jù)流量為300萬bit，每個(gè)子屏幕的驅(qū)動電路中含有3個(gè)分發(fā)FPGA。如圖9所示為本發(fā)明中驅(qū)動單色LED的LED驅(qū)動芯片與LED之間的關(guān)系框圖。本發(fā)明中采用的LED為RGB三色集成的LED。每個(gè)LED驅(qū)動芯片單獨(dú)控制一種顏色的LED，每個(gè)LED需要3個(gè)LED驅(qū)動芯片進(jìn)行控制。如每行紅色的LED與同一個(gè)LED驅(qū)動芯片的一個(gè)輸出腳相連接。每個(gè)LED驅(qū)動芯片可以控制η行同色LED的數(shù)據(jù)，其中η為所采用的LED 驅(qū)動芯片的輸出引腳數(shù)。在本發(fā)明中每個(gè)并行子模塊16列LED逐列點(diǎn)亮，每列LED —次點(diǎn)亮的時(shí)間為
1/(15轉(zhuǎn)X512面X4灰度表達(dá)X 16列)=2ms, 一副圖像點(diǎn)亮的時(shí)間為1/ (512X15X4)=32mSo根據(jù)以上參數(shù)對比多種當(dāng)前主流的LED驅(qū)動芯片，本發(fā)明中選擇TI 公司的TLC59M作為LED驅(qū)動器。TLC59M為單通道輸入，16通道輸出的LED驅(qū)動器件。 TLC5924的一個(gè)輸出引腳與某個(gè)子模塊中同一行的16個(gè)LED的RGB中的同一種顏色相連， 同一個(gè)TLC59M的16個(gè)輸出引腳連接同一種顏色的LED。即每16行X 16列LED需要3個(gè) TLC5924,則每個(gè)子模塊需要3 X 4=12個(gè)TLC5924，而整個(gè)子屏幕需要12 X 4=48個(gè)TLC59M 作為LED驅(qū)動器件。如圖10所示為是本發(fā)明中大功率器件模組與LED之間的關(guān)系框圖。本發(fā)明中采用多個(gè)大功率器件作為驅(qū)動LED的電流源來解決LED數(shù)量眾多且每個(gè)LED的功率都較大帶給系統(tǒng)嚴(yán)重負(fù)荷的問題。每個(gè)大功率器件的一個(gè)通路與一列LED的陽極相連。通過控制大功率器件輸出通路的通斷來實(shí)現(xiàn)LED的列選通。根據(jù)LED電流特性以及子屏幕參數(shù)，本發(fā)明中采用具有兩通道，每通道驅(qū)動能力4. 9A的CEM4953作為電流驅(qū)動器件，根據(jù)其驅(qū)動能力和LED電流大小確定使用的功率管的個(gè)數(shù)。在本發(fā)明中每個(gè)CEM4953的一個(gè)通道與一列 64個(gè)三色LED的陽極相連。當(dāng)每色LED電流為20mA時(shí)，單個(gè)CEM4953的一個(gè)通道通過的電流為 20X3X64=3. 84A。如圖11所示，大功率器件模組的內(nèi)部模塊連接關(guān)系為CEM4953芯片第1引腳與電源VDD相連接，第2腳與第1電阻Rl的一端相連接，第3腳與電源VDD相連接，第4腳與第2電阻R2的一端相連接，第5腳與第6腳相連接，第6腳與第3電阻R3的一端相連接， 第3電阻R3的另一端與地相連接，第7腳與第4電阻R4的一端相連接，第4電阻R4的另一端與地相連接，第8腳與第7腳相連接。通過控制第2腳的電平來控制第8腳的通斷，通過控制第4腳的電平來控制第5腳的通斷。由于本發(fā)明中LED掃描占空比為1/16，因此需要一個(gè)16路選通的譯碼器來控制 LED的選通，采用SNSN74HC1M作為選通器件。分發(fā)FPGA與SNSN74HC154的4個(gè)輸出通道選通引腳相連接，SNSN74HC154的每個(gè)輸出端與大功率器件CEM4953的一個(gè)通道使能端相連接，分發(fā)FPGA通過4位選通信號選擇不同SNSN74HC154的輸出端，即選擇不同的大功率器件CEM4963的使能通路，選擇不同列的LED作為當(dāng)前時(shí)刻點(diǎn)亮的一列LED。本發(fā)明中每個(gè)子屏幕對應(yīng)的電路部分主要元器件種類以及數(shù)量為三個(gè)分發(fā)FPGA，一個(gè) SNSN74HC154，48 個(gè) TLC5924，32 個(gè) CEM4953。如圖12所示為本發(fā)明設(shè)計(jì)實(shí)例中的由分發(fā)FPGA經(jīng)過LED驅(qū)動芯片到LED的電路連接圖。TLC59M的控制管腳與分發(fā)FPGA相連接。經(jīng)過編程安排分發(fā)FPGA的45腳作為TLC59M的BLANK控制腳，與子屏幕中所有TLC59M的第二腳相連，控制所有TLC59M是否工作，當(dāng)BLANK控制腳輸出低電平時(shí)，所有TLC59M停止工作，當(dāng)其為高電平時(shí)，TLC5924 處于可點(diǎn)亮LED的狀態(tài)。分發(fā)FPGA的46腳作為TLC5924的XLAT控制腳，與子屏幕中的 TLC5924的第三腳相連，當(dāng)XLAT控制腳輸出高電平時(shí)，TLC5924接收數(shù)據(jù)并寫入寄存器，當(dāng)其為低電平時(shí)，TLC5924將接受的數(shù)據(jù)鎖存起來。分發(fā)FPGA的47腳作為TLC5924的SCLK 控制腳，與子屏幕中所有TLC59M的第4腳相連，給所有TLC59M提供統(tǒng)一的時(shí)鐘信號。分發(fā)FPGA的48腳作為TLC59M的MODE控制腳，與子屏幕中所有TLC59M的第30腳相連，當(dāng) MODE控制端為高電平時(shí)，TLC5924接受數(shù)據(jù)調(diào)整輸出電流從而控制LED點(diǎn)亮的灰度從而調(diào)整屏幕的白平衡，當(dāng)其為低電平時(shí)，TLC59M受分發(fā)FPGA控制工作在正常狀態(tài)。分發(fā)FPGA 的49腳到64腳，一共16個(gè)管腳作為數(shù)據(jù)輸出端分別與子屏幕中16個(gè)TLC5924的第五腳相連，分別為16個(gè)TLC59M提供顯示數(shù)據(jù)。1^5擬4的第1，9，14，19，對腳為接地端，第32腳為接電源端。其31腳為控制輸出電流端，與控制電阻的一端相連，控制電阻的另一端接地。第6腳與一個(gè)電容的一段相連，該電容另一端接電源。其余管腳為與LED相連的驅(qū)動通路。分別與當(dāng)前子模塊同一行 LED的陰極相連。每個(gè)TLC59M控制一種顏色的LED，所有輸出端與16個(gè)同色LED相連，使數(shù)據(jù)的傳輸，處理以及分配簡化，減少IC器件的工作量；同時(shí)，TLC59M具有灰度調(diào)整功能， 通過分發(fā)FPGA對各個(gè)TLC59M的MODE端的數(shù)據(jù)寫入來控制與TLC59M相連的LED，從而實(shí)現(xiàn)調(diào)整白平衡的目的。TLC5924r的管腳6，7，8分別作為第1，2，3行紅色LED的驅(qū)動通路， 第6腳與RAl和RBl的陰極相連，第7腳與RA2和RB2的陰極相連，第8腳與RA3和RB3 的陰極相連。實(shí)際電路中同一行的所有同色LED的陰極均與一個(gè)驅(qū)動通道想連接。同樣 TLC5924g與TLC5924b采用同樣的連接方式與綠色，藍(lán)色的LED連接。本發(fā)明設(shè)計(jì)實(shí)例中的LED采用的是三色集成的LED，三種顏色的LED擁有同一個(gè)陽極。一列LED的陽極全部相連并連接到CEM4953a的一個(gè)通路上，該通路為相應(yīng)列的LED提供電流。如圖11所示，CEM4953a的第1引腳與電源VDD相連接，第2腳與第1電阻Rl的一端相連接，第3腳與電源VDD相連接，第4腳與第2電阻R2的一端相連接，第5腳與第6 腳相連接，第6腳與第3電
阻R3的一端相連接，第3電阻R3的另一端與地相連接，第7腳與第4電阻R4的一端相連接，第4電阻R4的另一端與地相連接，第8腳與第7腳相連接。如圖13所示為本發(fā)明設(shè)計(jì)實(shí)例中的由分發(fā)FPGA經(jīng)過多路選通器件到大功率器件的電路連接圖。分發(fā)FPGA的第M，25J6，27四個(gè)引腳作為控制LED列選通點(diǎn)亮的控制端，分別與4-16選通器SN74HC154的23，22，21，20腳相連。分發(fā)FPGA的第28腳作為控制SN74HC154是否工作的控制端與SN74HC154的19腳相連。SNSN74HC154的第18，12腳接地，M腳接電源。除第12腳外，第1到第17腳共16個(gè)引腳作為被選通的16個(gè)通路與 CEM4953的通路使能端相連。如圖9所示，SN74HC154的第1腳與CEM4953a的第2腳相連， 控制CEM4953a的第8腳，作為第一列的電流通道，SN74HC154的第2腳與CEM4953a的第4 腳相連，控制CEM4953a的第5腳，作為第二列的電流通道；以此類推。由分發(fā)FPGA提供4
8個(gè)控制信號，對其輸出端進(jìn)行16選1的電路控制。當(dāng)SNSN74HC154的輸出端Yl被選通的時(shí)候，與Yl相連的CEM4953a第8腳使能，則與CEM4953a第8腳相連接的對應(yīng)列LED被點(diǎn)亮。當(dāng)SNSN74HC154的輸出端Yl到Y(jié)15依次選通的時(shí)候，LED屏幕的16列LED實(shí)現(xiàn)列掃描點(diǎn)亮。由于每個(gè)子屏幕分為四個(gè)子模塊，子模塊之間的數(shù)據(jù)并行傳輸。每個(gè)譯碼器的輸出引腳與4個(gè)功率管CEM4953的控制引腳相連接，第X個(gè)輸出引腳與控制子模塊中第X列的LED功率管的控制引腳相連。同一時(shí)刻，子屏幕中有4列LED同時(shí)點(diǎn)亮。16個(gè)輸出引腳按照編排好的次序依次使能，即可實(shí)現(xiàn)LED的逐列點(diǎn)亮。子模塊中，16列LED輪流點(diǎn)亮，每列LED點(diǎn)亮的占空比是1/16，各個(gè)子模塊的對應(yīng)列同時(shí)點(diǎn)亮，經(jīng)過16個(gè)點(diǎn)亮?xí)r間單元，整個(gè)子屏幕的所有像素點(diǎn)被點(diǎn)亮一次。由于各個(gè)子屏幕之間是并行存在的，因此，同一時(shí)刻，整個(gè)屏幕共有20子屏幕X4子模塊X64行 LEDXRGB 三色=15360 色 LED。TLC5924的BLANK，XLAT, SCLK以及MODE控制端公用一個(gè)FPGA的輸出控制引腳。 每個(gè)TLC5924的SIN輸入端單獨(dú)占用一個(gè)FPGA的輸出控制引腳?？紤]到分發(fā)FPGA單個(gè)引腳的驅(qū)動能力，本發(fā)明設(shè)計(jì)實(shí)例中子屏幕中TLC59M按照其驅(qū)動LED的顏色分為RGB三組， 每組的BLANK，XLAT, SCLK以及MODE控制引腳均與分發(fā)FPGA的一個(gè)相同引腳相連。TLC5924 的數(shù)據(jù)輸入端SIN由分發(fā)FPGA給出不同的控制信號。由于TLC59M是串行輸入的驅(qū)動器件，為了使LED屏幕實(shí)現(xiàn)灰度顯示，本發(fā)明中采用以多幅單灰度圖像來代替一幅多灰階的圖像。本發(fā)明中每個(gè)像素點(diǎn)單色的灰度是2bit，則采用3幅單灰度
的圖像來表達(dá)2bit的灰度，如灰度11用3幅亮圖像表示；10用2幅亮圖像，一幅暗圖像表示，01用1幅亮圖像與2幅暗圖像表示；00用3幅暗圖像表示。如果采用其他的灰度， 則依照以上方式對灰度值進(jìn)行一一對應(yīng)顯示。本發(fā)明設(shè)計(jì)實(shí)例的電路連接示意如圖12，13所示，實(shí)現(xiàn)LED屏幕多列并行，逐列掃描點(diǎn)亮。采用本發(fā)明的LED驅(qū)動方式，可以把現(xiàn)有的LED驅(qū)動器件的性能發(fā)揮到極致，遠(yuǎn)遠(yuǎn)超過目前所使用的LED驅(qū)動方式所能達(dá)到的性能，是目前來講，唯一適應(yīng)三維顯示LED屏幕的驅(qū)動方式。本發(fā)明中的LED屏幕驅(qū)動方式是適應(yīng)三維LED屏幕的高速并行驅(qū)動方式，其同樣適用于二維LED屏幕的顯示，與當(dāng)前普遍使用的LED驅(qū)動方法相比，本發(fā)明中的驅(qū)動方式可以數(shù)十倍，上百倍的提高其驅(qū)動速率以及屏幕刷新率，使得LED顯示屏幕能夠顯示更大的分辨率，更細(xì)膩的畫面。對于本發(fā)明來說，所采用的LED驅(qū)動芯片的性能參數(shù)才是LED屏幕顯示速度的瓶頸，隨著所采用驅(qū)動芯片驅(qū)動能力的不斷提高，本發(fā)明中的驅(qū)動方式的驅(qū)動能力以及驅(qū)動速度隨著不斷提高。
9
權(quán)利要求
1.一種基于三維顯示的并行LED驅(qū)動系統(tǒng)，其特征在于PC機(jī)依次與PCI-E橋、電光轉(zhuǎn)換摸組、光電轉(zhuǎn)換摸組、主控現(xiàn)場可編程門陣列、分發(fā)現(xiàn)場可編程門陣列、LED驅(qū)動芯片、LED 屏幕相連接，分發(fā)現(xiàn)場可編程門陣列依次與多路選通器件模組、大功率器件模組、LED屏幕相連接，LED子屏幕作為電路板(1)，LED驅(qū)動芯片，多路選通器件模組，大功率器件模組作為電路板O)，分發(fā)現(xiàn)場可編程邏輯陣列作為電路板(3)，主控現(xiàn)場可編程邏輯陣列作為電路板(4)。
2.根據(jù)權(quán)利要求1所述的一種基于三維顯示的并行LED驅(qū)動系統(tǒng)，其特征在于所述的電路板⑴依次與電路板O)、電路板⑶相連接，電路板(1)、電路板⑵和電路板⑶組成一個(gè)驅(qū)動模塊，整個(gè)系統(tǒng)的電路板包含M行X N列個(gè)驅(qū)動模塊，驅(qū)動模塊與電路板(4)相連接。
3.根據(jù)權(quán)利要求1所述的一種基于三維顯示的并行LED驅(qū)動系統(tǒng)，其特征在于所述的 LED子屏幕的排列方式為三色LED排列為橫向i行，縱向j列。
4.根據(jù)權(quán)利要求1所述的一種基于三維顯示的并行LED驅(qū)動系統(tǒng)，其特征在于LED子屏幕被劃分成含有Y行，Z列LED的多個(gè)子模塊，其中i為Y的整數(shù)倍，j為Z的整數(shù)倍。
5.根據(jù)權(quán)利要求1所述的一種基于三維顯示的并行LED驅(qū)動系統(tǒng)，其特征在于所述的主控現(xiàn)場可編程門陣列的內(nèi)部模塊連接關(guān)系為主控FPGA與供電器件相連接，主控FPGA分別與并行數(shù)據(jù)接收接口、多個(gè)并行數(shù)據(jù)發(fā)送接口、多個(gè)并行指令發(fā)送接口、16bit并口、配置器件、下載電纜插頭相連接，16bit并口與數(shù)據(jù)存儲器相連接，下載電纜插頭與配置器件相連接，主控現(xiàn)場可編程門陣列與多個(gè)分發(fā)現(xiàn)場可編程門陣列相連接， 同時(shí)控制多個(gè)分發(fā)現(xiàn)場可編程門陣列。
6.根據(jù)權(quán)利要求1所述的一種基于三維顯示的并行LED驅(qū)動系統(tǒng)，其特征在于所述的分發(fā)現(xiàn)場可編程門陣列的內(nèi)部模塊連接關(guān)系為分發(fā)FPGA與供電器件、并行數(shù)據(jù)接收接口、并行指令接收接口、多個(gè)并行數(shù)據(jù)發(fā)送接口、多個(gè)并行指令發(fā)送接口、16bit并口、配置器件、下載電纜插頭相連接，16bit并口與數(shù)據(jù)存儲器相連接，下載電纜插頭與配置器件相連接，分發(fā)現(xiàn)場可編程門陣列與多個(gè)LED驅(qū)動芯片相連接，同時(shí)控制多個(gè)LED驅(qū)動芯片。
7.根據(jù)權(quán)利要求1所述的一種基于三維顯示的并行LED驅(qū)動系統(tǒng)，其特征在于所述的 LED驅(qū)動芯片的每個(gè)輸出端與一行同色LED的陽極相連接，每個(gè)LED驅(qū)動芯片的不同輸出端與相同顏色的不同行的LED的陽極相連接。
8.根據(jù)權(quán)利要求1所述的一種基于三維顯示的并行LED驅(qū)動系統(tǒng)，其特征在于所述的大功率器件模組的內(nèi)部模塊連接關(guān)系為CEM4953芯片第1引腳與電源VDD相連接，第2腳與第1電阻Rl的一端相連接，第3腳與電源VDD相連接，第4腳與第2電阻R2的一端相連接，第5腳與第6腳相連接，第6腳與第3電阻R3的一端相連接，第3電阻R3的另一端與地相連接，第7腳與第4電阻R4的一端相連接，第4電阻R4的另一端與地相連接，第8腳與第7腳相連接。
9.根據(jù)權(quán)利要求1所述的一種基于三維顯示的并行LED驅(qū)動系統(tǒng)，其特征在于所述的大功率器件模組的每個(gè)輸出端與一列LED的陰極相連接，每個(gè)大功率器件模組的不同輸出端與不同列的LED的陰極相連接。
全文摘要
本發(fā)明公開了一種基于三維顯示的并行LED驅(qū)動系統(tǒng)。把整個(gè)LED屏幕分解成M行×N列個(gè)子屏幕，每個(gè)子屏幕均含有i行×j列個(gè)彩色LED管，每個(gè)子屏幕都對應(yīng)一個(gè)驅(qū)動電路，各個(gè)子屏幕的圖像同時(shí)并行顯示；每個(gè)驅(qū)動電路把子屏幕中的一列圖像信號同時(shí)送入到子屏幕上的一列LED上，使一列LED同時(shí)顯示，整個(gè)子屏幕的圖像顯示通過不同列的依次掃描實(shí)現(xiàn)。PC機(jī)依次與PCI-E橋、電光轉(zhuǎn)換摸組、光電轉(zhuǎn)換摸組、主控現(xiàn)場可編程門陣列、分發(fā)現(xiàn)場可編程門陣列、LED驅(qū)動芯片、LED屏幕相連接，分發(fā)現(xiàn)場可編程門陣列依次與多路選通器件模組、大功率器件模組、LED屏幕相連接。實(shí)現(xiàn)海量數(shù)據(jù)的高速傳輸，存儲，處理與顯示,極大地提高了圖像的刷新速度,提高屏幕的亮度和分辨率。
文檔編號G09G3/32GK102254515SQ201110226769
公開日2011年11月23日 申請日期2008年10月31日 優(yōu)先權(quán)日2008年10月31日
發(fā)明者劉旭, 李海峰, 武江, 鄭臻榮, 鐘杰 申請人:浙江大學(xué)