專利名稱：Fpga實驗開發(fā)板的制作方法
技術領域：
本實用新型涉及數字電 路教學實驗開發(fā)板，特別是一種FPGA實驗開發(fā)板。
背景技術：
為了適應電子工業(yè)發(fā)展的需求，國內的高校陸續(xù)開設了硬件語言、EDA電子設計等課程，并配套可編程邏輯器件實驗，實驗設備一般采用FPGA實驗箱的形式。但是實驗箱設備固定連線設計，使得設備可擴展性受到一定限制，學生實現創(chuàng)新設計實驗的空間不大。另夕卜，實驗箱功能大而全，價格較高，實驗內容與課堂教學存在一定偏差。學生很難對實驗箱的認識深刻，很多功能單元得不到有效利用，造成系統(tǒng)資源的浪費。為解決上述實驗箱存在的不足，需要研制FPGA實驗開發(fā)板，主要針對以下方面進行研究1)提高資源利用率了解課程要求，做到系統(tǒng)的資源都能夠在實驗中使用，避免利用率很低的冗余結構。2)可擴展性與自主設計實驗采用開放性設計，使得系統(tǒng)不僅可以基于自身資源完成多種實驗，而且有完全的向外接口，可連接其它電路實現聯合實驗開發(fā)，提供充足的創(chuàng)新設計空間。3)合理價格自主設計技術方案，設計并批量生產PCB，有效降低成本。本實用新型可以解決以上問題。
發(fā)明內容本實用新型FPGA實驗開發(fā)板采用ALTERA公司的EPM7064S可編程邏輯芯片，使用Byteblaster MV并口下載器下載程序、配有時鐘電路和有源晶振高速時鐘模塊、數碼管及發(fā)光二極管顯示和按鍵輸入模塊、I/O 口外接單元擴展口模塊。FPGA實驗開發(fā)板PCB采用雙面板設計。獨特的PCB板元件位置布局、走線方式、布線寬度，使設計的產品抗干擾性強、系統(tǒng)散熱好、工作穩(wěn)定的性能。成本低，批量生產價格在60元左右。本實用新型解決其技術問題所采用的技術方案是采用ALTERA公司的EPM7064S可編程邏輯芯片，使用Byteblaster MV并口下載器下載程序、配有時鐘電路和有源晶振高速時鐘模塊、數碼管及發(fā)光二極管顯示和按鍵輸入模塊、I/O 口外接單元擴展口模塊。FPGA實驗開發(fā)板PCB采用雙面板設計。獨特的PCB板元件位置布局、走線方式、布線寬度，使設計的產品抗干擾性強、系統(tǒng)散熱好、工作穩(wěn)定的性倉泛。
以下結合附圖
和實施例對本實用新型進一步說明。圖I是本實用新型的FPGA實驗開發(fā)板框圖。圖2是可編程邏輯芯片EPM7064S電路圖。圖3是Byteblaster MV并口下載電路圖。圖4是晶振時鐘電路和聞速有源晶振時鐘電路圖。[0013]圖5是FPGA實驗開發(fā)板PCB版圖。
具體實施方式
圖I所示，FPGA實驗開發(fā)板包括ALTERA公司的EPM7064S可編程邏輯芯片、Byteblaster MV并口下載器、時鐘電路模塊、有源晶振高速時鐘模塊、數碼管模塊、發(fā)光二極管顯示模塊、按鍵輸入模塊、I/O 口外接單元擴展口模塊、電源輸入電路模塊。圖2所示，設計EPM7062S可編程邏輯芯片外圍電路。圖3所示，FPGA實驗開發(fā)板采用JTAG下載模式,采用Alter公司的ByteBlaster下載電路，有時鐘信號(TCK)、狀態(tài)控制(TMS)、數據輸入(TDI)和數據輸出(TDO)四路信號。計算機25芯標準并口與JTAGlO芯下載接口的連接。計算機25芯并口第15接電源，第18腳至第25腳接地，第2腳接JTAG下載接口的TCK,第3腳接TMS，第8腳接TDI，第11 腳接TDO。圖4所不，晶體振蕩器時鐘電路和有源晶振聞速時鐘用于廣生頻率穩(wěn)定的時鐘/[目號供FPGA實現時序功能時使用，同時還可以為其它實驗提供多種時序信號。晶體振蕩器時鐘電路是將32768Hz無源晶振、阻容元件配合產生時鐘信號，接至⑶4060時鐘輸入端，芯片CD4060是14級二進制串行計數/分頻器，它對輸入的時鐘信號進行多級分頻并輸出，從Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q12、Q13、Q14 分別輸出的 2048Hz、1024Hz、512Hz、256Hz、128Hz、64ΗΖ、32ΗΖ、8ΗΖ、4ΗΖ、2ΗΖ時鐘信號。通過跳接選擇其中一路時鐘信號輸出。有源晶振內部是一個完整的振蕩器，只要將有源晶振連接到電源，它便會自動起振，輸出穩(wěn)定的時鐘信號。本時鐘電路采用有源晶振產生50MHz高速時鐘脈沖信號。圖5所示，FPGA實驗開發(fā)板PCB采用雙面板設計。在設計時將綜合考慮元件的位置布局、走線方式、布線寬度、抗干擾、系統(tǒng)散熱等，使設計的產品具備穩(wěn)定的性能。FPGA芯片是整個實驗開發(fā)板的核心，放置在PCB板中心位置，與其它功能單元之間的連線基本呈放射形，減少了連線相互交錯的情況。而且，連線距離短。芯片采用了 PLCC封裝，并使用芯片插座，這樣，用戶可以靈活的按需求選用芯片和安裝。電源和接地布線線寬設置為50mil，其它導線線寬20mil。間距均大于lOmil，全部采用手工布線，保證線寬、線距、布通導線。在PCB板頂層和底層進行了鋪銅，并將鋪銅與地連接在一起。這樣既可以屏蔽高頻信號的干擾，又使得系統(tǒng)在工作時能夠較好地散熱。使用說明I)焊接電路板與下載線。2)使用中心正極的四節(jié)電池電池盒連接開發(fā)板，開關閉盒后板上的電源指示燈會売，表不供電正常。3)使用開發(fā)板配套的下載電纜，一端連接PC的并口，一端連接開發(fā)板的CPLD下載接口。4)確保PC并口使用EPP方式(在開機BIOS中設置)。5)安裝 Quartus 115. O 軟件。6)Add Hareware 選項中會找到 Byteblater II or Byteblater MV 選項，點hardware setup 選 ByteBlasterII[LPT1],點 Add Hardware。7)將資料附帶的開發(fā)程序拷貝到自己硬盤中，并將其目錄及子目錄的屬性改為可與。8)進入軟件打開開發(fā)板資料提供的實驗程序工程，直接下載即可看到結果。(下 載后頻率選擇2Hz可以看到數碼管計數，四發(fā)光二極管閃爍，每一個按鍵都可以使清零按鍵，有現象說明板子已經測試正常)。
權利要求1.一種FPGA實驗開發(fā)板，其特征在于采用ALTERA公司的EPM7064S可編程邏輯芯片，使用Byteblaster MV并口下載器下載程序，配有時鐘電路和有源晶振高速時鐘模塊、數碼管及發(fā)光二極管顯示和按鍵輸入模塊、I/O 口外接單元擴展口模塊。
2.根據權利要求I所述的FPGA實驗開發(fā)板，其特征是FPGA實驗開發(fā)板的PCB采用雙面板設計。
專利摘要一種FPGA實驗開發(fā)板，具有既滿足數字電路EDA設計課程實驗的要求，又能滿足電子競賽中EDA部分創(chuàng)新設計要求的功能。FPGA實驗開發(fā)板采用ALTERA公司的EPM7064S可編程邏輯芯片，使用Byteblaster MV并口下載器下載程序、配有時鐘電路和有源晶振高速時鐘模塊、數碼管及發(fā)光二極管顯示和按鍵輸入模塊、I/O口外接單元擴展口模塊。FPGA實驗開發(fā)板PCB采用雙面板設計。獨特的PCB板元件位置布局、走線方式、布線寬度，使設計的產品抗干擾性強、系統(tǒng)散熱好、工作穩(wěn)定的性能。成本低，批量生產價格在60元左右。
文檔編號G09B23/18GK202373216SQ20112016589
公開日2012年8月8日 申請日期2011年5月20日 優(yōu)先權日2011年5月20日
發(fā)明者高立新 申請人:廣東機電職業(yè)技術學院