專利名稱：基于pci和fpga的新型微機(jī)接口實(shí)驗(yàn)平臺(tái)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種微機(jī)接口實(shí)驗(yàn)平臺(tái)，尤其是能夠讓學(xué)生自主設(shè)計(jì)、探索和創(chuàng)新的開放式多用途實(shí)驗(yàn)平臺(tái)。本實(shí)用新型屬于微機(jī)接口技術(shù)和嵌入式系統(tǒng)領(lǐng)域。
背景技術(shù)：
傳統(tǒng)的微機(jī)原理與微機(jī)接口實(shí)驗(yàn)多采用X86架構(gòu)下16位的平臺(tái)，已經(jīng)不能滿足當(dāng)今技術(shù)發(fā)展和本專科及研究生教學(xué)與研究的需要。國(guó)外相關(guān)計(jì)算機(jī)課程，已采用通過HDL語言來介紹硬件電路，輸入與輸出以及真值表，學(xué)生在學(xué)習(xí)傳統(tǒng)接口電路的同時(shí)，也學(xué)習(xí)了 如何運(yùn)用HDL語言設(shè)計(jì)接口電路邏輯。在已有的實(shí)驗(yàn)平臺(tái)專利中，200620096822. 7武漢大學(xué)的嵌入式電子設(shè)計(jì)自動(dòng)化多功能創(chuàng)新性實(shí)驗(yàn)平臺(tái)，采用Altera公司的EP2C35F672FPGA芯片和200710121373. 4清華大學(xué)的可編程片上系統(tǒng)實(shí)驗(yàn)平臺(tái)，采用Cypress公司雙CY8C21001 FPGA芯片所設(shè)計(jì)的實(shí)驗(yàn)，都是通過JTAG下載邏輯設(shè)計(jì)到FPGA芯片，脫機(jī)運(yùn)行實(shí)現(xiàn)FPGA直接控制I/O部件，此方式與微機(jī)接口實(shí)驗(yàn)中采用的CPU通過接口芯片控制I/O的運(yùn)行方式不相符，不適用于微機(jī)接口實(shí)驗(yàn)。2006年碩士論文《基于PCI總線的微機(jī)接口技術(shù)實(shí)驗(yàn)設(shè)備研制》中沒有用到FPGA做接口芯片邏輯，它的實(shí)驗(yàn)設(shè)備只能工作在DOS和Win98環(huán)境中，不支持C/C++編程。本實(shí)用新型通過總線橋接電路將PC機(jī)的PCI總線I/O讀寫時(shí)序轉(zhuǎn)換成ISA總線的I/O讀寫時(shí)序，接口芯片與FPGA芯片與ISA總線相連。PC機(jī)不僅可以對(duì)接口芯片(包括8255、8253、8251、8259、8279等)進(jìn)行讀/寫訪問，同時(shí)可對(duì)FPGA上的運(yùn)用HDL語言編寫的接口邏輯組件(如8253、8255的接口邏輯)進(jìn)行讀/寫控制。在此基礎(chǔ)上可以實(shí)現(xiàn)對(duì)原有接口芯片的邏輯功能進(jìn)行自定義的擴(kuò)展設(shè)計(jì)。本實(shí)用新型采用“樂高”思想搭建平臺(tái)，總線橋接電路、接口芯片電路、FPGA芯片電路、外設(shè)電路通過排線跨接，能組成面向不同層次的實(shí)驗(yàn)平臺(tái)，且易于維護(hù)與升級(jí)。
發(fā)明內(nèi)容本實(shí)用新型解決的技術(shù)問題是克服目前國(guó)內(nèi)微機(jī)接口實(shí)驗(yàn)平臺(tái)不支持接口芯片邏輯的編程與PC機(jī)在線編程，缺乏開展創(chuàng)新實(shí)驗(yàn)條件，擴(kuò)展性和維護(hù)性差的不足，提供一種新型開放式微機(jī)接口創(chuàng)新實(shí)驗(yàn)平臺(tái)，能夠使學(xué)生深刻的理解微機(jī)接口實(shí)驗(yàn)原理，開展自主的接口實(shí)驗(yàn)電路設(shè)計(jì)，充分開拓學(xué)生的創(chuàng)造性，鍛煉學(xué)生的研發(fā)能力和實(shí)際動(dòng)手能力。本實(shí)用新型的解決方案是開放式微機(jī)接口創(chuàng)新性實(shí)驗(yàn)平臺(tái)，其特點(diǎn)在于以開放性為設(shè)計(jì)原則，以使學(xué)生能實(shí)時(shí)直觀的了解實(shí)驗(yàn)過程、輕松的進(jìn)行電路設(shè)計(jì)與擴(kuò)展為要求，以達(dá)到最大限度地發(fā)揮學(xué)生的創(chuàng)造性為目標(biāo)，采用了總線(PCI總線與ISA總線)、多平臺(tái)(PC平臺(tái)與FPGA平臺(tái))、多模塊(接口芯片模塊和IO模塊)的架構(gòu)，PC機(jī)通過PCI/ISA橋接卡與實(shí)驗(yàn)平臺(tái)相連，將PC機(jī)的PCI總線I/O讀寫時(shí)序轉(zhuǎn)換成ISA總線的I/O讀寫時(shí)序，可以直接對(duì)實(shí)驗(yàn)平臺(tái)上的所有芯片(包括FPGA中的仿真接口邏輯組件)進(jìn)行讀寫控制，實(shí)現(xiàn)PC機(jī)在線編程與調(diào)試。同時(shí)PC機(jī)也可以通過FPGA配置電路與FPGA相連對(duì)其進(jìn)行配置，在FPGA芯片上實(shí)現(xiàn)多種接口芯片電路的邏輯組合。核心電路作為接口芯片區(qū)，主要包括接口芯片組和FPGA芯片，F(xiàn)PGA與接口芯片組可以相互通信。外設(shè)電路包括LED撥碼開關(guān)模塊，數(shù)碼管模塊，鍵盤區(qū)，直流電機(jī)，步進(jìn)電機(jī)，AD，DA模塊，揚(yáng)聲器模塊，時(shí)鐘模塊，電源模塊。以上外設(shè)模塊可以被FPGA芯片與接口芯片組訪問。本實(shí)用新型的工作原理是新型開放式微機(jī)接口創(chuàng)新實(shí)驗(yàn)平臺(tái)以“微型計(jì)算機(jī)接口技術(shù)與應(yīng)用”、“微機(jī)計(jì)算機(jī)原理”等課程的配套教學(xué)實(shí)驗(yàn)為主，兼顧通用的軟硬實(shí)現(xiàn)手段，密切結(jié)合課程要求和實(shí)際應(yīng)用研發(fā)而成，可完成多種16位/32位微機(jī)接口的實(shí)驗(yàn)。實(shí)驗(yàn)平臺(tái)采用PCI/ISA總線橋接技術(shù)，PC機(jī)可以直接通過I/O讀寫命令來控制實(shí)驗(yàn)平臺(tái)上各個(gè)接口芯片和FPGA芯片中的仿真接口邏輯組件，最后在外設(shè)上驗(yàn)證實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)平臺(tái)提供基于8255,8253接口芯片邏輯的由Verilog語言實(shí)現(xiàn)的參考設(shè)計(jì)。另外，還可在FPGA中安裝不同的CPU邏輯組件(如PowerPC、MicroBlaze、8051等IP核)，與實(shí)驗(yàn)平臺(tái)上的接口芯片和I/O電路組成不同架構(gòu)下的嵌入式實(shí)驗(yàn)環(huán)境，供教學(xué)和實(shí)踐活動(dòng)中靈活選擇。本實(shí)用新型提供的基于PCI和FPGA的新型微機(jī)接口實(shí)驗(yàn)平臺(tái)，基于總線、多平臺(tái)和多模塊架構(gòu)，實(shí)驗(yàn)平臺(tái)由總線橋接電路、接口核心電路和外設(shè)電路組成,接口核心電路包括接口芯片組和可編程接口邏輯組件，外設(shè)電路包括LED與撥碼開關(guān)模塊、數(shù)碼管模塊、揚(yáng)聲器模塊、步進(jìn)電機(jī)、時(shí)鐘模塊、AD/DA模塊、鍵盤模塊、直流電機(jī)，外設(shè)電路分別與接口核心電路經(jīng)排線相連接，總線橋接電路一端與接口核心電路經(jīng)排線連接，另一端與外設(shè)計(jì)算機(jī)用橋接的方式連接，另外接口核心電路通過FPGA配置接口電路與外設(shè)計(jì)算機(jī)連接。優(yōu)選的，上述總線橋接電路為PCI/ISA總線橋接電路，由PCI9052、93CS56L、M4A5-192/96、AS7C256、74HC245、32MHz 晶振組成，PCI9052 是橋接芯片，93CS56L 用于存放PCI9052初始化設(shè)置信息，M4A5-192/96實(shí)現(xiàn)邏輯功能，AS7C256作為儲(chǔ)存器，74HC245作為 電源驅(qū)動(dòng)。優(yōu)選的，上述在開發(fā)板上還提供了一個(gè)PCI總線擴(kuò)展插座，提供8位和16位，32位的總線寬度，用于重新定義總線寬度，10、MEMORY地址空間和中斷方式。優(yōu)選的，上述接口芯片組包括8255、8253、8251、8279、8259 ;所述可編程接口邏輯組件建立在FPGA平臺(tái)上，在XILINX的SPARTAN-3E-XC3S250EFPGA芯片上編程實(shí)現(xiàn)，F(xiàn)PGA用JTAG連接PC上位機(jī)，用排線和外設(shè)電路連接，供電采用電源轉(zhuǎn)換模塊將PCI上的+5V電源轉(zhuǎn)換為+3. 3V。優(yōu)選的，上述接口核心電路通過ISA總線和總線橋接電路連接。優(yōu)選的，上述多模塊包括接口芯片模塊和IO模塊，I/O模塊電路通過排線形式與接口核心電路相連。優(yōu)選的，上述I/O模塊組件、接口組件、FPGA組件和PCI/ISA組件之間都采用排線方式連接。本實(shí)用新型的技術(shù)特點(diǎn)及有益效果(I)以總線(PCI總線與ISA總線)、多平臺(tái)(PC平臺(tái)與FPGA平臺(tái))、多模塊(接口芯片模塊和I/o模塊)架構(gòu)的模塊化設(shè)計(jì)、外圍豐富的硬件資源，大大提高了平臺(tái)的開放性，可以在不同的嵌入式環(huán)境下進(jìn)行接口實(shí)驗(yàn)。另外，可以結(jié)合EDK技術(shù)學(xué)習(xí)PCI/ISA總線及Linux環(huán)境下設(shè)備驅(qū)動(dòng)程序的編寫，實(shí)現(xiàn)在不改變硬件電路情況下的功能擴(kuò)展和二次開發(fā)。(2)實(shí)驗(yàn)平臺(tái)采用橋接的方式與PC機(jī)相連，與傳統(tǒng)的用單片機(jī)主控以及串口通信的接口平臺(tái)相比，PC機(jī)可以通過PCI/ISA總線時(shí)序的轉(zhuǎn)換對(duì)實(shí)驗(yàn)平臺(tái)上的芯片進(jìn)行讀寫，具有更強(qiáng)的實(shí)時(shí)性與靈活性，穩(wěn)定性好，且有大量的地址空間用于控制多個(gè)接口芯片和I/O芯片，使得實(shí)驗(yàn)具有更大的靈活性、實(shí)時(shí)性，學(xué)生可以很直觀的了解接口芯片的工作方式。而且在橋接卡上，有配套的PCI/ISA總線接口實(shí)驗(yàn)，學(xué)生也可以進(jìn)行總線工作機(jī)制的學(xué)習(xí)。(3)實(shí)驗(yàn)平臺(tái)采用XILINX的Spatan-3系列芯片，并為之設(shè)計(jì)了基于8255，8253接口芯片邏輯的由Verilog語言實(shí)現(xiàn)的參考程序，使學(xué)生更好的掌握接口芯片邏輯的軟件設(shè)計(jì)方法，同時(shí)可以通過修改FPGA的配置設(shè)計(jì)出復(fù)雜的邏輯電路。 (4)實(shí)驗(yàn)平臺(tái)具有多種工作模式，適用于不同程度的教學(xué)。PC機(jī)控制傳統(tǒng)接口芯片，可以進(jìn)行傳統(tǒng)的16位微機(jī)接口技術(shù)教學(xué)。PC機(jī)控制FPGA芯片中的接口芯片邏輯，實(shí)現(xiàn)片上接口實(shí)驗(yàn)。另外，用FPGA的軟核模擬不同的CPU邏輯，實(shí)現(xiàn)脫離PC機(jī)的嵌入式環(huán)境下接口技術(shù)實(shí)驗(yàn)。最后學(xué)生還可以對(duì)FPGA芯片自主配置，靈活的設(shè)計(jì)接口電路。(5)該發(fā)明能夠開設(shè)豐富的與實(shí)際工程緊密結(jié)合的開放性，研究性，軟硬件相結(jié)合的實(shí)驗(yàn)，涵蓋了《微型計(jì)算機(jī)接口技術(shù)及應(yīng)用》的大部分知識(shí)點(diǎn)，并涉及《數(shù)字電路》、《組成原理》、《計(jì)算機(jī)體系結(jié)構(gòu)》、《EDA設(shè)計(jì)》、《嵌入式系統(tǒng)》、((Linux操作系統(tǒng)》等課程內(nèi)容。提供了大量實(shí)驗(yàn)所需的基本硬件電路，學(xué)生可以用其進(jìn)行綜合實(shí)驗(yàn)。(6)該發(fā)明在滿足常規(guī)的微機(jī)接口技術(shù)和相關(guān)課程教學(xué)要求的同時(shí)，還可以使學(xué)生用VHDL或Verilog語言，以可編程邏輯器件作為硬件載體、EDA軟件為開發(fā)環(huán)境實(shí)現(xiàn)設(shè)計(jì)意圖。實(shí)驗(yàn)平臺(tái)采用總線連接方式，擴(kuò)展十分方便，可以同時(shí)用于學(xué)生的課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)和電子競(jìng)賽。(7)實(shí)驗(yàn)平臺(tái)基于“樂高”思想搭建，I/O組件、接口組件、FPGA組件、PCI/ISA組件間都采用排線方式連接，便于部件的更新和功能的擴(kuò)展，實(shí)現(xiàn)面向不同層次的實(shí)驗(yàn)。實(shí)驗(yàn)平臺(tái)各芯片之間都設(shè)有電壓轉(zhuǎn)換和電源保護(hù)，具有很好穩(wěn)定性。

圖I是本實(shí)用新型結(jié)構(gòu)示意圖；圖2是本實(shí)用新型FPGA的電路原理圖；圖2a是圖2的上半部分圖；圖2b是圖2的下半部分圖；圖3. I是本發(fā)明PCI轉(zhuǎn)接卡的總線接口的連接原理圖；圖3. 2是本發(fā)明PCI轉(zhuǎn)接卡的PCI9052橋接芯片原理圖；圖3. 2a是圖3. 2的上半部分圖；圖3. 2b是圖3. 2的下半部分圖；圖3. 3是本發(fā)明PCI轉(zhuǎn)接卡的ISA總線接口原理圖；圖3. 4是是本發(fā)明PCI轉(zhuǎn)接卡的74HC245電源驅(qū)動(dòng)原理圖；圖4是本實(shí)用新型LED與撥碼開關(guān)模塊電路原理圖；圖5是本實(shí)用新型數(shù)碼管模塊電路原理圖；圖6是本實(shí)用新型揚(yáng)聲器模塊電路原理圖；[0036]圖7是本實(shí)用新型步進(jìn)電機(jī)模塊電路原理圖；圖8是本實(shí)用新型步直流電機(jī)模塊電路原理圖；圖9是本實(shí)用新型鍵盤模塊電路原理圖；圖10是本實(shí)用新型AD模塊電路原理圖；圖11是本實(shí)用新型DA模塊電路原理圖；圖12是本實(shí)用新型時(shí)鐘模塊電路原理圖。
具體實(shí)施方式
為了便于本領(lǐng)域普通技術(shù)人員理解和實(shí)施本實(shí)用新型，
以下結(jié)合附圖及具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)描述。如圖I所示，本實(shí)用新型主要由高級(jí)實(shí)驗(yàn)區(qū)，核心板區(qū)和外圍實(shí)驗(yàn)區(qū)三大部分組成，高級(jí)實(shí)驗(yàn)區(qū)包括PCI，ISA接口，橋接芯片，存儲(chǔ)器；核心板區(qū)包括8253，8255，8251，8279,8259傳統(tǒng)接口芯片和FPGA ;外圍實(shí)驗(yàn)區(qū)除包括LED與撥碼開關(guān)模塊、數(shù)碼管模塊、揚(yáng)聲器模塊、步進(jìn)電機(jī)、直流電機(jī)、鍵盤模塊、AD/DA模塊、時(shí)鐘模塊。如圖2所示，F(xiàn)PGA為XILINX的XC3S250E，用JTAG連接PC上位機(jī)，用排線和外設(shè)區(qū)連接，供電采用電源轉(zhuǎn)換模塊將PCI上的+5V電源轉(zhuǎn)換為+3. 3V，用6芯排線連接FPGA配置電路，分別是TMS、TCK、TDI、TDO、GND和VCC，并通過ISE軟件來完成數(shù)字邏輯電路設(shè)計(jì)。如圖所示引腳I0_L01P_3至引腳I0_L10P_0，引腳IPl至IP18引出供用戶使用，IP表示輸入端口，IO表示輸入輸出雙向端口，引腳IP_L06P_0/GCLK8至I0_L05P_0/GCLK7是時(shí)鐘端口，部分能做輸入或者輸入輸出雙向端口。如圖3. I、圖 3. 2、圖 3. 3、圖 3. 4 所示，PCI 由 PCI9052、93CS56L、M4A5-192/96、AS7C256、74HC245、32MHz晶振組成。PCI9052是PLX公司的PCI90XX系列芯片中的一款橋芯片(其硬件與PCI9050相兼容)，93CS56L (EERPOM)用于存放PCI9052初始化設(shè)置信息，在開發(fā)板上還提供了一個(gè)PCI總線擴(kuò)展插座，可提供8位和16位，32位的總線寬度，M4A5-192/96實(shí)現(xiàn)邏輯功能，AS7C256作為儲(chǔ)存器，圖3. 4是74HC245作為電源驅(qū)動(dòng)原理圖。PCI轉(zhuǎn)接板連接PC和接口芯片組，并為FPGA提供+5V電源。PC機(jī)的PCI讀寫時(shí)序通過圖
3.IPCI總線接口與圖3. 2PCI9052橋接芯片相連，PCI9052芯片將PCI總線讀寫時(shí)序轉(zhuǎn)換為ISA總線讀寫時(shí)序送入圖3. 3ISA總線接口。如圖4所不,LED與撥碼開關(guān)模塊電路結(jié)構(gòu)圖，74LS245芯片的傳輸方向管腳接地，其設(shè)置為單向傳輸方式，74LS24芯片的輸入端和8255芯片的，亦可以和FPGA的I/O端口連接，輸出端分別和LED數(shù)碼管的段數(shù)據(jù)和位數(shù)據(jù)連接。如圖5所示，數(shù)碼管模塊由兩個(gè)四位一體的LED數(shù)碼管、74LS138芯片、74LS245芯片構(gòu)成，74LS138分別接8255的PA、PB和PC三個(gè)端口完成譯碼，74LS245芯片的傳輸方向管腳接地，其設(shè)置為單向傳輸方式，數(shù)碼管的列由8255的PA，PB控制，行由74LS245和8255的PC控制，也可以和FPGA連接，由FPGA軟核控制。如圖6所示，揚(yáng)聲器模塊電路使用LM386功放芯片，其輸入GCtrl和S0ut2可以和接口芯片組連接，也可以和FPGA的I/O端口連接。如圖7所示，步進(jìn)電機(jī)模塊，標(biāo)號(hào)STA，STB, STC, STD, STK的輸入通過64芯的排線掛接在總線上。[0050]如圖8所示，直流電機(jī)模塊，AOUT接AD 0809的INO用于直流調(diào)壓輸出，總線JXO接0809單元總線JX6，總線JX17接DA0832單元總線JX2，電控制端DJ接DA0832單元A0UT。如圖9所示，鍵盤模塊由4*4個(gè)按鍵組成的編碼鍵盤和74LS138芯片構(gòu)成，74LS138的輸連接8255的PA、PB和PC，輸出為SRO，SR1，SR2，SR3控制鍵盤的行，列由RCO，RCl, RC2，RC3控制，RC連接至26芯排線，可以分別由8255芯片和FPGA控制。[0052]如圖10所示，AD模塊采用AD0809芯片，AD0809是CMOS的8位模/數(shù)轉(zhuǎn)換器，采用逐次逼近原理進(jìn)行A/D轉(zhuǎn)換，芯片內(nèi)有模擬多路轉(zhuǎn)換開關(guān)和A/D轉(zhuǎn)換兩大部分，可對(duì)8路O 5V的輸入模擬電壓信號(hào)分時(shí)進(jìn)行轉(zhuǎn)換。模擬多路開關(guān)由8路模擬開關(guān)和3位地址鎖存譯碼器組成，可選通8路模擬輸入中的任何一路，地址鎖存信號(hào)ALE將3位地址信號(hào)ADDA、ADDB、ADDC進(jìn)行鎖存，然后由譯碼電路選通其中的一路，被選中的通道進(jìn)行A/D轉(zhuǎn)換。A/D轉(zhuǎn)換部分包括比較器、逐次逼近寄存器(SAR)、256R電阻網(wǎng)絡(luò)、樹狀電子開關(guān)、控制與時(shí)序電路等。另外ADC0809輸出具有TTL三態(tài)鎖存緩沖器，可直接連到CPU數(shù)據(jù)總線上。如圖11所示，DA模塊采用DA0832芯片，它由一個(gè)8位輸入寄存器，一個(gè)8位DAC寄存器和一個(gè)8位D/A轉(zhuǎn)換器三部分組成。在D/A轉(zhuǎn)換器中采用R-2R電阻網(wǎng)絡(luò)。LE信號(hào)為每個(gè)輸入寄存器的內(nèi)部控制信號(hào)，當(dāng)LE= I時(shí)，接收輸入數(shù)據(jù)；當(dāng)LE = O時(shí)，內(nèi)部鎖存數(shù)據(jù)。如圖12所示，時(shí)鐘模塊提供O. 25M、0. 5M、1M、1. 19318M和2M的信號(hào)，并可以直接為接口芯片組提供時(shí)鐘或接入FPGA進(jìn)行處理生成任意所需時(shí)鐘。以上所述，僅是用以說明本實(shí)用新型的具體實(shí)施案例而已，并非用以限定本實(shí)用新型的可實(shí)施范圍，舉凡本領(lǐng)域熟練技術(shù)人員在未脫離本實(shí)用新型所指示的精神與原理下所完成的一切等效改變或修飾，仍應(yīng)由本實(shí)用新型權(quán)利要求的范圍所覆蓋。
權(quán)利要求1.一種基于PCI和FPGA的新型微機(jī)接口實(shí)驗(yàn)平臺(tái)，基于總線、多平臺(tái)和多模塊架構(gòu)，其特征在于所述實(shí)驗(yàn)平臺(tái)由總線橋接電路、核心電路和外設(shè)電路組成，接口核心電路包括接口芯片組和可編程接口邏輯組件，外設(shè)電路包括LED與撥碼開關(guān)模塊、數(shù)碼管模塊、揚(yáng)聲器模塊、步進(jìn)電機(jī)、時(shí)鐘模塊、AD/DA模塊、鍵盤模塊、直流電機(jī)，外設(shè)電路分別與接口核心電路相連接，總線橋接電路一端與接口核心電路連接，另一端與外設(shè)計(jì)算機(jī)用橋接的方式連接，另外接口核心電路通過FPGA配置接口電路與外設(shè)計(jì)算機(jī)連接。
2.根據(jù)權(quán)利要求I所述的基于PCI和FPGA的新型微機(jī)接口實(shí)驗(yàn)平臺(tái)，其特征在于所述總線橋接電路為PCI/ISA總線橋接電路，由PCI9052、93CS56L、M4A5-192/96、AS7C256、.74HC245、32MHz晶振組成，PCI9052是橋芯片。
3.根據(jù)權(quán)利要求2所述的基于PCI和FPGA的新型微機(jī)接口實(shí)驗(yàn)平臺(tái)，其特征在于在開發(fā)板上還提供了一個(gè)PCI總線擴(kuò)展插座。
4.根據(jù)權(quán)利要求I所述的基于PCI和FPGA的新型微機(jī)接口實(shí)驗(yàn)平臺(tái)，其特征在于所述接口芯片組包括8255、8253、8251、8279、8259 ;所述可編程接口邏輯組件建立在FPGA平臺(tái)上，F(xiàn)PGA用JTAG連接PC上位機(jī)，用排線和外設(shè)電路連接。
5.根據(jù)權(quán)利要求I所述的基于PCI和FPGA的新型微機(jī)接口實(shí)驗(yàn)平臺(tái)，其特征在于所述接口核心電路通過ISA總線和總線橋接電路連接。
6.根據(jù)權(quán)利要求2所述的基于PCI和FPGA的新型微機(jī)接口實(shí)驗(yàn)平臺(tái)，其特征在于所述多模塊架構(gòu)中的多模塊包括接口芯片模塊和I/O模塊，I/O模塊電路通過排線形式與接口核心電路相連。
7.根據(jù)權(quán)利要求6所述的基于PCI和FPGA的新型微機(jī)接口實(shí)驗(yàn)平臺(tái)，其特征在于1/O模塊組件、可編程接口邏輯組件、FPGA組件和PCI/ISA組件之間都采用排線方式連接。
專利摘要本實(shí)用新型基于總線(PCI總線與ISA總線)、多平臺(tái)(PC機(jī)平臺(tái)與嵌入式平臺(tái))、多模塊(接口芯片模塊和IO模塊)架構(gòu)，它主要由總線橋接電路，接口核心電路和外設(shè)電路區(qū)三大部分組成，總線橋接電路包括PCI轉(zhuǎn)ISA接口，橋接芯片，存儲(chǔ)器，電源驅(qū)動(dòng)；接口核心電路包括FPGA芯片和8253，8255，8252，8279，8259接口芯片；外設(shè)電路包括LED與撥碼開關(guān)模塊、數(shù)碼管模塊、揚(yáng)聲器模塊、步進(jìn)電機(jī)、直流電機(jī)、鍵盤模塊、AD/DA模塊、時(shí)鐘模塊。實(shí)驗(yàn)平臺(tái)的3個(gè)組成部分分別通過總線相連。本實(shí)用新型除能夠完成16位或32位微機(jī)原理及接口技術(shù)課程實(shí)驗(yàn)外，還可以進(jìn)行接口芯片邏輯設(shè)計(jì)及其功能擴(kuò)展實(shí)驗(yàn)，并可用于其他課程實(shí)驗(yàn)以及課程設(shè)計(jì)、專業(yè)實(shí)訓(xùn)、畢業(yè)設(shè)計(jì)和電子競(jìng)賽。
文檔編號(hào)G09B19/00GK202373179SQ201120299388
公開日2012年8月8日 申請(qǐng)日期2011年8月17日 優(yōu)先權(quán)日2011年8月17日
發(fā)明者張皓月, 朱順安, 楊喜敏, 汪紅, 王文濤 申請(qǐng)人:中南民族大學(xué)