專利名稱：一種學(xué)習(xí)機(jī)存儲(chǔ)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及學(xué)習(xí)機(jī)電路領(lǐng)域，具體為一種學(xué)習(xí)機(jī)存儲(chǔ)電路。
背景技術(shù)：
學(xué)習(xí)機(jī)是一種電子教學(xué)類產(chǎn)品，在國(guó)內(nèi)學(xué)生群體中應(yīng)用廣泛。學(xué)習(xí)機(jī)一般由主控電路及外圍的其他電路，如存儲(chǔ)電路、顯示電路等構(gòu)成。現(xiàn)有技術(shù)學(xué)習(xí)機(jī)充存儲(chǔ)形式較為單一，且存儲(chǔ)能力較弱。

實(shí)用新型內(nèi)容本實(shí)用新型目的是提供一種學(xué)習(xí)機(jī)存儲(chǔ)電路，以解決現(xiàn)有技術(shù)學(xué)習(xí)機(jī)存儲(chǔ)能力較弱的問題。為了達(dá)到上述目的，本實(shí)用新型所采用的技術(shù)方案為一種學(xué)習(xí)機(jī)存儲(chǔ)電路，包括學(xué)習(xí)機(jī)的微處理器，以及接入微處理器的內(nèi)存電路、閃存電路、SD接口電路，所述微處理器型號(hào)為L(zhǎng)QFP144，其特征在于所述內(nèi)存電路包括型號(hào)為K4S281632F的內(nèi)存芯片U5，所述內(nèi)存芯片TO的AO-A12引腳與微處理器的 MADDR0-MADDR12引腳——對(duì)應(yīng)連接，BA0、BA1引腳與微處理器的MBA0、MBA1引腳——對(duì)應(yīng)連接，CAS、RAS引腳與微處理器的MCAS、MRAS引腳一一對(duì)應(yīng)連接，內(nèi)存芯片U5的DQ0-DQ15 引腳內(nèi)存芯片TO的MDATA0-MDATA15引腳——對(duì)應(yīng)連接，內(nèi)存芯片TO的CS引腳與微處理器的MCS引腳連接，WE引腳與微處理器的MWR引腳連接，內(nèi)存芯片U5的UDQM、LDQM引腳與微處理器的MBEl引腳、MBEO引腳一一對(duì)應(yīng)連接，CLK、CKE引腳與微處理器的MCLK、 MCKE引腳一一對(duì)應(yīng)連接，內(nèi)存芯片U5的VDDQ1-VDDQ4引腳共接后再分別與微處理器的 VDDI01-VDDI03引腳連接，VSSQ1-VSSQ4引腳共接后接地，且內(nèi)存芯片U5的VDDQl引腳與 VSSQ4引腳之間接有相互并聯(lián)的電容C38、C40,內(nèi)存芯片U5的VDD1-VDD3引腳共接后再分別與微處理器的VDDI01-VDDI03引腳連接，VSS1-VSS3引腳共接后接電源地，且內(nèi)存芯片TO 的VSSl引腳與VDD3引腳之間接有相互并聯(lián)的電容C9、C35 ；所述閃存電路包括閃存芯片U9，所述閃存芯片U9的RE引腳與微處理器的MCMD引腳連接，CE引腳與微處理器的NFC_CE0引腳連接，DNU引腳與微處理器的NFC_CE1引腳連接，CLE引腳與微處理器的NFC_CLE引腳連接，ALE引腳與微處理器的NFC_ALE引腳連接， WE引腳與微處理器的NFC_WE引腳連接，WP引腳、VCCl引腳、VCC2引腳各自分別與微處理器的VDDI01-VDDI03引腳連接，閃存芯片U9的100-107引腳與微處理器的NFC_DATA0_NFC_ DATA7引腳一一對(duì)應(yīng)連接，所述內(nèi)存芯片U9的NC5引腳通過電阻R13、R/NB引腳通過電阻 R12、CE引腳通過電阻R23、DNU引腳通過電阻R17、R26分別與微處理器的VDDI01-VDDI03 引腳連接；所述SD接口電路包括SD接口芯片SDl，所述SD接口芯片SDl的VSS引腳、GROUND 引腳分別接地，SD接口芯片SDl的DAT0-DAT3引腳與微處理器的NFC_DATA0_NFC_DATA3引腳一一對(duì)應(yīng)連接，SD接口芯片SDl的CARD引腳與微處理器的MPU_AD14引腳連接，CMD引腳與微處理器的MCMD引腳連接，CLK引腳與微處理器的MCK引腳連接，SD接口芯片SDl的 CARD引腳通過電阻R16、DAT2引腳通過電阻R48、DAT3引腳通過電阻R14、CMD引腳通過電阻R50、CLK引腳通過電阻R51、DAT0引腳通過電阻R3、DAT1引腳通過電阻R55分別與微處理器的VDDI01-VDDI03引腳連接連接，且SD接口芯片SDl的CARD引腳的電阻R16、DAT2引腳的電阻R48、DAT3引腳的電阻R14、CMD引腳的電阻R50、CLK引腳的電阻R51、DATO引腳的電阻R3、DAT1引腳的電阻R55還共接入電容以8后接地。本實(shí)用新型接入學(xué)習(xí)機(jī)的微處理器中，作為學(xué)習(xí)機(jī)的存儲(chǔ)電路，通過SD接口、閃存芯片、內(nèi)存接口可實(shí)現(xiàn)多形式的數(shù)據(jù)存儲(chǔ)，并且可根據(jù)需要提高學(xué)習(xí)機(jī)的存儲(chǔ)能力，解決了學(xué)習(xí)機(jī)存儲(chǔ)能力弱的問題，也提高了學(xué)習(xí)機(jī)的數(shù)據(jù)存儲(chǔ)效率。

圖1為本實(shí)用新型微控制器電路原理圖。圖2為本實(shí)用新型內(nèi)存電路原理圖。圖3為本實(shí)用新型閃存電路原理圖。圖4為本實(shí)用新型SD接口電路原理圖。
具體實(shí)施方式
如圖1、圖2所示。一種學(xué)習(xí)機(jī)存儲(chǔ)電路，包括學(xué)習(xí)機(jī)的微處理器，以及接入微處理器的內(nèi)存電路、閃存電路、SD接口電路，所述微處理器型號(hào)為L(zhǎng)QFP144，內(nèi)存電路包括型號(hào)為K4S281632F的內(nèi)存芯片U5，內(nèi)存芯片U5的A0-A12引腳與微處理器的MADDR0-MADDR12 引腳——對(duì)應(yīng)連接，BA0、BA1引腳與微處理器的MBA0、MBA1引腳——對(duì)應(yīng)連接，CAS、RAS 引腳與微處理器的MCAS、MRAS引腳一一對(duì)應(yīng)連接，內(nèi)存芯片U5的DQ0-DQ15引腳內(nèi)存芯片 U5的MDATA0-MDATA15引腳一一對(duì)應(yīng)連接，內(nèi)存芯片U5的CS引腳與微處理器的MCS引腳連接，WE引腳與微處理器的MWR引腳連接，內(nèi)存芯片U5的UDQM、LDQM引腳與微處理器的 MBEl引腳、MBEO引腳——對(duì)應(yīng)連接，CLK、CKE引腳與微處理器的MCLK、MCKE引腳——對(duì)應(yīng)連接，內(nèi)存芯片U5的VDDQ1-VDDQ4引腳共接后再分別與微處理器的VDDI01-VDDI03引腳連接，VSSQ1-VSSQ4引腳共接后接地，且內(nèi)存芯片U5的VDDQl引腳與VSSQ4引腳之間接有相互并聯(lián)的電容C38、C40,內(nèi)存芯片U5的VDD1-VDD3引腳共接后再分別與微處理器的 VDDI01-VDDI03引腳連接，VSS1-VSS3引腳共接后接電源地，且內(nèi)存芯片U5的VSSl引腳與 VDD3引腳之間接有相互并聯(lián)的電容C9、C35 ；如圖3所示。閃存電路包括閃存芯片U9，閃存芯片U9的RE引腳與微處理器的MCMD 引腳連接，CE引腳與微處理器的NFC_CE0引腳連接，DNU引腳與微處理器的NFC_CE1引腳連接，CLE引腳與微處理器的NFC_CLE引腳連接，ALE引腳與微處理器的NFC_ALE引腳連接， WE引腳與微處理器的NFC_WE引腳連接，WP引腳、VCCl引腳、VCC2引腳各自分別與微處理器的VDDI01-VDDI03引腳連接，閃存芯片U9的100-107引腳與微處理器的NFC_DATA0_NFC_ DATA7引腳一一對(duì)應(yīng)連接，內(nèi)存芯片U9的NC5引腳通過電阻R13、R/NB引腳通過電阻R12、 CE引腳通過電阻R23、DNU引腳通過電阻R17、R26分別與微處理器的VDDI01-VDDI03引腳連接；如圖4所示。SD接口電路包括SD接口芯片SD1，SD接口芯片SDl的VSS引腳、GROUND引腳分別接地，SD接口芯片SDl的DAT0-DAT3引腳與微處理器的NFC_DATA0_NFC_ DATA3引腳一一對(duì)應(yīng)連接，SD接口芯片SDl的CARD引腳與微處理器的MPU_AD14引腳連接， CMD引腳與微處理器的MCMD引腳連接，CLK引腳與微處理器的MCK引腳連接，SD接口芯片 SDl的CARD引腳通過電阻R16、DAT2引腳通過電阻R48、DAT3引腳通過電阻R14、CMD引腳通過電阻R50、CLK引腳通過電阻R51、DATO引腳通過電阻R3、DAT 1引腳通過電阻R55分別與微處理器的VDDI01-VDDI03引腳連接連接，且SD接口芯片SDl的CARD引腳的電阻R16、 DAT2引腳的電阻R48、DAT3引腳的電阻R14、CMD引腳的電阻R50、CLK引腳的電阻R51、DATO 引腳的電阻R3、DATl引腳的電阻R55還共接入電容以8后接地。
權(quán)利要求1. 一種學(xué)習(xí)機(jī)存儲(chǔ)電路，包括學(xué)習(xí)機(jī)的微處理器，以及接入微處理器的內(nèi)存電路、閃存電路、SD接口電路，所述微處理器型號(hào)為L(zhǎng)QFP144，其特征在于所述內(nèi)存電路包括型號(hào)為 K4S281632F的內(nèi)存芯片TO，所述內(nèi)存芯片U5的A0-A12引腳與微處理器的MADDR0-MADDR12 引腳——對(duì)應(yīng)連接，BA0、BA1引腳與微處理器的MBA0、MBA1引腳——對(duì)應(yīng)連接，CAS、RAS 引腳與微處理器的MCAS、MRAS引腳一一對(duì)應(yīng)連接，內(nèi)存芯片U5的DQ0-DQ15引腳內(nèi)存芯片 U5的MDATA0-MDATA15引腳一一對(duì)應(yīng)連接，內(nèi)存芯片U5的CS引腳與微處理器的MCS引腳連接，WE引腳與微處理器的MWR引腳連接，內(nèi)存芯片U5的UDQM、LDQM引腳與微處理器的 MBEl引腳、MBEO引腳——對(duì)應(yīng)連接，CLK、CKE引腳與微處理器的MCLK、MCKE引腳——對(duì)應(yīng)連接，內(nèi)存芯片U5的VDDQ1-VDDQ4引腳共接后再分別與微處理器的VDDI01-VDDI03引腳連接，VSSQ1-VSSQ4引腳共接后接地，且內(nèi)存芯片U5的VDDQl引腳與VSSQ4引腳之間接有相互并聯(lián)的電容C38、C40,內(nèi)存芯片U5的VDD1-VDD3引腳共接后再分別與微處理器的 VDDI01-VDDI03引腳連接，VSS1-VSS3引腳共接后接電源地，且內(nèi)存芯片U5的VSSl引腳與 VDD3引腳之間接有相互并聯(lián)的電容C9、C35 ；所述閃存電路包括閃存芯片U9，所述閃存芯片U9的RE引腳與微處理器的MCMD引腳連接，CE引腳與微處理器的NFC_CE0引腳連接，DNU引腳與微處理器的NFC_CE1引腳連接， CLE引腳與微處理器的NFC_CLE引腳連接，ALE引腳與微處理器的NFC_ALE引腳連接，WE 引腳與微處理器的NFC_WE引腳連接，WP引腳、VCCl引腳、VCC2引腳各自分別與微處理器的VDDI01-VDDI03引腳連接，閃存芯片U9的100-107引腳與微處理器的NFC_DATA0_NFC_ DATA7引腳一一對(duì)應(yīng)連接，所述內(nèi)存芯片U9的NC5引腳通過電阻Rl3、R/NB引腳通過電阻 R12、CE引腳通過電阻R23、DNU引腳通過電阻R17、R26分別與微處理器的VDDI01-VDDI03 引腳連接；所述SD接口電路包括SD接口芯片SDl，所述SD接口芯片SDl的VSS引腳、GROUND弓丨腳分別接地，SD接口芯片SDl的DAT0-DAT3引腳與微處理器的NFC_DATA0_NFC_DATA3引腳一一對(duì)應(yīng)連接，SD接口芯片SDl的CARD引腳與微處理器的MPU_AD14引腳連接，CMD引腳與微處理器的MCMD引腳連接，CLK引腳與微處理器的MCK引腳連接，SD接口芯片SDl的CARD 引腳通過電阻R16、DAT2引腳通過電阻R48、DAT3引腳通過電阻R14、CMD引腳通過電阻R50、 CLK引腳通過電阻R51、DATO引腳通過電阻R3、DATl引腳通過電阻R55分別與微處理器的 VDDI01-VDDI03引腳連接連接，且SD接口芯片SDl的CARD引腳的電阻R16、DAT2引腳的電阻R48、DAT3引腳的電阻R14、CMD引腳的電阻R50、CLK引腳的電阻R51、DATO引腳的電阻 R3、DAT1引腳的電阻R55還共接入電容以8后接地。
專利摘要本實(shí)用新型公開了一種學(xué)習(xí)機(jī)存儲(chǔ)電路，包括學(xué)習(xí)機(jī)的微處理器，以及接入微處理器的內(nèi)存電路、閃存電路、SD接口電路。本實(shí)用新型可實(shí)現(xiàn)多形式的數(shù)據(jù)存儲(chǔ)，并且可根據(jù)需要提高學(xué)習(xí)機(jī)的存儲(chǔ)能力，解決了學(xué)習(xí)機(jī)存儲(chǔ)能力弱的問題，也提高了學(xué)習(xí)機(jī)的數(shù)據(jù)存儲(chǔ)效率。
文檔編號(hào)G09B5/02GK202268093SQ20112030722
公開日2012年6月6日 申請(qǐng)日期2011年8月23日 優(yōu)先權(quán)日2011年8月23日
發(fā)明者周建華, 寧爭(zhēng)榮, 胡寶華, 蔣智謀 申請(qǐng)人:安徽狀元郎電子科技有限公司