專利名稱：移位寄存器、陣列基板驅(qū)動電路及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示領(lǐng)域，特別是一種移位寄存器、陣列基本驅(qū)動電路及顯示裝置。
背景技術(shù)：
目前采用TFT (Thin Film Transistor,薄膜場效應(yīng)晶體管)來設(shè)置GoA電路；TFT的特性為門檻電壓受其柵極電壓的影響，占空比越高，門檻電壓上升越高，電流驅(qū)動能力越弱。如圖I所示，為現(xiàn)有技術(shù)移動寄存器的電路結(jié)構(gòu)圖，包括第一薄膜晶體管Ml、第二薄膜晶體管M2、第三薄膜晶體管M3和第四薄膜晶體管M4和電容Cl，其中第一薄膜晶體管Ml的源極和柵極均與上級GoA單元的輸出端N-I相連接，漏極分別與第二薄膜晶體管M2的柵極、電容Cl的一端、第三薄膜晶體管M3的漏極相連接；第二薄膜晶體管M2的源極與CLK時(shí)鐘信號輸出端相連接，柵極與電容Cl的一端相連接，漏極與信號輸出端N、第四薄膜晶體管M4的源極相連接；第三薄膜晶體管M3的源極與電容Cl的一端連接，柵極接收下級GoA電路N+1的反饋信號，源極接地；第四薄膜晶體管M4的源極與信號輸出端N與電容Cl的另一端相連，柵極接收下級GoA電路N+1的反饋/[目號，漏極接地。上述圖I的GoA電路的工作原理如下在第N-I周期(為上級GoA電路的工作周期)時(shí)，N-I端輸入信號為高電平，CLK信號為低電平，N+1端輸入信號為低電平,此時(shí)第一薄膜晶體管Ml和第二薄膜晶體管M2導(dǎo)通，第三薄膜晶體管M3和第四薄膜晶體管M4截止，第一薄膜晶體管21的輸出信號Pu為高電平，電容Cl在Pu的驅(qū)動下充電；在第N周期(為本級GoA電路的工作周期)時(shí)，N-I端輸入信號為低電平，CLK信號為高電平，N+1信號為低電平，此時(shí)第一薄膜晶體管Ml、第三薄膜晶體管M3和第四薄膜晶體管M4截止，第二薄膜晶體管M2導(dǎo)通，并在輸出端N輸出高電平信號；在第N+1周期(為下級GoA電路的工作周期)時(shí)，N-I為低電平，CLK信號為高電平，N+1信號為高電平，此時(shí)第三薄膜晶體管M3和第四薄膜晶體管M4導(dǎo)通，第一薄膜晶體管Ml和第二薄膜晶體管M2截止；第三薄膜晶體管M3導(dǎo)通后使得電容Cl接地并放電，第四薄膜晶體管M4導(dǎo)通后使得輸出端N接地并放電?，F(xiàn)有技術(shù)的上述GoA電路雖然簡單，但是存在以下技術(shù)缺陷由于對電容Cl、進(jìn)行放電的時(shí)間僅為第N+1周期，后續(xù)則不能對電容Cl進(jìn)行放電，由于一個(gè)周期的時(shí)間較短，因此并不能確保電容Cl的電量放干凈，因此，電容Cl在后續(xù)的周期也可能會對第二薄膜晶體管M2產(chǎn)生驅(qū)動電壓，從而使得第二薄膜晶體管M2導(dǎo)通，當(dāng)CLK信號為高電平時(shí)使得第二薄膜晶體管M2的輸出端為高電平，但是這個(gè)時(shí)間段為本GoA電路的非工作時(shí)間段，因此，第二薄膜晶體管M2的輸出信號將會對整個(gè)畫面的顯示產(chǎn)生干擾,影響畫面質(zhì)量。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種移位寄存器，以在非工作區(qū)域時(shí)能夠?qū)﹄娙莺洼敵龆诉M(jìn)行放電，從而確保所述移位寄存器在非工作區(qū)域時(shí)輸出的信號為零，不會對整個(gè)畫面的顯示產(chǎn)生干擾，提高畫面顯示質(zhì)量。一種移位寄存器，包括一電容，接收上級移位寄存器的輸出端輸出的觸發(fā)信號，在所述觸發(fā)信號的控制下進(jìn)行充電，以提供第一驅(qū)動控制電壓至第一上拉單元；第一上拉單元，與第一時(shí)鐘信號輸出端相連接，用于在所述第一驅(qū)動控制電壓的控制下進(jìn)行開關(guān)操作，從而控制第一時(shí)鐘信號從信號輸出端輸出；第一下拉控制單元，在第一時(shí)鐘信號和第二時(shí)鐘信號的控制下向第一下拉單元提供周期性的第一下拉控制信號，以控制所述第一下拉單元對所述電容進(jìn)行周期性放電；第一下拉單元，與第一下拉控制單元相連，在第一下拉控制信號的控制下對所述電容進(jìn)行放電；第二下拉控制單元，在第一時(shí)鐘信號和第二時(shí)鐘信號的控制下向第二下拉單元提供周期性的第二下拉控制信號；第二下拉單元，與第二下拉控制單元相連，在第二下拉控制信號的控制下周期性的對所述第一上拉單元的輸出端進(jìn)行放電。較佳地，所述移位寄存器還包括第三下拉單元，在下一級移位寄存器返回的反饋信號的控制下進(jìn)行開關(guān)操作，從而控制所述第一上拉單元的輸出端放電。較佳地，所述移位寄存器，還包括第二上拉單元，與所述電容相連，接收上級移位寄存器的輸出端輸出的觸發(fā)信號，并在接收到所述觸發(fā)信號時(shí)導(dǎo)通；所述電容，在所述第二上拉單元導(dǎo)通時(shí)進(jìn)行充電。較佳地，所述第一下拉控制單元包括第一開關(guān)單元，在所述第二時(shí)鐘信號控制下導(dǎo)通，提供第二驅(qū)動控制電壓，以使所述第一下拉單元在所述第二驅(qū)動控制電壓的控制下導(dǎo)通；第二開關(guān)單元，在所述第一時(shí)鐘信號控制下導(dǎo)通，以控制所述第一開關(guān)單元接地；第三開關(guān)單元，在所述所述第一觸發(fā)信號控制下導(dǎo)通，以控制所述第一開關(guān)單元接地。較佳地，所述第二下拉控制單元包括第四開關(guān)單元，在所述第二時(shí)鐘信號控制下導(dǎo)通，提供第三驅(qū)動控制電壓，以使所述第二下拉單元在所述第三驅(qū)動控制電壓的控制下導(dǎo)通；第五開關(guān)單元，在所述第一時(shí)鐘信號控制下導(dǎo)通，以控制所述第四開關(guān)單元接地。 較佳地，所述第一上拉單元包括第一薄膜晶體管，所述第二上拉單元包括第二薄膜晶體管；
所述第二薄膜 晶體管的漏極和柵極均與所述上級移位寄存器的輸出端相連，源極與所述電容相連；所述第一薄膜晶體管的漏極與第一時(shí)鐘信號輸出端相連，柵極與所述電容相連以接收所述第一驅(qū)動控制電壓，源極與信號輸出端相連。較佳地，所述第第一開關(guān)單元包括第三薄膜晶體管，第二開關(guān)單元包括第四晶體薄膜管，第三開關(guān)單元包括第五薄膜晶體管時(shí)，所述第一下拉單元包括第六薄膜晶體管；所述第三薄膜晶體管的漏極和柵極均與第二時(shí)鐘信號輸出端相連接，源極分別與第四薄膜晶體管的漏極、第五薄膜晶體管的漏極以及第六薄膜晶體管的柵極相連接；所述第四薄膜晶體管的柵極與第一時(shí)鐘信號輸出端相連接，漏極與所述第三薄膜晶體管的源極相連接，源極接地；所述第五薄膜晶體管的柵極與所述上級移位寄存器的輸出端相連接，漏極與所述第三薄膜晶體管的源極相連接，源極接地；所述第六薄膜晶體管的柵極與所述第三薄膜晶體管的源極相連接，并接收第二驅(qū)動控制電壓，漏極與所述電容相連接，源極接地。較佳地，所述第四開關(guān)單元包括第七薄膜晶體管，第五開關(guān)單元包括第八薄膜晶體管，第二下拉單元包括第九薄膜晶體管；所述第七薄膜晶體管的漏極和柵極均與第二時(shí)鐘信號輸出端相連接，源極分別與第八薄膜晶體管的漏極、第九薄膜晶體管的柵極相連接；所述第八薄膜晶體管的漏極與第七薄膜晶體管的源極相連接，柵極與第一時(shí)鐘信號輸出端相連接，源極接地；所述第九薄膜晶體管的漏極與所述第一上拉單元的輸出端相連接，柵極與所述第七薄膜晶體管的源極相連接并接收第三驅(qū)動控制電壓，源極接地。較佳地，所述第三下拉單元包括第十薄膜晶體管，且所述第十薄膜晶體管的漏極與所述第一上拉單元的輸出相連接，柵極與下一級移位寄存器的的輸出端相連接，源極接地。一種陣列基板驅(qū)動電路，包括第一級移位寄存器、至少一個(gè)中間級移位寄存器、最后一級移位寄存器，其中第一級移位寄存器，用于在GoA電路開啟信號和時(shí)鐘信號的控制下給下級移位寄存器提供觸發(fā)，并在下級移位寄存器提供的反饋信號的控制下終止觸發(fā)信號的輸出；中間級移位寄存器，為前述任意一個(gè)移位寄存器；最后一級移位寄存器，用于在上級移位寄存器的觸發(fā)信號和時(shí)鐘信號的控給上級移位寄存器提供反饋信號。一種顯示裝置，包括如前所述的陣列基板驅(qū)動電路。本發(fā)明實(shí)施例中，第一下拉單元在第一下拉控制單元的控制下周期性的對移位寄存器中的電容進(jìn)行放電，以及第二下拉單元在第二下拉控制單元的控制下周期性的對移位寄存器的輸出端進(jìn)行放電，從而能夠確保將移位寄存器中電容的電量放干凈，也能確保移位寄存器的輸出端能夠接地，從而使得移位寄存器在其非工作區(qū)域不輸出任何信號，不會對整個(gè)畫面的顯示產(chǎn)生干擾，提高畫面顯示質(zhì)量。


圖I為現(xiàn)有技術(shù)中移位寄存器的具體電路圖；圖2A為本發(fā)明第一實(shí)施例中移位寄存器的結(jié)構(gòu)示意圖；圖2B為本發(fā)明第二實(shí)施例中移位寄存器的結(jié)構(gòu)示意圖；圖2C為本發(fā)明第三實(shí)施例中移位寄存器的結(jié)構(gòu)示意圖；圖2D為本發(fā)明第四實(shí)施例中移位寄存器的結(jié)構(gòu)示意圖；圖3為本發(fā)明第四實(shí)施例中移位寄存器的第一下拉控制單元和第二下拉控制單 元的結(jié)構(gòu)示意圖；圖4為本發(fā)明實(shí)施例中移位寄存器的具體電路圖；圖5為本發(fā)明實(shí)施例中的信號時(shí)序圖。
具體實(shí)施例方式本發(fā)明實(shí)施例提供一種移位寄存器，以在非工作區(qū)域時(shí)能夠?qū)﹄娙莺洼敵龆诉M(jìn)行周期性放電，從而確保移動寄存器在非工作區(qū)域時(shí)輸出的信號為零，不會對整個(gè)畫面的顯示產(chǎn)生干擾，提高畫面顯示質(zhì)量。移位寄存器包括一電容，接收上級移位寄存器的輸出端輸出的觸發(fā)信號，在所述觸發(fā)信號的控制下進(jìn)行充電以提供第一驅(qū)動控制電壓至第一上拉單元；第一上拉單元，與第一時(shí)鐘信號輸出端相連接，用于在所述第一驅(qū)動控制電壓的控制下進(jìn)行開關(guān)操作，從而控制第一時(shí)鐘信號從信號輸出端輸出；第一下拉控制單元，在第一時(shí)鐘信號和第二時(shí)鐘信號的控制下向第一下拉單元提供周期性的第一下拉控制信號，以控制所述第一下拉單元對所述電容進(jìn)行周期性放電；第一下拉單元，與第一下拉控制單元相連，在第一下拉控制信號的控制下對所述電容進(jìn)行放電；第二下拉控制單元，在第一時(shí)鐘信號和第二時(shí)鐘信號的控制下向第二下拉單元提供周期性的第二下拉控制信號；第二下拉單元，與第二下拉控制單元相連，在第二下拉控制信號的控制下周期性的對所述第一上拉單元的輸出端進(jìn)行放電。下面結(jié)合附圖對本發(fā)明提供的柵極驅(qū)動電路進(jìn)行詳細(xì)描述。參見圖2A，為本發(fā)明第一實(shí)施例中移位寄存器的結(jié)構(gòu)示意圖，該移位寄存器與上級移位寄存器、下級移位寄存器級聯(lián)，所述移位寄存器包括電容21，接收上級移位寄存器的輸出端輸出的觸發(fā)信號(后續(xù)稱為N-I信號)，在所述觸發(fā)信號的控制下進(jìn)行充電，以提供第一驅(qū)動控制電壓至第一上拉單元22 ；第一上拉單兀22,與第一時(shí)鐘信號輸出端相連接,用于在所述第一驅(qū)動控制電壓的控制下進(jìn)行開關(guān)操作，從而控制第一時(shí)鐘信號從信號輸出端輸出；第一下拉控制單元31，在第一時(shí)鐘信號和第二時(shí)鐘信號的控制下向第一下拉單元23提供周期性的第一下拉控制信號，以控制所述第一下拉單元23對所述電容21進(jìn)行周期性放電；第一下拉單元23，與第一下拉控制單元31相連，在第一下拉控信號的控制下對所述電容21進(jìn)行放電；第二下拉控制單元32，在第一時(shí)鐘信號和第二時(shí)鐘信號的控制下向第二下拉單元24提供周期性的第二下拉控制信號；第二下拉單元24，第二下拉控制單元32相連，在第二下拉控制信號的控制下周期性的對所述第一上拉單元22的輸出端進(jìn)行放電。
本發(fā)明實(shí)施例中，第一時(shí)鐘信號和第二時(shí)鐘信號的波形相反。較佳地，為進(jìn)一步對第一上拉單元22的輸出端進(jìn)行放電，本發(fā)明實(shí)施例中，上述圖2A所示的移位寄存器還可包括第三下拉單元25，如圖2B所示，其中第三下拉單元25，在下一級移位寄存器返回的反饋信號(后續(xù)稱為N+1信號)的控制下進(jìn)行開關(guān)操作，從而控制所述第一上拉單元22的輸出端放電。較佳地，上述圖2A和/或圖2B所示的移位寄存器還可包括第二上拉單元26，如圖2C為圖2A所示的移位寄存器中增加第二上拉單元26，圖2D為圖2B所示的移位寄存器中增加第二上拉單元26，其中第二上拉單元26，與所述電容21相連，接收上級移位寄存器的輸出端輸出的觸發(fā)信號，并在接收到所述觸發(fā)信號時(shí)導(dǎo)通；所述電容21，在所述第二上拉單元26導(dǎo)通時(shí)進(jìn)行充電。較佳地，本發(fā)明實(shí)施例中，所述第一下拉控制單元31和第二下拉控制單元32的結(jié)構(gòu)可如圖3所示。第一下拉控制單元31包括第一開關(guān)單元311，在第二時(shí)鐘信號控制下導(dǎo)通，提供第二驅(qū)動控制電壓，以使所述第一下拉單元22在所述第二驅(qū)動控制電壓的控制下導(dǎo)通；第二開關(guān)單元312，在第一時(shí)鐘信號控制下導(dǎo)通，以控制所述第一開關(guān)單元311接地；第三開關(guān)單元313，在所述第一觸發(fā)信號控制下導(dǎo)通，以控制所述第一開關(guān)單元311接地。本發(fā)明實(shí)施例中，第二下拉控制單元32，包括第四開關(guān)單元321，在第二時(shí)鐘信號控制下導(dǎo)通，提供第三驅(qū)動控制電壓，以使所述第二下拉單元24在所述第三驅(qū)動控制電壓的控制下導(dǎo)通；第五開關(guān)單元322，在所述第一時(shí)鐘信號控制下導(dǎo)通，以控制所述第四開關(guān)單元321接地。較佳地，本發(fā)明實(shí)施例中，第一上拉單元22、第二上拉單元23、第一開關(guān)單元311、第二開關(guān)單元312、第三開關(guān)單元313、第四開關(guān)單元321、第五開關(guān)單元322、第一下拉單元23、第二下拉單元24和第三下拉單元25的結(jié)構(gòu)均可為場效應(yīng)晶體管或三極管，或者還可以為場效應(yīng)晶體管與三極管的組合；但是并不僅限于前述場效應(yīng)晶體管、三極管或者兩者組合，還可以是其他能夠起到開關(guān)作用的元件。本發(fā)明實(shí)施例中，以第一上拉單元22、第二上拉單元23、第一開關(guān)單元311、第二開關(guān)單元312、第三開關(guān)單元313、第四開關(guān)單元321、第五開關(guān)單元322、第一下拉單元23、第二下拉單元24和第三下拉單元25的結(jié)構(gòu)均為薄膜晶體管為例進(jìn)行說明，如圖4所示。圖4中，第一上拉單元22包括第一薄膜晶體管Ml，所述第二上拉單元26包括第二薄膜晶體管M2，第一開關(guān)單元311包括第三薄膜晶體管M3，第二開關(guān)單元312包括第四晶體薄膜管M4，第三開關(guān)單元313包括第五薄膜晶體管時(shí)M5，所述第一下拉單元23包括第六薄膜晶體管M6，第四開關(guān)單元321包括第七薄膜晶體管M7，第五開關(guān)單元322包括第八薄膜晶體管M8，第二下拉單元24包括第九薄膜晶體管M9，第三下拉單元25包括第十薄膜晶體管M10，上級移位寄存器的輸出信號為N-1，下級移位寄存器的反饋信號為N+1，本級移位寄存器的輸出信號為N ;第一驅(qū)動控制電壓為Pu,第二驅(qū)動控制電壓為PO ;第一時(shí)鐘信號為CLK，第二時(shí)鐘信號為CLKB，其中所述第二薄膜晶體管M2的漏極和柵極均與上級移位寄存器的輸出端相連，源極與所述電容21相連；所述第一薄膜晶體管Ml的漏極與所述CLK輸出端相連，柵極與所述電容21相連以接收所述第一驅(qū)動控制電壓，源極與信號輸出端相連。所述第三薄膜晶體管M3的漏極和柵極均與CLKB輸出端相連接，源極分別與第四薄膜晶體管M4的漏極、第五薄膜晶體管M5的漏極以及第六薄膜晶體管M6的柵極相連接；所述第四薄膜晶體管M4的柵極與CLK輸出端相連接，漏極與所述第三薄膜晶體管M3的源極相連接，源極接地；所述第五薄膜晶體管M5的柵極與N-I輸出端相連接，漏極與所述第三薄膜晶體管M3的源極相連接，源極接地；所述第六薄膜晶體管M6的柵極與所述第三薄膜晶體管M3的源極相連接，并接收第二驅(qū)動控制電壓，漏極與所述電容21相連接，源極接地；第七薄膜晶體管M7的漏極與CLKB輸出端相連接，柵極與所述CLKB輸出端相連接，源極分別與第八薄膜晶體管M8的漏極、第九薄膜晶體管M9的柵極相連接；所述第八薄膜晶體管M8的漏極與第七薄膜晶體管M7的源極相連接，柵極與CLK輸出端相連接，源極接地；所述第九薄膜晶體管M9的漏極與所述第一上拉單元22的輸出端相連接，柵極與所述第七薄膜晶體管M7的源極相連接并接收第三驅(qū)動控制電壓，源極接地；所述第十薄膜晶體管MlO的漏極與所述第一上拉單元22的輸出相連接，柵極與下級移位寄存器的輸出端相連接，源極接地。為更清楚、詳細(xì)的對本發(fā)明技術(shù)方案進(jìn)行描述，下面一一具體的實(shí)例進(jìn)行詳細(xì)的描述，其中上級移位寄存器的輸出信號為N-1，下級移位寄存器的反饋信號為N+1，本級移位寄存器的輸出信號為N ;第一驅(qū)動控制電壓為Pu,第二驅(qū)動控制電壓為PO ;第一時(shí)鐘信號為CLK，第二時(shí)鐘信號為CLKB ;電容21為Cl ;第一上拉單元22為Ml、第二上拉單元26為M2、第一開關(guān)單元311為M3、第二開關(guān)單元312為M4、第三開關(guān)單元313為M5、第四開關(guān)單元321為M7以及第五開關(guān)單元322為M8 ;第一下拉單元23為M6、第二下拉單元24為M9、第三下拉單元25為MlO ;各電路元件的連接關(guān)系如下M2的漏極和柵極均和上級移位寄存器的輸出端相連，源極分別與Ml的柵極、M6的漏極相連；M2的輸出信號為Pu ；Cl的一端與M2的源極相連接，另一端與Ml的源極相連接，其中Ml的輸出信號為N；Ml的漏極與CLK輸出端相連接，用于接收CLK信號；柵極與Cl相連，漏極分別與M9的漏極和MlO的漏極相連；M6的漏極與Cl相連，柵極分別與M5的漏極和M4的漏極相連接，源極接地；M9的漏極與Ml的源極相連接，柵極分別與M7的源極和M8的漏極相連接，源極接地；、
M3的漏極和柵極分別與CLKB輸出端相連接，接收CLKB信號；源極分別與M5的漏極、M6的柵極以及M4的漏極相連接，且M3的輸出信號為PO ；M4的漏極與M3的源極相連接，柵極與CLK輸出端相連接，源極接地；M5的漏極與M6的柵極相連接，柵極與上級移動寄存器的輸出端相連接以接收N-I信號，源極接地；MlO的漏極與Ml的源極相連接，柵極與下級移動寄存器的輸出端相連接，以接收N+1信號，源極接地；M7的漏極和柵極均與CLKB輸出端相連接以接收CLKB信號，源極分別與M9的柵極和M8的漏極相連接；M8的柵極與CLK輸出端相連接以接收CLK信號，源極接地。結(jié)合圖5所示的信號時(shí)序圖，對如圖4所示的移動寄存器的工作原理進(jìn)行詳細(xì)的描述當(dāng)?shù)贜-I周期到來時(shí)，N-I為高電平、CLK為低電平、CLKB為高電平，此時(shí)M2、M3、M5、M7、M9導(dǎo)通，M4、M8、M6、M10、M1截止，由于Pu為高電平，所以對Cl進(jìn)行充電；當(dāng)?shù)贜周期到來時(shí)，N-I為低電平、CLK為高電平、CLKB為低電平，此時(shí)M4、M8、Ml導(dǎo)通，M7、M3、M5、M10、M2、M9和M6截止，Cl為Ml提供驅(qū)動控制電壓，以使Ml導(dǎo)通，當(dāng)CLK為高電平時(shí)，在Ml的輸出端輸出信號N,該輸出信號N為下級移動寄存器的輸入信號，以啟動下級移動寄存器；當(dāng)?shù)贜+1周期到來時(shí)，N-I為低電平、N+1為高電平、CLK為低電平、CLKB為高電平，此時(shí)M6、M9、M10、M3和M7導(dǎo)通，Ml、M2、M5、M4、M8截止，M9和MlO導(dǎo)通，以使得Ml的源極接地從而對Ml的輸出端進(jìn)行放電，M6的導(dǎo)通使得電容Cl接地，從而對電容Cl進(jìn)行放電；當(dāng)?shù)贜+3周期、第N+5周期、第N+7周期、...、第N+(2n+l)周期到來時(shí)，CLKB為高電平，CLK為低電平，M6、M9、M3和M7導(dǎo)通，M1、M2、M10、M5、M4和M8截止，M9和MlO的導(dǎo)通以使得Ml的源極接地，從而對M，I的輸出端進(jìn)行放電，M6的導(dǎo)通使得電容Cl接地，從而對電容Cl進(jìn)行放電，M9的導(dǎo)通以使得Ml的源極接地，從而對Ml的輸出端進(jìn)行放電。本發(fā)明實(shí)施例中，還提供一種GoA電路，該GoA電路可包括第一級移位寄存器、至少一個(gè)中間級移位寄存器和最后一級移位寄存器，其中第一級移位寄存器，用于在所述GoA電路開啟信號和時(shí)鐘信號的控制下給下級移位寄存器提供觸發(fā)，并在下級移位寄存器提供的反饋信號的控制下終止觸發(fā)信號的輸出；中間級移位寄存器，為如述圖2A 圖2D、圖3和圖4中的任意一個(gè)不意圖所不的移位寄存器；最后一級移位寄存器，用于在上級移位寄存器的觸發(fā)信號和時(shí)鐘信號的控給上級移位寄存器提供反饋信號。較佳地，上述GoA電路中的第一級移位寄存器和/或最后一級移位寄存器，為前述圖2A 圖2D、圖3和圖4中的任意一個(gè)不意圖所不的移位寄存器。一種顯示裝置，包括如前所述的陣列基 板驅(qū)動GoA電路。本發(fā)明實(shí)施例中，第一下拉單元在第一下拉控制單元的控制下周期性的對移位寄存器中的電容進(jìn)行放電，以及第二下拉單元在第二下拉控制單元的控制下周期性的對移位寄存器的輸出端進(jìn)行放電，從而能夠確保將移位寄存器中電容的電量放干凈，也能確保移位寄存器的輸出端能夠接地，從而使得移位寄存器在其非工作區(qū)域不輸出任何信號，不會對整個(gè)畫面的顯示產(chǎn)生干擾，提高畫面顯示質(zhì)量。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若對本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種移位寄存器，其特征在于，包括 一電容，接收上級移位寄存器的輸出端輸出的觸發(fā)信號，在所述觸發(fā)信號的控制下進(jìn)行充電，以提供第一驅(qū)動控制電壓至第一上拉單元； 第一上拉單元，與第一時(shí)鐘信號輸出端相連接，用于在所述第一驅(qū)動控制電壓的控制下進(jìn)行開關(guān)操作，從而控制第一時(shí)鐘信號從信號輸出端輸出； 第一下拉控制單元，在第一時(shí)鐘信號和第二時(shí)鐘信號的控制下向第一下拉單元提供周期性的第一下拉控制信號，以控制所述第一下拉單元對所述電容進(jìn)行周期性放電； 第一下拉單元，與第一下拉控制單元相連，在第一下拉控制信號的控制下對所述電容進(jìn)行放電； 第二下拉控制單元，在第一時(shí)鐘信號和第二時(shí)鐘信號的控制下向第二下拉單元提供周期性的第二下拉控制信號； 第二下拉單元，與第二下拉控制單元相連，在第二下拉控制信號的控制下周期性的對所述第一上拉單元的輸出端進(jìn)行放電。
2.如權(quán)利要求I所述的移位寄存器，其特征在于，還包括 第三下拉單元，在下級移位寄存器返回的反饋信號的控制下進(jìn)行開關(guān)操作，從而控制所述第一上拉單元的輸出端放電。
3.如權(quán)利要求I所述的移位寄存器，其特征在于，還包括 第二上拉單元，與所述電容相連，接收上級移位寄存器的輸出端輸出的觸發(fā)信號，并在接收到所述觸發(fā)信號時(shí)導(dǎo)通； 所述電容，在所述第二上拉單元導(dǎo)通時(shí)進(jìn)行充電。
4.如權(quán)利要求I 3任一項(xiàng)所述的移位寄存器，其特征在于，所述第一下拉控制單元包括 第一開關(guān)單元，在所述第二時(shí)鐘信號控制下導(dǎo)通，提供第二驅(qū)動控制電壓，以使所述第一下拉單元在所述第二驅(qū)動控制電壓的控制下導(dǎo)通； 第二開關(guān)單元，在所述第一時(shí)鐘信號控制下導(dǎo)通，以控制所述第一開關(guān)單元接地； 第三開關(guān)單元，在所述所述觸發(fā)信號控制下導(dǎo)通，以控制所述第一開關(guān)單元接地。
5.如權(quán)利要求4所述的移位寄存器，其特征在于，所述第二下拉控制單元包括 第四開關(guān)單元，在所述第二時(shí)鐘信號控制下導(dǎo)通，提供第三驅(qū)動控制電壓，以使所述第二下拉單元在所述第三驅(qū)動控制電壓的控制下導(dǎo)通； 第五開關(guān)單元，在所述第一時(shí)鐘信號控制下導(dǎo)通，以控制所述第四開關(guān)單元接地。
6.如權(quán)利要求5所述的移位寄存器，其特征在于，所述第一上拉單元包括第一薄膜晶體管，所述第二上拉單元包括第二薄膜晶體管； 所述第二薄膜晶體管的漏極和柵極均與所述上級移位寄存器的輸出端相連，源極與所述電容相連； 所述第一薄膜晶體管的漏極與第一時(shí)鐘信號輸出端相連，柵極與所述電容相連以接收所述第一驅(qū)動控制電壓，源極與信號輸出端相連。
7.如權(quán)利要求6所述的移位寄存器，其特征在于，所述第第一開關(guān)單元包括第三薄膜晶體管，第二開關(guān)單元包括第四晶體薄膜管，第三開關(guān)單元包括第五薄膜晶體管時(shí)，所述第一下拉單元包括第六薄膜晶體管；所述第三薄膜晶體管的漏極和柵極均與第二時(shí)鐘信號輸出端相連接，源極分別與第四薄膜晶體管的漏極、第五薄膜晶體管的漏極以及第六薄膜晶體管的柵極相連接； 所述第四薄膜晶體管的柵極與第一時(shí)鐘信號輸出端相連接，漏極與所述第三薄膜晶體管的源極相連接，源極接地； 所述第五薄膜晶體管的柵極與所述上級移位寄存器的輸出端相連接，漏極與所述第三薄膜晶體管的源極相連接，源極接地； 所述第六薄膜晶體管的柵極與所述第三薄膜晶體管的源極相連接，并接收第二驅(qū)動控制電壓，漏極與所述電容相連接，源極接地。
8.如權(quán)利要求7所述的移位寄存器，其特征在于，所述第四開關(guān)單元包括第七薄膜晶體管，第五開關(guān)單元包括第八薄膜晶體管，第二下拉單元包括第九薄膜晶體管； 所述第七薄膜晶體管的漏極和柵極均與第二時(shí)鐘信號輸出端相連接，源極分別與第八薄膜晶體管的漏極、第九薄膜晶體管的柵極相連接； 所述第八薄膜晶體管的漏極與第七薄膜晶體管的源極相連接，柵極與第一時(shí)鐘信號輸出端相連接，源極接地； 所述第九薄膜晶體管的漏極與所述第一薄膜晶體管的輸出端相連接，柵極與所述第七薄膜晶體管的源極相連接并接收第三驅(qū)動控制電壓，源極接地。
9.如權(quán)利要求8所述的移位寄存器，其特征在于，所述第三下拉單元包括第十薄膜晶體管，且所述第十薄膜晶體管的漏極與所述第一薄膜晶體管的輸出相連接，柵極與下一級移位寄存器的輸出端相連接，源極接地。
10.一種陣列基板驅(qū)動電路，其特征在于，包括第一級移位寄存器、至少一個(gè)中間級移位寄存器、最后一級移位寄存器，其特征在于， 第一級移位寄存器，用于在GoA電路開啟信號和時(shí)鐘信號的控制下給下級移位寄存器提供觸發(fā)，并在下級移位寄存器提供的反饋信號的控制下終止觸發(fā)信號的輸出； 中間級移位寄存器，為權(quán)利要求I 9中任意一項(xiàng)所述的移位寄存器； 最后一級移位寄存器，用于在上級移位寄存器的觸發(fā)信號和時(shí)鐘信號的控給上級移位寄存器提供反饋信號。
11.一種顯示裝置，其特征在于，包括如權(quán)利要求10所述的陣列基板驅(qū)動電路。
全文摘要
本發(fā)明公開了移動寄存器、陣列基板驅(qū)動電路及顯示裝置，以實(shí)現(xiàn)移動寄存器在非工作區(qū)域時(shí)能夠?qū)﹄娙莺洼敵龆诉M(jìn)行周期性放電，確保移動寄存器在非工作區(qū)域時(shí)輸出的信號為零，不會對整個(gè)畫面的顯示產(chǎn)生干擾。移動寄存器包括電容在觸發(fā)信號的控制下進(jìn)行充電以提供第一驅(qū)動控制電壓；第一上拉單元在第一驅(qū)動控制電壓的控制下控制第一時(shí)鐘信號輸出；第一下拉單元周期性的對電容進(jìn)行放電；第一下拉控制單元在第一時(shí)鐘信號和第二時(shí)鐘信號的控制下控制第一下拉單元對電容進(jìn)行周期性放電；第二下拉單元周期性的對第一上拉單元的輸出端進(jìn)行放電；第二下拉控制單元在第一時(shí)鐘信號和第二時(shí)鐘信號的控制下控制第二下拉單元對第一上拉單元的輸出端進(jìn)行放電。
文檔編號G09G3/36GK102629461SQ20121004135
公開日2012年8月8日 申請日期2012年2月21日 優(yōu)先權(quán)日2012年2月21日
發(fā)明者崔文海 申請人:北京京東方光電科技有限公司