專利名稱：驅(qū)動(dòng)電路單元、柵極驅(qū)動(dòng)電路及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種顯示裝置及其采用的柵極驅(qū)動(dòng)電路。
背景技術(shù)：
薄膜晶體管(TFT)平板顯示(FPD, Flat Panel Display)技術(shù)是當(dāng)今顯示技術(shù)的主流。其中，集成柵極驅(qū)動(dòng)電路是FPD技術(shù)發(fā)展過(guò)程中涌現(xiàn)的新技術(shù)；這種將柵極驅(qū)動(dòng)電路集成于顯示基板(如玻璃)上的優(yōu)點(diǎn)是減少了外圍驅(qū)動(dòng)芯片的數(shù)量及其壓封エ序，使質(zhì)量輕、厚度薄且外觀対稱的窄邊框面板得以實(shí)現(xiàn)，液晶模組更為緊湊、且顯示器件的機(jī)械和電學(xué)可靠性增強(qiáng)，而且有可能簡(jiǎn)化柵源極驅(qū)動(dòng)電路、提高顯 示面板的分辨率、以及增加實(shí)現(xiàn)柔性面板的可能性?，F(xiàn)行的TFT技術(shù)包括非晶硅(a-Si :H)、多晶硅(p_Si)以及氧化物TFT技術(shù)。雖然這些TFT技術(shù)因各自的優(yōu)點(diǎn)被研究以應(yīng)用于集成柵極驅(qū)動(dòng)電路技術(shù)中，但它們也存在ー些缺點(diǎn)。如圖I所示為常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)電路的結(jié)構(gòu)。對(duì)于有X行的有源顯示面板，柵極驅(qū)動(dòng)電路11包括X級(jí)串聯(lián)的柵極驅(qū)動(dòng)電路單元(如圖示的111、112、113等)。每一條柵極掃描線對(duì)應(yīng)于ー級(jí)柵極驅(qū)動(dòng)電路単元的輸出。該常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)電路的工作時(shí)序如圖2所示，其中，CK1和CK2是兩條時(shí)鐘信號(hào)線，VnM0,Vn+1M0,Vn+2M0是三條連續(xù)的柵極掃描信號(hào)線，Vmss1是第一電壓源信號(hào)線。CK1和CK2的周期為T/2，CK1超前CK2的時(shí)間是T/4(T > O)，柵極掃描信號(hào)脈沖寬度為Τ/4。每個(gè)柵極驅(qū)動(dòng)電路單元包括有第一輸入信號(hào)接ロ Vmii、第二輸入信號(hào)接ロ Vmi2、時(shí)鐘信號(hào)接ロ(VM、Vm)、低電平接ロ Vmss和輸出信號(hào)接ロ VM。第N+1級(jí)柵極驅(qū)動(dòng)電路單元的第一輸入信號(hào)接ロ Vmii耦合到第N級(jí)的輸出信號(hào)接ロ V:，第N+1級(jí)柵極驅(qū)動(dòng)電路單元的第二輸入信號(hào)接ロ Vmi2耦合到第N+2級(jí)的輸出信號(hào)接ロ Vn+2mq。柵極驅(qū)動(dòng)電路的輸出信號(hào)接ロ Vsro耦合到對(duì)應(yīng)的柵線，為對(duì)應(yīng)的柵線提供柵極掃描信號(hào)。圖3為圖I中常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)電路單元的結(jié)構(gòu)示意圖。圖4為圖3所示常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)電路單元的時(shí)序圖。常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)電路單元通過(guò)ル將輸出節(jié)點(diǎn)Vsro耦合到Vma的高電平，通過(guò)Mn、M3分別將M2的柵極Qm節(jié)點(diǎn)、輸出節(jié)點(diǎn)Vhj耦合到Vmss的低電平。采用兩相時(shí)鐘Vma和Vmb將輸出節(jié)點(diǎn)Vhj穩(wěn)定在Vmss的低電平。然而，這種常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)電路單元存在至少兩個(gè)問(wèn)題ー是低溫穩(wěn)定性問(wèn)題。驅(qū)動(dòng)晶體管M2在將輸出節(jié)點(diǎn)Vsro上拉到時(shí)鐘信號(hào)Vma的高電平時(shí)是工作在線性區(qū)。根據(jù)晶體管驅(qū)動(dòng)電流公式，Im = μ EfCi (ff/L) (Vgs-Vt-Vds/2)Vds(I)其中μ EF為TFT器件的有效遷移率，C1為TFT器件単位面積的柵電容，W、L分別為TFT器件的有效溝道寬度和溝道長(zhǎng)度，Ves為TFT器件的柵源偏壓，Vds為TFT器件的漏源偏壓，Vt為TFT器件的閾值電壓。以非晶硅TFT為例，已有的研究成果表明隨著溫度的降低，非晶硅中自由電荷量減小，陷阱電荷量増加，所以Uef會(huì)減小。Im會(huì)隨著Uef的減小而減小，導(dǎo)致非晶硅TFT的驅(qū)動(dòng)能力下降。因此ル在將時(shí)鐘信號(hào)Vma的高電平耦合到輸出節(jié)點(diǎn)、吋，驅(qū)動(dòng)電流減小，輸出信號(hào)脈沖的上升時(shí)間增加，減小了輸出信號(hào)的用于驅(qū)動(dòng)?xùn)艠O掃描線的有效脈沖寬度；這將限制電路在低溫場(chǎng)合的應(yīng)用。ニ是功耗問(wèn)題?，F(xiàn)行的TFT的エ藝主要以非自對(duì)準(zhǔn)為主。這里仍以非晶硅TFT為例，圖5示意了倒柵結(jié)構(gòu)的TFT的版圖。版圖中柵與源漏存在交疊區(qū)域A1. A2，因而會(huì)產(chǎn)生寄生電容Ces和CeD。在圖4所示的柵極驅(qū)動(dòng) 電路中，驅(qū)動(dòng)晶體管M2的面積比較大。對(duì)于驅(qū)動(dòng)晶體管來(lái)說(shuō)，柵-漏寄生電容CeD較大時(shí)會(huì)將驅(qū)動(dòng)晶體管M2漏極時(shí)鐘信號(hào)Vma的跳變△ Vmm耦合到驅(qū)動(dòng)晶體管柵極，即Qm點(diǎn)，引起Qm點(diǎn)的跳變?chǔ)?Vqm,即時(shí)鐘饋通效應(yīng)，如圖4的時(shí)序圖所示的Qm的尖刺，此時(shí)，根據(jù)電容分壓原理推導(dǎo)得到下式AVqm= (CGD+WLCV2) X ΔVclk/(Cm^CgJCgJWLCi)(2)其中，電容Cms兩端分別連接驅(qū)動(dòng)晶體管M2的柵極和源扱，如圖3所示。Qm點(diǎn)的跳變?chǔ)?Vqm—方面會(huì)導(dǎo)致驅(qū)動(dòng)晶體管M2的誤開啟，另一方面也會(huì)對(duì)寄生電容CeD、Cgs充電和放電，增加了驅(qū)動(dòng)晶體管M2的動(dòng)態(tài)功耗Ps。動(dòng)態(tài)功耗的增加量為Δ Ps = CGDf Δ Vq2(3)其中f為時(shí)鐘信號(hào)的頻率。由于驅(qū)動(dòng)晶體管的面積比較大，驅(qū)動(dòng)晶體管是柵驅(qū)動(dòng)電路單元功耗的主要來(lái)源，即電路的動(dòng)態(tài)功耗會(huì)增加。電路總功耗為P = PS+PD(4)其中Pd為電路的靜態(tài)功耗，Pd=E IdisX(Vmh-Vsc)(5)其中Ims為非晶硅TFT器件的反向漏電流，Va為第一電壓源Vmss，是低電平，Vmh為高于第一電壓源值A(chǔ)V的高電平值。由于非晶硅TFT器件的反向漏電流比較小，約10_12A數(shù)量級(jí)，所以靜態(tài)功耗比較小。TFT柵極驅(qū)動(dòng)電路動(dòng)態(tài)功耗Ps要遠(yuǎn)大于電路靜態(tài)功耗PD，占據(jù)電路總功耗P的主要部分。因此當(dāng)柵極驅(qū)動(dòng)電路的動(dòng)態(tài)功耗增加吋，電路的總功耗也會(huì)顯著増加。而在移動(dòng)設(shè)備的顯示中，功耗的增加會(huì)使電池使用時(shí)間減少，從而導(dǎo)致移動(dòng)設(shè)備的續(xù)航時(shí)間不足。因此，設(shè)計(jì)新的集成柵驅(qū)動(dòng)電路以拓寬有效輸出脈沖寬度及工作溫度范圍、以及降低電路的功耗是亟待解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明要解決的主要技術(shù)問(wèn)題是，提供一種驅(qū)動(dòng)電路單元、采用該驅(qū)動(dòng)電路單元實(shí)現(xiàn)的柵極驅(qū)動(dòng)電路、以及顯示裝置。根據(jù)本發(fā)明的ー個(gè)方面，提供ー種柵極驅(qū)動(dòng)電路，包括多級(jí)串聯(lián)的驅(qū)動(dòng)電路單元，其中姆ー級(jí)輸出ー柵極掃描信號(hào)，且同一巾貞內(nèi)的后ー級(jí)柵極掃描信號(hào)比前一級(jí)柵極掃描信號(hào)滯后半個(gè)相位，每ー級(jí)驅(qū)動(dòng)電路單元包括輸入模塊，用于從信號(hào)輸入接ロ接收輸入信號(hào)，并在輸入信號(hào)的控制下，提供驅(qū)動(dòng)模塊的開啟電壓；驅(qū)動(dòng)模塊，包括與輸入模塊耦合的控制端，所述驅(qū)動(dòng)模塊的控制端響應(yīng)開啟電壓，將第一時(shí)鐘信號(hào)傳送至信號(hào)輸出接ロ ；放電模塊，用于響應(yīng)相鄰級(jí)的驅(qū)動(dòng)電路單元的輸出信號(hào)或相鄰級(jí)的驅(qū)動(dòng)電路單元的輸出信號(hào)與第二時(shí)鐘信號(hào)，將驅(qū)動(dòng)模塊的控制端耦合到第一電壓源，使驅(qū)動(dòng)模塊關(guān)閉；時(shí)鐘饋通抑制模塊，用于在第一時(shí)鐘信號(hào)、第四時(shí)鐘信號(hào)以及當(dāng)前第N級(jí)的前ー級(jí)柵極驅(qū)動(dòng)電路單元的輸出信號(hào)的控制下，穩(wěn)定驅(qū)動(dòng)模塊的控制端的電位；低電平維持模塊，用于在第一時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)的控制下，將輸出信號(hào)穩(wěn)定在第一電壓源的電位；所述第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)是周期為T的M相時(shí)鐘信號(hào)，且依次前者超前后者T/(2M)，一個(gè)相位的值為為大于或等于2的整數(shù)，N為正整數(shù)。 根據(jù)本發(fā)明的又ー個(gè)方面，提供一種驅(qū)動(dòng)電路單元，應(yīng)用于柵極驅(qū)動(dòng)電路和/或源極驅(qū)動(dòng)電路，其中所述柵極驅(qū)動(dòng)電路包括多級(jí)串聯(lián)的所述驅(qū)動(dòng)電路單元；所述源極驅(qū)動(dòng)電路包括移位寄存器，所述移位寄存器包括至少ー級(jí)所述驅(qū)動(dòng)電路單元；當(dāng)前第N級(jí)驅(qū)動(dòng)電路單元包括輸入模塊，用于從信號(hào)輸入接ロ接收輸入信號(hào)，并在輸入信號(hào)的控制下，提供驅(qū)動(dòng)模塊的開啟電壓；驅(qū)動(dòng)模塊，包括與輸入模塊耦合的控制端，所述驅(qū)動(dòng)模塊的控制端響應(yīng)開啟電壓，將第一時(shí)鐘信號(hào)傳送至信號(hào)輸出接ロ ；放電模塊，用于響應(yīng)相鄰級(jí)的驅(qū)動(dòng)電路單元的輸出信號(hào)或相鄰級(jí)的驅(qū)動(dòng)電路單元的輸出信號(hào)與第二時(shí)鐘信號(hào)，將驅(qū)動(dòng)模塊的控 制端耦合到第一電壓源，使驅(qū)動(dòng)模塊關(guān)閉；時(shí)鐘饋通抑制模塊，用于在第一時(shí)鐘信號(hào)、第四時(shí)鐘信號(hào)以及前一級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)的控制下，穩(wěn)定驅(qū)動(dòng)模塊的控制端的電位；低電平維持模塊，用于在第一時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)的控制下，將輸出信號(hào)穩(wěn)定在第一電壓源的電位；所述第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)是周期為T的M相時(shí)鐘信號(hào)，占空比均為1/M，且依次前者超前后者T/(2M)，一個(gè)相位的值為2 Ji /M，其中，T > 0，M為大于或等于2的整數(shù)，N為正整數(shù)。根據(jù)本發(fā)明的另ー個(gè)方面，提供一種顯示裝置，包括面板，所述面板包括由多個(gè)像素構(gòu)成的ニ維像素矩陣、以及與每個(gè)像素陣列相連的第一方向的多條數(shù)據(jù)線和第二方向的多條柵極掃描線；數(shù)據(jù)驅(qū)動(dòng)電路，用于給所述數(shù)據(jù)線提供圖像信號(hào)；以及如上所述的柵極驅(qū)動(dòng)電路，用于給所述柵極掃描線提供驅(qū)動(dòng)信號(hào)。根據(jù)本發(fā)明的另ー個(gè)方面，還提供一種顯示裝置，包括面板，所述面板包括由多個(gè)像素構(gòu)成的ニ維像素矩陣、以及與每個(gè)像素陣列相連的第一方向的多條數(shù)據(jù)線和第二方向的多條柵極掃描線；數(shù)據(jù)驅(qū)動(dòng)電路，用于給所述數(shù)據(jù)線提供圖像信號(hào)；柵極驅(qū)動(dòng)電路，用于給所述柵極掃描線提供驅(qū)動(dòng)信號(hào)；其中，所述數(shù)據(jù)驅(qū)動(dòng)電路包括移位寄存器，所述移位寄存器包括至少ー級(jí)如上所述的驅(qū)動(dòng)電路単元。本發(fā)明的有益效果是通過(guò)時(shí)序的配合以及相鄰級(jí)的驅(qū)動(dòng)電路單元的輸出信號(hào)，采用驅(qū)動(dòng)模塊實(shí)現(xiàn)輸出信號(hào)的快速上拉和快速下拉，從而即使在較低溫度下，輸出信號(hào)的上升、下降延遲時(shí)間也較小，同時(shí)，由于柵極驅(qū)動(dòng)電路輸出信號(hào)交疊，可以忽略上升時(shí)間對(duì)輸出信號(hào)脈沖有效脈寬的影響，相對(duì)拓寬了輸出信號(hào)脈沖的有效脈寬，此外，時(shí)鐘饋通抑制模塊可以很好的穩(wěn)定驅(qū)動(dòng)管柵極電位從而驅(qū)動(dòng)晶體管相關(guān)的動(dòng)態(tài)功耗也就相應(yīng)地減小，進(jìn)而柵極驅(qū)動(dòng)電路的總功耗也相應(yīng)減少。


圖I示例性地描述了常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)電路結(jié)構(gòu)框圖；圖2為示例性地描述了圖I所示常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)電路的時(shí)序圖；圖3示例性地描述了圖I所示常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)単元電路圖；圖4示例性地描述了圖3所示常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)電路單元的時(shí)序圖；圖5示例性地描述了底柵倒堆疊結(jié)構(gòu)的TFT的版圖；圖6示例性地描述了 TFTIXD的驅(qū)動(dòng)系統(tǒng)的整體結(jié)構(gòu)圖7示例性地描述了本發(fā)明實(shí)施例一的驅(qū)動(dòng)電路單元結(jié)構(gòu)；圖8示例性地描述了圖7所示的驅(qū)動(dòng)電路單元時(shí)序圖；圖9示例性地描述了本發(fā)明實(shí)施例ニ的驅(qū)動(dòng)電路單元結(jié)構(gòu)；圖10示例性地描述了圖9所示的驅(qū)動(dòng)電路單元時(shí)序圖；圖11示例性地描述了本發(fā)明實(shí)施例三的驅(qū)動(dòng)電路單元結(jié)構(gòu)；圖12示例性地描述了圖11所示的驅(qū)動(dòng)電路單元時(shí)序圖；圖13示例性地描述了本發(fā)明實(shí)施例四的驅(qū)動(dòng)電路單元結(jié)構(gòu)；圖14示例性地描述了圖13所示的驅(qū)動(dòng)電路單元時(shí)序圖； 圖15示例性地描述了由實(shí)施例一中的驅(qū)動(dòng)電路單元構(gòu)成的柵極驅(qū)動(dòng)電路框圖；圖16示例性地描述了由實(shí)施例ニ中的驅(qū)動(dòng)電路單元構(gòu)成的柵極驅(qū)動(dòng)電路框圖；圖17示例性地描述了由實(shí)施例三中的驅(qū)動(dòng)電路單元構(gòu)成的柵極驅(qū)動(dòng)電路框圖；圖18示例性地描述了圖15、圖16、圖17所示的柵極驅(qū)動(dòng)電路時(shí)序圖。
具體實(shí)施例方式下面通過(guò)具體實(shí)施方式
結(jié)合附圖對(duì)本發(fā)明作進(jìn)ー步詳細(xì)說(shuō)明。圖6所示為顯示裝置的結(jié)構(gòu)示意圖。如圖6所示,顯示裝置包括顯示面板、柵極驅(qū)動(dòng)電路、源極驅(qū)動(dòng)電路以及外圍的時(shí)序控制電路、電壓源轉(zhuǎn)換電路等。其中，顯示面板包括由多個(gè)ニ維像素構(gòu)成的ニ維像素矩陣(例如該像素矩陣為X行、Y列，Χ、γ均為正整數(shù))，以及與姆個(gè)像素相連的第一方向(例如橫向)的多條柵極掃描線(掃描線上的掃描信號(hào)由柵極驅(qū)動(dòng)電路產(chǎn)生)和第二方向(例如縱向)的多條數(shù)據(jù)線(數(shù)據(jù)線上的數(shù)據(jù)信號(hào)由源極驅(qū)動(dòng)電路產(chǎn)生)。一般地，像素陣列中的同一行像素均連接到同一條柵極掃描線，像素陣列中的同一列像素則連接到同一條數(shù)據(jù)線。柵極驅(qū)動(dòng)電路用于在時(shí)序控制電路的控制下順序地驅(qū)動(dòng)面板的柵極掃描線；源極驅(qū)動(dòng)電路用于在時(shí)序控制電路的控制下驅(qū)動(dòng)面板的數(shù)據(jù)線；時(shí)序控制電路用于控制整個(gè)顯示器動(dòng)作的時(shí)序；共電極參考電壓源用于設(shè)定面板的共電極電壓；電壓源轉(zhuǎn)換電路用于產(chǎn)生所需的電壓源。另ー種顯示裝置的實(shí)施例中，時(shí)序控制電路和電壓源轉(zhuǎn)換電路也可以集成到柵極驅(qū)動(dòng)電路和源極驅(qū)動(dòng)電路中，從而該顯示裝置外在體現(xiàn)為包括顯示面板、柵極驅(qū)動(dòng)電路和源極驅(qū)動(dòng)電路，柵極驅(qū)動(dòng)電路產(chǎn)生柵極掃描信號(hào)，將該掃描信號(hào)輸出到柵極掃描線以完成對(duì)像素陣列的逐行掃描；數(shù)據(jù)驅(qū)動(dòng)電路產(chǎn)生圖像數(shù)據(jù)信號(hào)，通過(guò)數(shù)據(jù)線傳輸?shù)綄?duì)應(yīng)的像素単元內(nèi)以實(shí)現(xiàn)圖像灰度。一些實(shí)施例中，顯示裝置可以是液晶顯示(TFT IXD)、有機(jī)發(fā)光顯示(TFT0LED)、電子紙顯示(E-paper)等。這里以TFT IXD為例作說(shuō)明。首先對(duì)ー些術(shù)語(yǔ)進(jìn)行說(shuō)明。晶體管可以是場(chǎng)效應(yīng)晶體管(FET)或者雙極型晶體管(BJT)。當(dāng)晶體管為雙極型晶體管時(shí)，其控制極是指雙極型晶體管的基極，第一、ニ電流導(dǎo)通極分別指雙極型晶體管的集電極和發(fā)射扱。當(dāng)晶體管為場(chǎng)效應(yīng)晶體管時(shí)，其控制極是指場(chǎng)效應(yīng)晶體管的柵極，第一、ニ電流導(dǎo)通極分別指場(chǎng)效應(yīng)晶體管的漏極和源扱。顯示裝置中的晶體管通常為薄膜晶體管(TFT)，此時(shí)，晶體管的控制極指的是薄膜晶體管的柵極，第一電流導(dǎo)通極指的是薄膜晶體管的漏極，第二電流導(dǎo)通極指的是薄膜晶體管的源扱。本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路包括多級(jí)串聯(lián)的驅(qū)動(dòng)電路單元，其中每ー級(jí)輸出一柵極掃描信號(hào)，且同一巾貞內(nèi)的后ー級(jí)柵極掃描信號(hào)比前ー級(jí)柵極掃描信號(hào)滯后半個(gè)相位，每ー級(jí)驅(qū)動(dòng)電路單元包括輸入模塊，用于從信號(hào)輸入接ロ接收輸入信號(hào)，并在輸入信號(hào)的控制下，提供驅(qū)動(dòng)模塊的開啟電壓；驅(qū)動(dòng)模塊，其控制端耦合到輸入模塊，響應(yīng)該開啟電壓，將第一時(shí)鐘信號(hào)傳送至輸出接ロ ；放電模塊，其響應(yīng)相鄰的級(jí)間輸出信號(hào)以及時(shí)鐘信號(hào)，將驅(qū)動(dòng)模塊的控制端耦合到第一電壓源的電位；抑制時(shí)鐘饋通模塊，用于穩(wěn)定驅(qū)動(dòng)模塊的控制端電位，減小時(shí)鐘饋通效應(yīng)引起的驅(qū)動(dòng)模塊控制端電壓的跳變；低電平維持模塊，用于將輸出的柵極掃描信號(hào)穩(wěn)定在第一電壓源的電位。該驅(qū)動(dòng)電路單?？蓱?yīng)用于柵極驅(qū)動(dòng)電路和/或源極驅(qū)動(dòng)電路。對(duì)于輸入模塊，可以由柵極與漏極連接在一起的第一晶體管實(shí)現(xiàn)，也可以由三個(gè)晶體管實(shí)現(xiàn)，即第十晶體管柵極、第十晶體管漏極以及第九晶體管漏極連接在一起，第十晶體管源極、第九晶體管源極以及第一晶體管柵極連接在一起，可以將輸入信號(hào)無(wú)閾值損失地傳送到驅(qū)動(dòng)模塊的控制端；對(duì)于當(dāng)前級(jí)(如第N級(jí)，N為正整數(shù))驅(qū)動(dòng)電路單元而言，其輸入信號(hào)可以是第N-I級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)，為增加預(yù)充時(shí)間，輸入信號(hào)也可以為 第N-2級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)。對(duì)于驅(qū)動(dòng)模塊，主要包括第二晶體管，其柵極(即驅(qū)動(dòng)模塊的控制端)由輸入模塊和放電模塊控制，漏極連接第一時(shí)鐘信號(hào)，實(shí)現(xiàn)將第一時(shí)鐘信號(hào)傳送到輸出接ロ。對(duì)于放電模塊，主要包括第三晶體管，在第N+1級(jí)和第N+2級(jí)驅(qū)動(dòng)電路單元輸出信號(hào)或第N+2級(jí)驅(qū)動(dòng)電路單元輸出信號(hào)和第二時(shí)鐘信號(hào)的控制下，將驅(qū)動(dòng)模塊的控制端耦合到第一電壓源的電位。對(duì)于抑制時(shí)鐘饋通模塊，一方面由第五晶體管在第一時(shí)鐘信號(hào)的控制下，將驅(qū)動(dòng)模塊控制端耦合到輸出接ロ的電位，另ー方面由第六晶體管在第四時(shí)鐘信號(hào)控制下，將驅(qū)動(dòng)模塊控制端耦合到輸入信號(hào)的低電平。對(duì)于低電平維持模塊，其由第一時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)控制，當(dāng)?shù)谝粫r(shí)鐘信號(hào)為高電平時(shí)，利用第二電容和第七晶體管將輸出信號(hào)耦合到第一電壓源的電位，當(dāng)?shù)谌龝r(shí)鐘信號(hào)為高電平時(shí)，利用第四晶體管將輸出信號(hào)耦合到第一電壓源的電位。以下結(jié)合圖7-18給出具體的實(shí)施例對(duì)驅(qū)動(dòng)電路單元、以及采用該驅(qū)動(dòng)電路單元的柵極驅(qū)動(dòng)電路作進(jìn)ー步說(shuō)明。實(shí)施例一如圖7所示，驅(qū)動(dòng)電路單元包括五個(gè)模塊輸入模塊71、驅(qū)動(dòng)模塊72、放電模塊73、時(shí)鐘饋通抑制模塊74和低電平維持模塊75。圖8是該驅(qū)動(dòng)電路単元的時(shí)序圖。下面具體詳細(xì)說(shuō)明圖7所示電路的工作過(guò)程。第一輸入信號(hào)V11為第N-I級(jí)驅(qū)動(dòng)電路單兀的輸出信號(hào)Vn',第二輸入信號(hào)V12為第N+1級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)VN+1。，第三輸入信號(hào)V13為第N+2級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)ν%。其中，第N-I級(jí)輸出信號(hào)νΝΛ、第N級(jí)輸出信號(hào)、第Ν+1級(jí)輸出信號(hào)Vn'和第Ν+2級(jí)輸出信號(hào)ず' 均為脈寬為Τ/2的脈沖信號(hào)，并依次交疊Τ/4的時(shí)間。第一時(shí)鐘信號(hào)Va、第三時(shí)鐘信號(hào)Vc和第四時(shí)鐘信號(hào)Vd均為周期為Τ、占空比為50%的時(shí)鐘信號(hào)，并依次前者比后者超前Τ/4的時(shí)間。其中，N為小于X的正整數(shù)，X是正整數(shù)，為行或列的柵極掃描線的總數(shù)；各時(shí)鐘信號(hào)的高電平為Vh，低電平為\ ；VSS為第一電壓源，是低電平且值為\。應(yīng)理解，各級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)的脈沖寬度(即脈寬)不一定是T/2。輸出信號(hào)的脈沖寬度，通常是由時(shí)鐘信號(hào)的高電平脈沖寬度決定的，在圖7中，輸出信號(hào)Vtj是通過(guò)驅(qū)動(dòng)晶體管T2將時(shí)鐘信號(hào)Va耦合到輸出接ロ得到的，所以輸出信號(hào)\的脈沖寬度與時(shí)鐘信號(hào)的高電平脈沖寬度一祥。由于實(shí)施例中的時(shí)鐘信號(hào)占空比為50%，周期為T，所以輸出信號(hào)的脈沖寬度為T/2 ;同時(shí)，輸出信號(hào)也不一定必須交疊T/4，其也可以交疊T/ (2M)。輸出信號(hào)交疊T/(2M)時(shí),時(shí)鐘信號(hào)需要M相,并依次交疊T/(2M)。時(shí)鐘信號(hào)交疊的時(shí)間與輸出脈沖信號(hào)交疊的時(shí)間相同，所以，當(dāng)輸出信號(hào)交疊T/(2M)時(shí),時(shí)鐘信號(hào)需要M相,并依次交疊T/(2M)。如圖8所示，驅(qū)動(dòng)電路單元的工作過(guò)程分為四個(gè)階段預(yù)充階段h、上拉階段t2a和t2b、下拉階段t3和t4、以及低電平維持階段t5。可以理解，由于柵極驅(qū)動(dòng)電路需要在ー幀的時(shí)間內(nèi)，對(duì)顯示裝置的所有行順序輸出脈沖信號(hào)，下一幀再循環(huán)重復(fù)；圖8示出的是驅(qū)動(dòng)電路單元的時(shí)序圖，對(duì)于此電路單元，低電平維持階段t5的起點(diǎn)是1:4的終點(diǎn),t5的終點(diǎn)則是下一幀時(shí)間內(nèi)同樣時(shí)序的圖8中b的起點(diǎn)。這里定義第 一晶體管T1的源極和第二晶體管T2的柵極的連接節(jié)點(diǎn)為節(jié)點(diǎn)Q，第七晶體管T7的柵極和第八晶體管T8漏極的連接節(jié)點(diǎn)為節(jié)點(diǎn)Qb。(I)預(yù)充電階段h此時(shí),第二晶體管T2的漏極為低電平,第一輸入信號(hào)V11為高電平,通過(guò)第一晶體管T1將節(jié)點(diǎn)Q上拉到高電平，第二晶體管T2在參與給負(fù)載充電之前被充分打開，這ー過(guò)程稱為預(yù)充電階段。在預(yù)充電階段，因?yàn)榈谝惠斎胄盘?hào)V11為高電平，所以第一晶體管T1開啟，節(jié)點(diǎn)Q的電位逐漸上升；當(dāng)節(jié)點(diǎn)Q的電位高于第二晶體管T2的閾值電壓Vt的時(shí)候，第二晶體管T2被打開。因?yàn)榈谝粫r(shí)鐘信號(hào)Va為低電平,所以輸出信號(hào)Vo保持為低電平。因?yàn)榈谌龝r(shí)鐘信號(hào)V。也為高電平，所以第四晶體管T4打開，將輸出信號(hào)Vtj耦合到第一電壓源Vss。預(yù)充電結(jié)束時(shí)刻，節(jié)點(diǎn)Q的電位達(dá)到Vh-Vt。(2)上拉階段t2a和t2b此時(shí)，第二晶體管T2的漏極電壓變成高電平，處于開啟狀態(tài)的第二晶體管T2給負(fù)載端充電，并將信號(hào)輸出接ロ I的電位上拉，這ー過(guò)程稱為上拉階段。在本階段，第一輸入信號(hào)V11在前一半時(shí)間t2a內(nèi)保持高電平，第一晶體管T1仍處于開啟狀態(tài)。第一時(shí)鐘信號(hào)\變?yōu)楦唠娖?，并通過(guò)第二晶體管T2給負(fù)載提供充電電流,輸出接ロ Vtj逐漸上升到Vh。由于第二晶體管T2的柵漏寄生電容Ces和電容C1中存有電荷，電容兩端的電壓不能突變，所以節(jié)點(diǎn)Q的電位會(huì)隨著輸出接ロ \同時(shí)上升，這就是自舉效應(yīng)，理論上Q點(diǎn)自舉達(dá)到的電位為2Vh_Vt。此時(shí)，第五晶體管T5的柵極Va為高電平VH，源極V。為高電平Vh，柵源偏HVes5 = O < Vt5，因此T5關(guān)斷。在后一半時(shí)間t2b內(nèi)，第一輸入信號(hào)V11變?yōu)榈碗娖?，第一晶體管T1關(guān)斷，與節(jié)點(diǎn)Q連接的晶體管!\、T3> T5, T6均處于關(guān)斷狀態(tài)，節(jié)點(diǎn)Q的存儲(chǔ)電荷沒有泄放通路，所以節(jié)點(diǎn)Q懸浮并保持為高電平2Vh-Vt。由于第二晶體管T2管的柵極(Q點(diǎn))電位為2VH-VT，源極(輸出接點(diǎn)V。)電位為Vh，柵源偏壓為Ves2 = Vh-Vt> Vt2，所以第二晶體管T2始終保持開啟狀態(tài)。第三時(shí)鐘信號(hào)V。為低電平，所以第四晶體管T4關(guān)斷。在上拉階段，第二晶體管T2工作于線性導(dǎo)通區(qū)。在上拉階段之初，第五晶體管T5也處于線性導(dǎo)通的狀態(tài)；當(dāng)輸出信號(hào)\達(dá)到Vh-Vt后，第五晶體管T5被關(guān)斷。由于輸出信號(hào)\能夠較快速度地達(dá)到Vh-Vt,因此上拉過(guò)程受第五晶體管T5的影響較小。此外，第一時(shí)鐘信號(hào)Va跳變?yōu)楦唠娖綍r(shí)，會(huì)通過(guò)第二電容C2將高電平部分耦合到Qb點(diǎn)。但由于輸出信號(hào)\為高電平，即第八晶體管T8的柵極為高電平，第八晶體管T8開啟，將Qb點(diǎn)電位耦合到第一電壓源Vss的低電平，所以第七晶體管T7不會(huì)開啟，即第七晶體管T7不會(huì)將輸出信號(hào)\耦合到低電平的第一電壓源Vss。(3)下拉階段t3和t4第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6將輸出接ロ \和節(jié)點(diǎn)Q拉到第一電壓源Vss的電位的過(guò)程稱為下拉階段。下拉階段包含兩個(gè)連續(xù)的過(guò)程，第一個(gè)過(guò)程t3是將輸出接ロ \下拉到低電平\。第二輸入信號(hào)V12為與第三輸入信號(hào)V13均為高電平，由于第三晶體管T3的源極(V12)電位為νΗ，柵極(V13)電位為Vh，漏極(Q節(jié)點(diǎn))電位為VH-VT，T3的柵源偏壓為Ves3 = O < Vt3，所 以第三晶體管T3處于關(guān)斷狀態(tài)，又因與節(jié)點(diǎn)Q連接的晶體管TpTpI^T6在t3階段均關(guān)斷，Q點(diǎn)無(wú)充電或放電通路，因此Q點(diǎn)懸浮，為高電平，所以第二晶體管T2仍保持開啟狀態(tài)。由于此時(shí)第二晶體管T2漏極連接的第一時(shí)鐘信號(hào)Va為低電平I所以輸出信號(hào)\的電位通過(guò)第二晶體管T2下拉到\。此外，第三時(shí)鐘信號(hào)V。為高電平，即第四晶體管T4的柵極為高電平，第四晶體管T4開啟，所以輸出信號(hào)\的電位也會(huì)通過(guò)第四晶體管T4下拉到第一電壓源Vss的低電平八。下拉階段的第二個(gè)階段t4是對(duì)節(jié)點(diǎn)Q的放電。第二輸入信號(hào)V12變?yōu)榈碗娖?，第三輸入信?hào)V13為高電平，所以第三晶體管T3被打開，Q點(diǎn)的存儲(chǔ)電荷通過(guò)第三晶體管T3釋放。此外，第四時(shí)鐘信號(hào)Vd變?yōu)楦唠娖?，即第六晶體管T6的柵極為高電平，第六晶體管T6的漏極連接的第一輸入信號(hào)V11為低電平，第六晶體管T6管開啟，也對(duì)Q點(diǎn)放電。因此，節(jié)點(diǎn)Q的電位降低。當(dāng)節(jié)點(diǎn)Q的電位降低到Vt之下后，第二晶體管T2關(guān)斷。從而，節(jié)點(diǎn)Q上存儲(chǔ)的電荷在第一時(shí)鐘信號(hào)Va下ー個(gè)周期的高電平來(lái)臨之前被徹底釋放，避免了信號(hào)輸出接ロV0的低電平被破壞。可以理解，下拉階段結(jié)束后，如果Q點(diǎn)仍處于高電平，那么第二晶體管T2會(huì)一直開啟，在下一個(gè)時(shí)鐘信號(hào)Va過(guò)來(lái)時(shí)，第二晶體管T2會(huì)將時(shí)鐘信號(hào)的高電平耦合到輸出接ロ ％，產(chǎn)生噪聲信號(hào)，所以下拉階段結(jié)束后，節(jié)點(diǎn)Q的電位為低電平。在下拉階段，通過(guò)利用下兩級(jí)輸出信號(hào)VmWVn',使節(jié)點(diǎn)Q的高電位在下拉階段t3維持T/4的時(shí)間后拉至低電位，因此可以有效地利用尺寸比較大的第二晶體管T2實(shí)現(xiàn)輸出信號(hào)\的快速下拉。即使在較低溫度下，輸出信號(hào)\的下降時(shí)間也較小。(4)低電平維持階段t5低電平維持階斷t5指的是在輸出接ロ \降低到\以后，V0穩(wěn)定地維持在低電平ん的非選通狀態(tài)。但是第一時(shí)鐘信號(hào)Va的跳變(假設(shè)由低電位跳變到高電位)會(huì)通過(guò)第ニ晶體管T2的柵-漏寄生電容CeD的耦合而造成柵電位Vq的跳變。如果> V12,則T2被誤開啟，V0被疊加了噪聲電壓。本實(shí)施例一方面采用了第五晶體管T5將第二晶體管T2的柵極電位Vq連接到信號(hào)輸出端ロ Vo,而信號(hào)輸出端ロ Vo又被低電平維持電路穩(wěn)定于第一電壓源的低電平,從而抑制因第一時(shí)鐘信號(hào)Va跳變引起的不穩(wěn)定電壓。另ー方面，第四時(shí)鐘信號(hào)Vd比第一時(shí)鐘信號(hào)Va超前T/4的時(shí)間，即在第一時(shí)鐘信號(hào)Va跳變?yōu)楦唠娖街?，第四時(shí)鐘信號(hào)Vd會(huì)有T/4時(shí)間的高電平，第六晶體管T6開啟，將Q點(diǎn)稱合到第一輸入信號(hào)Vn。而V11在低電平維持階段是保持在低電平的第一電壓源，所以可以減小接下來(lái)因第一時(shí)鐘信號(hào)Va跳變所產(chǎn)生的影響。此外，低電平維持模塊中，當(dāng)Va跳變?yōu)楦唠娖絽?，將通過(guò)第二電容C2耦合部分電壓至節(jié)點(diǎn)Qb，此時(shí)根據(jù)電容分壓原理推導(dǎo)得到下式AVqb= AVaC2/(C2+CGS7)(6)其中Ces7為第七晶體管的柵-源電容。當(dāng)Qb點(diǎn)電位Vqb上升到Vqb-I > Vt7時(shí)，第七晶體管T7開啟，將輸出信號(hào)\拉至第一電壓源Vss的低電平。當(dāng)?shù)谝粫r(shí)鐘信號(hào)\跳變?yōu)榈碗娖?，第三時(shí)鐘信號(hào)V。跳變?yōu)楦唠娖綍r(shí)，第四晶體管T4開啟，將輸出信號(hào)Vtj拉到第一電壓源Vss的低電平。由于第一時(shí)鐘信號(hào)Va比第三時(shí)鐘信號(hào)Vc超前T/2的時(shí)間,所以輸出信號(hào)I在非選階段可以實(shí)現(xiàn)100%的下拉，可以很好地維持在低電平。由此可見，在實(shí)施例一中，通過(guò)時(shí)序的配合，采用驅(qū)動(dòng)晶體管(即第二晶體管T2)不僅能夠讓輸出信號(hào)通過(guò)自舉效應(yīng)上拉，而且能夠完全導(dǎo)通地讓輸出端ロ下拉，從而即使在較低溫度下，輸出信號(hào)的上升、下降延遲時(shí)間也較小，同時(shí)，通過(guò)展寬輸出信號(hào)的脈沖寬度并交疊50%脈寬，使有效輸出脈沖寬度增加；另一方面，由于采用交疊50%脈寬的輸出脈沖信號(hào)，所以時(shí)鐘信號(hào)頻率減小一倍，相應(yīng)的動(dòng)態(tài)功耗也減小一倍，抑制時(shí)鐘饋通模塊可 以有效地減小柵-漏寄生電容CeD引起的驅(qū)動(dòng)模塊控制端電壓的跳變AVq，從而驅(qū)動(dòng)晶體管相關(guān)的動(dòng)態(tài)功耗減少。實(shí)施例ニ圖9所示為實(shí)施例ニ的驅(qū)動(dòng)電路單元的結(jié)構(gòu)，包括輸入模塊91、驅(qū)動(dòng)模塊92、放電模塊93、時(shí)鐘饋通抑制模塊94和低電平維持模塊95，其中，驅(qū)動(dòng)模塊92、放電模塊93、時(shí)鐘饋通抑制模塊94和低電平維持模塊95仍采用如實(shí)施例一中所描述的電路模塊，在此不再重述。如圖9所示，輸入模塊電路単元91包括第一晶體管T1、第四輸入信號(hào)V14，其中第四輸入信號(hào)V14輸入第N-2級(jí)驅(qū)動(dòng)電路單元輸出信號(hào)νΝΛ。圖9所示的驅(qū)動(dòng)電路單元的時(shí)序圖如圖10所示。本實(shí)施例與實(shí)施例一(即圖7所示的驅(qū)動(dòng)電路單元)的電路結(jié)構(gòu)區(qū)別在于輸入模塊91中第一晶體管T1的柵極與漏極連接第四輸入信號(hào)V14，在預(yù)充階段如圖10所示，當(dāng)?shù)谒妮斎胄盘?hào)V14為高電平時(shí)，第一晶體管T1開啟，將節(jié)點(diǎn)Q上拉到第四輸入信號(hào)V14的高電平。預(yù)充時(shí)間增加到半個(gè)時(shí)鐘周期Τ/2的時(shí)間，對(duì)節(jié)點(diǎn)Q的預(yù)充比較充分，可以使第二晶體管T2更好的開啟。本實(shí)施例上拉階段t2a和t2b、下拉階段t3和t4、以及低電平維持階段t5時(shí)序與實(shí)施例一相似，在此不再重述。實(shí)施例三圖11所示為實(shí)施例三的驅(qū)動(dòng)電路單元的結(jié)構(gòu)，包括輸入模塊111、驅(qū)動(dòng)模塊112、放電模塊113、時(shí)鐘饋通抑制模塊114和低電平維持模塊115，其中，輸入模塊111、驅(qū)動(dòng)模塊112、時(shí)鐘饋通抑制模塊114和低電平維持模塊115仍采用如實(shí)施例一中所描述的電路模塊，在此不再重述。如圖11所示，放電模塊113單元電路包括第三晶體管T3、兩個(gè)輸入信號(hào)(第二時(shí)鐘信號(hào)Vb、第三輸入信號(hào)V13)。圖11所示的驅(qū)動(dòng)電路單元的時(shí)序圖如圖12所示。圖12所示的驅(qū)動(dòng)電路單元的時(shí)序與實(shí)施例二相似，在此不再重述。與實(shí)施例二相比，本實(shí)施例的優(yōu)勢(shì)在于因?yàn)榈诙r(shí)鐘信號(hào)Vb與第二輸入信號(hào)V12同相位，所以將第三晶體管T3漏極連接第二時(shí)鐘信號(hào)Vb，這樣可以減少級(jí)間連線的條數(shù)。實(shí)施例四
圖13所示為實(shí)施例三的驅(qū)動(dòng)電路單元的結(jié)構(gòu)，包括輸入模塊131、驅(qū)動(dòng)模塊132、放電模塊133、時(shí)鐘饋通抑制模塊134和低電平維持模塊135，其中，驅(qū)動(dòng)模塊132、放電模塊133、時(shí)鐘饋通抑制模塊134和低電平維持模塊135仍采用如實(shí)施例一中所描述的電路模塊，在此不再重述。如圖13所示，輸入模塊電路單元131包括第一晶體管T1、第九晶體管T9、第十晶體管Tltl、三個(gè)輸入信號(hào)(第一輸入信號(hào)vn、第四輸入信號(hào)V14、第四時(shí)鐘信號(hào)Vd)。圖13所示的驅(qū)動(dòng)電路單元的時(shí)序圖如圖14所示。本實(shí)施例與實(shí)施例ニ(即圖9所示的驅(qū)動(dòng)電路單元)的電路結(jié)構(gòu)區(qū)別在于輸入模塊中，第九晶體管T9的漏極、第十晶體管Tltl的柵極與漏極一起接收第四輸入信號(hào)V14，第九晶體管T9的源極、第十晶體管Tltl的源極、第一晶體管T1的柵極連接在一起，節(jié)點(diǎn)定義為Qa，第九晶體管T9的柵極接收第四時(shí)鐘信號(hào)VD，第一晶體管Tl的漏極接收第一輸入信號(hào)V11,其源極連接節(jié)點(diǎn)Q。在預(yù)充階段，預(yù)充過(guò)程分為兩個(gè)階段(tla，tlb)，如圖14所示。在tla階段，第四輸入信號(hào)V14為高電平,第十晶體管Tltl開啟，Qa點(diǎn)電位逐漸升高至Vh-Vt,第一晶體管T1開啟。因?yàn)榈谝惠斎胄盘?hào)V11為低電平,所以節(jié)點(diǎn)Q維持在低電位。第四時(shí)鐘信號(hào)Vd為低電平,所以第九晶體管T9處于關(guān)斷狀態(tài)。在tlb階段，第四輸入信號(hào)V14、第一輸入信號(hào)V11及第四時(shí)鐘信號(hào)Vd均為高電平，第九晶體管T9開啟，由于Qa為高電平，所以第一晶體管T1維持導(dǎo)通狀態(tài)。因?yàn)榈谝惠斎胄盘?hào)V11為高電平，所以第一輸入信號(hào)V11通過(guò)第一晶體管T1對(duì)節(jié)點(diǎn)Q充電，節(jié)點(diǎn)Qa的電位隨著節(jié)點(diǎn)Q點(diǎn)電位的升高而自舉，使第一晶體管T1工作在線性區(qū)，第一輸入信號(hào)V11無(wú)損失地轉(zhuǎn)遞到Q點(diǎn)。在上拉階段，上拉過(guò)程也分為兩個(gè)階段(t2a，t2b)如圖14所示。在t2a階段，第四時(shí)鐘信號(hào)Vd為高電平，所以第九晶體管T9仍保持開啟狀態(tài)，第四輸入信號(hào)V14變?yōu)榈碗娖?，所以第十晶體管Tltl關(guān)斷，節(jié)點(diǎn)Qa被第九晶體管T9下拉到第四輸入信號(hào)V14的低電平。柵極連接到節(jié)點(diǎn)Qa的第一晶體管T1關(guān)斷，節(jié)點(diǎn)Q仍保持為高電平。節(jié)點(diǎn)Q又是第二晶體管T2柵極控制端，因此第二晶體管T2處于開啟狀態(tài)。此時(shí)，第二晶體管T2漏極的第一時(shí)鐘信號(hào)Va為高電平，通過(guò)第二晶體管給輸出負(fù)載充電，Q點(diǎn)電位隨著輸出節(jié)點(diǎn)電位的上升而被自舉。在上拉階段t2b，驅(qū)動(dòng)模塊132的工作時(shí)序與實(shí)施例一相似，這里不再重述。只是在上拉階段中節(jié)點(diǎn)Qa的高電平必須在第一輸入信號(hào)V11變?yōu)榈碗娖街袄降碗娖?，使第一晶體管T1關(guān)斷，以防止節(jié)點(diǎn)Q通過(guò)第一晶體管T1向第一輸入信號(hào)V11放電，影響第二晶體管T2的上拉驅(qū)動(dòng)。本實(shí)施例下拉階段(t3，t4)、低電平維持階段(t5)時(shí)序與實(shí)施例一相似，在此不再重述。本實(shí)施例的最大的優(yōu)勢(shì)在于補(bǔ)償了輸入級(jí)對(duì)節(jié)點(diǎn)Q預(yù)充電的Vt損失，使輸入的高電平完全傳遞到節(jié)點(diǎn)Q，增強(qiáng)第二晶體管T2的驅(qū)動(dòng)能力。綜上可知，各實(shí)施例通過(guò)時(shí)序配合，采用尺寸最大的驅(qū)動(dòng)管對(duì)輸出信號(hào)節(jié)點(diǎn)電位進(jìn)行上拉和下拉，從而使電路輸出信號(hào)的上升、下降時(shí)間在較低溫度下也較小；另一方面，拓寬輸出信號(hào)脈沖的有效脈寬，使有效輸出脈沖寬度増加。此外，通過(guò)采用時(shí)鐘饋通抑制模塊來(lái)減小因時(shí)鐘饋通效應(yīng)引起的驅(qū)動(dòng)管柵極電壓的跳變，從而降低驅(qū)動(dòng)管動(dòng)態(tài)功耗。應(yīng)理解，這里所說(shuō)的“尺寸最大的驅(qū)動(dòng)管”即實(shí)施例中的第二晶體管T2，利用第二晶體管T2實(shí)現(xiàn) 輸出信號(hào)節(jié)點(diǎn)電位的上拉和下拉，驅(qū)動(dòng)負(fù)載，所以第二晶體管T2需要有較大的驅(qū)動(dòng)電流。根據(jù)驅(qū)動(dòng)電流公式即前述公式(I)，當(dāng)器件材料、エ藝參數(shù)確定時(shí)，在電路設(shè)計(jì)上通常通過(guò)調(diào)節(jié)器件尺寸，即公式I中的W的大小來(lái)得到所需的器件驅(qū)動(dòng)電流，因此，第二晶體管T2的尺寸通常比較大，是柵極驅(qū)動(dòng)電路中尺寸最大的TFT器件。將上述實(shí)施例中的驅(qū)動(dòng)電路單元級(jí)聯(lián)，組成柵極驅(qū)動(dòng)電路。圖15所示是由實(shí)施例一中的驅(qū)動(dòng)電路單元串聯(lián)構(gòu)成的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)框圖。如圖15所示，柵極驅(qū)動(dòng)電路采用雙邊驅(qū)動(dòng)，即顯示面板上像素的奇數(shù)行和偶數(shù)行的驅(qū)動(dòng)電路單元分別置于面板的兩偵U。這樣的好處是，一方面可以方便級(jí)間輸出信號(hào)的連線，另一方面可以使液晶顯示器的邊框?qū)ΨQ，變得更加纖細(xì)美觀。圖15左右兩邊示意性地表示了四級(jí)連續(xù)的驅(qū)動(dòng)電路單元第Ν、Ν+1、Ν+2和N+3級(jí)。每個(gè)驅(qū)動(dòng)電路單元包括有第一輸入信號(hào)接ロ Vn、第二輸入信號(hào)接ロV12、第三輸入信號(hào)接ロ V13、時(shí)鐘信號(hào)接ロ(VA、Ve、VD)、低電平接ロ Vss和輸出信號(hào)接ロ Vtjt5第N+1級(jí)驅(qū)動(dòng)電路單元的第一輸入信號(hào)V11接ロ耦合到第N級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)接ロVn。，第N+1級(jí)驅(qū)動(dòng)電路單元的第二、三輸入信號(hào)接ロ V12和V13分別耦合到第N+2、N+3級(jí)驅(qū)動(dòng)電路単元的輸出信號(hào)接ロ Vn'和VN+V應(yīng)理解，實(shí)施例一的驅(qū)動(dòng)電路單元串聯(lián)構(gòu)成的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)也可以采用類似圖I所示的單邊驅(qū)動(dòng)方式，即將奇數(shù)行和偶數(shù)行的驅(qū)動(dòng)電路單元均置于面板的同一側(cè)，本發(fā)明實(shí)施例對(duì)此不做限定。 實(shí)施例ニ和三的驅(qū)動(dòng)電路單元級(jí)聯(lián)得到的柵極電路結(jié)構(gòu)分別如圖16、17所示。實(shí)施例四的驅(qū)動(dòng)電路單元級(jí)聯(lián)的電路結(jié)構(gòu)與實(shí)施例二相同，即如圖16所示。ー種具體實(shí)現(xiàn)中，實(shí)施例ニ、三、四的驅(qū)動(dòng)電路單元級(jí)聯(lián)結(jié)構(gòu)分別與圖15所示柵極驅(qū)動(dòng)電路的結(jié)構(gòu)類似，即均采用雙邊驅(qū)動(dòng)，這里不再重述；同樣地，實(shí)施例ニ、三、四的驅(qū)動(dòng)電路單元的級(jí)聯(lián)結(jié)構(gòu)還可以是采用單邊驅(qū)動(dòng)方式。圖18為圖15、圖16、圖17所示柵極驅(qū)動(dòng)電路的時(shí)序圖,包括四相時(shí)鐘信號(hào)(CK1, CK2、CK3、CK4)、第一電壓源信號(hào)線Vss1,第N級(jí)輸出信號(hào)Vn0、第N+1輸出信號(hào)VN+1。、第N+2級(jí)輸出信號(hào)VN+20、第N+3級(jí)輸出信號(hào)Vn+3q ;其中四相時(shí)鐘信號(hào)依次交疊T/4，輸出信號(hào)依次交疊T/4。綜上所述，本發(fā)明各實(shí)施例具有以下優(yōu)點(diǎn)其一，采用實(shí)施例提供的驅(qū)動(dòng)電路單元的柵極驅(qū)動(dòng)電路可以實(shí)現(xiàn)低溫工作。在柵極驅(qū)動(dòng)電路中，通過(guò)時(shí)序的配合，采用尺寸最大的驅(qū)動(dòng)晶體動(dòng)管(即各實(shí)施例中的第二晶體管T2)實(shí)現(xiàn)輸出節(jié)點(diǎn)的上拉和下拉。因此，電路即使在較低溫度下，輸出信號(hào)的上升、下降時(shí)間也較??；其ニ，柵極驅(qū)動(dòng)電路輸出脈沖信號(hào)有效脈寬被拓寬。由于柵極驅(qū)動(dòng)電路輸出脈沖信號(hào)交疊，可以忽略上升時(shí)間對(duì)柵極驅(qū)動(dòng)電路輸出脈沖信號(hào)有效脈寬的影響。下降時(shí)間也因?yàn)椴捎抿?qū)動(dòng)管下拉而減小，與常規(guī)的兩相時(shí)鐘柵極驅(qū)動(dòng)電路相比，輸出脈沖信號(hào)有效脈寬拓寬；其三，柵極驅(qū)動(dòng)電路的功耗較小。一方面，由于采用1/2交疊脈寬的輸出脈沖信號(hào)，所以時(shí)鐘信號(hào)頻率相對(duì)于常規(guī)電路的時(shí)鐘信號(hào)頻率減小一倍，因此由時(shí)鐘跳變引起的動(dòng)態(tài)功耗減少，即相應(yīng)的動(dòng)態(tài)功耗也減?。涣硪环矫?，柵極驅(qū)動(dòng)電路中的時(shí)鐘饋通抑制模塊可以有效地減小柵-漏寄生電容CeD引起的驅(qū)動(dòng)模塊控制端電壓的跳變AVq，更好地穩(wěn)定了驅(qū)動(dòng)晶體管的柵極的電位，因此與驅(qū)動(dòng)晶體管寄生電容相關(guān)的功耗減小，從而使得驅(qū)動(dòng)晶體管相關(guān)的動(dòng)態(tài)功耗減少；基于此，棚極驅(qū)動(dòng)電路的總功耗能夠較大地減少。實(shí)施例中提供的驅(qū)動(dòng)電路單元也可應(yīng)用于源極驅(qū)動(dòng)電路(或稱數(shù)據(jù)驅(qū)動(dòng)電路)的相關(guān)移位寄存器單元中，即，通常數(shù)據(jù)驅(qū)動(dòng)電路包括移位寄存器，而ー種實(shí)施例提供的移位寄存器包括至少ー級(jí)如前所述的驅(qū)動(dòng)電路単元。當(dāng)然，數(shù)據(jù)驅(qū)動(dòng)電路的具體實(shí)現(xiàn)中還可以包括其它電路模塊如鎖存器等，可以采用常用的電路模塊實(shí)現(xiàn)，本發(fā)明對(duì)此不做限定。基于此，可以理解，本發(fā)明實(shí)施例提供的顯示裝置可以有至少如下三種形式實(shí)現(xiàn)第一種實(shí)現(xiàn)中，數(shù)據(jù)驅(qū)動(dòng)電路的移位寄存器采用本發(fā)明實(shí)施例提供的驅(qū)動(dòng)電路單元實(shí)現(xiàn)，柵極驅(qū)動(dòng)電路也采用本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路實(shí)現(xiàn)，面板采用常用方法實(shí)現(xiàn)；第二種實(shí)現(xiàn)中，數(shù)據(jù)驅(qū)動(dòng)電路的移位寄存器采用本發(fā)明實(shí)施例提供的驅(qū)動(dòng)電路單元實(shí)現(xiàn)，柵極驅(qū)動(dòng)電路和面板采用常用方法實(shí)現(xiàn)；第三種實(shí)現(xiàn)中，柵極驅(qū)動(dòng)電路采用本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路實(shí)現(xiàn)，數(shù)據(jù)驅(qū)動(dòng)電路和面板采用常用方法實(shí)現(xiàn)。在本發(fā)明各實(shí)施例中，驅(qū)動(dòng)電路單元可由非晶硅薄膜晶體管構(gòu)成，也可由多晶硅、氧化物薄膜晶體管構(gòu)成，并且由驅(qū)動(dòng)電路單元構(gòu)成的柵極驅(qū)動(dòng)電路和/或源極驅(qū)動(dòng)電路可以被集成在顯示面板上，與像素陣列一起完成。以上內(nèi)容是結(jié)合具體的實(shí)施方式對(duì)本發(fā)明所作的進(jìn)ー步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā) 明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.ー種柵極驅(qū)動(dòng)電路，其特征在于，包括多級(jí)串聯(lián)的驅(qū)動(dòng)電路單元，其中每ー級(jí)輸出ー柵極掃描信號(hào)，且同一巾貞內(nèi)的后ー級(jí)柵極掃描信號(hào)比前ー級(jí)柵極掃描信號(hào)滯后半個(gè)相位，姆ー級(jí)驅(qū)動(dòng)電路單元包括 輸入模塊，用于從信號(hào)輸入接ロ接收輸入信號(hào)，并在輸入信號(hào)的控制下，提供驅(qū)動(dòng)模塊的開啟電壓； 驅(qū)動(dòng)模塊，包括與輸入模塊耦合的控制端，所述驅(qū)動(dòng)模塊的控制端響應(yīng)開啟電壓，將第ー時(shí)鐘信號(hào)傳送至信號(hào)輸出接ロ； 放電模塊，用于響應(yīng)相鄰級(jí)的驅(qū)動(dòng)電路單元的輸出信號(hào)或相鄰級(jí)的驅(qū)動(dòng)電路單元的輸出信號(hào)與第二時(shí)鐘信號(hào)，將驅(qū)動(dòng)模塊的控制端耦合到第一電壓源，使驅(qū)動(dòng)模塊關(guān)閉； 時(shí)鐘饋通抑制模塊，用于在第一時(shí)鐘信號(hào)、第四時(shí)鐘信號(hào)以及當(dāng)前第N級(jí)的前ー級(jí)驅(qū)動(dòng)電路単元的輸出信號(hào)的控制下，穩(wěn)定驅(qū)動(dòng)模塊的控制端的電位； 低電平維持模塊，用于在第一時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)的控制下，將輸出信號(hào)穩(wěn)定在第一電壓源的電位； 所述第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)是周期為T的M相時(shí)鐘信號(hào)，占空比均為1/M，且依次前者超前后者T/ (2M)，一個(gè)相位的值為2 Ji /M，其中，T > O，M為大于或等于2的整數(shù)，N為正整數(shù)。
2.如權(quán)利要求I所述的柵極驅(qū)動(dòng)電路，其特征在于，所述第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)的占空比為50%，且依次前者超前后者T/4的時(shí)間；驅(qū)動(dòng)電路單元的輸出信號(hào)的脈寬為T/2，當(dāng)前第N級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)的高電平與第N+1級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)的高電平交疊T/4的時(shí)間。
3.如權(quán)利要求I或2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述輸入模塊包括第一晶體管，所述第一晶體管的控制極和第一電流導(dǎo)通極耦合輸入信號(hào)，第二電流導(dǎo)通極耦合所述驅(qū)動(dòng)模塊的控制端，所述輸入信號(hào)為第N-I級(jí)驅(qū)動(dòng)電路單元的信號(hào)輸出接ロ或第N-2級(jí)驅(qū)動(dòng)電路單元的信號(hào)輸出接ロ； 或者，所述輸入模塊包括第一晶體管、第九晶體管和第十晶體管，所述第九晶體管的控制極稱合第四時(shí)鐘信號(hào)，所述第九晶體管的第一電流導(dǎo)通極和所述第十晶體管的第一電流導(dǎo)通極以及所述第十晶體管的控制極耦合到第N-2級(jí)驅(qū)動(dòng)電路單元的信號(hào)輸出接ロ，所述第十晶體管的第二電流導(dǎo)通極耦合到所述第一晶體管的控制極，所述第一晶體管的第一電流導(dǎo)通極耦合第N-I級(jí)驅(qū)動(dòng)電路單元的信號(hào)輸出接ロ，第二電流導(dǎo)通極耦合驅(qū)動(dòng)模塊的控制端。
4.如權(quán)利要求I或2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述驅(qū)動(dòng)模塊包括第二晶體管和第一電容，所述第二晶體管的控制極和第一電容的第一電極耦合輸入模塊的輸出端，第一電流導(dǎo)通極耦合第一時(shí)鐘信號(hào)，第二電流導(dǎo)通極和第一電容的第二電極耦合信號(hào)輸出接□。
5.如權(quán)利要求I或2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述放電模塊包括第三晶體管，所述第三晶體管的控制極耦合第N+2級(jí)驅(qū)動(dòng)電路單元的信號(hào)輸出接ロ，第一電流導(dǎo)通極耦合輸入模塊的輸出端，第二電流導(dǎo)通極耦合第N+1級(jí)驅(qū)動(dòng)電路單元的信號(hào)輸出接ロ或耦合第二時(shí)鐘信號(hào)。
6.如權(quán)利要求I或2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述時(shí)鐘饋通抑制模塊包括第五晶體管和第六晶體管；所述第五晶體管的控制極耦合第一時(shí)鐘信號(hào)，第一電流導(dǎo)通極耦合信號(hào)輸出接ロ，第二電流導(dǎo)通極耦合輸入模塊的輸出端；所述第六晶體管的控制極耦合第四時(shí)鐘信號(hào)，第一電流導(dǎo)通極耦合第N-I級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)，第二電流導(dǎo)通極耦合輸入模塊的輸出端。
7.如權(quán)利要求I或2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述低電平維持模塊包括第四晶體管、第七晶體管和第八晶體管和第二電容；所述第四晶體管的控制極耦合第三時(shí)鐘信號(hào)，第一電流導(dǎo)通極耦合信號(hào)輸出接ロ，第二電流導(dǎo)通極耦合第一電壓源；所述第七晶體管的控制極耦合第二電容的第二電極，第一電流導(dǎo)通極耦合信號(hào)輸出接ロ，第二電流導(dǎo)通極耦合第一電壓源；所述第八晶體管的控制極耦合信號(hào)輸出接ロ，第一電流導(dǎo)通極耦合第二電容的第二電極，第二電流導(dǎo)通極稱合第一電壓源；所述第二電容的第一電極稱合第一時(shí)鐘信號(hào)。
8.—種驅(qū)動(dòng)電路單元，應(yīng)用于柵極驅(qū)動(dòng)電路和/或源極驅(qū)動(dòng)電路，其中所述柵極驅(qū)動(dòng)電路包括多級(jí)串聯(lián)的所述驅(qū)動(dòng)電路單元；所述源極驅(qū)動(dòng)電路包括移位寄存器，所述移位寄存器包括至少ー級(jí)所述驅(qū)動(dòng)電路單元；其特征在干，當(dāng)前第N級(jí)驅(qū)動(dòng)電路單元包括 輸入模塊，用于從信號(hào)輸入接ロ接收輸入信號(hào)，并在輸入信號(hào)的控制下，提供驅(qū)動(dòng)模塊的開啟電壓； 驅(qū)動(dòng)模塊，包括與輸入模塊耦合的控制端，所述驅(qū)動(dòng)模塊的控制端響應(yīng)開啟電壓，將第ー時(shí)鐘信號(hào)傳送至信號(hào)輸出接ロ； 放電模塊，用于響應(yīng)相鄰級(jí)的驅(qū)動(dòng)電路單元的輸出信號(hào)或相鄰級(jí)的驅(qū)動(dòng)電路單元的輸出信號(hào)與第二時(shí)鐘信號(hào)，將驅(qū)動(dòng)模塊的控制端耦合到第一電壓源，使驅(qū)動(dòng)模塊關(guān)閉； 時(shí)鐘饋通抑制模塊，用于在第一時(shí)鐘信號(hào)、第四時(shí)鐘信號(hào)以及前一級(jí)驅(qū)動(dòng)電路單元的輸出信號(hào)的控制下，穩(wěn)定驅(qū)動(dòng)模塊的控制端的電位； 低電平維持模塊，用于在第一時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)的控制下，將輸出信號(hào)穩(wěn)定在第一電壓源的電位； 所述第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)是周期為T的M相時(shí)鐘信號(hào)，占空比均為1/M，且依次前者超前后者T/ (2M)，一個(gè)相位的值為2 Ji /M，其中，T > O，M為大于或等于2的整數(shù)，N為正整數(shù)。
9.一種顯示裝置，包括面板，所述面板包括由多個(gè)像素構(gòu)成的ニ維像素矩陣、以及與每個(gè)像素陣列相連的第一方向的多條數(shù)據(jù)線和第二方向的多條柵極掃描線；數(shù)據(jù)驅(qū)動(dòng)電路，用于給所述數(shù)據(jù)線提供圖像信號(hào)；其特征在于還包括如權(quán)利要求1-7任ー項(xiàng)所述的柵極驅(qū)動(dòng)電路，用于給所述柵極掃描線提供驅(qū)動(dòng)信號(hào)。
10.一種顯示裝置，包括面板，所述面板包括由多個(gè)像素構(gòu)成的ニ維像素矩陣、以及與每個(gè)像素陣列相連的第一方向的多條數(shù)據(jù)線和第二方向的多條柵極掃描線；數(shù)據(jù)驅(qū)動(dòng)電路，用于給所述數(shù)據(jù)線提供圖像信號(hào)；柵極驅(qū)動(dòng)電路，用于給所述柵極掃描線提供驅(qū)動(dòng)信號(hào)；其特征在于所述數(shù)據(jù)驅(qū)動(dòng)電路包括移位寄存器，所述移位寄存器包括至少ー級(jí)如權(quán)利要求8所述的驅(qū)動(dòng)電路単元。
全文摘要
本發(fā)明公開了柵極驅(qū)動(dòng)電路及顯示裝置；柵極驅(qū)動(dòng)電路包括多級(jí)串聯(lián)的驅(qū)動(dòng)電路單元，每級(jí)單元包括輸入模塊，提供驅(qū)動(dòng)模塊的開啟電壓；驅(qū)動(dòng)模塊，響應(yīng)開啟電壓，將第一時(shí)鐘信號(hào)傳送至信號(hào)輸出接口；放電模塊，響應(yīng)相鄰級(jí)的輸出信號(hào)或時(shí)鐘信號(hào)，將驅(qū)動(dòng)模塊的控制端耦合到第一電壓源；時(shí)鐘饋通抑制模塊，在時(shí)鐘信號(hào)及相鄰級(jí)的輸出信號(hào)的控制下，穩(wěn)定驅(qū)動(dòng)模塊的控制端的電位；低電平維持模塊，在時(shí)鐘信號(hào)的控制下，將輸出信號(hào)穩(wěn)定在第一電壓源的電位。本發(fā)明通過(guò)時(shí)序配合利用單個(gè)驅(qū)動(dòng)管實(shí)現(xiàn)輸出信號(hào)的快速上拉、下拉，使得較低溫度下輸出信號(hào)的上升、下降延遲時(shí)間較小，且由于采用時(shí)鐘饋通抑制模塊，穩(wěn)定驅(qū)動(dòng)管柵極電位，使得相應(yīng)的動(dòng)態(tài)功耗減小。
文檔編號(hào)G09G3/36GK102723064SQ201210086229
公開日2012年10月10日 申請(qǐng)日期2012年3月28日 優(yōu)先權(quán)日2012年3月28日
發(fā)明者劉曉明, 廖聰維, 張盛東, 戴文君, 簡(jiǎn)庭憲, 鄭燦, 鐘德鎮(zhèn), 陳韜 申請(qǐng)人:北京大學(xué)深圳研究生院, 昆山龍騰光電有限公司