專利名稱：顯示器的閘極驅(qū)動電路的制作方法
顯示器的閘極驅(qū)動電路
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示器的閘極驅(qū)動電路，特別涉及一種可有效減少晶體管發(fā)生漏電流的顯示器閘極驅(qū)動電路。
背景技術(shù)：
液晶顯示器(liquid crystal display, L⑶)係利用電場來控制具有介電異向性的液晶分子，以改變光的穿透性，依此來顯示影像。液晶顯示器通常包含一顯示面板具有矩陣排列的像素以及一驅(qū)動電路用來驅(qū)動該顯示面板。上述的驅(qū)動電路一般分為源極驅(qū)動電路和閘極驅(qū)動電路，源極驅(qū)動電路是將輸入資料轉(zhuǎn)換成資料信號，而閘極驅(qū)動電路會產(chǎn)生用于驅(qū)動像素的掃描信號，以顯示對應(yīng)該輸入資料的影像。源極驅(qū)動電路和閘極驅(qū)動電路可根據(jù)由時序控制器產(chǎn)生之控制信號所決定的時序來進行操作?，F(xiàn)今，為了降低顯示器的成本，采用非晶硅(amorphous-Si)薄膜晶體管技術(shù)來設(shè)計液晶顯示器的閘極驅(qū)動電路已逐漸成為主流的趨勢。然而，非晶矽薄膜晶體管元件會因為長時間的使用，或者是高偏壓施加而產(chǎn)生臨界電壓漂移的問題，進而影響到驅(qū)動電路的穩(wěn)定度，造成畫面的顯示品質(zhì)下降?，F(xiàn)有的閘極驅(qū)動電路中，一般是由多級的移位暫存器(shift register)串聯(lián)而成，移位暫存器輸出的閘極脈沖訊號也會提供給下一級的移位暫存器作為一個輸入信號，相關(guān)專利可參考US7, 825，887和TW200813920。圖I顯示一種現(xiàn)有的顯示器的閘極驅(qū)動電路的部分電路示意圖。閘極驅(qū)動電路用來根據(jù)預(yù)定的時序產(chǎn)生脈沖信號，脈沖信號會送到閘極線，藉此來控制顯示面板之像素內(nèi)的薄膜電晶體的開關(guān)。如圖I所示，晶體管Tll作為起始的開關(guān)，晶體管T12作為脈沖開關(guān)，當起始脈沖信號ST將晶體管Tll打開時，會對存儲電容Cb進行充電，當時脈信號CLK處于高電位時，存儲電容Cb進行放電，藉此提供電壓信號VN給顯示面板的第N條閘極線，作為輸出信號OUT (N)。晶體管T12通常稱為上拉晶體管，因為需對整條閘極線充電，所以上拉晶體管T12必須提供高電流，若上拉晶體管T12無法提供足夠的電流，則對應(yīng)該條閘極線的像素將無法正常工作。晶體管T13和晶體管T14作為下拉晶體管，其能將送到閘極線的信號下拉到接近參考電壓信號Vss的電壓水平。具體來說，通過重置信號RESET將晶體管T13和晶體管T14開啟時，晶體管T14可將節(jié)點Ql的電壓下拉到接近參考電壓信號Vss的電壓水平，而晶體管T13可將節(jié)點Q2的電壓下拉到接近參考電壓信號Vss的電壓水平。
然而，由于需在上拉晶體管T12提供高電壓，因此閘極驅(qū)動電路容易產(chǎn)生雜訊，故需再增加其他輔助的雜訊抑制電路，一般有采用晶體管以數(shù)位訊號處理的方式來抑制雜訊，但因需要的晶體管元件較多，占用了較大的布線(layout)面積，對于顯示器中窄邊框的產(chǎn)品來說，因面積不足而無法達成。
圖2顯示現(xiàn)有的顯示器的閘極驅(qū)動電路用來抑制雜訊的部分電路示意圖。為了降低雜訊，現(xiàn)有的閘極驅(qū)動電路采用電容耦合的方式來控制雜訊。如圖2所示的等效電路中，在晶體管T21和晶體管T22間的連接節(jié)點Pl與時脈信號CLK之間插入一耦合電容Cp，如此可以使用較少的晶體管元件來達到抑制雜訊的效果，相對的布線面積也會減少，從而有利于顯示器中窄邊框產(chǎn)品的開發(fā)。然而，在圖2所示的電路中，由于節(jié)點Ql的電壓會被拉到兩倍于時脈信號CLK的電壓水平，因此晶體管T21的源極和汲極間的電壓Vds過高，導(dǎo)致漏電流增大，而節(jié)點Ql的電壓也會因晶體管T21產(chǎn)生漏電流的現(xiàn)象而跟著下降，致使閘極驅(qū)動電路驅(qū)動的能力下降，容易造成相應(yīng)閘極線之像素?zé)o法正常工作的情況。

發(fā)明內(nèi)容本發(fā)明之一目的在于提供一種顯示器的閘極驅(qū)動電路，以解決閘極驅(qū)動電路內(nèi)之晶體管容易產(chǎn)生漏電流的問題。本發(fā)明之另一目的在于提供一種顯示器的閘極驅(qū)動電路，以提升閘極驅(qū)動電路之驅(qū)動電壓的穩(wěn)定性，提高閘極驅(qū)動電路的可靠度。本發(fā)明一方面提供一種顯示器的閘極驅(qū)動電路，其特征在于，所述電路包含一第一節(jié)點，其在一起始信號通過時具有一電壓水平；一第一晶體管，其耦接于該第一節(jié)點和一參考電壓信號輸入端，當該第一晶體管開啟時，該第一節(jié)點的電壓會被下拉到接近該參考電壓信號的電壓；一第二晶體管，其一端與該第一晶體管電性連接，另一端與該參考電壓信號輸入端電性連接；一第二節(jié)點，位于該第一晶體管和該第二晶體管的連接端；一電容，設(shè)置于該第二節(jié)點和一時脈信號輸入端，該電容用于抑制雜訊的產(chǎn)生；以及一第三晶體管，設(shè)置於該第一晶體管和該參考電壓信號輸入端之間，該第三晶體管與該第一晶體管串聯(lián)連接，用于與該第一晶體管分攤該第一節(jié)點與該參考電壓信號輸入端之間的電壓差。在本發(fā)明之顯示器的閘極驅(qū)動電路中，該第一晶體管的閘極與該第三晶體管的閘極電性連接。在本發(fā)明之顯示器的閘極驅(qū)動電路中，所述電路更包含一第四晶體管，設(shè)置於該第三晶體管和該參考電壓信號輸入端之間，該第四晶體管與該第三晶體管串聯(lián)連接，用于與第一晶體管和該第三晶體管分攤該第一節(jié)點與該參考電壓信號輸入端之間的電壓差。在本發(fā)明之顯示器的閘極驅(qū)動電路中，該第三晶體管的閘極與該第四晶體管的閘極電性連接。在本發(fā)明之顯示器的閘極驅(qū)動電路 中，該第二晶體管的閘極電性連接至該第一節(jié)點。本發(fā)明另一方面提供一種顯示器的閘極驅(qū)動電路，其特征在于，所述電路包含一第一晶體管，該第一晶體管的第一端耦接至提供一高電位的一第一節(jié)點，而該第一晶體管的第二端耦接至一參考電壓信號輸入端；一第二晶體管，該第二晶體管的第一端與該第一晶體管的第三端電性連接并在其間形成一第二節(jié)點，該第二晶體管的第二端耦接至該參考電壓信號輸入端，而該第二晶體管的第三端耦接至該第一節(jié)點；一電容，其一端與該第一晶體管和該第二晶體管間的該第二節(jié)點電性連接，另一端與一時脈信號輸入端電性耦接；以及至少一晶體管，設(shè)置在該第一晶體管和該參考電壓信號輸入端之間，該至少一晶體管與該第一晶體管串聯(lián)連接。在本發(fā)明之顯示器的閘極驅(qū)動電路中，該第一晶體管的第三端為閘極，其與該至少一晶體管的閘極電性連接。在本發(fā)明之顯示器的閘極驅(qū)動電路中，當該第一晶體管和該至少一晶體管開啟時，該第一節(jié)點的電壓會被下拉到接近該參考電壓信號的電壓。在本發(fā)明之顯示器的閘極驅(qū)動電路中，該第一晶體管的第三端為閘極，而該第二晶體管的第一端為源極或汲極。在本發(fā)明之顯示器的閘極驅(qū)動電路中，該第一晶體管、該第二晶體管和該至少一晶體管為非晶硅晶體管。本發(fā)明再一方面提供一種顯示器的閘極驅(qū)動電路，其特征在于，所述電路包含一第一節(jié)點，其會根據(jù)一起始信號和一時脈信號，將一高電壓水平的驅(qū)動信號傳送到一輸出端，該輸出端電性連接至一閘極線；一第一晶體管，該第一晶體管的第一端耦接至該第一節(jié)點，而該第一晶體管的第二端耦接至一參考電壓信號輸入端；一第二晶體管，該第二晶體管的第一端與該第一晶體管的第三端電性連接，該第二晶體管的第二端耦接至該參考電壓信號輸入端，而該第二晶體管的第三端耦接至該第一節(jié)點；以及至少一晶體管，設(shè)置于該第一晶體管和該參考電壓信號輸入端之間，該至少一晶體管與該第一晶體管串聯(lián)連接。在本發(fā)明之顯示器的閘極驅(qū)動電路中，更包含一起始晶體管，設(shè)置于該起始信號之輸入端和該第一節(jié)點之間；以及一時脈晶體管，設(shè)置于該時脈信號之輸入端和該第一節(jié)點之間。在本發(fā)明之顯示器的閘極驅(qū)動電路中，更包含一存儲電容，設(shè)置于該第一節(jié)點和該輸出端之間。在本發(fā)明之顯示器的閘極驅(qū)動電路中，更包含一第一下拉晶體管，設(shè)置于該第一節(jié)點和該參考電壓信號輸入端之間；以及一第二下拉晶體管，設(shè)置于該輸出端和該參考電壓信號輸入端之間，其中當該第一下拉晶體管和該第二下拉晶體管基于一重置信號而導(dǎo)通時，會將該第一節(jié)點和該輸出端的電壓下拉至該參考電壓信號輸入端的電壓。在本發(fā)明之顯示器的閘極驅(qū)動電路中，該第一晶體管的第三端為閘極，其與該至少一晶體管的閘極電性連接。在本發(fā)明中，通過在第一晶體管和參考電壓信號輸入端之間串聯(lián)至少一晶體管，以將第一晶體管源極和汲極間的電壓負荷分攤到該至少一晶體管上，藉此第一晶體管不致受第一節(jié)點上高電壓的影響而產(chǎn)生漏電流使得第一節(jié)點上之電壓降低所導(dǎo)致像素驅(qū)動電壓不足的情形，因此本發(fā)明能夠有效解決閘極驅(qū)動電路之驅(qū)動電壓穩(wěn)定性的問題，提高閘極驅(qū)動電路的可靠度，進一步提升顯示面板的畫面顯示品質(zhì)。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實施例，并配合所附圖式，作詳細說明如下
圖I顯示一種現(xiàn)有的顯示器的閘極驅(qū)動電路的部分電路示意圖。圖2顯示現(xiàn)有的顯示器的閘極驅(qū)動電路用來抑制雜訊的部分電路示意圖。圖3顯示根據(jù)本發(fā)明第一實施例的顯示器閘極驅(qū)動電路的電路示意圖。
圖4顯示根據(jù)本發(fā)明第二實施例的顯示器閘極驅(qū)動電路的電路示意圖。
具體實施方式
以下各實施例的說明是參考附加的圖式，用以例示本發(fā)明可用以實施的特定實施例。在本發(fā)明說明書及權(quán)利要求當中使用了某些詞匯來指稱特定的元件，本領(lǐng)域技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。在通篇說明書及權(quán)利請求當中所提及的「包含」為一開放式的用語，故應(yīng)解釋成「包含但不限定于」。此外，「耦接」一詞在此包含任何直接及間接的電性連接手段，因此若本說明書文中描述第一元件耦接于第二元件，則代表第一元件可直接電性連接于第二元件，或通過其他元件或連接手段間接地電性連接至第二元件。并且，在說明書和附圖中，結(jié)構(gòu)相似的單元是以相同標號表示。在本發(fā)明中，顯示器可為液晶顯示器或主動式液晶顯示器(AM0L⑶)，顯示器包含像素呈矩陣排列的一顯示面板以及用來驅(qū)動該顯示面板的一驅(qū)動電路。該驅(qū)動電路分為源極驅(qū)動電路和閘極驅(qū)動電路，源極驅(qū)動電路用來將輸入的影像資料轉(zhuǎn)換成資料信號，而閘極驅(qū)動電路會根據(jù)時脈控制器產(chǎn)生的時序，來產(chǎn)生用于驅(qū)動像素的掃描信號，以顯示對應(yīng)該資料信號的影像。本發(fā)明著重在閘極驅(qū)動電路的改良，以減少閘極驅(qū)動電路內(nèi)部之晶體管發(fā)生漏電流的情形，藉此提升閘極驅(qū)動電路的穩(wěn)定性，從而提升顯示面板的畫面顯示品質(zhì)。此外，特別是在閘極驅(qū)動電路內(nèi)部之晶體管實現(xiàn)為采用非晶硅(amorphou s_Si)薄膜晶體管技術(shù)而制成的晶體管時，本發(fā)明所提供之防止晶體管發(fā)生漏電流的解決方案，其效果更佳。圖3顯示根據(jù)本發(fā)明第一實施例的顯示器閘極驅(qū)動電路的電路示意圖。雖然圖3中僅例示了一級的電路，但本領(lǐng)域技術(shù)人員可以理解到，整合的閘極驅(qū)動電路是由若干級的電路串聯(lián)而成，每一級的電路對應(yīng)驅(qū)動顯示面板中的一或多條閘極線，本級的電路除了提供掃描信號給對應(yīng)的閘極線之外，也會提供一個輸出信號作為下一級電路的一個輸入。如圖3所示，閘極驅(qū)動電路中包含一第一晶體管T31、一第二晶體管T32、一第三晶體管T33和一電容Cp，第一晶體管T31的一端與第二晶體管T32耦接的電性接點上具有一第一節(jié)點Q1，而第一晶體管T31的另一端與第二晶體管T32耦接的電性接點上具有一第二節(jié)點P1。首先，當接收到一起始信號ST，起始信號ST在高電壓水平時會將晶體管Tsl開啟，並接著對存儲電容Cb充電。而當電容充電完成時，時脈信號CLK處于高電位狀態(tài)，晶體管Ts2關(guān)閉，使得存儲電容Cb開始放電，藉此提供電壓信號給顯示面板的第N條閘極線，作為輸出信號OUT (N)。此外，在通過重置信號RESET將晶體管Tdl和晶體管Td2開啟時，晶體管Tdl可將節(jié)點Ql的電壓下拉到接近參考電壓信號Vss的電壓水平，而晶體管Td2可將輸出信號OUT(N)的電壓下拉到接近參考電壓信號Vss的電壓水平，此時輸出至第N條閘極線的電壓保持低電位。 具體來說，第一節(jié)點Ql會根據(jù)該起始信號的時序，在一段時間內(nèi)保持高電壓水平，而在另一段時間內(nèi)保持低電壓水平。當?shù)谝还?jié)點Ql在高電壓水平時，會對存儲電容Cb進行充電，而存儲電容Cb放電時的高電壓會輸入對應(yīng)該級的掃描線,作為掃描信號，以驅(qū)動該級之掃描線所對應(yīng)的像素。另外，當起始信號ST在低電壓水平時，節(jié)點Ql的電壓容易受到時脈信號CLK的影響而呈現(xiàn)微幅高低起伏的情形，因此需要雜訊抑制電路來減低此雜訊對整體電路的影響。如圖3所示，當起始信號ST在低電壓水平，而節(jié)點Ql受時脈信號CLK影響處于微幅高電位時，此微幅高電位仍不足將第二晶體管T32開啟，但時脈信號CLK的高電位會將第一晶體管T31和第三晶體管T33導(dǎo)通，因此節(jié)點Ql的微幅高電位會被拉至參考電壓Vss，即接地電位。再者，當起始信號ST在高電壓水平時，節(jié)點Ql上的高電位會將第二晶體管T32開啟，參考電壓Vss的接地電位傳遞到節(jié)點Pl，此時第一晶體管T31和第三晶體管T33在理想情況下為關(guān)閉狀態(tài)，節(jié)點Ql上的高電位因而能對電容Ql進行充電。由于驅(qū)動掃描線上對應(yīng)之像素需要相當高的電流，也就是說，在第一節(jié)點Ql上的高電壓需要的電壓相當大，這就容易使得閘極驅(qū)動電路中的晶體管，如第一晶體管T31，產(chǎn)生漏電流，而第一晶體管T31發(fā)生漏電流現(xiàn)象時，第一節(jié)點Ql上的高電壓會跟著降低，進而容易導(dǎo)致像素之驅(qū)動電壓不足的問題，使得該掃描線所對應(yīng)的像素?zé)o法正常工作。本發(fā)明通過在第一晶體管T31串聯(lián)至少一晶體管，如第三晶體管T33，藉此能夠有效減少第一晶體管T31發(fā)生漏電流的情況，進而有效解決閘極驅(qū)動電路之驅(qū)動電壓穩(wěn)定性的問題。以下將詳細說明根據(jù)本發(fā)明實現(xiàn)的第一實施例的閘極驅(qū)動電路的電路配置示意圖。第一晶體管T31稱接于第一節(jié)點Ql和一參考電壓信號Vss輸入端之間,第二晶體管T32的一端與第一晶體管T31電性連接，另一端與參考電壓信號Vss輸入端電性連接。具體來說，第一晶體管T31的第一端311耦接至第一節(jié)點Q1，第一晶體管T31的第二端312耦接至參考電壓信號Vss輸入端；而第二晶體管T32的第二端322耦接至參考電壓信號Vss輸入端，第二晶體管T32的第三端323耦接至第一節(jié)點Ql。第一晶體管T31的第三端313與第二晶體管T32的第一端321電性連接。也就是說，在具體的電路配置中，第一晶體管T31的閘極313是與第二晶體管T32的源極或汲極電性連接，而第二晶體管T32的閘極電性連接至第一節(jié)點Ql。在上述電路配置中，當?shù)谝痪w管T31開啟而第三晶體管T33也隨著開啟時，第一節(jié)點Ql的電壓會被下拉到接近參考電壓信號Vss的電壓。如前所述，第一節(jié)點Ql會根據(jù)起始信號的時序，在一段時間內(nèi)保持高電壓水平，而在另一段時間內(nèi)保持低電壓水平，該高電壓水平透過存儲電容Cb的充放電作為像素的驅(qū)動電壓，其所需的電壓相當高。當?shù)谝还?jié)點Ql處于高電壓狀態(tài)，而第一晶體管T31關(guān)閉時，容易導(dǎo)致第一晶體管T31發(fā)生漏電流的現(xiàn)象，進而使得第一節(jié)點Ql上的驅(qū)動電壓電壓不足。關(guān)于此點，本發(fā)明提出的具體解決方案將于后文詳細描述。在第一晶體管T31和第二晶體管T32的連接端具有第二節(jié)點Pl。具體來說，第一晶體管T31的第三端313與第二晶體T32管的第一端321電性連接并在其間形成第二節(jié)點Pl0也就是說，在具體的電路配置中，第一晶體管T31的閘極與第二晶體管T32的源極或汲極的連接端具有第二節(jié)點Pl。 電容Cp設(shè)置于第二節(jié)點Pl和來自時脈控制器的時脈信號CLK的輸入端。具體來說，電容Cp的一端是與第一晶體管T31和第二晶體管T32間的第二節(jié)點Pl電性連接，而電容Cp的另一端是與該時脈信號CLK輸入端電性耦接。通過在第二節(jié)點Pl和時脈信號CLK輸入端之間插入耦合電容Cp，藉此可使用較少的晶體管元件來抑制閘極驅(qū)動電路中因高驅(qū)動電壓所容易引起的雜訊，避免了節(jié)點Ql受時脈信號CLK影響而導(dǎo)致的微幅電壓變動，也因此閘極驅(qū)動電路在顯示面板上的布線面積可以減少，非常有利于顯示器中窄邊框產(chǎn)品的開發(fā)。本發(fā)明中，閘極驅(qū)動電路中具有至少一晶體管，如圖3所示的第三晶體管T33，其設(shè)置在第一晶體管T31和參考電壓信號Vss輸入端之間，該至少一晶體管(或第三晶體管T33)與第一晶體管T31串聯(lián)連接。具體來說，第三晶體管T33的第一端331與第一晶體管T31的第二端312電性連接，第三晶體管T33的第二端332與參考電壓信號Vss輸入端電性耦接，而第三晶體管T33的第三端333與第一晶體管T31的第三端313電性連接。也就是說，在具體的電路配置中，第一晶體管T31的閘極與第三晶體管T33的閘極電性連接，以使得第一晶體管T31和第三晶體管T33形成串聯(lián)的連接架構(gòu)。在本發(fā)明第一實施例中，上述第三晶體管T33的配置，使得第三晶體管T33可以與第一晶體管T31 —起分攤第一節(jié)點Ql與參考電壓信號Vss輸入端之間的電壓差。也就是說，第三晶體管T33的配置可以減輕第一晶體管T31源極和汲極間的電壓Vds的電壓負荷，以減少第一晶體管T31發(fā)生漏電流的現(xiàn)象。圖4顯示根據(jù)本發(fā)明第二實施例的顯示器閘極驅(qū)動電路的電路示意圖。與圖3所示的第一實施例相較，在圖4所示的第二實施例中，閘極驅(qū)動電路更包含一第四晶體管T34，其設(shè)置在第三晶體管T33和參考電壓信號Vss輸入端之間，第四晶體管T34與第三晶體管T33串聯(lián)連接。在具體的電路配置中，第四晶體管T34的閘極與第三晶體管T33的閘極電性連接，以使得第四晶體管T34和第三晶體管T33形成串聯(lián)的連接架構(gòu)。進一步來說，第一晶體管T31、第三晶體管T33和第四晶體管T34都是相互串聯(lián)連接的。在本發(fā)明第二實施例中，增加了上述第四晶體管T34的配置，使得第三晶體管T33和第四晶體管T34可以與第一晶體管T31 —起分攤第一節(jié)點Ql與參考電壓信號Vss輸入端之間的電壓差。也就是說，第三晶體管T33和第四晶體管T34的配置可以減輕第一晶體管T31源極和汲極間的電壓Vds的電壓負荷，以減少第一晶體管T31發(fā)生漏電流的現(xiàn)象。而且，本實施例中配置了兩個晶體管，即第三晶體管T33和第四晶體管T34，對于減輕第一晶體管T31源極和汲極間的電壓Vds之電壓負荷的效果更為顯著，更能有效降低第一晶體管T31發(fā)生漏電流的機會，確保第一節(jié)點Ql上之高電壓不受影響。藉由本發(fā)明上述實施例可以理解到，本發(fā)明通過在第一晶體管和參考電壓信號輸入端之間串聯(lián)至少一晶體管，如第三晶體管和第四晶體管，以將第一晶體管源極和汲極間的電壓負荷分攤到該至少一晶體管上，藉此當?shù)谝还?jié)點上處于高電壓狀態(tài)時，第一晶體管不致受此影響而產(chǎn)生漏電流使得第一節(jié)點上之電壓降低，進而使得像素驅(qū)動電壓不足，因此本發(fā)明能夠有效解決閘極驅(qū)動電路之驅(qū)動電壓穩(wěn)定性的問題，提高閘極驅(qū)動電路的可靠度，進一步提升顯示面板的畫面顯示品質(zhì)。
綜上所述，雖然本發(fā)明已以優(yōu)選實施例揭露如上，但上述優(yōu)選實施例并非用以限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與潤飾，因此本發(fā)明的保護范圍以權(quán)利要求界定的范圍為準。
權(quán)利要求
1.一種顯示器的閘極驅(qū)動電路，其特征在于，所述電路包含 一第一節(jié)點，其在一起始信號通過時具有一電壓水平； 一第一晶體管，其耦接于該第一節(jié)點和一參考電壓信號輸入端，當該第一晶體管開啟時，該第一節(jié)點的電壓會被下拉到接近該參考電壓信號的電壓； 一第二晶體管，其一端與該第一晶體管電性連接，另一端與該參考電壓信號輸入端電性連接； 一第二節(jié)點，位于該第一晶體管和該第二晶體管的連接端； 一電容，設(shè)置于該第二節(jié)點和一時脈信號輸入端，該第一晶體管、該第二晶體管和該電容用于抑制雜訊的產(chǎn)生；以及 一第三晶體管，設(shè)置于該第一晶體管和該參考電壓信號輸入端之間，該第三晶體管與該第一晶體管串聯(lián)連接，用于與該第一晶體管分攤該第一節(jié)點與該參考電壓信號輸入端之間的電壓差。
2.根據(jù)權(quán)利要求I所述的顯示器的閘極驅(qū)動電路，其特征在于該第一晶體管的閘極與該第三晶體管的閘極電性連接。
3.根據(jù)權(quán)利要求I所述的顯示器的閘極驅(qū)動電路，其特征在于，所述電路更包含 一第四晶體管，設(shè)置於該第三晶體管和該參考電壓信號輸入端之間，該第四晶體管與該第三晶體管串聯(lián)連接，用于與該第一晶體管和該第三晶體管分攤該第一節(jié)點與該參考電壓信號輸入端之間的電壓差。
4.根據(jù)權(quán)利要求3所述的顯示器的閘極驅(qū)動電路，其特征在于該第三晶體管的閘極與該第四晶體管的閘極電性連接。
5.根據(jù)權(quán)利要求I所述的顯示器的閘極驅(qū)動電路，其特征在于該第二晶體管的閘極電性連接至該第一節(jié)點。
6.一種顯示器的閘極驅(qū)動電路，其特征在于，所述電路包含 一第一晶體管，該第一晶體管的第一端耦接至提供一高電位的一第一節(jié)點，而該第一晶體管的第二端耦接至一參考電壓信號輸入端； 一第二晶體管，該第二晶體管的第一端與該第一晶體管的第三端電性連接并在其間形成一第二節(jié)點，該第二晶體管的第二端耦接至該參考電壓信號輸入端，而該第二晶體管的第三端耦接至該第一節(jié)點； 一電容，其一端與該第一晶體管和該第二晶體管間的該第二節(jié)點電性連接，另一端與一時脈信號輸入端電性I禹接；以及 至少一晶體管，設(shè)置在該第一晶體管和該參考電壓信號輸入端之間，該至少一晶體管與該第一晶體管串聯(lián)連接。
7.根據(jù)權(quán)利要求6所述的顯示器的閘極驅(qū)動電路，其特征在于該第一晶體管的第三端為閘極，該第一晶體管的閘極與該至少一晶體管的閘極電性連接。
8.根據(jù)權(quán)利要求6所述的顯示器的閘極驅(qū)動電路，其特征在于當該第一晶體管和該至少一晶體管開啟時，該第一節(jié)點的電壓會被下拉到接近該參考電壓信號的電壓。
9.根據(jù)權(quán)利要求6所述的顯示器的閘極驅(qū)動電路，其特征在于該第一晶體管的第三端為閘極，而該第二晶體管的第一端為源極或汲極。
10.根據(jù)權(quán)利要求6所述的顯示器的閘極驅(qū)動電路，其特征在于該第一晶體管、該第二晶體管和該至少一晶體管為非晶硅晶體管。
11.一種顯示器的閘極驅(qū)動電路，其特征在于，所述電路包含 一第一節(jié)點，其會根據(jù)一起始信號和一時脈信號，將一高電壓水平的驅(qū)動信號傳送到一輸出端，該輸出端電性連接至一閘極線； 一第一晶體管，該第一晶體管的第一端耦接至該第一節(jié)點，而該第一晶體管的第二端耦接至一參考電壓信號輸入端； 一第二晶體管，該第二晶體管的第一端與該第一晶體管的第三端電性連接，該第二晶體管的第二端耦接至該參考電壓信號輸入端，而該第二晶體管的第三端耦接至該第一節(jié)點 一第二節(jié)點，位于該第一晶體管和該第二晶體管的連接端； 一電容，其一端與該第一晶體管和該第二晶體管間的該第二節(jié)點電性連接，另一端與該時脈信號的輸入端電性耦接；以及 至少一晶體管，設(shè)置于該第一晶體管和該參考電壓信號輸入端之間，該至少一晶體管與該第一晶體管串聯(lián)連接。
12.根據(jù)權(quán)利要求11所述的顯示器的閘極驅(qū)動電路，其特征在于，所述電路更包含 一起始晶體管，設(shè)置于該起始信號之輸入端和該第一節(jié)點之間；以及 一時脈晶體管，設(shè)置于該時脈信號之輸入端和該第一節(jié)點之間。
13.根據(jù)權(quán)利要求11所述的顯示器的閘極驅(qū)動電路，其特征在于，所述電路更包含 一存儲電容，設(shè)置于該第一節(jié)點和該輸出端之間。
14.根據(jù)權(quán)利要求11所述的顯示器的閘極驅(qū)動電路，其特征在于，所述電路更包含 一第一下拉晶體管，設(shè)置于該第一節(jié)點和該參考電壓信號輸入端之間；以及 一第二下拉晶體管，設(shè)置于該輸出端和該參考電壓信號輸入端之間，其中當該第一下拉晶體管和該第二下拉晶體管基于一重置信號而導(dǎo)通時，會將該第一節(jié)點和該輸出端的電壓下拉至該參考電壓信號輸入端的電壓。
全文摘要
本發(fā)明公開了一種顯示器的閘極驅(qū)動電路，其利用在連接提供一高電位之節(jié)點的晶體管和參考電壓信號輸入端之間串聯(lián)至少一個晶體管，以將連接該節(jié)點之該晶體管源極和汲極間的電壓負荷分攤到該至少一晶體管上，藉此減少該晶體管發(fā)生漏電流的情形，從而提高閘極驅(qū)動電路之驅(qū)動電壓的穩(wěn)定性，以提升閘極驅(qū)動電路的可靠度。
文檔編號G09G3/36GK102622983SQ20121009106
公開日2012年8月1日 申請日期2012年3月30日 優(yōu)先權(quán)日2012年3月30日
發(fā)明者陳世烽 申請人:深圳市華星光電技術(shù)有限公司