專利名稱：空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)。
背景技術(shù)：
CMOS驅(qū)動(dòng)電路和空間光調(diào)制器相結(jié)合實(shí)現(xiàn)光電信號(hào)轉(zhuǎn)換已被應(yīng)用于圖像識(shí)別、信號(hào)處理、光通信和光計(jì)算等多種場(chǎng)合?；诙嗔孔于濂ㄋ嚨目臻g光調(diào)制器的響應(yīng)速度在Ins左右，在高速計(jì)算方面具有得天獨(dú)厚的優(yōu)勢(shì)，且計(jì)算復(fù)雜度不會(huì)隨器件像素增多而増加，越是大型計(jì)算優(yōu)勢(shì)越明顯。但是傳統(tǒng)的CMOS驅(qū)動(dòng)電路無法配合調(diào)制器進(jìn)行高速光學(xué)計(jì)算。以256*256像素、256級(jí)(8位)調(diào)制灰度的空間光調(diào)制器陣列為例，其所需數(shù)據(jù)量為524，288(256*256*8)位/幀。為實(shí)現(xiàn)高速光學(xué)計(jì)算，調(diào)制器轉(zhuǎn)換速率需要在2M幀/秒以上，因此CMOS驅(qū)動(dòng)電路的吞吐量將超過IT bps。如此巨大的數(shù)據(jù)流需要10，000個(gè)傳統(tǒng)CMOS接ロ(100M bps)才能達(dá)到，這對(duì)于芯片封裝、系統(tǒng)集成而言都是ー個(gè)沉重的負(fù)擔(dān)。傳統(tǒng)的空間光調(diào)制器驅(qū)動(dòng)電路結(jié)構(gòu)如圖I所示，數(shù)模轉(zhuǎn)換器(簡(jiǎn)稱DAC)陣列與像素単元(簡(jiǎn)稱pixel)陣列集成在同一芯片內(nèi)，且數(shù)模轉(zhuǎn)換器陣列布置于像素單元陣列ー側(cè)，其輸出經(jīng)過ー級(jí)緩沖器驅(qū)動(dòng)像素単元。各模塊(即輸入端ロ I’、數(shù)據(jù)存儲(chǔ)単元2’、數(shù)模轉(zhuǎn)換器陣列3’、緩沖器陣列4’和像素單元陣列5’)處于同一水平層面上，各模塊之間由同層金屬走線連接。這種設(shè)計(jì)的主要缺點(diǎn)有ニ 1、DAC陣列與pixel陣列處于同一水平層面，占用了非常多的芯片面積；2、數(shù)據(jù)輸入速率和DAC個(gè)數(shù)限制了更快更多的電光信號(hào)轉(zhuǎn)換。隨著芯片像素規(guī)模的増大，傳輸和轉(zhuǎn)換壓力會(huì)越來越大。

發(fā)明內(nèi)容
本發(fā)明目的是針對(duì)上述問題，提供一種空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)，該驅(qū)動(dòng)電路結(jié)構(gòu)具有極高的集成度，能支撐大量高速信號(hào)傳輸。本發(fā)明的技術(shù)方案是所述空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)，包括由下而上依次布置的ー塊片選芯片、多塊數(shù)據(jù)寄存及數(shù)模轉(zhuǎn)換芯片和ー塊驅(qū)動(dòng)芯片，所述數(shù)據(jù)寄存及數(shù)模裝換芯片內(nèi)集成有多個(gè)間隔分布的數(shù)模轉(zhuǎn)換器，每個(gè)數(shù)模轉(zhuǎn)換器附近均布置有與之緊鄰的數(shù)據(jù)存儲(chǔ)単元，且每個(gè)數(shù)模轉(zhuǎn)換器與驅(qū)動(dòng)芯片之間、以及每個(gè)數(shù)據(jù)存儲(chǔ)単元與所述片選芯片之間均通過穿透硅通孔電性連接。所述驅(qū)動(dòng)芯片內(nèi)集成有像素單元陣列。所述數(shù)據(jù)存儲(chǔ)單元與所述片選芯片之間電性連接的穿透硅通孔與片選芯片的連接端連有輸入端ロ，且所述輸入端ロ位于所述驅(qū)動(dòng)電路結(jié)構(gòu)的底部。本發(fā)明的優(yōu)點(diǎn)是
1、采用了多層DAC陣列，減小了芯片面積，増加了數(shù)模轉(zhuǎn)換效率；
2、允許多排輸入端ロ同時(shí)輸入,極大的提高了數(shù)據(jù)傳輸速率；
3、用穿透硅通孔(簡(jiǎn)稱TSV)替代傳統(tǒng)金屬互聯(lián)，縮短了走線長(zhǎng)度，減小了寄生效應(yīng)，提高了傳輸帶寬。
4、DAC陣列的層數(shù)和輸入端ロ排數(shù)可以隨芯片像素規(guī)模增大而增加，相較于傳統(tǒng)結(jié)構(gòu)，其在大規(guī)模陣列應(yīng)用中優(yōu)勢(shì)更為明顯。


下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)ー步描述
圖I為傳統(tǒng)空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)示意 圖2為本發(fā)明實(shí)施例的結(jié)構(gòu)示意 圖3為本發(fā)明實(shí)施例在DAC排布比較緊湊時(shí)的 結(jié)構(gòu)示意 其中I-片選芯片，2-數(shù)據(jù)寄存及數(shù)模轉(zhuǎn)換芯片，3-驅(qū)動(dòng)芯片，4-穿透硅通孔，5-輸入端ロ ；
21-數(shù)模轉(zhuǎn)換器，22-數(shù)據(jù)存儲(chǔ)単元，31-像素單元陣列。
具體實(shí)施例方式如圖2所示，本實(shí)施例空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)，包括由下而上依次布置的ー塊片選芯片I、多塊數(shù)據(jù)寄存及數(shù)模轉(zhuǎn)換芯片2和ー塊驅(qū)動(dòng)芯片3，即這些芯片沿豎直方
向?qū)訉佣询B布置。所述驅(qū)動(dòng)芯片3內(nèi)集成有像素單元陣列31。所述數(shù)據(jù)寄存及數(shù)模裝換芯片2內(nèi)集成有多個(gè)間隔分布的數(shù)模轉(zhuǎn)換器21 (這些間隔分布的數(shù)模轉(zhuǎn)換器構(gòu)成數(shù)模轉(zhuǎn)換器陣列)，且每個(gè)數(shù)模轉(zhuǎn)換器21附近均布置有與之緊鄰的數(shù)據(jù)存儲(chǔ)単元22。每個(gè)數(shù)模轉(zhuǎn)換器21與驅(qū)動(dòng)芯片3之間均通過穿透硅通孔4電性連接；而且，每個(gè)數(shù)據(jù)存儲(chǔ)単元22與所述片選芯片I之間也均通過穿透硅通孔4電性連接。此外，在本實(shí)施例中，所述數(shù)據(jù)存儲(chǔ)單元22與所述片選芯片I之間電性連接的穿透硅通孔4與片選芯片I的連接端連有輸入端ロ 5 (即所述數(shù)據(jù)存儲(chǔ)單元與所述片選芯片之間電性連接的穿透硅通孔，其與片選芯片連接的那一端還連有輸入端ロ)，且所述輸入端ロ 5位于本驅(qū)動(dòng)電路結(jié)構(gòu)的最底部。所有芯片封裝于同一管殼內(nèi)，位于底部的輸入端ロ5方便與管殼端ロ打線互聯(lián)。具體應(yīng)用時(shí)，將本驅(qū)動(dòng)電路結(jié)構(gòu)封裝在封裝管殼(如BGA)內(nèi)，由于各輸入端ロ 5位于本驅(qū)動(dòng)電路結(jié)構(gòu)的最底部，從而使本驅(qū)動(dòng)電路結(jié)構(gòu)的封裝工作更為方便，然后將封裝管殼直接與背板上的焊盤對(duì)接，進(jìn)ー步減小了信號(hào)走線長(zhǎng)度，提高了傳輸帶寬。相較于傳統(tǒng)結(jié)構(gòu)單端ロ 100M bps的傳輸極限，該發(fā)明可以實(shí)現(xiàn)500M bps/端ロ的數(shù)據(jù)傳輸。針對(duì)ー個(gè)256*256像素的多量子阱空間光調(diào)制器，其面積超過12mm*12mm，可以布下超過4000個(gè)端ロ(差分)，總的數(shù)據(jù)吞吐量超過IT bps，滿足前文提出的要求。本實(shí)施例的工作原理簡(jiǎn)述如下輸入數(shù)字信號(hào)進(jìn)入輸入端ロ 5后，通過穿透硅通孔4傳輸至片選芯片1，片選芯片I將輸入信號(hào)通過穿透硅通孔4傳輸至相應(yīng)的數(shù)據(jù)寄存及數(shù)模裝換芯片2，數(shù)據(jù)寄存及數(shù)模轉(zhuǎn)換芯片2將數(shù)字信號(hào)轉(zhuǎn)換為可被調(diào)制器接受的模擬信號(hào)，模擬輸出信號(hào)也通過穿透硅通孔4傳輸至像素単元用以驅(qū)動(dòng)調(diào)制器陣列。相較于傳統(tǒng)方案，本發(fā)明具有以下優(yōu)點(diǎn)1、采用了多層DAC陣列，減小了芯片面積，増加了數(shù)模轉(zhuǎn)換效率；2、允許多排輸入端ロ同時(shí)輸入，極大的提高了數(shù)據(jù)傳輸速率；3、用TSV替代傳統(tǒng)金屬互聯(lián)，縮短了走線長(zhǎng)度，減小了寄生效應(yīng)，提高了傳輸帶寬；4、DAC陣列的層數(shù)和輸入端ロ排數(shù)可以隨芯片像素規(guī)模增大而增加，相較于傳統(tǒng)結(jié)構(gòu)，其在大規(guī)模陣列應(yīng)用中優(yōu)勢(shì)更為明顯。為了進(jìn)一步提高傳輸速率，合理利用芯片空間，每塊數(shù)據(jù)寄存及數(shù)模裝換芯片內(nèi) 的數(shù)模轉(zhuǎn)換器21排布可以更加緊湊，如圖3。這種結(jié)構(gòu)使得每層數(shù)據(jù)寄存及數(shù)模裝換芯片2能夠獲得更好的支撐，充分利用了芯片的面積，有效的減少了數(shù)模轉(zhuǎn)換器陣列的層數(shù)。當(dāng)然，上述實(shí)施例只為說明本發(fā)明的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓人們能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明主要技術(shù)方案的精神實(shí)質(zhì)所做的等效變換或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)，其特征在于包括由下而上依次布置的ー塊片選芯片(I)、多塊數(shù)據(jù)寄存及數(shù)模轉(zhuǎn)換芯片(2)和ー塊驅(qū)動(dòng)芯片(3)，所述數(shù)據(jù)寄存及數(shù)模裝換芯片(2)內(nèi)集成有多個(gè)間隔分布的數(shù)模轉(zhuǎn)換器(21)，每個(gè)數(shù)模轉(zhuǎn)換器(21)附近均布置有與之緊鄰的數(shù)據(jù)存儲(chǔ)単元(22)，且每個(gè)數(shù)模轉(zhuǎn)換器(21)與驅(qū)動(dòng)芯片(3)之間、以及每個(gè)數(shù)據(jù)存儲(chǔ)単元(22 )與所述片選芯片(I)之間均通過穿透硅通孔(4 )電性連接。
2.根據(jù)權(quán)利要求I所述的空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)，其特征在于所述驅(qū)動(dòng)芯片(3)內(nèi)集成有像素單元陣列(31)。
3.根據(jù)權(quán)利要求I所述的空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)，其特征在于所述數(shù)據(jù)存儲(chǔ)単元(22)與所述片選芯片(I)之間電性連接的穿透硅通孔(4)與片選芯片(I)的連接端連有輸入端ロ(5)，且所述輸入端ロ(5)位于所述驅(qū)動(dòng)電路結(jié)構(gòu)的底部。
全文摘要
本發(fā)明公開了一種空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)，它包括由下而上依次布置的一塊片選芯片、多塊數(shù)據(jù)寄存及數(shù)模轉(zhuǎn)換芯片和一塊驅(qū)動(dòng)芯片，所述數(shù)據(jù)寄存及數(shù)模裝換芯片內(nèi)集成有多個(gè)間隔分布的數(shù)模轉(zhuǎn)換器，且每個(gè)數(shù)模轉(zhuǎn)換器附近均布置有與之緊鄰的數(shù)據(jù)存儲(chǔ)單元，每個(gè)數(shù)模轉(zhuǎn)換器與驅(qū)動(dòng)芯片之間、以及每個(gè)數(shù)據(jù)存儲(chǔ)單元與所述片選芯片之間均通過穿透硅通孔電性連接。該驅(qū)動(dòng)電路結(jié)構(gòu)具有極高的集成度，能支撐大量高速信號(hào)傳輸。
文檔編號(hào)G09G3/36GK102646385SQ20121013594
公開日2012年8月22日 申請(qǐng)日期2012年5月4日 優(yōu)先權(quán)日2012年5月4日
發(fā)明者張宇翔, 張耀輝, 朱明皓 申請(qǐng)人:中國(guó)科學(xué)院蘇州納米技術(shù)與納米仿生研究所