專利名稱：薄膜晶體管閾值電壓偏移補(bǔ)償電路及goa電路、顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，尤其涉及ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路及GOA (Gate On Array,陣列基板行驅(qū)動(dòng))電路、顯示器。
背景技術(shù)：
薄膜晶體管是液晶顯示器制造領(lǐng)域常用的電子器件，與場效應(yīng)管類似，薄膜晶體管的正常開啟條件為柵極和源極的電壓差大于閾值電壓，即薄膜晶體管的柵極電壓和源極電壓之間的差值只有大于閾值電壓時(shí)才可以開啟，否則將不能開啟。然而隨著薄膜晶體管工作時(shí)間的増加，其閾值電壓會(huì)發(fā)生改變，即閾值電壓偏移現(xiàn)象。例如，正常情況下，某薄膜晶體管的閾值電壓為15V，即柵極和源極的電壓差低于15V時(shí)，該薄膜晶體管是不能開啟并工作的，而當(dāng)其閾值電壓偏移了 IV之后，就必須在使其柵 極和源極的電壓差不低于16V時(shí)，才能令其開啟并正常工作?？梢?，薄膜晶體管的閾值電壓偏移現(xiàn)象將嚴(yán)重影響薄膜晶體管的正常開啟，進(jìn)而影響薄膜晶體管在電路結(jié)構(gòu)中不能正常工作以完成其作用。TFT-LCD (Thin Film Transistor Liquid Crystal Display,薄膜晶體管液晶顯示器)是目前常見的液晶顯示器產(chǎn)品，在TFT-LCD中，每ー個(gè)像素都具有ー個(gè)薄膜晶體管，而每ー像素的薄膜晶體管都需要與相應(yīng)的柵極驅(qū)動(dòng)電路相連接，以控制像素內(nèi)液晶透光度的變化進(jìn)而達(dá)到控制像素色彩變化的目的。GOA電路技術(shù)是目前TFT-LCD技術(shù)領(lǐng)域常用的一種柵極驅(qū)動(dòng)電路技術(shù)，該技術(shù)是將柵極驅(qū)動(dòng)電路直接制作在陣列基板上，相比現(xiàn)有的柵極驅(qū)動(dòng)集成電路技木，GOA電路占用空間小，制作エ藝簡單，具有良好的應(yīng)用前景。GOA電路為TFT-IXD中與每一行像素相對(duì)應(yīng)，并用于給對(duì)應(yīng)行像素的薄膜晶體管提供柵極驅(qū)動(dòng)電壓的電路，整個(gè)TFT-IXD中具有多行像素，也就具有多個(gè)對(duì)應(yīng)的GOA電路，如圖I所示為ー種包含GOA電路的液晶顯示面板示意圖,其中GOA電路都位于面板的邊緣處。在TFT-IXD工作的過程中，需要依次給每一行像素提供柵極驅(qū)動(dòng)電壓，因此對(duì)應(yīng)每一行像素的GOA電路就需要依次開始工作，圖2所示為圖I中對(duì)應(yīng)某一行像素的GOA電路結(jié)構(gòu)示意圖(該圖也是目前常用的GOA電路的結(jié)構(gòu)示意圖)，從圖2可看出，GOA電路中包含有多個(gè)薄膜晶體管和電容，其工作過程大致為接收端接收輸入信號(hào)INPUT，在各薄膜晶體管、電容和時(shí)鐘信號(hào)的作用下，最終由輸出端輸出信號(hào)OUTPUT。隨著薄膜晶體管產(chǎn)業(yè)的進(jìn)步及エ藝的改善，GOA技術(shù)已應(yīng)用到越來越多的產(chǎn)品當(dāng)中，其降低成本和簡化工藝的優(yōu)點(diǎn)已被各大廠家所推崇，市場競爭力很強(qiáng)。但GOA技術(shù)也存在一些缺陷隨著工作時(shí)間的増加，組成GOA電路的薄膜晶體管會(huì)出現(xiàn)閾值電壓偏移的現(xiàn)象，這種現(xiàn)象會(huì)使薄膜晶體管的穩(wěn)定性變差，進(jìn)而影響整個(gè)GOA電路的工作性能，尤其是當(dāng)GOA電路中控制信號(hào)輸出端薄膜晶體管發(fā)生閾值電壓偏移時(shí)，將嚴(yán)重影響到GOA電路的正常輸出，并最終影響到液晶顯示器的正常工作。如圖2所示的GOA電路中，控制該GOA電路輸出信號(hào)的薄膜晶體管為輸出端薄膜晶體管，其源極接收輸出時(shí)鐘信號(hào)CLK ;通過在室溫(溫度為27°C)條件下對(duì)輸出端薄膜晶體管進(jìn)行監(jiān)測(cè)，得出如圖3所示的閾值電壓偏移數(shù)據(jù)，由圖3可以看出，輸出端薄膜晶體管的閾值電壓偏移值Λ Vth (縱坐標(biāo))隨著工作時(shí)間(橫坐標(biāo))的增加而不斷増加，這就表明隨著工作時(shí)間的増加，如果提供給 輸出端薄膜晶體管的開啟電壓為正常情況下的開啟電壓并且一直不變，則在其閾值電壓發(fā)生了偏移之后，輸出端薄膜晶體管將不能夠開啟，進(jìn)而，整個(gè)GOA電路就不能夠正常輸出信號(hào)。綜上所述，薄膜晶體管的閾值電壓偏移現(xiàn)象將嚴(yán)重影響薄膜晶體管的正常開啟，進(jìn)而影響到包含該薄膜晶體管的電路結(jié)構(gòu)的正常工作；在GOA電路中，若控制信號(hào)輸出的薄膜晶體管發(fā)生閾值電壓偏移，將直接影響整個(gè)GOA電路的正常輸出。

發(fā)明內(nèi)容
本發(fā)明提供ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路及GOA電路、顯示器，用以解決現(xiàn)有技術(shù)中薄膜晶體管因發(fā)生閾值電壓偏移現(xiàn)象而不能正常開啟的問題。本發(fā)明方法包括—種薄膜晶體管閾值電壓偏移補(bǔ)償電路，該補(bǔ)償電路包括第一電容、第一開關(guān)單兀、充電信號(hào)、第一時(shí)鐘信號(hào)；其中，第一電容，包括第一電極和第二電極，所述第一電極與所述薄膜晶體管的柵極連接并接收充電信號(hào)，所述第二電極與所述薄膜晶體管的源極連接；所述第一電容用于在充電信號(hào)的作用下使其第一電極和第二電極具有相同電壓，以使所述薄膜晶體管的源極和漏極之間的電壓差等于其閾值電壓；第一開關(guān)單元，分別與所述薄膜晶體管的源極和漏極連接，用于在第一時(shí)鐘信號(hào)的作用下開啟，以使所述薄膜晶體管的柵極和源極之間的電壓差等于其閾值電壓；其中，所述第一電容的電容值比所述薄膜晶體管的電容值和第一開關(guān)單元的電容值大設(shè)定值。一種陣列基板行驅(qū)動(dòng)GOA電路，包括輸出端薄膜晶體管,用于控制所述GOA電路的輸出端輸出信號(hào)；其中，所述輸出端薄膜晶體管與如上所述薄膜晶體管閾值電壓偏移補(bǔ)償電路相連接，在所述補(bǔ)償電路的作用下，所述輸出端薄膜晶體管的柵極和源極具有等于其閾值電壓的電壓差。一種顯示器，包括如上所述的陣列基板行驅(qū)動(dòng)GOA電路。本發(fā)明提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路，基于薄膜晶體管的柵極和源極等電位時(shí)，其源極和漏極的電壓差恰好等于該薄膜晶體管的閾值電壓的原理，首先利用第一電容使薄膜晶體管的柵極和源極具有相同電壓，并使薄膜晶體管的源極和漏極的電壓差等于其閾值電壓，以及薄膜晶體管的柵極和漏極的電壓差等于其閾值電壓，然后再利用第一開關(guān)單元使薄膜晶體管的源極電壓降低到與其漏極電壓相等的水平，由于薄膜晶體管的柵極電壓未改變，從而使得該薄膜晶體管的柵極和源極的電壓差等于其閾值電壓，通過該過程可使薄膜晶體管在任何情況下，即使是發(fā)生了閾值電壓偏移時(shí)，其柵極和源極間的電壓差都不會(huì)低于其閾值電壓，在此基礎(chǔ)上，該薄膜晶體管接收其所在電路提供的正常電壓作用即可開啟，也就是說，該薄膜晶體管在發(fā)生閾值電壓偏移之后，也能夠正常開啟。本發(fā)明提供的GOA電路中，其輸出端薄膜晶體管受到本發(fā)明提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路的作用，即使在發(fā)生閾值電壓偏移時(shí)也能正常開啟，增強(qiáng)了 GOA電路的穩(wěn)定性，進(jìn)而延長了液晶顯示器的使用壽命。


圖I為現(xiàn)有的一種包含GOA電路的液晶顯不面板不意圖；圖2為圖I所示的液晶顯示面板中對(duì)應(yīng)某一行像素的GOA電路結(jié)構(gòu)示意圖；圖3為圖2所示的GOA電路中輸出端薄膜晶體管的閾值電壓偏移數(shù)據(jù)；圖4為薄膜晶體管的源極和漏極之間的電壓差等于閾值電壓的原理圖；圖5 (I)為本發(fā)明實(shí)施例一提供的ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路的結(jié)構(gòu)示意圖；圖5 (2)為本發(fā)明實(shí)施例一的薄膜晶體管閾值電壓偏移補(bǔ)償電路在充電信號(hào)作用 下的狀態(tài)；圖5 (3)為本發(fā)明實(shí)施例一的薄膜晶體管閾值電壓偏移補(bǔ)償電路在第一時(shí)鐘信號(hào)為使能電平時(shí)的狀態(tài)；圖6 (I)為本發(fā)明實(shí)施例ニ提供的ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路的結(jié)構(gòu)示意圖；圖6 (2)為本發(fā)明實(shí)施例ニ涉及的各種時(shí)鐘信號(hào)的時(shí)序圖；圖6(3)為本發(fā)明實(shí)施例ニ的薄膜晶體管閾值電壓偏移補(bǔ)償電路在第二時(shí)鐘信號(hào)CLK2為使能電平時(shí)的狀態(tài)；圖6 (4)為本發(fā)明實(shí)施例ニ的薄膜晶體管閾值電壓偏移補(bǔ)償電路在第一時(shí)鐘信號(hào)CLKl為使能電平時(shí)的狀態(tài)；圖7(I)為本發(fā)明實(shí)施例三提供的ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路的結(jié)構(gòu)示意圖；圖7 (2)為本發(fā)明實(shí)施例三涉及的各種時(shí)鐘信號(hào)的時(shí)序圖；圖7(3)為本發(fā)明實(shí)施例三的薄膜晶體管閾值電壓偏移補(bǔ)償電路在第三時(shí)鐘信號(hào)CLK3為使能電平時(shí)的狀態(tài)；圖8 (I)為本發(fā)明實(shí)施例四提供的ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路的結(jié)構(gòu)示意圖；圖8 (2)為本發(fā)明實(shí)施例四涉及的各種時(shí)鐘信號(hào)的時(shí)序圖；圖8(3)為本發(fā)明實(shí)施例四的薄膜晶體管閾值電壓偏移補(bǔ)償電路在第三時(shí)鐘信號(hào)CLK3為使能電平時(shí)的狀態(tài)；圖8 (4)為本發(fā)明實(shí)施例四的薄膜晶體管閾值電壓偏移補(bǔ)償電路在第四時(shí)鐘信號(hào)CLK4為使能電平時(shí)的狀態(tài)；圖9為本發(fā)明提供的ー種GOA電路的結(jié)構(gòu)示意圖；圖10為本發(fā)明實(shí)施例五提供的ー種GOA電路的結(jié)構(gòu)示意圖；圖11為本發(fā)明提供的ー種液晶顯示器的結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例，對(duì)本發(fā)明的薄膜晶體管閾值電壓偏移補(bǔ)償電路及GOA電路、顯示器的具體實(shí)施方式
作進(jìn)ー步詳細(xì)描述。本發(fā)明中所涉及到的各種開關(guān)単元可以為現(xiàn)有技術(shù)中具有開關(guān)控制功能的任意電子器件，如半導(dǎo)體三極管、場效應(yīng)管、薄膜晶體管等，本發(fā)明對(duì)所涉及到的各種開關(guān)単元采用的電子器件不作限定，只要能夠達(dá)到解決本發(fā)明所要解決的技術(shù)問題的目的即可。具體實(shí)施中，當(dāng)各種開關(guān)單元為不同的電子器件吋，為了達(dá)到本發(fā)明的目的，需要相應(yīng)提供合適的電壓、電流等信號(hào)。具體的，本發(fā)明提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路是給薄膜晶體管補(bǔ)償閾值電壓所用的，而薄膜晶體管多用于液晶顯示器制造領(lǐng)域，在液晶顯示器制造領(lǐng)域中，薄膜晶體管本身可以采用透明金屬(如ITO (Indium Tin Oxides,銦錫氧化物)),并通過光刻エ藝制作，因此薄膜晶體管的應(yīng)用不會(huì)影響液晶顯示器中顯示區(qū)域的顯示效果；在應(yīng)用本發(fā)明提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路時(shí)，為了使得該補(bǔ)償電路的加入不會(huì)影響到液晶顯示器中顯示區(qū)域的顯示效果，也可利用透明金屬和光刻エ藝，將該補(bǔ)償電路中的各種開關(guān)單元制作為薄膜晶體管的結(jié)構(gòu)。
較佳的，利用透明金屬和光刻エ藝將本發(fā)明所涉及到的各種開關(guān)単元制作成薄膜晶體管的結(jié)構(gòu)，井根據(jù)各開關(guān)單元在本發(fā)明提供的閾值電壓偏移電路中的連接關(guān)系，確定各開關(guān)單元應(yīng)具有的源極、漏極和柵扱。本發(fā)明所涉及的各種電容的電容值大小，以及各種薄膜晶體管的溝道寬長比可根據(jù)具體的情況確定。本發(fā)明提供的閾值電壓偏移補(bǔ)償電路，其核心原理可用如圖4表示，具體為當(dāng)任一薄膜晶體管的源極和柵極為等電位時(shí)，該薄膜晶體管相當(dāng)于ー個(gè)ニ極管，其源極和漏極之間的電壓差就恰好等于該薄膜晶體管的閾值電壓。實(shí)施例一為了控制薄膜晶體管的柵極和源極具有等于其閾值電壓的電壓差，以使所述薄膜晶體管在發(fā)生了閾值電壓偏移時(shí)仍能實(shí)現(xiàn)正常開啟，本發(fā)明實(shí)施例一提供ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路，如圖5 (I)所示，該補(bǔ)償電路包括第一電容Cl、第一開關(guān)單元Tl、充電信號(hào)、第一時(shí)鐘信號(hào)；其中，第一電容Cl，包括第一電極和第二電極，所述第一電極與所述薄膜晶體管的柵極連接并接收充電信號(hào)，所述第二電極與所述薄膜晶體管的源極連接；所述第一電容Cl用于在充電信號(hào)的作用下使其第一電極和第二電極具有相同電壓，以使所述薄膜晶體管的源極和漏極之間的電壓差等于其閾值電壓；第一開關(guān)單元Tl，分別與所述薄膜晶體管的源極和漏極連接，用于在第一時(shí)鐘信號(hào)的作用下開啟，以使所述薄膜晶體管的柵極和源極之間的電壓差等于其閾值電壓；其中，所述第一電容的電容值比所述薄膜晶體管的電容值和第一開關(guān)單元的電容值大設(shè)定值。本實(shí)施例中，所述薄膜晶體管發(fā)生閾值電壓偏移時(shí)能夠正常開啟，是指即使所述薄膜晶體管發(fā)生了閾值電壓偏移現(xiàn)象，但在本發(fā)明提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路的作用下，該薄膜晶體管仍能夠接收其所在電路(薄膜晶體管所在的電路并非本實(shí)施例提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路)的作用而正常開啟。由背景技術(shù)的描述可知，薄膜晶體管的開啟條件為其柵極和源極的電壓差要大于閾值電壓。如圖5 (I)所示的薄膜晶體管閾值電壓偏移補(bǔ)償電路，其作用為使得所述薄膜晶體管的柵極和源極的電壓差等于其閾值電壓，也就是給所述薄膜晶體管創(chuàng)造了ー個(gè)在發(fā)生閾值電壓偏移時(shí)仍能正常開啟的條件，在此基礎(chǔ)上，若該薄膜晶體管所在的電路仍然給所述薄膜晶體管的柵極和源極分別施加?xùn)艠O電壓和源極電壓，就會(huì)使得所述薄膜晶體管的柵極和源極的電壓差大于其閾值電壓，也就會(huì)使其滿足開啟的條件，完成開啟。因此，圖5 (I)所示的薄膜晶體管閾值電壓偏移補(bǔ)償電路只是給薄膜晶體管創(chuàng)造了一個(gè)在發(fā)生閾值電壓偏移時(shí)仍能正常開啟的條件，至于是否要開啟該薄膜晶體管，是由該薄膜晶體管自身所在的電路決定的。本實(shí)施例中，所述充電信號(hào)結(jié)束之后，所述第一時(shí)鐘信號(hào)再開始起使能作用。如圖5 (I)所示的閾值電壓偏移補(bǔ)償電路的工作原理及其工作步驟如下步驟A，如圖5 (2)所示，首先出現(xiàn)充電信號(hào)，第一電容Cl在該充電信號(hào)的作用下進(jìn)行充電，在充電信號(hào)結(jié)束時(shí)，其第一電極和第二電極會(huì)具有相同的電壓(具體原理參見下 文)，同時(shí)，由于第一電極與所述薄膜晶體管的柵極連接，第二電極與所述薄膜晶體管的源極相連接，因此，所述薄膜晶體管的柵極和源極也會(huì)具有相同的電壓，并且依據(jù)如圖4所示的原理圖可知，此時(shí)所述薄膜晶體管的源極和漏極間的電壓差恰好等于該薄膜晶體管的閾值電壓；假設(shè)所述薄膜晶體管的柵極電壓為VI，源極電壓為V2，漏極電壓為V3，該薄膜晶體管當(dāng)前的閾值電壓為V0，當(dāng)步驟A結(jié)束時(shí)，上述各電壓具有以下關(guān)系V1=V2，V1-V3=V2-V3=V0 ；步驟B，如圖5 (3)所示，當(dāng)充電信號(hào)結(jié)束之后，第一電容Cl開始放電，同時(shí)，第一時(shí)鐘信號(hào)為使能電平，在第一時(shí)鐘信號(hào)的作用下，第一開關(guān)單元Tl開啟，使得所述薄膜晶體管的源極和漏極導(dǎo)通，所述薄膜晶體管的源極和漏極就會(huì)具有相同電壓，即通過第一開關(guān)單元Tl的開啟，使該薄膜晶體管的源極電壓降低到與其漏極電壓相等的水平，進(jìn)一歩，由于此時(shí)該薄膜晶體管的柵極電壓沒有改變，仍為步驟A結(jié)束時(shí)的電壓值，因此，在步驟B結(jié)束時(shí)，該薄膜晶體管的柵極電壓與源極電壓之差等于其閾值電壓；繼續(xù)采用上述假設(shè)，當(dāng)步驟B結(jié)束時(shí)，所述薄膜晶體管的各極電壓具有如下關(guān)系V2=V3, Vl-V2=V0o本實(shí)施例通過上述兩步驟A和B，一方面，強(qiáng)行使所述薄膜晶體管的柵極和源極間的電壓差等于其閾值電壓，也就是給所述薄膜晶體管補(bǔ)償了一個(gè)閾值電壓，并且不論所述薄膜晶體管的閾值電壓偏移了多少，本發(fā)明的補(bǔ)償電路都會(huì)使得其柵極和源極具有ー個(gè)等于其當(dāng)前閾值電壓(偏移之后的閾值電壓)的電壓差，也就是給所述薄膜晶體管補(bǔ)償了當(dāng)前的閾值電壓；另ー方面，本發(fā)明中所述薄膜晶體管為其所在電路中的現(xiàn)有器件，在其所在的電路中，所述薄膜晶體管的柵極和源極仍會(huì)接受正常的電壓作用；在上述兩方面的作用下，也就是在本發(fā)明所補(bǔ)償?shù)拈撝惦妷阂约霸摫∧ぞw管所在電路提供的正常電壓的作用下，所述薄膜晶體管的柵極和源極間的電壓差就會(huì)大于其閾值電壓；而根據(jù)背景技術(shù)的描述可知，當(dāng)薄膜晶體管的柵極和源極間的電壓差大于其閾值電壓時(shí)即可開啟，因此，通過上述兩步驟就能夠解決本發(fā)明所要解決的問題，即當(dāng)薄膜晶體管發(fā)生閾值電壓偏移吋，仍能夠正常開啟。本實(shí)施例中，第一電容Cl在充電信號(hào)的作用下,其第一電極和第二電極具有相同的電壓，其具體原理如下本實(shí)施例中，第一電容Cl具備如下條件1)其第一電極接收充電信號(hào)，即與激勵(lì)源連接，第二電極與薄膜晶體管的源極連接，即沒有接地、也沒有與其它激勵(lì)源連接，因此，第一電容Cl屬于耦合方式接入上述電路中(電容以耦合方式接入電路是指電容的ー個(gè)極板連接激勵(lì)源，另ー極板不接地，也不連接其它激勵(lì) 源);2)第一電容Cl的電容值比所述薄膜晶體管的電容值和第一開關(guān)單元Tl的電容值大設(shè)定值(任意電子器件都有一定的電容)，當(dāng)所述設(shè)定值很大時(shí)(為了達(dá)到本發(fā)明的目的，可令所述設(shè)定值較大)，第一電容Cl的電容值會(huì)遠(yuǎn)遠(yuǎn)大于所述薄膜晶體管的電容值和第一開關(guān)單元Tl的電容值。在電學(xué)領(lǐng)域中，電容耦合接入電路時(shí)具有如下特性當(dāng)與該電容連接的電子器件具有相對(duì)很小的電容時(shí)(與該電容的電容值相比)，在激勵(lì)源的作用下，該電容的上下極板會(huì)具有相同的電壓。基于上述電容耦合接入電路的特性，由于具備了上述I)和2)兩個(gè)條件，第一電容Cl的第一電極在接收充電信號(hào)時(shí)，第一電極和第二電極就會(huì)具有相同的電壓。具體實(shí)施中，由于所述薄膜晶體管需在其所在電路中完成特定的作用，并且第一開關(guān)單元Tl需在本發(fā)明提供的電路中完成特定的作用，因此二者必然具有一定的電容值；較佳的，為了令所述第一電容Cl滿足上述電容耦合接入電路的特性，能夠在充電信號(hào)的作用下，使第一電極和第二電極具有相同的電壓，可選取電容值遠(yuǎn)遠(yuǎn)大于所述薄膜晶體管的電容值和第一開關(guān)單兀Tl的電容值的電容作為第一電容Cl。本實(shí)施例通過控制薄膜晶體管的柵極和源極的電壓差等于其閾值電壓，使得該薄膜晶體管在任何情況下，即使是發(fā)生了閾值電壓偏移時(shí)，其柵極和源極間的電壓差都不會(huì)低于其閾值電壓，在此基礎(chǔ)上，該薄膜晶體管接收其所在電路提供的正常電壓作用即可開啟，也就是說，該薄膜晶體管在發(fā)生閾值電壓偏移之后，也能夠正常開啟。本發(fā)明提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路，能夠控制任意薄膜晶體管的柵極和源極的電壓差等于其閾值電壓，即能夠?qū)θ我獗∧ぞw管起到補(bǔ)償閾值電壓的作用，不論所述薄膜晶體管是否發(fā)生閾值電壓偏移現(xiàn)象，也不論所述薄膜晶體管所在的電路為何種類型的電路結(jié)構(gòu)。下面以GOA電路為例，進(jìn)ー步說明本發(fā)明提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路的具體實(shí)施方式
。應(yīng)當(dāng)理解，以下各實(shí)施例將薄膜晶體管閾值電壓偏移補(bǔ)償電路應(yīng)用于GOA電路中，僅是用于說明和解釋本發(fā)明，并不用于限定本發(fā)明，即，本發(fā)明提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路能夠作用于任何包含薄膜晶體管的電路結(jié)構(gòu)。以下各實(shí)施例所指的GOA電路為液晶顯示器中用于給對(duì)應(yīng)像素行提供柵極驅(qū)動(dòng)電壓的電路，為了滿足液晶顯示器中各像素行的色彩變化需要，各像素行對(duì)應(yīng)的GOA電路需要按照設(shè)定規(guī)則周期性的工作，以下各實(shí)施例中所指的GOA電路工作的每一周期從接收輸入信號(hào)開始，直到輸出信號(hào)為止。以下各實(shí)施例所指的輸出端薄膜晶體管為GOA電路中的已有器件，用于控制GOA電路的輸出端是否輸出信號(hào)，以圖2所示的GOA電路為例，其中輸出端薄膜晶體管開啟吋，GOA電路的輸出端輸出信號(hào)OUTPUT，當(dāng)輸出端薄膜晶體管關(guān)閉時(shí)，輸出端沒有信號(hào)輸出。以下各實(shí)施例所指的時(shí)鐘信號(hào)為使能電平，是指時(shí)鐘信號(hào)位于使能電平的狀態(tài)；多個(gè)時(shí)鐘信號(hào)為使能電平依次出現(xiàn)，是指前ー時(shí)鐘信號(hào)位于使能電平的狀態(tài)和下一時(shí)鐘信號(hào)位于使能電平的狀態(tài)交替出現(xiàn)。此外，以下各實(shí)施例所指的使能電平為各時(shí)鐘信號(hào)起使能作用時(shí)的電平值，本發(fā)明對(duì)各時(shí)鐘信號(hào)使能電平的電平值大小不作限定，只要能夠起到使能作用即可，因此，以下各實(shí)施例中，各時(shí)鐘信號(hào)使能電平的電平值大小可以相同，也可以不同。需要指出的是，對(duì)于具有高分辨率的TFT-IXD顯示設(shè)備，為了控制其每一行像素能快速地完成色彩變化，給每一行像素提供柵極驅(qū)動(dòng)電壓的GOA電路的工作頻率都會(huì)很高，其工作周期相應(yīng)的就會(huì)很短，一般為毫秒(ms)等級(jí)，因此，為了實(shí)現(xiàn)給GOA電路中的輸出端薄膜晶體管補(bǔ)償閾值電壓的目的，以下各實(shí)施例中所涉及到的充電信號(hào)及各種時(shí)鐘信號(hào)的頻率也需要很高，一般為千赫茲 兆赫茲(KHzlHz)等級(jí)。實(shí)施例ニ本發(fā)明實(shí)施例ニ提供ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路，用于使GOA電路中輸出端薄膜晶體管的柵極和源極具有等于其閾值電壓的電壓差，以使所述輸出端薄膜晶體管在發(fā)生了閾值電壓偏移時(shí)能夠正常開啟，如圖6( I)所示，該閾值電壓偏移補(bǔ)償電路包括 第一電容Cl、第一開關(guān)單元Tl、第二開關(guān)單元T2、第一時(shí)鐘信號(hào)CLK1、第二時(shí)鐘信號(hào)CLK2，其中，第一開關(guān)單元Tl和第二開關(guān)單元T2都為薄膜晶體管結(jié)構(gòu)，并且，第一電容Cl,包括第一電極和第二電極,所述第一電極與所述輸出端薄膜晶體管的柵極連接，所述第二電極與所述輸出端薄膜晶體管的源極連接；第一開關(guān)單元Tl，其源極與所述輸出端薄膜晶體管的源極相連接，漏極與所述輸出端薄膜晶體管的漏極相連接，柵極接收第一時(shí)鐘信號(hào)CLKl ；第二開關(guān)單元T2，其源極接收源極電壓VDD，漏極與所述第一電極相連接，柵極接收第二時(shí)鐘信號(hào)CLK2。本實(shí)施例涉及到的源極電壓VDD、第一時(shí)鐘信號(hào)CLKl和第二時(shí)鐘信號(hào)CLK2的時(shí)序圖如圖6 (2)所示，源極電壓VDD —直為高電平，第二時(shí)鐘信號(hào)CLK2為使能電平和第一時(shí)鐘信號(hào)CLKl為使能電平依次出現(xiàn)，并且第一時(shí)鐘信號(hào)CLKl為使能電平出現(xiàn)在GOA電路エ作的每一周期內(nèi)。本實(shí)施例提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路的工作流程如圖6 (3)和圖6
(4)所示，具體如下步驟601，如圖6 (3)所示，第二時(shí)鐘信號(hào)CLK2為使能電平，在第二時(shí)鐘信號(hào)CLK2和源極電壓VDD的作用下(即第二時(shí)鐘信號(hào)CLK2的使能電平與源極電壓VDD高電平之間的電壓差大于第二開關(guān)單元T2的閾值電壓)，第二開關(guān)單元T2開啟，電流沿圖6 (3)中的箭頭方向流動(dòng)，該過程給第一電容Cl提供充電信號(hào),在第二時(shí)鐘信號(hào)CLK2使能結(jié)束后,第一電容Cl的第一電極和第二電極具有相同的電壓；由于第一電極與所述輸出端薄膜晶體管的柵極連接，第二電極與所述輸出端薄膜晶體管的源極相連接，因此，所述輸出端薄膜晶體管的柵極和源極也會(huì)具有相同的電壓，并且依據(jù)如圖4所示的原理圖可知，此時(shí)所述輸出端薄膜晶體管的源極和漏極間的電壓差恰好等于該輸出端薄膜晶體管的閾值電壓；步驟602，如圖6 (4)所示，第一時(shí)鐘信號(hào)CLKl為使能電平，而第二時(shí)鐘信號(hào)CLK2使能結(jié)束，不再提供充電信號(hào)給第一電容Cl，此時(shí)第一電容Cl開始放電，電流沿圖6 (4)中的箭頭方向流動(dòng)，該過程為第一開關(guān)單元Tl的源極提供了源極電壓，在第一時(shí)鐘信號(hào)CLKl和該源極電壓的作用下(即第一時(shí)鐘信號(hào)CLKl的使能電平與該源極電壓的電壓差大于第一開關(guān)單元Tl的閾值電壓)，第一開關(guān)單元Tl開啟，使得輸出端薄膜晶體管的源極和漏極導(dǎo)通，輸出端薄膜晶體管的源極和漏極就會(huì)具有相同電壓，即通過第一開關(guān)單元Tl的開啟，使輸出端薄膜晶體管的源極電壓降低到與其漏極電壓相等的水平，進(jìn)ー步，由于此時(shí)輸出端薄膜晶體管的柵極電壓沒有改變，仍為步驟601結(jié)束時(shí)的電壓值，因此，在步驟602結(jié)束時(shí)，輸出端薄膜晶體管的柵極電壓與源極電壓之差等于其閾值電壓；通過上述兩步驟，使得所述輸出端薄膜晶體管的柵極和源極間的電壓差等于其閾值電壓，也就是給所述輸出端薄膜晶體管補(bǔ)償了ー個(gè)閾值電壓，在該補(bǔ)償?shù)拈撝惦妷夯A(chǔ)上，不論輸出端薄膜晶體管是否發(fā)生閾值電壓的偏移，也不論偏移了多少，只要輸出端薄膜晶體管的柵極和源極分別接受GOA電路提供的正常柵極電壓和源極電壓的作用，便可以滿足開啟條件，完成開啟。因此，本實(shí)施例達(dá)到了本發(fā)明補(bǔ)償閾值電壓的目的，解決了本發(fā)明所要解決的技術(shù)問題，即當(dāng)GOA電路的輸出端薄膜晶體管發(fā)生閾值電壓偏移時(shí)仍能夠正常開啟。
需要指出的是，本實(shí)施例中所述第一時(shí)鐘信號(hào)為使能電平必須出現(xiàn)在所述GOA電路工作的每一周期內(nèi)，這主要是因?yàn)闉榱诉_(dá)到在GOA電路工作的周期內(nèi)輸出端薄膜晶體管能夠正常開啟的目的，就必須完成使得所述輸出端薄膜晶體管的柵極和源極間的電壓差等于其閾值電壓的步驟，而該步驟是由第一開關(guān)單元Tl開啟直接導(dǎo)致的，進(jìn)ー步，第一開關(guān)単元Tl開啟是由第一時(shí)鐘信號(hào)為使能電平導(dǎo)致的，因此，第一時(shí)鐘信號(hào)為使能電平必須出現(xiàn)在所述GOA電路工作的每一周期內(nèi)。本實(shí)施例提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路，可實(shí)時(shí)給GOA電路中的輸出端薄膜晶體管補(bǔ)償閾值電壓，使其在發(fā)生閾值電壓偏移時(shí)也能正常開啟，增強(qiáng)了 GOA電路的穩(wěn)定性，進(jìn)而延長了包含該GOA電路的液晶顯示器的使用壽命。實(shí)施例三本發(fā)明實(shí)施例三提供ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路，與實(shí)施例二相比，本實(shí)施例除了能夠使得GOA電路中輸出端薄膜晶體管的柵極和源極具有等于其閾值電壓的電壓差之外，還能夠給輸出端薄膜晶體管提供相應(yīng)的柵極電壓和源極電壓，控制輸出端薄膜晶體管完成開啟，進(jìn)而控制GOA電路的輸出端輸出信號(hào)，如圖7 (I)所示，本實(shí)施例提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路包括第一電容Cl、第一開關(guān)單元Tl、第二開關(guān)單元T2、第三開關(guān)單元T3、第四開關(guān)單元T4、第一時(shí)鐘信號(hào)CLK1、第二時(shí)鐘信號(hào)CLK2、第三時(shí)鐘信號(hào)CLK3，其中，第一開關(guān)單元Tl、第二開關(guān)單元T2、第三開關(guān)單元T3、以及第四開關(guān)單元T4都為薄膜晶體管結(jié)構(gòu)，并且，第一電容Cl,包括第一電極和第二電極,所述第一電極與所述輸出端薄膜晶體管的柵極連接，所述第二電極與所述輸出端薄膜晶體管的源極連接；第一開關(guān)單元Tl，其源極與所述輸出端薄膜晶體管的源極相連接，漏極與所述輸出端薄膜晶體管的漏極相連接，柵極接收所述第一時(shí)鐘信號(hào)CLKl ；第二開關(guān)單元T2，其源極接收源極電壓VDD，漏極與所述第一電極相連接，柵極接收所述第二時(shí)鐘信號(hào)CLK2 ；第三開關(guān)單元T3，其源極接收源極電壓VDD，漏極與所述輸出端薄膜晶體管的柵極相連接，柵極接收所述第三時(shí)鐘信號(hào)CLK3 ；第四開關(guān)單元T4，其源極與所述輸出端薄膜晶體管的漏極相連接，漏極與所述GOA電路的輸出端相連接，柵極接收所述第三時(shí)鐘信號(hào)CLK3。本實(shí)施例涉及到的源極電壓VDD、第一時(shí)鐘信號(hào)CLK1、第二時(shí)鐘信號(hào)CLK2、第三時(shí)鐘信號(hào)CLK3的時(shí)序如圖7 (2)所示，源極電壓VDD —直為高電平，第二時(shí)鐘信號(hào)CLK2為使能電平、第一時(shí)鐘信號(hào)CLKl為使能電平、第三時(shí)鐘信號(hào)CLK3為使能電平依次出現(xiàn)，并且第ー時(shí)鐘信號(hào)CLKl為使能電平、第三時(shí)鐘信號(hào)CLK3為使能電平出現(xiàn)在GOA電路工作的每ー周期內(nèi)。本實(shí)施例提供的閾值電壓偏移補(bǔ)償電路，其工作流程具體包括如下步驟步驟701，第二時(shí)鐘信號(hào)CLK2為使能電平，在第二時(shí)鐘信號(hào)CLK2和源極電壓VDD的作用下(即第二時(shí)鐘信號(hào)CLK2的使能電平與該源極電壓VDD高電平之間的電壓差大于第ニ開關(guān)單元T2的閾值電壓)，第二開關(guān)單元T2開啟，并給第一電容Cl提供充電信號(hào)，在第ニ時(shí)鐘信號(hào)CLK2使能結(jié)束后,第一電容Cl的第一電極和第二電極具有相同的電壓；由于第一電極與所述輸出端薄膜晶體管的柵極連接，第二電極與所述輸出端薄膜晶體管的源極相 連接，因此，所述輸出端薄膜晶體管的柵極和源極也會(huì)具有相同的電壓，并且依據(jù)如圖4所示的原理圖可知，此時(shí)所述輸出端薄膜晶體管的源極和漏極間的電壓差恰好等于該輸出端薄膜晶體管的閾值電壓；步驟702，第一時(shí)鐘信號(hào)CLKl為使能電平，而第二時(shí)鐘信號(hào)CLK2使能結(jié)束，不再提供充電信號(hào)給第一電容Cl,此時(shí)第一電容Cl開始放電,該過程為第一開關(guān)單兀Tl的源極提供了源極電壓，在第一時(shí)鐘信號(hào)CLKl和該源極電壓的作用下(即第一時(shí)鐘信號(hào)CLKl的使能電平與該源極電壓的電壓差大于第一開關(guān)單元Tl的閾值電壓)，第一開關(guān)單元Tl開啟，使得輸出端薄膜晶體管的源極和漏極導(dǎo)通，輸出端薄膜晶體管的源極和漏極就會(huì)具有相同電壓，即通過第一開關(guān)單元Tl的開啟，使輸出端薄膜晶體管的源極電壓降低到與其漏極電壓相等的水平，進(jìn)一歩，由于此時(shí)輸出端薄膜晶體管的柵極電壓沒有改變，仍為步驟701結(jié)束時(shí)的電壓值，因此，在步驟702結(jié)束時(shí)，輸出端薄膜晶體管的柵極電壓與源極電壓之差等于其閾值電壓；步驟703，如圖7 (3)所示，第三時(shí)鐘信號(hào)CLK3為使能電平，在第三時(shí)鐘信號(hào)CLK3和源極電壓VDD的作用下(即第三時(shí)鐘信號(hào)CLK3的使能電平與該源極電壓VDD高電平之間的電壓差大于第三開關(guān)單元T3的閾值電壓)，第三開關(guān)單元T3開啟，電流沿圖7(3)中的箭頭方向分別流向輸出端薄膜晶體管的柵極和第一電容Cl,該過程中第一電容Cl雖然能夠阻斷電流，但是能夠傳遞電壓(傳遞給輸出端薄膜晶體管的源扱)，因此，第三開關(guān)單元T3的開啟給輸出端薄膜晶體管的柵極和源極分別提供了相應(yīng)的柵極電壓和源極電壓；另外，由于在步驟702的過程中輸出端薄膜晶體管的柵極和源極間的電壓差已經(jīng)等于其閾值電壓，此時(shí)，受第三開關(guān)單元T3提供的柵極電壓、源極電壓，以及輸出端薄膜晶體管柵極和源極已有的電壓差的共同作用，輸出端薄膜晶體管的柵極和源極間的電壓差就會(huì)大于其閾值電壓，滿足開啟條件，輸出端薄膜晶體管開啟；輸出端薄膜晶體管開啟后，電流流向第四開關(guān)単元T4的源扱，也就給第四開關(guān)單元T4提供了源極電壓，同時(shí)，第四開關(guān)單元T4的柵極接收的第三時(shí)鐘信號(hào)CLK3為使能電平(相當(dāng)于提供了柵極電壓)，在所述第三時(shí)鐘信號(hào)CLK3和源極電壓作用下(即第三時(shí)鐘信號(hào)CLK3的使能電平與該源極電壓的電壓差大于第四開關(guān)單元T4的閾值電壓)，第四開關(guān)單元T4打開，電流流向GOA電路的輸出端，GOA電路輸出信號(hào) OUTPUT。
GOA電路輸出的信號(hào)用于給顯示器中的相應(yīng)像素行提供柵極驅(qū)動(dòng)電壓，為了滿足顯示器上對(duì)應(yīng)像素行變化的需要，GOA電路需要適時(shí)地完成輸出，也就是說，為了滿足顯示器的需要，GOA電路應(yīng)按照一定的時(shí)序輸出信號(hào),在現(xiàn)有的GOA電路中該時(shí)序一般由輸出時(shí)鐘信號(hào)CLK (如圖7 (2)所示)控制，以下簡稱該時(shí)序?yàn)镚OA電路輸出時(shí)序。步驟703中，可令第三時(shí)鐘信號(hào)CLK3的時(shí)序與所述GOA電路輸出時(shí)序一致，這樣，最終輸出的信號(hào)就能夠滿足顯示器上對(duì)應(yīng)像素行變化的需要，即本實(shí)施例提供的閾值電壓偏移電路能夠達(dá)到輔助GOA電路完成輸出信號(hào)的功能。本實(shí)施例中，當(dāng)?shù)谌_關(guān)單元T3開啟，給輸出端薄膜晶體管提供柵極電壓和源極電壓時(shí)，輸出端薄膜晶體管的柵極和源極的電壓差會(huì)在補(bǔ)償?shù)拈撝惦妷夯A(chǔ)上繼續(xù)増大，、這樣輸出端薄膜晶體管就能夠達(dá)到開啟的條件，實(shí)現(xiàn)開啟。因此，本實(shí)施例既解決了本發(fā)明所要解決的技術(shù)問題(即GOA電路的輸出端薄膜晶體管在發(fā)生了閾值電壓偏移時(shí)也能正常開啟)，又起到了控制GOA電路輸出信號(hào)的功能。與第一時(shí)鐘信號(hào)CLKl為使能電平必須出現(xiàn)在所述GOA電路工作的每一周期內(nèi)類似，用于控制第三開關(guān)單元T3、第四開關(guān)單元T4開啟的第三時(shí)鐘信號(hào)CLK3也必須在所述GOA電路工作的每一周期內(nèi)出現(xiàn)使能電平，這是由于第三開關(guān)單元T3和第四開關(guān)單元T4的開啟將直接關(guān)系到GOA電路輸出信號(hào)。實(shí)施例四本發(fā)明實(shí)施例四提供ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路，與實(shí)施例三類似，本實(shí)施例既能夠使得GOA電路中輸出端薄膜晶體管的柵極和源極具有等于其閾值電壓的電壓差之外，也能夠給輸出端薄膜晶體管提供相應(yīng)的柵極電壓和源極電壓，控制輸出端薄膜晶體管完成開啟，進(jìn)而控制GOA電路的輸出端輸出信號(hào)，此外，與實(shí)施例三相比，本實(shí)施例還能夠根據(jù)GOA電路的實(shí)際輸出需要，控制GOA電路的輸出端實(shí)現(xiàn)延遲輸出信號(hào)的功能。如圖8 (I)所示，本實(shí)施例提供的閾值電壓偏移補(bǔ)償電路包括第一電容Cl、第一開關(guān)單元Tl、第二開關(guān)單元T2、第三開關(guān)單元T3、第四開關(guān)單元T4、第二電容C2、第五開關(guān)單元T5、第一時(shí)鐘信號(hào)CLKl、第二時(shí)鐘信號(hào)CLK2、第三時(shí)鐘信號(hào)CLK3、第四時(shí)鐘信號(hào)CLK4，其中，第一開關(guān)單元Tl、第二開關(guān)單元T2、第三開關(guān)單元T3、第四開關(guān)單元T4、以及第五開關(guān)單元T5都為薄膜晶體管結(jié)構(gòu)；并且，第一電容Cl,包括第一電極和第二電極,所述第一電極與所述輸出端薄膜晶體管的柵極連接，所述第二電極與所述輸出端薄膜晶體管的源極連接；第一開關(guān)單元Tl，其源極與所述輸出端薄膜晶體管的源極相連接，漏極與所述輸出端薄膜晶體管的漏極相連接，柵極接收所述第一時(shí)鐘信號(hào)CLKl ；第二開關(guān)單元T2，其源極接收源極電壓VDD，漏極與所述第一電極相連接，柵極接收所述第二時(shí)鐘信號(hào)CLK2 ；第三開關(guān)單元T3，其源極接收源極電壓VDD，漏極與所述輸出端薄膜晶體管的柵極相連接，柵極接收所述第三時(shí)鐘信號(hào)CLK3 ；第二電容C2，包括第三電極和第四電極，所述第三電極分別與第四開關(guān)單元T4的漏極和第五開關(guān)單元T5的源極連接，所述第四電極接地；第四開關(guān)單元T4，其源極與所述輸出端薄膜晶體管的漏極相連接，漏極與第三電極相連接，柵極接收所述第三時(shí)鐘信號(hào)CLK3 ；
第五開關(guān)單元T5，其源極與所述第三電極相連接，漏極與所述GOA電路的輸出端相連接，柵極接收所述第四時(shí)鐘信號(hào)CLK4 ；本實(shí)施例涉及到的源極電壓VDD、第一時(shí)鐘信號(hào)CLK1、第二時(shí)鐘信號(hào)CLK2、第三時(shí)鐘信號(hào)CLK3、第四時(shí)鐘信號(hào)CLK4的時(shí)序如圖8 (2)所示，源極電壓VDD —直為高電平，第二時(shí)鐘信號(hào)CLK2為使能電平、第一時(shí)鐘信號(hào)CLKl為使能電平、第三時(shí)鐘信號(hào)CLK3為使能電平、第四時(shí)鐘信號(hào)CLK4為使能電平依次出現(xiàn)，并且第一時(shí)鐘信號(hào)CLKl為使能電平、第三時(shí)鐘信號(hào)CLK3為使能電平、第四時(shí)鐘信號(hào)CLK4為使能電平出現(xiàn)在GOA電路工作的每一周期內(nèi)。本實(shí)施例提供的閾值電壓偏移補(bǔ)償電路，其工作流程具體包括如下步驟
步驟801，第二時(shí)鐘信號(hào)CLK2為使能電平，在第二時(shí)鐘信號(hào)CLK2和該源極電壓VDD的作用下(即第二時(shí)鐘信號(hào)CLK2的使能電平與該源極電壓VDD高電平之間的電壓差大于第二開關(guān)單元Τ2的閾值電壓)，第二開關(guān)單元Τ2開啟，并給第一電容Cl提供充電信號(hào)，在第二時(shí)鐘信號(hào)CLK2使能結(jié)束后,第一電容Cl的第一電極和第二電極具有相同的電壓；由于第一電極與所述輸出端薄膜晶體管的柵極連接，第二電極與所述輸出端薄膜晶體管的源極相連接，因此，所述輸出端薄膜晶體管的柵極和源極也會(huì)具有相同的電壓，并且依據(jù)如圖4所示的原理圖可知，此時(shí)所述輸出端薄膜晶體管的源極和漏極間的電壓差恰好為該輸出端薄膜晶體管的閾值電壓；步驟802，第一時(shí)鐘信號(hào)CLKl為使能電平，而第二時(shí)鐘信號(hào)CLK2使能結(jié)束，不再提供充電信號(hào)給第一電容Cl,此時(shí)第一電容Cl開始放電,該過程為第一開關(guān)單兀Tl的源極提供了源極電壓，在第一時(shí)鐘信號(hào)CLKl和該源極電壓的作用下(即第一時(shí)鐘信號(hào)CLKl的使能電平與該源極電壓的電壓差大于第一開關(guān)單元Tl的閾值電壓)，第一開關(guān)單元Tl開啟，使得輸出端薄膜晶體管的源極和漏極導(dǎo)通，輸出端薄膜晶體管的源極和漏極就會(huì)具有相同電壓，即通過第一開關(guān)單元Tl的開啟，使輸出端薄膜晶體管的源極電壓降低到與其漏極電壓相等的水平，進(jìn)一歩，由于此時(shí)輸出端薄膜晶體管的柵極電壓沒有改變，仍為步驟801結(jié)束時(shí)的電壓值，因此，在步驟802結(jié)束時(shí)，輸出端薄膜晶體管的柵極電壓與源極電壓之差等于其閾值電壓；步驟803，如圖8 (3)所示，第三時(shí)鐘信號(hào)CLK3為使能電平，在第三時(shí)鐘信號(hào)CLK3和源極電壓VDD的作用下(即第三時(shí)鐘信號(hào)CLK3的使能電平與該源極電壓VDD高電平之間的電壓差大于第三開關(guān)單元Τ3的閾值電壓)，第三開關(guān)單元Τ3開啟，電流沿圖8 (3)中的箭頭方向分別流向輸出端薄膜晶體管的柵極和第一電容Cl，該過程中第一電容Cl雖然能夠阻斷電流，但是能夠傳遞電壓(傳遞給輸出端薄膜晶體管的源扱)，因此，第三開關(guān)單元Τ3的開啟給輸出端薄膜晶體管的柵極和源極分別提供了相應(yīng)的柵極電壓和源極電壓；另外，由于在步驟802的過程中輸出端薄膜晶體管的柵極和源極間的電壓差已經(jīng)等于其閾值電壓，此時(shí)，受第三開關(guān)單元Τ3提供的柵極電壓、源極電壓，以及輸出端薄膜晶體管柵極和源極已有的電壓差的共同作用，輸出端薄膜晶體管的柵極和源極間的電壓差就會(huì)大于其閾值電壓，滿足開啟條件，輸出端薄膜晶體管開啟；輸出端薄膜晶體管開啟后，電流流向第四開關(guān)單元Τ4的源扱，也就給第四開關(guān)單元Τ4提供了源極電壓，同時(shí)，第四開關(guān)單元Τ4的柵極接收的第三時(shí)鐘信號(hào)CLK3為使能電平(相當(dāng)于提供了柵極電壓)，在第三時(shí)鐘信號(hào)CLK3的使能電平和所述源極電壓作用下(即第三時(shí)鐘信號(hào)CLK3的使能電平與所述源極電壓的電壓差大于第四開關(guān)單元T4的閾值電壓)，第四開關(guān)單元T4開啟；第四開關(guān)單元T4開啟后，電流流向第二電容C2，此時(shí)第二電容C2充電，直至為飽和狀態(tài)；步驟804，如圖8 (4)所示，第四時(shí)鐘信號(hào)CLK4為使能電平，而第三時(shí)鐘信號(hào)CLK3使能結(jié)束，不再提供充電信號(hào)給第二電容C2，此時(shí)第二電容C2開始放電，該過程為第五開關(guān)單元T5提供了源極電壓，在第四時(shí)鐘信號(hào)CLK4和該源極電壓的作用下(即第四時(shí)鐘信號(hào)CLK4的使能電平與該源極電壓的電壓差大于第五開關(guān)單元T5的閾值電壓)，第五開關(guān)單元T5開啟，于是電流流向GOA電路的輸出端，GOA電路實(shí)現(xiàn)輸出信號(hào)OUTPUT。本實(shí)施例中，第三開關(guān)單元T3、第四開關(guān)單元T4在第三時(shí)鐘信號(hào)CLK3為使能電平時(shí)開啟，但由于第五開關(guān)單元T5沒有開啟，因此，電流不會(huì)流至GOA電路的輸出端，也就不會(huì)有信號(hào)輸出，而是由第二電容C2存儲(chǔ)電荷，然后在第四時(shí)鐘信號(hào)CLK4為使能電平時(shí)，第五開關(guān)單元T5開啟，第二電容C2釋放電荷，使得電流流至GOA電路的輸出端，從而有信號(hào)輸出。與第一時(shí)鐘信號(hào)CLKl為使能電平、第三時(shí)鐘信號(hào)CLK3為使能電平必須出現(xiàn)在所 述GOA電路工作的每一周期內(nèi)類似，用于控制第五開關(guān)單元T5開啟的第四時(shí)鐘信號(hào)CLK4也必須在所述GOA電路工作的每一周期內(nèi)出現(xiàn)使能電平，這是由于本實(shí)施例中第五開關(guān)單元T5的開啟將直接關(guān)系到GOA電路輸出信號(hào)。與實(shí)施例三相比，本實(shí)施例増加了第二電容C2和第五開關(guān)單元T5，使得第四開關(guān)単元T4的輸出電流能夠延遲輸出，以滿足GOA電路的實(shí)際輸出需要。例如，某液晶顯示器中的GOA電路具有如下輸入輸出規(guī)則當(dāng)前行像素對(duì)應(yīng)的GOA電路的輸出信號(hào)為下一行像素對(duì)應(yīng)的GOA電路的輸入信號(hào)，并且該顯示器采用實(shí)施例三所提供的閾值電壓偏移補(bǔ)償電路，該補(bǔ)償電路控制GOA電路的輸出情況為當(dāng)前行像素對(duì)應(yīng)的閾值電壓偏移補(bǔ)償電路中，第四開關(guān)單元T4開啟時(shí)，輸出端輸出信號(hào)，并且該信號(hào)立即成為下一行像素對(duì)應(yīng)的GOA電路的輸入信號(hào)；而當(dāng)該液晶顯示器要將GOA電路的輸入輸出規(guī)則改為當(dāng)前行像素對(duì)應(yīng)的GOA電路的輸出信號(hào)為下下行像素對(duì)應(yīng)的GOA電路的輸入信號(hào)時(shí)，實(shí)施例三所提供的閾值電壓偏移補(bǔ)償電路就不再適用了，而采用本實(shí)施例提供的閾值電壓偏移補(bǔ)償電路，由于其中的第二電容C2和第五開關(guān)單元T5具有對(duì)第四開關(guān)單元T4提供的電流信號(hào)進(jìn)行延遲輸出的作用，因此就可以根據(jù)實(shí)際需要，將本實(shí)施例中第四開關(guān)單元T4開啟時(shí)輸出的電流信號(hào)延遲輸出，以作為下下行像素對(duì)應(yīng)的GOA電路的輸入信號(hào)。因此，與實(shí)施例三相比，本實(shí)施例増加的這兩個(gè)器件使得閾值電壓偏移補(bǔ)償電路具有更好的控制輸出端輸出信號(hào)的功能，擴(kuò)展了閾值電壓偏移補(bǔ)償電路的使用范圍。相應(yīng)的，本發(fā)明還提供一種陣列基板行驅(qū)動(dòng)GOA電路，如圖9所示，包括輸出端薄膜晶體管901,用于控制所述GOA電路的輸出端輸出信號(hào)；其中，所述輸出端薄膜晶體管901與以上任一實(shí)施例提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路相連接，在所述補(bǔ)償電路的作用下，所述輸出端薄膜晶體管的柵極和源極具有等于其閾值電壓的電壓差。所述GOA電路中，與所述輸出端薄膜晶體管901相連接的薄膜晶體管閾值電壓偏移補(bǔ)償電路的具體工作過程參見前述閾值電壓偏移補(bǔ)償電路的具體工作過程，在此不再贅述。需要指出的是，本實(shí)施例對(duì)薄膜晶體管閾值電壓偏移補(bǔ)償電路在GOA電路中的連接關(guān)系不作限定，可以為任意能夠使得輸出端薄膜晶體管的柵極和源極具有等于其閾值電壓的電壓差的連接關(guān)系，較佳的，可以將薄膜晶體管閾值電壓偏移補(bǔ)償電路接入原GOA電路中靠近輸出端的位置。以圖2所示的GOA電路為例，圖中圓圈標(biāo)記的區(qū)域?yàn)榻尤氡∧ぞw管閾值電壓偏移補(bǔ)償電路的較佳位置。實(shí)施例五本實(shí)施例提供ー種GOA電路，該GOA電路為圖2所示的GOA電路，并且該GOA電路上連接有實(shí)施例三提供的薄膜晶體管閾值電壓偏移補(bǔ)償電路，該GOA電路以及與其連接的薄膜晶體管閾值電壓偏移補(bǔ)償電路的具體結(jié)構(gòu)如圖10所示，其中，第一電容Cl的第一電極與輸出端薄膜晶體管的柵極連接，第二電極與輸出端薄膜晶體管的源極連接；第一開關(guān)單元Tl的源極與輸出端薄膜晶體管的源極連接，漏極與輸出端薄膜晶體管的漏極連接；第二開關(guān)單元T2的漏極與第一電容Cl的第一電極連接；第三開關(guān)單元T3的漏極與輸出端薄膜晶體管的柵極連接；并且，第一開關(guān)單元Tl的柵極接收時(shí)鐘信號(hào)為該GOA電路的輸入信號(hào)INPUT，第二開關(guān)單元T2的柵極接收時(shí)鐘信號(hào)為前ー像素行GOA電路(即本GOA電路對(duì)應(yīng)像素行的前一像素行所對(duì)應(yīng)的GOA電路)的輸入信號(hào)(N-I) INPUT，第三開關(guān)單元T3的柵極和 第四開關(guān)單元T4的柵極接收的時(shí)鐘信號(hào)為該GOA電路的輸出時(shí)鐘信號(hào)CLK (即如圖7 (2)所示用于控制GOA電路按照GOA電路輸出時(shí)序輸出信號(hào)，以滿足顯示器需要的時(shí)鐘信號(hào))。本實(shí)施例中，輸入信號(hào)(N-I)INPUT為使能電平、輸入信號(hào)INPUT為使能電平、輸出時(shí)鐘信號(hào)CLK為使能電平依次出現(xiàn)，并且輸入信號(hào)INPUT為使能電平、輸出時(shí)鐘信號(hào)CLK為使能電平出現(xiàn)在所述GOA電路工作的每一周期內(nèi)，符合本發(fā)明所設(shè)計(jì)的閾值電壓偏移補(bǔ)償電路的要求。相應(yīng)的，本發(fā)明還提供一種顯示器，如圖11所示，該液晶顯示器包括如圖10所示的GOA電路。所述液晶顯示器包含的GOA電路的具體工作過程參見如圖10所述的GOA電路的具體工作過程，以及前述各種閾值電壓偏移補(bǔ)償電路的具體工作過程，在此不再贅述。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.ー種薄膜晶體管閾值電壓偏移補(bǔ)償電路，其特征在于，包括第一電容、第一開關(guān)單兀、充電信號(hào)、第一時(shí)鐘信號(hào)；其中， 第一電容，包括第一電極和第二電極，所述第一電極與所述薄膜晶體管的柵極連接并接收充電信號(hào)，所述第二電極與所述薄膜晶體管的源極連接；所述第一電容用于在充電信號(hào)的作用下使其第一電極和第二電極具有相同電壓，以使所述薄膜晶體管的源極和漏極之間的電壓差等于其閾值電壓； 第一開關(guān)單元，分別與所述薄膜晶體管的源極和漏極連接，用于在第一時(shí)鐘信號(hào)的作用下開啟，以使所述薄膜晶體管的柵極和源極之間的電壓差等于其閾值電壓； 其中，所述第一電容的電容值比所述薄膜晶體管的電容值和第一開關(guān)單元的電容值大設(shè)定值。
2.如權(quán)利要求I所述的補(bǔ)償電路，其特征在于，所述第一開關(guān)單元為薄膜晶體管結(jié)構(gòu)，所述第一開關(guān)單元的源極與所述薄膜晶體管的源極相連接，漏極與所述薄膜晶體管的漏極相連接，柵極接收所述第一時(shí)鐘信號(hào)。
3.如權(quán)利要求I所述的補(bǔ)償電路，其特征在于，所述補(bǔ)償電路進(jìn)一歩包括第二開關(guān)單元、第二時(shí)鐘信號(hào)；其中， 第二開關(guān)單元，與所述第一電極連接，用于在第二時(shí)鐘信號(hào)的作用下開啟，以提供所述充電信號(hào)給所述第一電極。
4.如權(quán)利要求3所述的補(bǔ)償電路，其特征在于，所述第二開關(guān)單元為薄膜晶體管結(jié)構(gòu)，所述第二開關(guān)單元的源極接收設(shè)定源極電壓，漏極與所述第一電極相連接，柵極接收所述第二時(shí)鐘信號(hào)。
5.如權(quán)利要求3所述的補(bǔ)償電路，其特征在于，所述補(bǔ)償電路進(jìn)一歩包括第三開關(guān)單元、第四開關(guān)單元、第三時(shí)鐘信號(hào)，其中， 第三開關(guān)單元，與所述薄膜晶體管的柵極連接，用于在第三時(shí)鐘信號(hào)的作用下開啟； 第四開關(guān)單元，與所述薄膜晶體管的漏極連接，用于在第三時(shí)鐘信號(hào)的作用下開啟，以作為所述補(bǔ)償電路的輸出端輸出信號(hào)。
6.如權(quán)利要求5所述的補(bǔ)償電路，其特征在于，所述第三開關(guān)單元為薄膜晶體管結(jié)構(gòu)，所述第三開關(guān)單元的源極接收設(shè)定源極電壓，漏極與所述薄膜晶體管的柵極相連接，柵極接收所述第三時(shí)鐘信號(hào)。
7.如權(quán)利要求5所述的補(bǔ)償電路，其特征在于，所述第四開關(guān)單元為薄膜晶體管結(jié)構(gòu)，所述第四開關(guān)單元的源極與所述薄膜晶體管的漏極相連接，漏極用于輸出信號(hào)，柵極接收所述第三時(shí)鐘信號(hào)。
8.如權(quán)利要求3所述的補(bǔ)償電路，其特征在于，所述補(bǔ)償電路進(jìn)一歩包括第三開關(guān)單元、第四開關(guān)單元、第二電容、第五開關(guān)單元、第三時(shí)鐘信號(hào)、第四時(shí)鐘信號(hào)；其中， 第三開關(guān)單元，與所述薄膜晶體管的柵極連接，用于在第三時(shí)鐘信號(hào)的作用下開啟； 第四開關(guān)單元，分別與所述薄膜晶體管的漏極和所述第二電容連接；用于在第三時(shí)鐘信號(hào)的作用下開啟； 第二電容，包括第三電極和第四電極，所述第三電極分別與所述第四開關(guān)單元和所述第五開關(guān)單元連接，所述第四電極接地； 第五開關(guān)單元，與所述第三電極連接，用于在第四時(shí)鐘信號(hào)的作用下開啟，以作為所述補(bǔ)償電路的輸出端輸出信號(hào)。
9.如權(quán)利要求8所述的補(bǔ)償電路，其特征在于，所述第三開關(guān)單元為薄膜晶體管結(jié)構(gòu)，所述第三開關(guān)單元的源極接收設(shè)定源極電壓，漏極與所述薄膜晶體管的柵極連接，柵極接收所述第三時(shí)鐘信號(hào)。
10.如權(quán)利要求8所述的補(bǔ)償電路，其特征在于，所述第四開關(guān)單元為薄膜晶體管結(jié)構(gòu)，所述第四開關(guān)單元的源極與所述薄膜晶體管的漏極相連接，漏極與所述第三電極相連接，柵極接收所述第三時(shí)鐘信號(hào)。
11.如權(quán)利要求8所述的補(bǔ)償電路，其特征在于，所述第五開關(guān)單元為薄膜晶體管結(jié)構(gòu)，所述第五開關(guān)單元的源極與所述第三電極相連接，漏極用于輸出信號(hào)，柵極接收所述第四時(shí)鐘信號(hào)。
12.—種陣列基板行驅(qū)動(dòng)GOA電路，其特征在于，包括 輸出端薄膜晶體管，用于控制所述GOA電路的輸出端輸出信號(hào)； 其中，所述輸出端薄膜晶體管與權(quán)利要求廣11任一所述的薄膜晶體管閾值電壓偏移補(bǔ)償電路相連接，在所述補(bǔ)償電路的作用下，所述輸出端薄膜晶體管的柵極和源極具有等于其閾值電壓的電壓差。
13.—種顯示器，其特征在于，包括權(quán)利要求12所述的陣列基板行驅(qū)動(dòng)GOA電路。
全文摘要
本發(fā)明公開了一種薄膜晶體管閾值電壓偏移補(bǔ)償電路及GOA電路、顯示器，該電路包括第一電容，包括第一電極和第二電極，所述第一電極與所述薄膜晶體管的柵極連接并接收充電信號(hào)，所述第二電極與所述薄膜晶體管的源極連接；所述第一電容用于在充電信號(hào)的作用下使其第一電極和第二電極具有相同電壓，以使所述薄膜晶體管的源極和漏極之間的電壓差等于其閾值電壓；第一開關(guān)單元，分別與所述薄膜晶體管的源極和漏極連接，用于在第一時(shí)鐘信號(hào)的作用下開啟，以使所述薄膜晶體管的柵極和源極之間的電壓差等于其閾值電壓。本發(fā)明可使薄膜晶體管在任何情況下，其柵極和源極間的電壓差都不會(huì)低于其閾值電壓，即使是發(fā)生了閾值電壓偏移時(shí)也能夠正常開啟。
文檔編號(hào)G09G3/36GK102708824SQ201210176588
公開日2012年10月3日 申請(qǐng)日期2012年5月31日 優(yōu)先權(quán)日2012年5月31日
發(fā)明者張春芳, 徐超, 魏燕 申請(qǐng)人:京東方科技集團(tuán)股份有限公司