專(zhuān)利名稱(chēng)：一種像素電路及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及有機(jī)發(fā)光技術(shù)領(lǐng)域，尤其涉及一種像素電路及顯示裝置。
背景技術(shù)：
有機(jī)發(fā)光二極管(Organic Light Emitting Diode, OLED)顯示器因具有功耗低、亮度高、成本低、視角廣，以及響應(yīng)速度快等優(yōu)點(diǎn)，備受關(guān)注，在有機(jī)發(fā)光技術(shù)領(lǐng)域得到了廣泛的應(yīng)用。OLED顯示器中，存在以下不可避免的問(wèn)題。首先，背板上用于實(shí)現(xiàn)圖像顯示的每一個(gè)晶體管由于在制作過(guò)程中存在結(jié)構(gòu)上的不均勻性，以及電學(xué)性能和穩(wěn)定性方面的不均勻性，導(dǎo)致晶體管的閾值電壓Vth發(fā)生了漂移。其次，晶體管在長(zhǎng)時(shí)間導(dǎo)通的情況下會(huì)造成穩(wěn) 定性下降。另外，隨著OLED尺寸大型化的發(fā)展，相應(yīng)地信號(hào)線(xiàn)上的負(fù)載變大，導(dǎo)致在信號(hào)線(xiàn)上出現(xiàn)電壓衰減，比如工作電壓Vdd發(fā)生改變。使用現(xiàn)有用于驅(qū)動(dòng)OLED發(fā)光的像素電路的結(jié)構(gòu)驅(qū)動(dòng)OLED工作時(shí)，流過(guò)OLED的電流與驅(qū)動(dòng)晶體管的閾值電壓Vth、驅(qū)動(dòng)晶體管的穩(wěn)定性、參考電壓Vdd中的其中之一或其中多個(gè)因素有關(guān)。當(dāng)為每一個(gè)像素施加相同的驅(qū)動(dòng)信號(hào)，背板顯示區(qū)域流過(guò)每個(gè)OLED的電流不相等，導(dǎo)致背板上的電流不均勻，從而導(dǎo)致圖像亮度不均勻。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。本發(fā)明實(shí)施例提供的像素電路，包括充電子電路、驅(qū)動(dòng)子電路，以及發(fā)光控制子電路；所述驅(qū)動(dòng)子電路包括參考信號(hào)源、驅(qū)動(dòng)晶體管、第一電容、第二電容，以及發(fā)光器件；其中，所述驅(qū)動(dòng)晶體管的柵極與第一電容的第一端相連，源極與參考信號(hào)源的輸出端相連，漏極與發(fā)光控制子電路的第一端相連；所述發(fā)光器件與發(fā)光控制子電路的第二端相連；所述第二電容的一端與第一電容的第二端相連，另一端與參考信號(hào)源的輸出端相連；所述充電子電路與所述第一電容的第二端相連；所述充電子電路用于為所述第一電容充電，所述發(fā)光控制子電路用于控制驅(qū)動(dòng)子電路導(dǎo)通，使得第一電容放電，所述第一電容放電驅(qū)動(dòng)光器件發(fā)光，所述第二電容用于維持所述第一電容第二端對(duì)應(yīng)的電位。本發(fā)明實(shí)施例提供一種像素電路，包括充電子電路、驅(qū)動(dòng)子電路，以及發(fā)光控制子電路；充電子電路導(dǎo)通時(shí)，將數(shù)據(jù)信號(hào)對(duì)應(yīng)的電壓Vdata加載到第一電容的第二端，為電容充電；當(dāng)發(fā)光控制子電路導(dǎo)通時(shí)，將與發(fā)光控制子電路相連的驅(qū)動(dòng)子電路導(dǎo)通，第一電容放電，驅(qū)動(dòng)發(fā)光器件發(fā)光。驅(qū)動(dòng)發(fā)光器件發(fā)光的電壓僅與Vdata有關(guān),與像素的閾值電壓Vth和參考電壓無(wú)關(guān)，不存在Vth和參考電壓對(duì)發(fā)光器件電流的影響，不同像素輸入相同數(shù)據(jù)信號(hào)時(shí)，得到的圖像的亮度相同，提高了顯示裝置顯示區(qū)域圖像亮度的均勻性。


圖I為本發(fā)明實(shí)施例提供的像素電路結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例提供的像素電路具體結(jié)構(gòu)示意圖；圖3為本發(fā)明實(shí)施例提供的具有復(fù)位功能的像素電路結(jié)構(gòu)示意圖；圖4為本發(fā)明實(shí)施例提供的與圖3所示的像素電路對(duì)應(yīng)的像素電路工作時(shí)序圖；圖5為本發(fā)明實(shí)施例提供的另一種像素電路具體結(jié)構(gòu)示意圖；
圖6為本發(fā)明實(shí)施例提供的具有復(fù)位功能的像素電路結(jié)構(gòu)示意圖；圖7為本發(fā)明實(shí)施例提供的與圖6所示像素電路對(duì)應(yīng)的像素電路工作時(shí)序圖。
具體實(shí)施例方式本發(fā)明實(shí)施例提供的一種像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。本發(fā)明實(shí)施例像素電路中的驅(qū)動(dòng)晶體管可以是薄膜晶體管(Thin FilmTransistor, TFT)也可以是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(Metal Oxid Semiconductor,M0S)。所述驅(qū)動(dòng)晶體管可以是n型晶體管也可以是p型晶體管。本發(fā)明實(shí)施例所述的發(fā)光器件可以是有機(jī)發(fā)光二極管0LED，有機(jī)電致發(fā)光元件(EU。像素電路在發(fā)光階段，驅(qū)動(dòng)子電路導(dǎo)通，發(fā)光器件在n型驅(qū)動(dòng)晶體管或p型驅(qū)動(dòng)晶體管漏電流的作用下，實(shí)現(xiàn)發(fā)光顯示。本發(fā)明實(shí)施例提供的像素電路可以保證在發(fā)光階段驅(qū)動(dòng)OLED發(fā)光的驅(qū)動(dòng)電壓(與所述驅(qū)動(dòng)晶體管漏電流對(duì)應(yīng)的電壓)的變量?jī)H與數(shù)據(jù)信號(hào)源提供的電壓Vdata有關(guān)，與參考電壓源提供的參考電壓VDD、Vss,以及驅(qū)動(dòng)晶體管的閾值電壓Vth無(wú)關(guān)。即使顯示裝置的背板在生產(chǎn)時(shí)存在驅(qū)動(dòng)晶體管不均勻或穩(wěn)定性下降或信號(hào)線(xiàn)上的負(fù)荷較重的問(wèn)題，都不會(huì)影響顯示區(qū)域電流的均勻性，從而提高了顯示裝置顯示區(qū)域圖像亮度的均勻性。下面通過(guò)附圖具體說(shuō)明本發(fā)明實(shí)施例提供的技術(shù)方案。參見(jiàn)圖1，本發(fā)明實(shí)施例提供的像素電路包括充電子電路I、驅(qū)動(dòng)子電路2，以及發(fā)光控制子電路3 ；驅(qū)動(dòng)子電路2包括參考信號(hào)源21、驅(qū)動(dòng)晶體管T0、第一電容Cl、第二電容C2,以及發(fā)光器件Dl ；其中，驅(qū)動(dòng)晶體管TO的柵極與第一電容Cl的第一端(圖I所示的A端)相連，源極與參考信號(hào)源21的輸出端相連，漏極與發(fā)光控制子電路3的一端相連(如圖I中的C端)；發(fā)光器件Dl與發(fā)光控制子電路3的另一端(如圖I中的D端)相連；第二電容C2的一端與第一電容Cl的第二端(如圖I中的B端)相連，另一端與參考信號(hào)源21的輸出端相連；也就是說(shuō)，第一電容Cl與第二電容C2串聯(lián)。充電子電路I與第一電容Cl的第二端B相連；充電子電路I用于為第一電容Cl充電，發(fā)光控制子電路3用于控制驅(qū)動(dòng)子電路2導(dǎo)通，使得第一電容Cl放電,第一電容Cl放電驅(qū)動(dòng)驅(qū)動(dòng)晶體管T0,使得發(fā)光器件Dl發(fā)光，第二電容C2用于維持與之相連的第一電容Cl第二端B端對(duì)應(yīng)的電位。
下面結(jié)合圖I簡(jiǎn)要說(shuō)明本發(fā)明像素電路的工作原理在像素電路處于數(shù)據(jù)信號(hào)寫(xiě)入階段，發(fā)光控制子電路3關(guān)閉，發(fā)光器件Dl與驅(qū)動(dòng)子電路2斷開(kāi),發(fā)光器件Dl停止發(fā)光。充電子電路I輸出與數(shù)據(jù)信號(hào)對(duì)應(yīng)的電壓Vdata,力口載到第一電容Cl的第二端B,為第一電容Cl充電。在像素電路處于發(fā)光階段，發(fā)光控制子電路3導(dǎo)通，驅(qū)動(dòng)子電路2導(dǎo)通；參考信號(hào)源21輸出的參考電壓V#；t加載到驅(qū)動(dòng)晶體管TO的源極，以及加載到第二電容C2與參考信號(hào)源21相連的一端，該第二電容C2維持了第一電容Cl的第二端B的電壓，保證了參考信號(hào)源21不改變第一電容Cl在數(shù)據(jù)信號(hào)寫(xiě)入階段存儲(chǔ)的電荷量。驅(qū)動(dòng)晶體管TO根據(jù)加載到源極的參考電壓以及第一電容Cl放電對(duì)應(yīng)的電壓導(dǎo)通，驅(qū)動(dòng)發(fā)光器件Dl發(fā)光。所述驅(qū)動(dòng)晶體管TO可以是p型晶體管也可以是n型晶體管。下面首先以各開(kāi)關(guān)晶體管和驅(qū)動(dòng)晶體管TO為p型晶體管為例說(shuō)明本發(fā)明實(shí)施例 提供的像素電路以及實(shí)現(xiàn)驅(qū)動(dòng)發(fā)光的原理。需要說(shuō)明的是，對(duì)于p型驅(qū)動(dòng)晶體管，Vdd為高于GND的正值，Vdata為正值，Vth是負(fù)值。參見(jiàn)圖2，當(dāng)驅(qū)動(dòng)晶體管為p型晶體管時(shí)，發(fā)光器件Dl的正極與發(fā)光控制子電路3的第二端D相連；發(fā)光器件Dl的負(fù)極與低電平信號(hào)源相連。較佳地，OLED Dl的負(fù)極與接地(GND)信號(hào)源相連。充電子電路I包括數(shù)據(jù)信號(hào)源11、門(mén)信號(hào)源12，以及第一開(kāi)關(guān)晶體管Tl ；第一開(kāi)關(guān)晶體管Tl的漏極與數(shù)據(jù)信號(hào)源11的輸出端相連，源極與第一電容Cl的第二端B相連，柵極與門(mén)信號(hào)源12的輸出端相連；門(mén)信號(hào)源12用于控制第一開(kāi)關(guān)晶體管Tl導(dǎo)通，數(shù)據(jù)信號(hào)源11為第一電容Cl充電。 所述充電子電路I的工作原理簡(jiǎn)述如下在像素電路處于數(shù)據(jù)信號(hào)寫(xiě)入階段時(shí)，門(mén)信號(hào)源12控制第一開(kāi)關(guān)晶體管Tl導(dǎo)通，數(shù)據(jù)信號(hào)源11輸出數(shù)據(jù)信號(hào)，數(shù)據(jù)信號(hào)對(duì)應(yīng)的電壓Vdata加載到第一電容Cl的第二端B，數(shù)據(jù)信號(hào)寫(xiě)入完畢，第一電容Cl存儲(chǔ)的電荷為電壓Vdata對(duì)應(yīng)的電荷。參見(jiàn)圖2，驅(qū)動(dòng)子電路2包括參考信號(hào)源21、驅(qū)動(dòng)晶體管TO、第一電容Cl、第二電容C2，以及發(fā)光器件Dl ；其中，驅(qū)動(dòng)晶體管TO的柵極與第一電容Cl的第一端(圖2所示的A端)相連，源極與參考信號(hào)源21的輸出端相連，漏極與發(fā)光控制子電路3的一端相連(如圖2中的C端)；發(fā)光器件Dl與發(fā)光控制子電路3的另一端(如圖2中的D端)相連；第二電容C2的一端與第一電容Cl的第二端(如圖I中的B端)相連,另一端與參考信號(hào)源21的輸出端相連；也就是說(shuō)，第一電容Cl與第二電容C2串聯(lián)。充電子電路I用于為第一電容Cl充電，發(fā)光控制子電路3用于控制驅(qū)動(dòng)子電路2導(dǎo)通，使得第一電容Cl放電,第一電容Cl放電驅(qū)動(dòng)驅(qū)動(dòng)晶體管T0,使得發(fā)光器件Dl發(fā)光，第二電容C2用于維持與之相連的第一電容Cl第二端B端對(duì)應(yīng)的電位。參見(jiàn)圖2，發(fā)光控制子電路3包括發(fā)光信號(hào)源31和第二開(kāi)關(guān)晶體管T2 ；第二開(kāi)關(guān)晶體管T2的源極與驅(qū)動(dòng)晶體管TO的漏極相連，漏極與發(fā)光器件Dl的正極相連，柵極與發(fā)光信號(hào)源31的輸出端相連；
發(fā)光信號(hào)源31用于控制第二開(kāi)關(guān)晶體管T2導(dǎo)通，從而控制與第二開(kāi)關(guān)晶體管T2相連的驅(qū)動(dòng)子電路2導(dǎo)通。所述發(fā)光控制子電路3的工作原理簡(jiǎn)述如下在像素電路處于發(fā)光階段，發(fā)光信號(hào)源31控制第二開(kāi)關(guān)晶體管T2導(dǎo)通，與第二開(kāi)關(guān)晶體管T2相連的發(fā)光器件Dl和驅(qū)動(dòng)晶體管TO所在的支路導(dǎo)通。參考電壓源21輸出的高于地GND的電壓Vdd加載到驅(qū)動(dòng)晶體管TO的源極，以及加載到第二電容C2與參考電壓源21輸出端相連的一端。第一電容Cl放電,驅(qū)動(dòng)晶體管TO在第一電容Cl放電對(duì)應(yīng)的電壓以及參考電壓Vdd的作用下被驅(qū)動(dòng)，使得發(fā)光器件Dl持續(xù)發(fā)光。 需要說(shuō)明的是，本發(fā)明實(shí)施例提供的像素電路也可以不包括發(fā)光控制子電路3，發(fā)光控制子電路3不存在時(shí)用導(dǎo)線(xiàn)將其代替實(shí)現(xiàn)導(dǎo)通即可，均可以實(shí)現(xiàn)數(shù)據(jù)信號(hào)的寫(xiě)入和發(fā)光過(guò)程。因?yàn)榘l(fā)光控制子電路3在數(shù)據(jù)信號(hào)的寫(xiě)入階段時(shí)，發(fā)光信號(hào)源31控制第二開(kāi)關(guān)晶體管T2關(guān)閉，降低和避免數(shù)據(jù)信號(hào)源11對(duì)驅(qū)動(dòng)晶體管TO帶來(lái)的干擾，例如不會(huì)因?yàn)閂dd信號(hào)線(xiàn)上由于負(fù)載原因所導(dǎo)致的VddIR Drop ;同樣，發(fā)光控制子電路3在數(shù)據(jù)信號(hào)的寫(xiě)入階段時(shí)，降低和避免發(fā)光器件Dl電壓降(Voled)對(duì)數(shù)據(jù)信號(hào)寫(xiě)入的影響。參見(jiàn)圖3，所述像素電路還包括復(fù)位子電路4，該復(fù)位子電路4包括復(fù)位信號(hào)源41、第三開(kāi)管晶體管T3，以及第四開(kāi)關(guān)晶體管T4 ；第三開(kāi)關(guān)晶體管T3的源極與第一電容Cl的第二端B相連，漏極與待復(fù)位到參考復(fù)位電壓的電壓源相連；柵極與復(fù)位信號(hào)源41的輸出端相連；所述參考復(fù)位電壓的電壓源可以為單獨(dú)的恒定電壓源，輸出的電壓為Vref。也可以是參考接地點(diǎn)GND相連(如圖3中所示)。第四開(kāi)關(guān)晶體管T4的源極與驅(qū)動(dòng)晶體管TO的柵極相連，漏極與驅(qū)動(dòng)晶體管TO的漏極相連，柵極與復(fù)位信號(hào)源41的輸出端相連；復(fù)位信號(hào)源41控制第三開(kāi)管晶體管T3和第四開(kāi)關(guān)晶體管T4導(dǎo)通，待復(fù)位到某一參考復(fù)位電壓的電壓源輸出的電壓加載到第三開(kāi)管晶體管T3的源極，與第三開(kāi)管晶體管T3源極相連的第一電容Cl的第二端復(fù)位至參考復(fù)位電壓。所述待復(fù)位到參考復(fù)位電壓的電壓源為參考信號(hào)源或一恒定電壓源；當(dāng)待復(fù)位到參考復(fù)位電壓的電壓源為參考信號(hào)源時(shí)，將第一電容的第二端復(fù)位至GND。以將第一電容的第二端復(fù)位至GND為例，說(shuō)明所述復(fù)位子電路4的工作原理在像素電路處于復(fù)位階段，復(fù)位信號(hào)源41控制第三開(kāi)管晶體管T3和第四開(kāi)關(guān)晶體管T4導(dǎo)通，與第三開(kāi)管晶體管T3漏極相連的參考地電壓加載到與第三開(kāi)管晶體管T3的源極相連的第一電容Cl的第二端B,此時(shí)第一電容Cl的第二端B電壓為GND;由于參考信號(hào)源21輸出的電壓為直流電壓,Vdd —直加載到第二電容C2的一端,第二電容C2保證與之相連的第一電容Cl的第二端B的電壓為GND ;第四開(kāi)關(guān)晶體管T4導(dǎo)通第四開(kāi)關(guān)晶體管T4的源極和漏極分別與驅(qū)動(dòng)晶體管TO的柵極和漏極相連，使得驅(qū)動(dòng)晶體管TO的連接方式變?yōu)槎O管的連接方式，此時(shí)，加載到第一電容Cl的第一端A的電壓為VDD+Vth。復(fù)位子電路4使得加載到第一電容Cl的第一端A的電壓為VDD+Vth加載到第一電容Cl的第二端B的電壓為GND。下面結(jié)合圖3所示的像素電路和圖4所示的像素電路的時(shí)序圖，具體說(shuō)明本發(fā)明實(shí)施例提供的像素電路各子電路實(shí)現(xiàn)相應(yīng)功能的原理。并且，本發(fā)明均以將第一電容的第二端復(fù)位至GND為例說(shuō)明。所述像素電路具有復(fù)位功能、數(shù)據(jù)信號(hào)寫(xiě)入功能和驅(qū)動(dòng)發(fā)光功能，相應(yīng)地，像素電路包括三個(gè)工作階段，依次為復(fù)位階段、寫(xiě)入階段，以及發(fā)光階段。第一階段復(fù)位階段。參見(jiàn)圖3和圖4，由圖4所示的時(shí)序圖可知發(fā)光信號(hào)源31由低電平變?yōu)楦唠娖剑刂婆c發(fā)光信號(hào)源31相連的第二開(kāi)關(guān)晶體 管T2截止，發(fā)光器件Dl停止發(fā)光，為第一電容Cl復(fù)位做準(zhǔn)備；門(mén)信號(hào)源12 —直處于高電平，與門(mén)信號(hào)源12相連的第一開(kāi)關(guān)晶體管截止，數(shù)據(jù)信號(hào)無(wú)法寫(xiě)入；數(shù)據(jù)信號(hào)源11仍然保持低電平，數(shù)據(jù)信號(hào)停止輸出，為第一電容Cl復(fù)位做準(zhǔn)備；參考電壓源21 —直輸出直流高電平信號(hào)，輸出的電壓為Vdd。復(fù)位信號(hào)源41由高電平變?yōu)榈碗娖?，與復(fù)位信號(hào)源41相連的第三開(kāi)關(guān)晶體管T3和第四開(kāi)關(guān)晶體管T4導(dǎo)通；第三開(kāi)關(guān)晶體管T3導(dǎo)通，與第三開(kāi)關(guān)晶體管T3的漏極相連的參考地電壓加載到與第三開(kāi)關(guān)晶體管T3的源極相連的第一電容Cl的第二端B。此時(shí)，第一電容Cl的第二端B電壓為GND。第四開(kāi)關(guān)晶體管T4導(dǎo)通，第四開(kāi)關(guān)晶體管T4的源極和漏極分別與驅(qū)動(dòng)晶體管TO的柵極和漏極相連，使得驅(qū)動(dòng)晶體管TO的柵極和漏極導(dǎo)通，驅(qū)動(dòng)晶體管TO的連接方式變?yōu)槎O管的連接方式，此時(shí)，加載到第一電容Cl的第一端A的電壓為VDD+Vth。Vth為驅(qū)動(dòng)晶體管TO的閾值電壓。復(fù)位子電路4使得加載到第一電容Cl的第一端A的電壓為VDD+Vth加載到第一電容Cl的第二端B的電壓為GND。第二階段寫(xiě)入階段。參見(jiàn)圖3和圖4，由圖4所示的時(shí)序圖可知發(fā)光信號(hào)源31繼續(xù)保持高電平，使得發(fā)光器件Dl停止發(fā)光，為數(shù)據(jù)信號(hào)的寫(xiě)入做準(zhǔn)備；復(fù)位信號(hào)源41由低電平變?yōu)楦唠娖剑c之相連的第三開(kāi)關(guān)晶體管T3和第四開(kāi)關(guān)晶體管T4截至，復(fù)位子電路4的復(fù)位電壓對(duì)應(yīng)的電荷存儲(chǔ)在第一電容Cl中。門(mén)信號(hào)源12由高電平變?yōu)榈碗娖?，與門(mén)信號(hào)源12相連的第一開(kāi)關(guān)晶體管Tl導(dǎo)通；數(shù)據(jù)信號(hào)源11由低電平變?yōu)楦唠娖剑瑪?shù)據(jù)信號(hào)輸出，對(duì)應(yīng)的電壓Vdata加載到第一電容Cl的第二端B,根據(jù)電荷守恒原理,第一電容Cl的第一端A也感應(yīng)出與Vdata對(duì)應(yīng)的電荷，第一電容Cl的第一端A的電壓變?yōu)閂DD+Vth+VDATA,第一電容Cl的第二端B的電壓變?yōu)?br> Vdata。數(shù)據(jù)信號(hào)對(duì)應(yīng)的電壓Vdata寫(xiě)入電路,對(duì)應(yīng)的電荷存儲(chǔ)在第一電容Cl中，為下一階段的發(fā)光器件發(fā)光做準(zhǔn)備。第三階段發(fā)光階段。參見(jiàn)圖3和圖4，由圖4所示的時(shí)序圖可知門(mén)信號(hào)源12由低電平變?yōu)楦唠娖剑c之相連的第一開(kāi)關(guān)晶體管Tl截止，數(shù)據(jù)信號(hào)停止寫(xiě)入電路。
數(shù)據(jù)信號(hào)源11由高電平變?yōu)榈碗娖?，?shù)據(jù)信號(hào)停止輸出。復(fù)位信號(hào)源41仍然保持高電平，與之相連的第三開(kāi)關(guān)晶體管T3和第四開(kāi)關(guān)晶體管T4截止。參考信號(hào)源21保持高電平，輸出直流信號(hào)對(duì)應(yīng)的電壓VDD。發(fā)光信號(hào)源31由高電平變?yōu)榈碗娖?，與之相連的第二開(kāi)關(guān)晶體管T2導(dǎo)通，與第二開(kāi)關(guān)晶體管T2相連的發(fā)光器件Dl和驅(qū)動(dòng)晶體管TO所在的支路導(dǎo)通。加載到驅(qū)動(dòng)晶體管TO源極的電壓為Vs=Vdd,柵極的電壓Vg等于第一電容Cl的第一端A的電壓VDD+Vth+VDATA (Vg_VDD+Vth+VDATA)。此時(shí)，驅(qū)動(dòng)晶體管TO的源極和柵極之間的電壓差為Vgs=Vg-Vs= (VDD+Vth+VDATA) -Vdd=Vth+Vdata。由于驅(qū)動(dòng)晶體管TO工作于飽和狀態(tài)，根據(jù)飽和狀態(tài)電流特性，可知驅(qū)動(dòng)晶體管TO的漏電流滿(mǎn)足如下公式
權(quán)利要求
1.一種像素電路，其特征在于，包括充電子電路、驅(qū)動(dòng)子電路，以及發(fā)光控制子電路； 所述驅(qū)動(dòng)子電路包括參考信號(hào)源、驅(qū)動(dòng)晶體管、第一電容、第二電容，以及發(fā)光器件； 其中，所述驅(qū)動(dòng)晶體管的柵極與第一電容的第一端相連，源極與參考信號(hào)源的輸出端相連，漏極與發(fā)光控制子電路的第一端相連；所述發(fā)光器件與發(fā)光控制子電路的第二端相連；所述第二電容的一端與第一電容的第二端相連，另一端與參考信號(hào)源的輸出端相連；所述充電子電路與所述第一電容的第二端相連； 所述充電子電路用于為所述第一電容充電，所述發(fā)光控制子電路用于控制驅(qū)動(dòng)子電路導(dǎo)通，使得第一電容放電，所述第一電容放電驅(qū)動(dòng)發(fā)光器件發(fā)光，所述第二電容用于維持所述第一電容第二端對(duì)應(yīng)的電位。
2.根據(jù)權(quán)利要求I所述的像素電路，其特征在于，所述充電子電路包括數(shù)據(jù)信號(hào)源、門(mén)信號(hào)源，以及第一開(kāi)關(guān)晶體管； 第一開(kāi)關(guān)晶體管的漏極與數(shù)據(jù)信號(hào)源的輸出端相連，源極與第一電容的第二端相連，柵極與門(mén)信號(hào)源的輸出端相連； 所述門(mén)信號(hào)源用于控制第一開(kāi)關(guān)晶體管導(dǎo)通，所述數(shù)據(jù)信號(hào)源為所述第一電容充電。
3.根據(jù)權(quán)利要求2所述的像素電路，其特征在于，所述發(fā)光控制子電路包括發(fā)光信號(hào)源和第二開(kāi)關(guān)晶體管； 所述第二開(kāi)關(guān)晶體管的源極與驅(qū)動(dòng)晶體管的漏極相連，漏極與發(fā)光器件的正極相連，柵極與發(fā)光信號(hào)源的輸出端相連； 所述發(fā)光信號(hào)源用于控制第二開(kāi)關(guān)晶體管導(dǎo)通，從而控制與第二開(kāi)關(guān)晶體管相連的驅(qū)動(dòng)子電路導(dǎo)通。
4.根據(jù)權(quán)利要求3所述的像素電路，其特征在于，所述像素電路還包括復(fù)位子電路，該復(fù)位子電路包括復(fù)位信號(hào)源、第三開(kāi)管晶體管，以及第四開(kāi)關(guān)晶體管； 所述第三開(kāi)關(guān)晶體管的源極與第一電容的第二端相連，漏極與待復(fù)位到某一參考復(fù)位電壓的電壓源相連； 所述第四開(kāi)關(guān)晶體管的源極與驅(qū)動(dòng)晶體管的柵極相連，漏極與驅(qū)動(dòng)晶體管的漏極相連，柵極與復(fù)位信號(hào)源的輸出端相連； 所述復(fù)位信號(hào)源控制第三開(kāi)管晶體管和第四開(kāi)關(guān)晶體管導(dǎo)通，所述待復(fù)位到某一參考復(fù)位電壓的電壓源輸出的電壓加載到所述第三開(kāi)管晶體管，與第三開(kāi)管晶體管源極相連的第一電容的第二端復(fù)位至參考復(fù)位電壓。
5.根據(jù)權(quán)利要求4所述的像素電路，其特征在于，所述待復(fù)位到參考復(fù)位電壓的電壓源為參考信號(hào)源或一恒定電壓源；當(dāng)待復(fù)位到參考復(fù)位電壓的電壓源為參考信號(hào)源時(shí)，將第一電容的第二端復(fù)位至GND。
6.根據(jù)權(quán)利要求4所述的像素電路，其特征在于，當(dāng)所述驅(qū)動(dòng)晶體管為P型晶體管時(shí)，所述發(fā)光器件的正極與發(fā)光控制子電路的第一端相連；當(dāng)所述驅(qū)動(dòng)晶體管為η型晶體管，所述發(fā)光器件的負(fù)極與發(fā)光控制子電路的第一端相連。
7.—種顯示裝置，其特征在于，包括權(quán)利要求1-6任一項(xiàng)所述的像素電路。
全文摘要
本發(fā)明實(shí)施例提供了一種像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。所述像素電路包括包括充電子電路、驅(qū)動(dòng)子電路，以及發(fā)光控制子電路；所述驅(qū)動(dòng)子電路包括參考信號(hào)源、驅(qū)動(dòng)晶體管、第一電容、第二電容，以及發(fā)光器件；其中，所述驅(qū)動(dòng)晶體管的柵極與第一電容的第一端相連，源極與參考信號(hào)源的輸出端相連，漏極與發(fā)光控制子電路的第一端相連；所述發(fā)光器件與發(fā)光控制子電路的第二端相連；所述第二電容的一端與第一電容的第二端相連，另一端與參考信號(hào)源的輸出端相連；所述充電子電路與所述第一電容的第二端相連。
文檔編號(hào)G09G3/32GK102956199SQ20121041842
公開(kāi)日2013年3月6日 申請(qǐng)日期2012年10月26日 優(yōu)先權(quán)日2012年10月26日
發(fā)明者馬占潔 申請(qǐng)人:京東方科技集團(tuán)股份有限公司