專利名稱：基于fpga的高像素模組分屏顯示系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種圖像處理系統(tǒng)，尤其是涉及一種基于FPGA進(jìn)行高像素模組分屏顯示的系統(tǒng)。
背景技術(shù)：
目前，隨著高像素模組在客戶端廣泛的運(yùn)用，高像素模組的圖像測試凸顯的愈來重要。高像素模組所獲取的全尺寸的圖像比較大，傳輸這些高像素圖片到PC端所需要的傳輸帶寬比較高；公司企業(yè)現(xiàn)有的圖像測試平臺無法滿足對高像素模組的圖像進(jìn)行測試，解決這一問題成為一種必然
實用新型內(nèi)容
本實用新型提供的高像素模組分屏顯示系統(tǒng)解決了圖像傳輸要求傳輸帶寬高的問題，采用的方法是在滿足測試要求的情況下，減少數(shù)據(jù)的傳輸量以滿足測試幀率的要求。一種基于FPGA的高像素模組分屏顯示系統(tǒng)，包括USB控制器、圖像存儲模塊、圖像處理模塊、攝像頭模組，所述圖像存儲模塊采用SDRAM芯片，所述圖像處理模塊采用FPGA芯片，所述攝像頭模組、SDRAM芯片、USB控制器分別與所述FPGA芯片相連接，所述FPGA芯片設(shè)置有圖像控制模塊，用于控制選擇分屏或全屏模式。所述FPGA芯片還包括USB通信模塊、時序控制模塊、圖像采集模塊、圖像顯示模塊和時鐘管理模塊，所述圖像控制模塊與圖像采集模塊、圖像顯示模塊和時序控制模塊相連接；所述圖像采集模塊與SDRAM芯片相連接；所述圖像顯示模塊與USB通信模塊相連接；所述USB通信模塊與USB控制器相連接。所述FPGA芯片還包括I2C模塊，所述I2C模塊連接時序控制模塊、圖像控制模塊，還連接圖像采集模塊。所述時序控制模塊連接FPGA芯片內(nèi)各功能模塊，用于發(fā)出選擇分屏或全屏模式信號，并與攝像頭模組相連接。所述時序控制模塊還包括輸出時序模塊，用于控制圖像采集模塊和SDRAM芯片間的數(shù)據(jù)傳輸。所述時鐘管理模塊能夠調(diào)整，提供FPGA芯片的各功能模塊的時鐘信號。本實用新型提供的系統(tǒng)主要是通過FPGA對高像素模組的全尺寸圖像進(jìn)行有目的分割，對分割之后的圖像進(jìn)行重組，通過USB接口傳輸?shù)絇C端，以便對圖像的質(zhì)量進(jìn)行測試。本實用新型提供的高像素模組分屏顯示系統(tǒng)有以下優(yōu)點I、采用了通用的USB2. O接口，方便使用、便于攜帶；2、用FPGA對高像素模組的圖像進(jìn)行分割和裁切，在不影響圖像測試的情況下減少傳輸圖像的大小，提高圖像的傳輸幀率，提高生產(chǎn)效率；3、可編程MCLK頻率，讓高像素模組工作在更加合理的工作狀態(tài)?？删幊痰那懈钗恢?，更好的滿足圖像測試要求；可編程的高像素模組的時序接收功能，可以接收各種時序高像素模組的數(shù)據(jù)；4、可編程的高像素模組供電電源設(shè)計，可以更好地滿足高像素模組電源的供電要求?？删幊屉娫吹姆€(wěn)定性和可靠性更適用于高像素模組的生產(chǎn)。因此，運(yùn)用高像素模組分屏顯示平臺可以順利的初始化模組并順利傳輸模組獲取的圖像，同時，可編程的電源設(shè)計，使轉(zhuǎn)接板的電源設(shè)計更加方便，減少轉(zhuǎn)接板上的LDO的使用并降低成本。

圖I是本實用新型提供的實施例I的整體框架圖；圖2是實施例I中FPGA芯片的功能模塊結(jié)構(gòu)框架圖；圖3是實施例I中高像素模組分屏顯示系統(tǒng)的程序流程圖；圖4是實施例I中高像素模組分屏顯示系統(tǒng)的軟件流程圖。
具體實施方式
圖I是基于FPGA的高像素模組分屏顯示系統(tǒng)的實施例I的整體框架圖，從圖中可以看出數(shù)據(jù)的流向，如圖所示，高像素模組分屏顯示系統(tǒng)包括USB控制器、圖像存儲模塊、圖像處理模塊、攝像頭模組，所述圖像存儲模塊采用SDRAM芯片，所述圖像處理模塊采用FPGA芯片，所述攝像頭模組、SDRAM芯片、USB控制器分別與所述FPGA芯片相連接，從圖中可以看出FPGA芯片和SDRAM構(gòu)成了數(shù)據(jù)的處理模塊，功能上在分屏模式下主要負(fù)責(zé)全尺寸圖像的分割和圖像重組，在全尺寸顯示的模式下主要負(fù)責(zé)圖像的緩存。USB控制器完成和上位機(jī)軟件的交互及圖像數(shù)據(jù)的傳輸，現(xiàn)有的圖像測試系統(tǒng)沒有FPGA和SDRAM處理模塊，無法完成對高像素模組的圖像傳輸。圖2是實施例I中FPGA芯片的功能模塊結(jié)構(gòu)框架圖，所述FPGA芯片設(shè)置有與圖像控制模塊，用于控制選擇分屏或全屏模式。所述FPGA芯片還包括USB通信模塊、時序控制模塊、圖像采集模塊、圖像顯示模塊和時鐘管理模塊，所述圖像控制模塊與圖像采集模塊、圖像顯示模塊和時序控制模塊相連接；所述圖像采集模塊與SDRAM芯片相連接；所述圖像顯示模塊與USB通信模塊相連接；所述USB通信模塊與USB控制器相連接。所述FPGA芯片還包括I2C模塊，所述I2C模塊連接時序控制模塊、圖像控制模塊，還連接圖像采集模塊。所述時序控制模塊連接FPGA芯片內(nèi)各功能模塊，并包括與攝像頭模組相連接的HSYNC時序模塊、VSYNC時序模塊和PCLK時序模塊，用于發(fā)出選擇分屏或全屏模式信號。所述時序控制模塊還包括輸出時序模塊，用于控制圖像采集模塊和SDRAM芯片間的數(shù)據(jù)傳輸。所述時鐘管理模塊能夠調(diào)整，提供FPGA芯片的各功能模塊的時鐘信號。圖3是高像素模組分屏顯示系統(tǒng)程序流程圖，從此圖中可以看出整個程序控制流程。上電開始就要對模組類型要做出判斷是YUV數(shù)據(jù)格式輸出還是RAW DATA數(shù)據(jù)格式輸出。若是RAW DATA數(shù)據(jù)格式輸出可以不做分屏模式的顯示，直接傳輸原始數(shù)據(jù)供上位機(jī)進(jìn)行全尺寸顯示。若模組是YUV數(shù)據(jù)格式輸出需要配置切割的起始地址，配置時序接收模塊等，在此情況下有分屏模式和全尺寸模式，具體哪種模式取決于控制I/O的電平。根據(jù)在PC端顯示的圖像質(zhì)量，修正各個配置以達(dá)到最好的圖像顯示效果。圖4是實施例I中高像素模組分屏顯示系統(tǒng)的軟件流程圖，從此圖中可以看出軟件的控制及切換流程。本實用新型提供的高像素模組分屏顯示系統(tǒng)是通過FPGA芯片對高像素模組的全尺寸圖像進(jìn)行有目的分割，對分割之后的圖像進(jìn)行重組，通過USB接口傳輸?shù)絇C端，以便對圖像的質(zhì)量進(jìn)行測試，可以順利的初始化模組并順利傳輸模組獲取的圖像，同時，可編程的 電源設(shè)計，使轉(zhuǎn)接板的電源設(shè)計更加方便，減少轉(zhuǎn)接板上的LDO的使用并降低成本。
權(quán)利要求1.一種基于FPGA的高像素模組分屏顯示系統(tǒng)，其特征在于包括USB控制器、圖像存儲模塊、圖像處理模塊、攝像頭模組，所述圖像存儲模塊采用SDRAM芯片，所述圖像處理模塊采用FPGA芯片，所述攝像頭模組、SDRAM芯片、USB控制器分別與所述FPGA芯片相連接，所述FPGA芯片設(shè)置有圖像控制模塊，用于控制選擇分屏或全屏模式。
2.根據(jù)權(quán)利要求I所述的基于FPGA的高像素模組分屏顯示系統(tǒng)，其特征在于所述FPGA芯片還包括USB通信模塊、時序控制模塊、圖像采集模塊、圖像顯示模塊和時鐘管理模塊，所述圖像控制模塊分別與圖像采集模塊、圖像顯示模塊和時序控制模塊相連接；所述圖像采集模塊與SDRAM芯片相連接；所述圖像顯示模塊與USB通信模塊相連接；所述USB通信模塊與USB控制器相連接。
3.根據(jù)權(quán)利要求2所述的基于FPGA的高像素模組分屏顯示系統(tǒng)，其特征在于所述FPGA芯片還包括I2C模塊，所述I2C模塊連接時序控制模塊、圖像控制模塊，還連接圖像采集模塊。
4.根據(jù)權(quán)利要求2所述的基于FPGA的高像素模組分屏顯示系統(tǒng)，其特征在于所述時序控制模塊連接FPGA芯片內(nèi)各功能模塊，用于發(fā)出選擇分屏或全屏模式信號，并與攝像頭模組相連接。
5.根據(jù)權(quán)利要求2所述的基于FPGA的高像素模組分屏顯示系統(tǒng)，其特征在于所述時序控制模塊還包括輸出時序模塊，用于控制圖像采集模塊和SDRAM芯片間的數(shù)據(jù)傳輸。
6.根據(jù)權(quán)利要求2所述的基于FPGA的高像素模組分屏顯示系統(tǒng)，其特征在于所述時鐘管理模塊能夠調(diào)整，提供FPGA芯片的各功能模塊的時鐘信號。
專利摘要本實用新型提供一種基于FPGA的高像素模組分屏顯示系統(tǒng)，包括USB控制器、圖像存儲模塊、圖像處理模塊、攝像頭模組，所述圖像存儲模塊采用SDRAM芯片，所述圖像處理模塊采用FPGA芯片，所述攝像頭模組、SDRAM芯片、USB控制器分別與所述FPGA芯片相連接，所述FPGA芯片設(shè)置有圖像控制模塊，用于控制選擇分屏或全屏模式。通過FPGA對高像素模組的全尺寸圖像進(jìn)行有目的分割，對分割之后的圖像進(jìn)行重組，通過USB2.0接口傳輸?shù)絇C端，可以順利的初始化模組并順利傳輸模組獲取的圖像，可編程的電源設(shè)計，使轉(zhuǎn)接板的電源設(shè)計更加方便，減少轉(zhuǎn)接板上的LDO的使用并降低成本。
文檔編號G09G5/14GK202749079SQ20122040811
公開日2013年2月20日 申請日期2012年8月16日 優(yōu)先權(quán)日2012年8月16日
發(fā)明者吳業(yè), 張扣文, 薛江亮, 陳余天, 丁亮 申請人:寧波舜宇光電信息有限公司