專利名稱：Led全彩顯示屏幕接收系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于顯示控制技術(shù)領(lǐng)域，具體是一種LED全彩顯示屏幕接收系統(tǒng)。
背景技術(shù)：
目前LED顯示屏行業(yè)趨勢是當(dāng)前國內(nèi)外顯示屏都越來越多重視顯示屏EMC ;異型顯示屏增多；顯示屏校正需求增多；LED驅(qū)動芯片廠商積極推出更多類型的驅(qū)動芯片；追求更高的顯示屏刷新率；追求更高快門的拍照、攝像效果。
發(fā)明內(nèi)容本實用新型的目的是滿足現(xiàn)在LED顯示屏行業(yè)的要求，提供一種LED全彩顯示屏幕接收系統(tǒng)，具體技術(shù)方案如下一種LED全彩顯示屏幕接收系統(tǒng)，包括控制器、顯示存儲器、SPI儲存器、NAND存儲器和以太網(wǎng)/光纖收發(fā)器；所述顯示存儲器、SPI儲存器和NAND存儲器分別與控制器連接；控制器與以太網(wǎng)/光纖收發(fā)器連接；所述控制器是以FPGA為核心的控制電路。所述以太網(wǎng)/光纖收發(fā)器有兩個，分別是接收用以太網(wǎng)/光纖收發(fā)器和轉(zhuǎn)發(fā)用以太網(wǎng)/光纖收發(fā)器。所述顯示存儲器是SDR、DDR或SDRAM ;所述SPI儲存器是SPI FLASH ;所述NAND存儲器是 NAND FLASH。所述FPGA內(nèi)置有擴頻時鐘發(fā)生器和內(nèi)存控制單元。與現(xiàn)有技術(shù)相比，本實用新型采用內(nèi)置擴頻時鐘功能的FPGA，實測表明EMC效果較使用外部擴頻晶振更佳且方案成本更低；同時使用FPGA內(nèi)置的內(nèi)存控制能幫助顯著地增加內(nèi)存帶寬并節(jié)約現(xiàn)場發(fā)送大數(shù)據(jù)量校正參數(shù)的時間；FPGA的更大的邏輯容量的為支持異型顯示屏和更多驅(qū)動芯片提供了條件。

圖1是LED全彩顯示屏幕接收系統(tǒng)的原理示意圖。
具體實施方式
以下結(jié)合附圖與具體實施方式
對本技術(shù)方案進一步說明如下 一種LED全彩顯示屏幕接收系統(tǒng)，包括控制器、顯示存儲器、SPI儲存器、NAND存儲器和以太網(wǎng)/光纖收發(fā)器；所述顯示存儲器、SPI儲存器和NAND存儲器分別與控制器連接；控制器與以太網(wǎng)/光纖收發(fā)器連接；所述控制器是以FPGA為核心的控制電路，在具體工程化時候，常用的方式是，采用微處理器對FPGA的工作進行控制即可。所述以太網(wǎng)/光纖收發(fā)器有兩個，分別是接收用以太網(wǎng)/光纖收發(fā)器和轉(zhuǎn)發(fā)用以太網(wǎng)/光纖收發(fā)器。所述顯示存儲器是SDR、DDR或SDRAM ;所述SPI儲存器是SPI FLASH ；所述NAND存儲器是NAND FLASH。所述FPGA內(nèi)置有擴頻時鐘發(fā)生器和內(nèi)存控制單元。[0013]通過千兆以太網(wǎng)傳輸來的顯示數(shù)據(jù)經(jīng)灰度分離后寫入顯示存儲器，控制器讀出其數(shù)據(jù)經(jīng)必要處理后控制LED顯示屏顯示。
權(quán)利要求1.一種LED全彩顯示屏幕接收系統(tǒng)，其特征是包括控制器、顯示存儲器、SPI儲存器、NAND存儲器和以太網(wǎng)/光纖收發(fā)器；所述顯示存儲器、SPI儲存器和NAND存儲器分別與控制器連接；控制器與以太網(wǎng)/光纖收發(fā)器連接；所述控制器是以FPGA為核心的控制電路。
2.根據(jù)權(quán)利要求1所述的LED全彩顯示屏幕接收系統(tǒng)，其特征是所述以太網(wǎng)/光纖收發(fā)器有兩個，分別是接收用以太網(wǎng)/光纖收發(fā)器和轉(zhuǎn)發(fā)用以太網(wǎng)/光纖收發(fā)器。
3.根據(jù)權(quán)利要求1所述的LED全彩顯示屏幕接收系統(tǒng)，其特征是所述顯示存儲器是SDR、DDR或SDRAM ;所述SPI儲存器是SPI FLASH ;所述NAND存儲器是NAND FLASH。
4.根據(jù)權(quán)利要求1所述的LED全彩顯示屏幕接收系統(tǒng)，其特征是所述FPGA內(nèi)置有擴頻時鐘發(fā)生器和內(nèi)存控制單元。
專利摘要一種LED全彩顯示屏幕接收系統(tǒng)，包括控制器、顯示存儲器、SPI儲存器、NAND存儲器和以太網(wǎng)/光纖收發(fā)器；所述顯示存儲器、SPI儲存器和NAND存儲器分別與控制器連接；控制器與以太網(wǎng)/光纖收發(fā)器連接；所述控制器是以FPGA為核心的控制電路。與現(xiàn)有技術(shù)相比，本實用新型采用內(nèi)置擴頻時鐘功能的FPGA，實測表明EMC效果較使用外部擴頻晶振更佳且方案成本更低；同時使用FPGA內(nèi)置的內(nèi)存控制能幫助顯著地增加內(nèi)存帶寬并節(jié)約現(xiàn)場發(fā)送大數(shù)據(jù)量校正參數(shù)的時間；FPGA的更大的邏輯容量的為支持異型顯示屏和更多驅(qū)動芯片提供了條件。
文檔編號G09G3/32GK202855262SQ20122049282
公開日2013年4月3日 申請日期2012年9月25日 優(yōu)先權(quán)日2012年9月25日
發(fā)明者周益, 諶高揚 申請人:南京德普達電子技術(shù)有限公司