專(zhuān)利名稱(chēng)：移位寄存器單元、柵極驅(qū)動(dòng)裝置及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移位寄存技術(shù)，特別是一種移位寄存器單元、柵極驅(qū)動(dòng)裝置及顯示裝置。
背景技術(shù)：
集成柵極移位寄存器將柵極脈沖輸出寄存器集成在面板上，從而節(jié)省了 1C，降低了成本。集成柵極移位寄存器的實(shí)現(xiàn)方法有很多種，可以包含不同多個(gè)晶體管和電容，常用的有 12T1C，9T1C，13T1C 等結(jié)構(gòu)。一般而言，一個(gè)移位寄存器由多級(jí)移位寄存器單元組成，而每一級(jí)移位寄存器單兀只是在極短的時(shí)間內(nèi)輸出一個(gè)高電位信號(hào)，而在其他時(shí)間都會(huì)輸出低電位信號(hào)，通常為VSS信號(hào)。前面已經(jīng)提到，每一級(jí)移位寄存器單元只是在極短的時(shí)間內(nèi)輸出一個(gè)高電位信號(hào)，而在其他時(shí)間都會(huì)輸出低電位信號(hào)，這個(gè)時(shí)間通常占到99%以上。而同時(shí)，該VSS信號(hào)都是通過(guò)下拉晶體管輸出，在需要保證移位寄存器單元輸出低電位信號(hào)時(shí)，則下拉晶體管需要處于高電位導(dǎo)通的狀態(tài)，以利用VSS信號(hào)拉低電位。因此，下拉晶體管的柵極上長(zhǎng)期處于高電位狀態(tài)，具有極高的占空比電壓，而這種方式會(huì)使得下拉晶體管急劇老化，遷移率降低，電流下降，而使得整體的電路出現(xiàn)問(wèn)題，從而影響產(chǎn)品壽命。下面以圖1所示的現(xiàn)有的移位寄存器單元說(shuō)明如下。如圖1所示是現(xiàn)有的移位寄存器單元，該移位寄存器單元包括九個(gè)薄膜場(chǎng)效應(yīng)晶體管(簡(jiǎn)稱(chēng) TFT)M01、M02、M03、M05、M06、M08、M13、M15、M17 和一個(gè)電容 Cl，在圖1 中下拉晶體管為M03，移位寄存器單元中各器件的具體連接關(guān)系和移位寄存器單元原理如下:TFT M02根據(jù)從時(shí)鐘信號(hào)輸入端輸入的信號(hào)CLK，向輸出端輸出OUTPUT。TFT M02的源極接收CLK信號(hào)，其漏極連接OUTPUT端，柵極與拉高節(jié)點(diǎn)I3U連接；M01的柵極和源極分別與輸入端INPUT相連，其漏極與拉高節(jié)點(diǎn)I3U相連；電容Cl的一端與拉高節(jié)點(diǎn)I3U相連，另一端與輸出節(jié)點(diǎn)OUTPUT相連。而輸出端OUTPUT在無(wú)效時(shí)，需要下拉所述拉高節(jié)點(diǎn)PU和本級(jí)輸出節(jié)點(diǎn)OUTPUT，使它們保持低電位。下拉拉高節(jié)點(diǎn)PU和本級(jí)輸出節(jié)點(diǎn)OUTPUT的電路包括TFT M03，TFT M15，其中Ml5用于拉低I3U點(diǎn)的電位，M03拉低OUTPUT點(diǎn)的電位。而TFT M03和TFT M15的柵極與PD點(diǎn)連接，PD點(diǎn)的電位由TFT M05, TFT M13和TFT M08控制，其中M05和M13分別在INPUT和PU點(diǎn)為高電位時(shí)拉低H)點(diǎn)的電位，而M08通過(guò)連接VDD信號(hào)來(lái)拉高H)點(diǎn)電位。由TFT M06, TFT M17組成的電路實(shí)現(xiàn)復(fù)位功能，當(dāng)RESET信號(hào)輸出為高電位時(shí)，M17對(duì)PU點(diǎn)進(jìn)行放電，而M06協(xié)助對(duì)H)點(diǎn)進(jìn)行充電后導(dǎo)通M03，進(jìn)而拉低輸出節(jié)點(diǎn)OUTPUT的電位。圖2所示為圖1所示的移位寄存器單元的工作時(shí)序圖，它的具體工作情況如下:VDD 一直為高電位，在tl階段，輸入端INUPUT為高電位，第一時(shí)鐘信號(hào)CLK為低電位，此時(shí)輸入端INPUT的高電位使MOl導(dǎo)通，PU點(diǎn)此時(shí)為高電位，進(jìn)而對(duì)Cl進(jìn)行充電，且M02導(dǎo)通。與此同時(shí)，INPUT信號(hào)通過(guò)M05將H)點(diǎn)的電位拉低，M03此時(shí)處于截止?fàn)顟B(tài)。在t2階段，INPUT變?yōu)榈碗娢?，第一時(shí)鐘信號(hào)CLK為高電位，此時(shí)在11階段被充電的電容Cl，在Cl的自舉效應(yīng)的作用下，使拉高節(jié)點(diǎn)I3U的電壓進(jìn)一步升高，M02保持導(dǎo)通狀態(tài)，把CLK的信號(hào)通過(guò)M02傳輸?shù)捷敵龆薕UTPUT。在t2階段，PU點(diǎn)始終為高電位，M13打開(kāi)，PD為低電位，關(guān)斷了 M03和M15，輸出端OUTPUT輸出高電位信號(hào)。在t3階段，RESET為高電位；此時(shí)RESET將M17打開(kāi)，對(duì)PU點(diǎn)進(jìn)行放電。同時(shí)M06也被打開(kāi)，VDD將高電位傳輸至H)點(diǎn)，促使M15和M03也打開(kāi)，同時(shí)對(duì)I3U和OUTPUT點(diǎn)進(jìn)行放電，此階段OUTPUT端輸出低電位信號(hào)。此后的一巾貞時(shí)間內(nèi)，F(xiàn)1D —直處于高電位狀態(tài),使M15、M03和M08 —直處于開(kāi)啟狀態(tài)，而其余晶體管均處于關(guān)閉狀態(tài)。在液晶面板長(zhǎng)時(shí)間使用的情況下，這三個(gè)晶體管由于工作時(shí)間遠(yuǎn)大于其他晶體管，其使用壽命將會(huì)成為整個(gè)柵極驅(qū)動(dòng)裝置壽命的關(guān)鍵因素。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例的目的在于提供一種移位寄存器單元、柵極驅(qū)動(dòng)裝置及顯示裝置，提聞移位寄存器的壽命。為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了 一種移位寄存器單元，所述移位寄存器單元包括一電容，所述電容的一端與一本級(jí)輸出節(jié)點(diǎn)連接，所述電容的另一端與一拉高節(jié)點(diǎn)連接，所述移位寄存器單元還包括:第一薄膜場(chǎng)效應(yīng)晶體管，其漏極連接第一信號(hào)端，源極連接所述本級(jí)輸出節(jié)點(diǎn)，柵極連接到第一節(jié)點(diǎn)；其中，所述第一信號(hào)端在所述第一薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)；第二薄膜場(chǎng)效應(yīng)晶體管，其漏極連接所述第一信號(hào)端，源極連接所述拉高節(jié)點(diǎn)，柵極連接到所述第一節(jié)點(diǎn)；其中，所述第一信號(hào)端在所述第二薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)；第三薄膜場(chǎng)效應(yīng)晶體管，其漏極連接第二信號(hào)端，源極連接所述本級(jí)輸出節(jié)點(diǎn)，柵極連接到第二節(jié)點(diǎn)；其中，所述第二信號(hào)端在所述第三薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)；第四薄膜場(chǎng)效應(yīng)晶體管，其漏極連接所述第二信號(hào)端，源極連接所述拉高節(jié)點(diǎn)，柵極連接到所述第二節(jié)點(diǎn)；其中，所述第二信號(hào)端在所述第四薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)；節(jié)點(diǎn)電壓控制模塊，用于在所述移位寄存器單元處于下拉階段時(shí)控制所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輪流處于高電位狀態(tài)。上述的移位寄存器單元，其中，還包括:第一關(guān)聯(lián)單元，用于在所述拉高節(jié)點(diǎn)處于高電位時(shí)，輸出低電位信號(hào)到所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)。上述的移位寄存器單元，其中，所述節(jié)點(diǎn)電壓控制模塊包括第一節(jié)點(diǎn)電壓控制子模塊和第二節(jié)點(diǎn)電壓控制子模塊；
第一節(jié)點(diǎn)電壓控制子模塊包括:第五薄膜場(chǎng)效應(yīng)晶體管，其源極和柵極接收第一時(shí)鐘控制信號(hào)，漏極連接到第一節(jié)點(diǎn)；第六薄膜場(chǎng)效應(yīng)晶體管，其漏極接收低電位信號(hào)，源極連接到第二節(jié)點(diǎn)，柵極接收所述第一時(shí)鐘控制信號(hào)；第二節(jié)點(diǎn)電壓控制子模塊包括:第七薄膜場(chǎng)效應(yīng)晶體管，其源極和柵極接收第二時(shí)鐘控制信號(hào)，漏極連接到第二節(jié)點(diǎn)；第八薄膜場(chǎng)效應(yīng)晶體管，其漏極接收低電位信號(hào)，源極連接到第一節(jié)點(diǎn)，柵極接收所述第二時(shí)鐘控制信號(hào)；第二時(shí)鐘控制信號(hào)和第一時(shí)鐘控制信號(hào)的相位相反。上述的移位寄存器單元，其中，還包括在復(fù)位信號(hào)的控制下，輸出低電位信號(hào)到所述拉高節(jié)點(diǎn)和所述本級(jí)輸出節(jié)點(diǎn)的第一復(fù)位單元，所述第一復(fù)位單元包括:第九薄膜場(chǎng)效應(yīng)晶體管，漏極接收低電位信號(hào)，源極連接拉高節(jié)點(diǎn)，柵極接收所述復(fù)位號(hào)；第十薄膜場(chǎng)效應(yīng)晶體管，源極接收第一時(shí)鐘控制信號(hào)，漏極連接第一節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)；第十一薄膜場(chǎng)效應(yīng)晶體管，源極接收第二時(shí)鐘控制信號(hào)，漏極連接第二節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)。上述的移位寄存器單元，其中，所述節(jié)點(diǎn)電壓控制模塊包括第三節(jié)點(diǎn)電壓控制子模塊和第四節(jié)點(diǎn)電壓控制子模塊；第三節(jié)點(diǎn)電壓控制子模塊包括:第十二薄膜場(chǎng)效應(yīng)晶體管，源極和柵極接收第三時(shí)鐘控制信號(hào)，漏極連接到第十三薄膜場(chǎng)效應(yīng)晶體管的柵極；第十三薄膜場(chǎng)效應(yīng)晶體管，源極接收第三時(shí)鐘控制信號(hào)，漏極連接到第一節(jié)點(diǎn)；第十四薄膜場(chǎng)效應(yīng)晶體管，漏極接收低電位信號(hào)，源極連接到第二節(jié)點(diǎn)，柵極接收所述第三時(shí)鐘控制信號(hào)；第四節(jié)點(diǎn)電壓控制子模塊包括:第十五薄膜場(chǎng)效應(yīng)晶體管，源極和柵極接收第四時(shí)鐘控制信號(hào)，漏極連接到第十六薄膜場(chǎng)效應(yīng)晶體管的柵極；第十六薄膜場(chǎng)效應(yīng)晶體管，源極接收第四時(shí)鐘控制信號(hào)，漏極連接到第二節(jié)點(diǎn)；第十七薄膜場(chǎng)效應(yīng)晶體管，漏極接收低電位信號(hào)，源極連接到第一節(jié)點(diǎn)，柵極接收所述第四時(shí)鐘控制信號(hào)；第四時(shí)鐘控制信號(hào)和第三時(shí)鐘控制信號(hào)的相位相反。上述的移位寄存器單元，其中，還包括:第二關(guān)聯(lián)單元，用于在所述拉高節(jié)點(diǎn)處于高電位時(shí)使所述第十三薄膜場(chǎng)效應(yīng)晶體管和第十六薄膜場(chǎng)效應(yīng)晶體管都截止，同時(shí)向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輸出低電位信號(hào)。上述的移位寄存器單元，其中，還包括在復(fù)位信號(hào)的控制下，輸出低電位信號(hào)到所述拉高節(jié)點(diǎn)和所述本級(jí)輸出節(jié)點(diǎn)的第二復(fù)位單元，所述第二復(fù)位單元包括:第十八薄膜場(chǎng)效應(yīng)晶體管，漏極接收低電位信號(hào)，源極連接拉高節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)；第十九薄膜場(chǎng)效應(yīng)晶體管，漏極接收低電位信號(hào)，源極連接本級(jí)輸出節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)。為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了一種柵極驅(qū)動(dòng)裝置，包括上述的移位寄存器單元。為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了一種顯示裝置，包括上述的柵極驅(qū)動(dòng)裝置。在本發(fā)明的具體實(shí)施例具有如下的有益效果:在本發(fā)明的具體實(shí)施例中，在節(jié)點(diǎn)電壓控制模塊的控制下，所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輪流處于高電位狀態(tài)，進(jìn)而使得兩組TFT (第一 TFT和第二 TFT為一組，第三TFT和第四TFT為一組)的柵極輪流處于高電位狀態(tài)，因此，在任意一個(gè)下拉階段，每組TFT的柵極只有部分時(shí)間處于高電位狀態(tài)，相對(duì)于現(xiàn)有技術(shù)的在下拉階段晶體管的柵極要一直處于高電位狀態(tài)而言，大大降低了下拉晶體管的柵極占空比電壓，提高了下拉晶體管的壽命，從而提聞了整個(gè)移位寄存器單兀的壽命。


圖1表示現(xiàn)有的移位寄存器單元的結(jié)構(gòu)示意圖；圖2表示現(xiàn)有的移位寄存器單元的工作時(shí)序示意圖；圖3表示本發(fā)明實(shí)施例的一種移位寄存器單元的結(jié)構(gòu)示意圖；圖4表不圖3所不移位寄存器單兀的彳目號(hào)時(shí)序不意圖；圖5表不利用本發(fā)明實(shí)施例的另一種移位寄存器單兀的結(jié)構(gòu)不意圖；圖6表示利用本發(fā)明實(shí)施例的再一種移位寄存器單元的結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明實(shí)施例的移位寄存器單元、柵極驅(qū)動(dòng)裝置及顯示裝置中，對(duì)于拉高節(jié)點(diǎn)和輸出節(jié)點(diǎn)的拉低，由兩組下拉TFT交替工作來(lái)實(shí)現(xiàn)拉高節(jié)點(diǎn)和輸出節(jié)點(diǎn)的拉低，使得每一組下拉TFT在下拉階段的開(kāi)啟時(shí)間減少，因此能夠提高下拉模塊中的下拉晶體管的壽命，從而提聞?wù)麄€(gè)寄存器單兀的壽命。在此預(yù)先說(shuō)明的是，本發(fā)明實(shí)施例中TFT的源極和漏極是可以互換的。本發(fā)明實(shí)施例提供了一種移位寄存器單元，所述移位寄存器單元具有一電容，所述電容的一端與一本級(jí)輸出節(jié)點(diǎn)連接，所述電容的另一端與一拉高節(jié)點(diǎn)連接，所述移位寄存器單元還包括:第一薄膜場(chǎng)效應(yīng)晶體管，其漏極連接第一信號(hào)端，源極連接所述本級(jí)輸出節(jié)點(diǎn)，柵極連接到第一節(jié)點(diǎn)；其中，所述第一信號(hào)端在所述第一薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)；第二薄膜場(chǎng)效應(yīng)晶體管，其漏極連接所述第一信號(hào)端，源極連接所述拉高節(jié)點(diǎn)，柵極連接到所述第一節(jié)點(diǎn)；其中，所述第一信號(hào)端在所述第二薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)；第三薄膜場(chǎng)效應(yīng)晶體管，其漏極連接第二信號(hào)端，源極連接所述本級(jí)輸出節(jié)點(diǎn)，柵極連接到第二節(jié)點(diǎn)；其中，所述第二信號(hào)端在所述第三薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)；第四薄膜場(chǎng)效應(yīng)晶體管，其漏極連接所述第二信號(hào)端，源極連接所述拉高節(jié)點(diǎn)，柵極連接到所述第二節(jié)點(diǎn)；其中，所述第二信號(hào)端在所述第四薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)；節(jié)點(diǎn)電壓控制模塊，用于在所述移位寄存器單元處于下拉階段時(shí)控制所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輪流處于高電位狀態(tài)。需要說(shuō)明的是在本發(fā)明實(shí)施例中，第一信號(hào)端和第二信號(hào)端連接的都是低電位信號(hào)VSS，但是第一信號(hào)端和第二信號(hào)端的信號(hào)并不限于此，只要第一信號(hào)端滿(mǎn)足在所述第一薄膜場(chǎng)效應(yīng)晶體管和第二薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)，第二信號(hào)端滿(mǎn)足在所述第三薄膜場(chǎng)效應(yīng)晶體管和第四薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)即可。在本發(fā)明的具體實(shí)施例中，在節(jié)點(diǎn)電壓控制模塊的控制下，所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輪流處于高電位狀態(tài)，進(jìn)而使得兩組TFT (第一 TFT和第二 TFT為一組，第三TFT和第四TFT為一組)的柵極輪流處于高電位狀態(tài)，因此，在任意一個(gè)下拉階段，每組TFT的柵極只有部分時(shí)間處于高電位狀態(tài)(開(kāi)啟時(shí)間減少)，相對(duì)于現(xiàn)有技術(shù)的在下拉階段晶體管的柵極要一直處于高電位狀態(tài)而言，大大降低了下拉晶體管的柵極占空比電壓，提高了下拉晶體管的壽命，從而提高了整個(gè)移位寄存器單元的壽命。具體的，第一組TFT中的第一薄膜場(chǎng)效應(yīng)晶體管和第二組TFT中的第三薄膜場(chǎng)效應(yīng)晶體管是下拉晶體管。圖3、圖5和圖6分別為本發(fā)明實(shí)施例的三種不同的移位寄存器單元示意圖，在圖3 中，第一 TFT、第二 TFT、第三 TFT 和第四 TFT 分別為:TFT M03、TFTMl5、TFT M04、TFTM16 ；在圖5 中，第一 TFT、第二 TFT、第三 TFT 和第四 TFT 分別為:TFT M4、TFT M2、TFTM16、TFTM15 ；在圖6 中，第一 TFT、第二 TFT、第三 TFT 和第四 TFT 分別為:TFT Ml7,TFT M18、TFTMil、TFTMlO ；在圖3、圖5和圖6中的Cl為電容，PU為拉高節(jié)點(diǎn)，PDl和PD2分別對(duì)應(yīng)第一節(jié)點(diǎn)
和第二節(jié)點(diǎn)。根據(jù)移位寄存器的工作原理可以知道，在拉高節(jié)點(diǎn)處于高電位時(shí)，要使第一節(jié)點(diǎn)和第二節(jié)點(diǎn)處于低電位，因此本發(fā)明的具體實(shí)施例的移位寄存器單元，還包括:第一關(guān)聯(lián)單元，用于在所述拉高節(jié)點(diǎn)處于高電位時(shí)，輸出低電位信號(hào)到所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)。該第一關(guān)聯(lián)單元比較簡(jiǎn)單的結(jié)構(gòu)是包括兩個(gè)TFT，這兩個(gè)TFT的柵極都與拉高節(jié)點(diǎn)連接，而漏極都接收低電位信號(hào)VSS，而源極分別與第一節(jié)點(diǎn)和第二節(jié)點(diǎn)連接，這樣，當(dāng)拉高節(jié)點(diǎn)處于高電位時(shí)，這兩個(gè)TFT都導(dǎo)通，分別通過(guò)低電位信號(hào)VSS拉低第一節(jié)點(diǎn)和第二節(jié)點(diǎn)。如圖3所示，第一關(guān)聯(lián)單元包括的兩個(gè)TFT分別為M13和M14 ；如圖5所示，第一關(guān)聯(lián)單元包括的兩個(gè)TFT分別為M6和M14 ；在本發(fā)明的具體實(shí)施例中，該節(jié)點(diǎn)電壓控制模塊可以通過(guò)各種方式實(shí)現(xiàn)，下面對(duì)本發(fā)明實(shí)施例采用的一種方式說(shuō)明如下。所述節(jié)點(diǎn)電壓控制模塊包括第一節(jié)點(diǎn)電壓控制子模塊包括:第五薄膜場(chǎng)效應(yīng)晶體管，其源極和柵極接收第一時(shí)鐘控制信號(hào)，漏極連接到第一節(jié)點(diǎn)；第六薄膜場(chǎng)效應(yīng)晶體管，其漏極接收低電位信號(hào)VSS，源極連接到第二節(jié)點(diǎn)，柵極接收所述第一時(shí)鐘控制信號(hào)；第二節(jié)點(diǎn)電壓控制子模塊包括:第七薄膜場(chǎng)效應(yīng)晶體管，其源極和柵極接收第二時(shí)鐘控制信號(hào)，漏極連接到第二節(jié)點(diǎn)；第八薄膜場(chǎng)效應(yīng)晶體管，其漏極接收低電位信號(hào)VSS，源極連接到第一節(jié)點(diǎn)，柵極接收所述第二時(shí)鐘控制信號(hào)；第二時(shí)鐘控制信號(hào)和第一時(shí)鐘控制信號(hào)的相位相反。如圖3所示，其中第五TFT、第六TFT、第七TFT和第八TFT分別為:M08、M07、M12和Mll ;在圖5中，第五TFT、第六TFT、第七TFT和第八TFT分別為:M12、M11、M5和MlO ;在圖3和圖5中，第一時(shí)鐘控制信號(hào)均為CLKB，第二時(shí)鐘控制信號(hào)均為CLK，CLKB和CLK信號(hào)的波形如圖4所示。就以上的節(jié)點(diǎn)電壓控制模塊能夠控制所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輪流處于高電位狀態(tài)說(shuō)明如下。假定第一節(jié)點(diǎn)電壓控制子模塊的第一時(shí)鐘控制信號(hào)為A，第二節(jié)點(diǎn)電壓控制子模塊的第二時(shí)鐘控制信號(hào)為B，A和B輪流處于高電位狀態(tài)(即B為A的反相信號(hào))，第一節(jié)點(diǎn)電壓控制模塊和第二節(jié)點(diǎn)電壓控制模塊的具體工作原理如下:當(dāng)A為高電位時(shí)，B為低電位，此時(shí)第一節(jié)點(diǎn)電壓控制子模塊中的第五薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通，將A輸出到第一節(jié)點(diǎn)，使得第一節(jié)點(diǎn)處于高電位，同時(shí)第六薄膜場(chǎng)效應(yīng)晶體管也會(huì)導(dǎo)通，將第二節(jié)點(diǎn)連接到低電位信號(hào)VSS，使得第二節(jié)點(diǎn)處于低電位；當(dāng)A為低電位時(shí)，B為高電位，此時(shí)第七薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通，將B輸出到第二節(jié)點(diǎn)，使得第二節(jié)點(diǎn)處于高電位，同時(shí)第八薄膜場(chǎng)效應(yīng)晶體管也會(huì)導(dǎo)通，將第一節(jié)點(diǎn)連接到低電位信號(hào)VSS，使得第一節(jié)點(diǎn)處于低電位；通過(guò)上述的設(shè)計(jì)，即可使得第一節(jié)點(diǎn)和第二節(jié)點(diǎn)在下拉階段輪流處于高電位，輪流控制兩組TFT (第一 TFT和第二 TFT為一組，第三TFT和第四TFT為一組)的柵極輪流處于高電位狀態(tài)，兩組TFT輪流開(kāi)啟，進(jìn)而輸出低電位信號(hào)VSS到拉高節(jié)點(diǎn)和本級(jí)輸出節(jié)點(diǎn)。在本發(fā)明的具體實(shí)施例中，所述的移位寄存器單元還包括在復(fù)位信號(hào)的控制下，輸出低電位信號(hào)到所述拉高節(jié)點(diǎn)和所述本級(jí)輸出節(jié)點(diǎn)的第一復(fù)位單元。所述第一復(fù)位單元包括:第九薄膜場(chǎng)效應(yīng)晶體管，漏極接收低電位信號(hào)VSS，源極連接拉高節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)；第十薄膜場(chǎng)效應(yīng)晶體管，源極接收第一時(shí)鐘控制信號(hào)，漏極連接第一節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)；第十一薄膜場(chǎng)效應(yīng)晶體管，源極接收第二時(shí)鐘控制信號(hào)，漏極連接第二節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)。上述的第九薄膜場(chǎng)效應(yīng)晶體管用于在復(fù)位信號(hào)(可能是下一級(jí)移位寄存器單元的輸出信號(hào)，也可能是其他信號(hào))為高時(shí)，輸出低電位信號(hào)VSS到拉高節(jié)點(diǎn)，拉低拉高節(jié)點(diǎn)的電位。同時(shí)該第十TFT和第i^一 TFT的作用在于，將當(dāng)前為高電位的控制信號(hào)輸出到對(duì)應(yīng)的節(jié)點(diǎn)(第一節(jié)點(diǎn)或第二節(jié)點(diǎn))，通過(guò)處于高電位的第一節(jié)點(diǎn)或第二節(jié)點(diǎn)導(dǎo)通其中一組薄膜場(chǎng)效應(yīng)晶體管TFT，輸出低電位信號(hào)到PU節(jié)點(diǎn)和本級(jí)輸出節(jié)點(diǎn)，實(shí)現(xiàn)雙重拉低，保證復(fù)位效果。如圖3所示，第九TFT、第十TFT和第^^一 TFT分別為:M17、M06和M10。本發(fā)明具體實(shí)施例中，所述節(jié)點(diǎn)電壓控制模塊的另一種具體實(shí)現(xiàn)方式如下:所述節(jié)點(diǎn)電壓控制模塊包括第三節(jié)點(diǎn)電壓控制子模塊和第四節(jié)點(diǎn)電壓控制子模塊；如圖6所示，第三節(jié)點(diǎn)電壓控制子模塊包括:第十二薄膜場(chǎng)效應(yīng)晶體管TFT(MH)，源極和柵極接收一第三時(shí)鐘控制信號(hào)CLK，漏極連接到第十三薄膜場(chǎng)效應(yīng)晶體管TFT (M7)的柵極；第十三薄膜場(chǎng)效應(yīng)晶體管TFT (M7)，源極接收第三時(shí)鐘控制信號(hào)CLK，漏極連接到第一節(jié)點(diǎn)roi ；第十四薄膜場(chǎng)效應(yīng)晶體管TFT(M20)，漏極接收低電位信號(hào)VSS，源極連接到第二節(jié)點(diǎn)ro2，柵極接收所述 第三時(shí)鐘控制信號(hào)CLK ；第四節(jié)點(diǎn)電壓控制子模塊包括:第十五薄膜場(chǎng)效應(yīng)晶體管TFT (M9)，源極和柵極接收一第四時(shí)鐘控制信號(hào)，漏極連接到第十六薄膜場(chǎng)效應(yīng)晶體管TFT (M5)的柵極；第十六薄膜場(chǎng)效應(yīng)晶體管TFT (M5)，源極接收第四時(shí)鐘控制信號(hào)CLKB，漏極連接到第二節(jié)點(diǎn)Η)2 ；第十七薄膜場(chǎng)效應(yīng)晶體管TFT (M19)，漏極接收低電位信號(hào)VSS，源極連接到第一節(jié)點(diǎn)roi，柵極接收所述第四時(shí)鐘控制信號(hào)CLKB ；第四時(shí)鐘控制信號(hào)CLKB和第三時(shí)鐘控制信號(hào)CLK的相位相反。本發(fā)明具體實(shí)施例中，移位寄存器單元還包括:第二關(guān)聯(lián)單元，用于在所述拉高節(jié)點(diǎn)處于高電位時(shí)使所述第十三薄膜場(chǎng)效應(yīng)晶體管和第十六薄膜場(chǎng)效應(yīng)晶體管都截止，同時(shí)向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輸出低電位信號(hào)。如圖6所示，當(dāng)PU節(jié)點(diǎn)處于高電位時(shí)，作為第二關(guān)聯(lián)單元的M8和M15導(dǎo)通，輸出一低電位信號(hào)到TFT M5和M7的柵極，來(lái)關(guān)閉TFT M5和M7，使得對(duì)應(yīng)的高電位信號(hào)無(wú)法輸出到第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，保證了器件的正常運(yùn)行。這種方式下，移位寄存器單元也包括在復(fù)位信號(hào)的控制下，輸出低電位信號(hào)到所述拉高節(jié)點(diǎn)和所述本級(jí)輸出節(jié)點(diǎn)的第二復(fù)位單元，所述第二復(fù)位單元包括:第十八薄膜場(chǎng)效應(yīng)晶體管(M2)，源極接收低電位信號(hào)VSS，漏極連接拉高節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)；第十九薄膜場(chǎng)效應(yīng)晶體管(M4)，源極接收低電位信號(hào)VSS，漏極連接本級(jí)輸出節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)。
本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)裝置，包括上述的移位寄存器單元。本發(fā)明實(shí)施例還提供了 一種顯示裝置，其特征在于，包括上述的柵極驅(qū)動(dòng)裝置。下面以具體的電路來(lái)進(jìn)一步詳細(xì)說(shuō)明本發(fā)明實(shí)施例的移位寄存器單元?！蠢右弧等鐖D3所示，本發(fā)明實(shí)施例的移位寄存器單元中包括:第一組下拉薄膜場(chǎng)效應(yīng)晶體管，包括TFT M03和M15 ；第二組下拉薄膜場(chǎng)效應(yīng)晶體管，包括TFT M04和M16 ；這兩組TFT分別對(duì)應(yīng)于第一節(jié)點(diǎn)PDl和第二節(jié)點(diǎn)Η)2，當(dāng)節(jié)點(diǎn)PDl和PD2交替處于高電位時(shí)，第一組TFT和第二組TFT交替導(dǎo)通。任意一組TFT導(dǎo)通時(shí)，都能夠拉低I3U節(jié)點(diǎn)和OUTPUT節(jié)點(diǎn)的電位。進(jìn)一步的，上述的移位寄存器單元中還包括由M08和M07組成的第一節(jié)點(diǎn)電壓控制子模塊和由Mll和M12組成的第二電壓控制子模塊。第一節(jié)點(diǎn)電壓控制子模塊和第二節(jié)點(diǎn)電壓控制子模塊分別在第一時(shí)鐘控制信號(hào)CLKB和第二時(shí)鐘控制信號(hào)CLK的作用下對(duì)第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電位進(jìn)行控制。具體地，在第一節(jié)點(diǎn)電壓控制子模塊中，薄膜場(chǎng)效應(yīng)晶體管M08控制第一節(jié)點(diǎn)PDl的電位，薄膜場(chǎng)效應(yīng)晶體管M07控制第二節(jié)點(diǎn)PD2的電位，當(dāng)?shù)谝粫r(shí)鐘控制信號(hào)CLKB處于高電位時(shí)，M08和M07都會(huì)導(dǎo)通，輸出CLKB信號(hào)到HH，低電位信號(hào)VSS會(huì)通過(guò)M07傳給第二節(jié)點(diǎn)TO2，此時(shí)第一節(jié)點(diǎn)PDl為高電位，PD2為低電位，當(dāng)CLKB信號(hào)處于低電位時(shí)，M08和M07都截止，此時(shí)PDl和TO2的電位由第二節(jié)點(diǎn)電壓控制子模塊控制。在第二節(jié)點(diǎn)電壓控制子模塊中，薄膜場(chǎng)效應(yīng)晶體管Mll控制第一節(jié)點(diǎn)PDl的電位，薄膜場(chǎng)效應(yīng)晶體管M12控制第二節(jié)點(diǎn)TO2的電位，當(dāng)?shù)诙r(shí)鐘控制信號(hào)CLK處于高電位時(shí)，Mll和M12都會(huì)導(dǎo)通，輸出CLK信號(hào)通過(guò)M12輸出到H)2，VSS信號(hào)通過(guò)MlI輸出到HH，此時(shí)PDl為低電位，PD2為高電位；當(dāng)CLK信號(hào)處于低電位時(shí)，Mll和M12都截止，此時(shí)PDl和PD2的電位由第一節(jié)點(diǎn)電壓控制子模塊控制。因此，當(dāng)CLKB和CLK交替處于高電位時(shí)，PDl和PD2交替處于高電位。如圖3所示的電路結(jié)構(gòu)中，還包括一關(guān)聯(lián)單元，該關(guān)聯(lián)單元包括:M13和M14，它們的柵極都與I3U連接，漏極均接收VSS，源極分別與PDl和PD2連接，其作用是當(dāng)I3U處于高電位時(shí)M13和M14導(dǎo)通，進(jìn)而使PDl和PD2點(diǎn)電位為低電位信號(hào)VSS。如圖3所示的電路結(jié)構(gòu)中，還包括一復(fù)位單元,該復(fù)位單元包括以下的TFT:M06,MlO和M17，其中復(fù)位信號(hào)端RESET輸入高電位信號(hào)時(shí)，M06，M10和M17導(dǎo)通，其中M17的導(dǎo)通會(huì)拉低PU節(jié)點(diǎn)，而M06和MlO導(dǎo)通，會(huì)將CLKB信號(hào)輸入到HH，將CLK信號(hào)輸入到Η)2，而由于CLKB和CLK總有一個(gè)處于高電位，因此或者TFT03和Μ15導(dǎo)通，或者TFT05和Μ16導(dǎo)通，進(jìn)而拉低PU和OUTPUT。圖3所示的移位寄存器結(jié)構(gòu)的信號(hào)時(shí)序如圖4所示，結(jié)合圖3和圖4說(shuō)明其具體工作過(guò)程如下:第一階段(即tl階段)，當(dāng)輸入信號(hào)INUPUT為高電位，第一時(shí)鐘信號(hào)CLKB為高電位，第二時(shí)鐘信號(hào)CLK為低電位時(shí)，輸入端的高電位通過(guò)MOl，對(duì)Cl進(jìn)行充電；INPUT通過(guò)打開(kāi)M05和M09，將PDl點(diǎn)和PD2點(diǎn)拉低。此時(shí)，由于I3U點(diǎn)高電位，所以此時(shí)M13和M14均被打開(kāi)，PDl點(diǎn)和PD2點(diǎn)為低電位，下拉模塊M15，M16和M03, M04關(guān)閉。第二階段(即t2階段)，當(dāng)INPUT，CLKB為低電位時(shí)，第二時(shí)鐘信號(hào)CLK為高電位時(shí)，此時(shí)在上述階段被充電的電容Cl，在自舉效應(yīng)的作用下，使拉高節(jié)點(diǎn)的電壓進(jìn)一步升高，維持M02的導(dǎo)通，把CLK的信號(hào)通過(guò)M02傳輸?shù)綎艠O電壓輸出端OUTPUT。此時(shí)PU點(diǎn)始終為高電位，M13和M14打開(kāi)，PDl和PD2點(diǎn)為低電位，M15，M16和M03, M04繼續(xù)處于關(guān)閉狀態(tài)，從而有助于高電位信號(hào)傳輸?shù)捷敵龆薕UTPUT。第三階段(即t3階段)，CLKB為高電位，CLK為低電位，同時(shí)RESET為高電位；此時(shí)RESET將M06，MlO和M17打開(kāi)，其中M17打開(kāi)對(duì)PU點(diǎn)進(jìn)行放電，從而實(shí)現(xiàn)PU點(diǎn)的關(guān)斷。CLKB為高電位，M07打開(kāi)，與M07的源極相連的PD2點(diǎn)被拉低。CLK為低電位，Mll關(guān)閉，PDl點(diǎn)通過(guò)M06接收CLKB的輸入為高電位，此時(shí)與PDl點(diǎn)相連的M15將PU點(diǎn)電位拉低，同時(shí)M03導(dǎo)通將OUTPUT拉低。該階段PD2點(diǎn)為低電位，M16和M04關(guān)閉。該階段通過(guò)M15和M03對(duì)PU點(diǎn)和OUTPUT點(diǎn)進(jìn)行放電。第四階段(即t4階段)，當(dāng)CLK為高電位，CLKB為低電位時(shí)，此時(shí)由于點(diǎn)在前一時(shí)刻已被置于低電位，此時(shí)M02關(guān)閉，從而OUTPUT端無(wú)高電位輸出。因CLK為高電位，此時(shí)MlI和M12都打開(kāi)，PDl點(diǎn)為低電位，M15，M03關(guān)閉，第一下拉模塊關(guān)閉。而由于CLKB為低電位，M07關(guān)閉，此時(shí)CLK信號(hào)通過(guò)M12輸出給第二節(jié)點(diǎn)PD2，PD2此時(shí)為高電位，因此M16和M04打開(kāi)，PU點(diǎn)通過(guò)M16將其拉至低電位，OUTPUT通過(guò)M04將其拉至低電位，降低了噪聲電壓對(duì)他們的影響，保持了它們輸出無(wú)噪聲狀態(tài)。該階段通過(guò)M16和M04分別對(duì)PU點(diǎn)和OUTPUT點(diǎn)進(jìn)行放電。第五階段(即t5階段)，CLKB為高電位，CLK為低電位時(shí)，由于CLKB為高電位，M07和M08導(dǎo)通，PD2點(diǎn)通過(guò)M07管被拉低；而此時(shí)CLK為低電位，Ml I關(guān)閉，PDl點(diǎn)通過(guò)CLKB被置為高電位，此時(shí)M15將PU點(diǎn)電位拉低，M03將OUTPUT拉低。在上述階段所在的一幀顯示中，除了上述五個(gè)階段的其它階段，該移位寄存器單元重復(fù)上述第四和第五階段過(guò)程，直至下一幀顯示開(kāi)始。PDl和PD2點(diǎn)分別通過(guò)兩個(gè)開(kāi)關(guān)薄膜場(chǎng)效應(yīng)晶體管TFT Mll和M07輪流處于高低電位，降低了下拉晶體管的開(kāi)啟時(shí)間，從而可以有效地增加移位寄存器的使用壽命。〈例子二〉如圖5所示，為本發(fā)明實(shí)施例的移位寄存器單元的另一種實(shí)現(xiàn)方式的示意圖。如圖5所示，本發(fā)明實(shí)施例的移位寄存器單元中也包括:第一組TFT，包括 TFT M15 和 M16 ；第二組TFT，包括 TFT M4 和 M2 ；這兩組TFT分別對(duì)應(yīng)于第一節(jié)點(diǎn)PDl和第二節(jié)點(diǎn)Η)2，當(dāng)節(jié)點(diǎn)PDl和PD2交替處于高電位時(shí)，第一組TFT和第二組TFT交替導(dǎo)通。任意一組TFT導(dǎo)通時(shí)，都能夠拉低I3U節(jié)點(diǎn)和OUTPUT節(jié)點(diǎn)的電位。進(jìn)一步的，上述的移位寄存器單元中還包括由Mll和M12組成的第一節(jié)點(diǎn)電壓控制子模塊和由M5和MlO組成的第二電壓控制子模塊。節(jié)點(diǎn)PD2的電位由TFT M5控制，而節(jié)點(diǎn)PDl的電位由TFT M12控制，當(dāng)CLK信號(hào)處于高電位時(shí)，M5會(huì)導(dǎo)通，輸出CLK信號(hào)到TO2，當(dāng)CLKB信號(hào)處于高電位時(shí)，Ml2會(huì)導(dǎo)通，輸出CLK信號(hào)到TOl。同時(shí)，在其中一個(gè)節(jié)點(diǎn)處于高電位時(shí)，會(huì)由另外設(shè)置的一個(gè)TFT來(lái)負(fù)責(zé)拉低另一個(gè)節(jié)點(diǎn)的電位，具體的，如圖5所示，由于M5的柵極和源極接收CLK，因此當(dāng)CLK處于高電位時(shí)，PD2處于高電位，而MlO導(dǎo)通則會(huì)拉低PDl的電位，相反，當(dāng)CLKB處于高電位時(shí)，PDl處于高電位,而Mll導(dǎo)通則會(huì)拉低PD2的電位。因此，當(dāng)CLKB和CLK交替處于高電位時(shí)，PDl和PD2也相應(yīng)的交替處于高電位。如圖5所示的電路結(jié)構(gòu)中，還包括一關(guān)聯(lián)單元,該關(guān)聯(lián)單元包括:M6和M14,其柵極與PU連接，漏極均接收VSS，源極分別與PD2和PDl連接，當(dāng)PU處于高電位時(shí)導(dǎo)通，分別輸出低電位信號(hào)VSS到PD2和PD I。如圖5所示的電路結(jié)構(gòu)中，復(fù)位單元包括以下的TFT:M7, M8，M9和M13，其中復(fù)位信號(hào)端RESET輸入高電位信號(hào)時(shí)，M7，M8，M9和M13導(dǎo)通，其中M7的導(dǎo)通會(huì)拉低I3U節(jié)點(diǎn)，M9的導(dǎo)通會(huì)拉低OUTPUT節(jié)點(diǎn)。而M8和M13導(dǎo)通，會(huì)將CLK信號(hào)輸入到PDlJf CLKB信號(hào)輸入到PD2，而由于CLKB和CLK總有一個(gè)處于高電位，因此或者TFT M4和M2導(dǎo)通，或者TFT M15和M16導(dǎo)通，進(jìn)而輔助拉低PU和OUTPUT。而圖5所示的移位寄存器單元的工作過(guò)程與圖3所示結(jié)構(gòu)基本相同，在此不做詳細(xì)描述?！蠢尤等鐖D6所示，為本發(fā)明實(shí)施例的移位寄存器單元的另一種實(shí)現(xiàn)方式的示意圖。如圖6所示，本發(fā)明實(shí)施例的移位寄存器單元中也包括:第一組TFT，包括 TFT M17 和 M18 ；第二組TFT，包括 TFT MlO 和 Mll ;這兩組TFT分別對(duì)應(yīng)于節(jié)點(diǎn)PDl和TO2，當(dāng)節(jié)點(diǎn)PDl和PD2交替處于高電位時(shí)，第一組TFT和第二組TFT交替導(dǎo)通。任意一組TFT導(dǎo)通時(shí)，都能夠拉低I3U節(jié)點(diǎn)和OUTPUT節(jié)點(diǎn)的電位。而節(jié)點(diǎn)PDl的電位由TFT M14和M7控制，而節(jié)點(diǎn)PD2的電位由TFT M5和M9控制，當(dāng)CLK信號(hào)處于高電位時(shí)，M14會(huì)導(dǎo)通，進(jìn)而導(dǎo)通M7，由M7輸出CLK信號(hào)到TOl，當(dāng)CLKB信號(hào)處于高電位時(shí)，M9會(huì)導(dǎo)通，進(jìn)而導(dǎo)通M5，由M5輸出CLKB信號(hào)到TO2。同時(shí)，在其中一個(gè)節(jié)點(diǎn)處于高電位時(shí)，會(huì)由另外設(shè)置的一個(gè)TFT來(lái)負(fù)責(zé)拉低另一個(gè)節(jié)點(diǎn)的電位，具體地，如圖6所示，由于M7的源極接收CLK，因此當(dāng)CLK處于高電位時(shí)，PDl處于高電位，而M20導(dǎo)通則會(huì)拉低TO2的電位，相反，當(dāng)CLKB處于高電位時(shí)，PD2處于高電位，而M19導(dǎo)通則會(huì)拉低HH的電位。因此，當(dāng)CLK和CLKB交替處于高電位時(shí)，PDl和PD2交替處于高電位。如圖6所示的電路結(jié)構(gòu)中，還包括一關(guān)聯(lián)單元，包括:M6、M8、M15和M16，其中:M6和M16，其柵級(jí)與PU連接，源極分別連接PD2和HH，漏極連接低電平信號(hào)VSS ；M8和M15的柵極都連接PU，它們的源極分別連接PD_CN2和PD_CN1，漏極連接低電位信號(hào)VSS。當(dāng)PU處于高電位時(shí)M6和M16都導(dǎo)通，低電位信號(hào)VSS通過(guò)M6和M16分別輸出到PD2和HH，使PD2和PDl處在低電位。同時(shí)當(dāng)拉高節(jié)點(diǎn)I3U處于高電位時(shí)，M8和Ml5導(dǎo)通，會(huì)輸出低電位信號(hào)VSS到TFT M5和M7的柵極，使得TFT M5和M7關(guān)閉，進(jìn)而使得CLK和CLKB無(wú)法輸出到PDl和TO2，保證了 OUTPUT節(jié)點(diǎn)正常輸出高電位信號(hào)。如圖6所示的電路結(jié)構(gòu)中，復(fù)位單元包括以下的TFT:M2和M4，其中復(fù)位信號(hào)端RESET輸入高電位信號(hào)時(shí)，M2和M4導(dǎo)通，其中M2的導(dǎo)通會(huì)拉低I3U節(jié)點(diǎn)，M4的導(dǎo)通會(huì)拉低OUTPUT 節(jié)點(diǎn)。而圖6所示的移位寄存器的工作過(guò)程在此不做詳細(xì)描述。以上說(shuō)明對(duì)本發(fā)明而言只是說(shuō)明性的，而非限制性的，本領(lǐng)域普通技術(shù)人員理解，在不脫離所附權(quán)利要求所限定的精神和范圍的情況下，可做出許多修改、變化或等效，但都將落入本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種移位寄存器單元，其特征在于，所述移位寄存器單元包括一電容，所述電容的一端與一本級(jí)輸出節(jié)點(diǎn)連接，所述電容的另一端與一拉高節(jié)點(diǎn)連接，所述移位寄存器單元還包括: 第一薄膜場(chǎng)效應(yīng)晶體管，其漏極連接第一信號(hào)端，源極連接所述本級(jí)輸出節(jié)點(diǎn)，柵極連接到第一節(jié)點(diǎn)；其中，所述第一信號(hào)端在所述第一薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào); 第二薄膜場(chǎng)效應(yīng)晶體管，其漏極連接所述第一信號(hào)端，源極連接所述拉高節(jié)點(diǎn)，柵極連接到所述第一節(jié)點(diǎn)；其中，所述第一信號(hào)端在所述第二薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)； 第三薄膜場(chǎng)效應(yīng)晶體管，其漏極連接第二信號(hào)端，源極連接所述本級(jí)輸出節(jié)點(diǎn)，柵極連接到第二節(jié)點(diǎn)；其中，所述第二信號(hào)端在所述第三薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào); 第四薄膜場(chǎng)效應(yīng)晶體管，其漏極連接所述第二信號(hào)端，源極連接所述拉高節(jié)點(diǎn)，柵極連接到所述第二節(jié)點(diǎn)；其中，所述第二信號(hào)端在所述第四薄膜場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)輸出低電位信號(hào)； 節(jié)點(diǎn)電壓控制模塊，用于在所述移位寄存器單元處于下拉階段時(shí)控制所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輪流處于高電位狀態(tài)。
2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，還包括: 第一關(guān)聯(lián)單元，用于在所述拉高節(jié)點(diǎn)處于高電位時(shí)，輸出低電位信號(hào)到所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)。
3.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于: 所述節(jié)點(diǎn)電壓控制模塊包括第一節(jié)點(diǎn)電壓控制子模塊和第二節(jié)點(diǎn)電壓控制子模塊； 第一節(jié)點(diǎn)電壓控制子模塊包括: 第五薄膜場(chǎng)效應(yīng)晶體管，其源極和柵極接收第一時(shí)鐘控制信號(hào)，漏極連接到第一節(jié)占.第六薄膜場(chǎng)效應(yīng)晶體管，其漏極接收低電位信號(hào)，源極連接到第二節(jié)點(diǎn)，柵極接收所述第一時(shí)鐘控制信號(hào)； 第二節(jié)點(diǎn)電壓控制子模塊包括: 第七薄膜場(chǎng)效應(yīng)晶體管，其源極和柵極接收第二時(shí)鐘控制信號(hào)，漏極連接到第二節(jié)占.第八薄膜場(chǎng)效應(yīng)晶體管，其漏極接收低電位信號(hào)，源極連接到第一節(jié)點(diǎn)，柵極接收所述第二時(shí)鐘控制信號(hào)； 第二時(shí)鐘控制信號(hào)和第一時(shí)鐘控制信號(hào)的相位相反。
4.根據(jù)權(quán)利要求3所述的移位寄存器單元，其特征在于，還包括在復(fù)位信號(hào)的控制下，輸出低電位信號(hào)到所述拉高節(jié)點(diǎn)和所述本級(jí)輸出節(jié)點(diǎn)的第一復(fù)位單元，所述第一復(fù)位單元包括: 第九薄膜場(chǎng)效應(yīng)晶體管， 漏極接收低電位信號(hào)，源極連接拉高節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào); 第十薄膜場(chǎng)效應(yīng)晶體管，源極接收第一時(shí)鐘控制信號(hào)，漏極連接第一節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)； 第十一薄膜場(chǎng)效應(yīng)晶體管，源極接收第二時(shí)鐘控制信號(hào)，漏極連接第二節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)。
5.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于: 所述節(jié)點(diǎn)電壓控制模塊包括第三節(jié)點(diǎn)電壓控制子模塊和第四節(jié)點(diǎn)電壓控制子模塊； 第三節(jié)點(diǎn)電壓控制子模塊包括: 第十二薄膜場(chǎng)效應(yīng)晶體管，源極和柵極接收第三時(shí)鐘控制信號(hào)，漏極連接到第十三薄膜場(chǎng)效應(yīng)晶體管的柵極； 第十三薄膜場(chǎng)效應(yīng)晶體管，源極接收第三時(shí)鐘控制信號(hào)，漏極連接到第一節(jié)點(diǎn)； 第十四薄膜場(chǎng)效應(yīng)晶體管，漏極接收低電位信號(hào)，源極連接到第二節(jié)點(diǎn)，柵極接收所述第三時(shí)鐘控制信號(hào)； 第四節(jié)點(diǎn)電壓控制子模塊包括: 第十五薄膜場(chǎng)效應(yīng)晶體管，源極和柵極接收第四時(shí)鐘控制信號(hào)，漏極連接到第十六薄膜場(chǎng)效應(yīng)晶體管的柵極； 第十六薄膜場(chǎng)效應(yīng)晶體管，源極接收第四時(shí)鐘控制信號(hào)，漏極連接到第二節(jié)點(diǎn)； 第十七薄膜場(chǎng)效應(yīng)晶體管，漏極接收低電位信號(hào)，源極連接到第一節(jié)點(diǎn)，柵極接收所述第四時(shí)鐘控制信號(hào)； 第四時(shí)鐘控制信號(hào)和第三時(shí)鐘控制信號(hào)的相位相反。
6.根據(jù)權(quán)利要求5所述的移位寄存器單元，其特征在于，還包括: 第二關(guān)聯(lián)單元，用于在所述拉高節(jié)點(diǎn)處于高電位時(shí)使所述第十三薄膜場(chǎng)效應(yīng)晶體管和第十六薄膜場(chǎng)效應(yīng)晶體管都截止，同時(shí)向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輸出低電位信號(hào)。
7.根據(jù)權(quán)利要求5所述的移位寄存器單元，其特征在于，還包括在復(fù)位信號(hào)的控制下，輸出低電位信號(hào)到所述拉高節(jié)點(diǎn)和所述本級(jí)輸出節(jié)點(diǎn)的第二復(fù)位單元，所述第二復(fù)位單元包括: 第十八薄膜場(chǎng)效應(yīng)晶體管，漏極接收低電位信號(hào)，源極連接拉高節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)； 第十九薄膜場(chǎng)效應(yīng)晶體管，漏極接收低電位信號(hào)，源極連接本級(jí)輸出節(jié)點(diǎn)，柵極接收所述復(fù)位信號(hào)。
8.一種柵極驅(qū)動(dòng)裝置，其特征在于，包括權(quán)利要求1-7中任意一項(xiàng)所述的移位寄存器單元。
9.一種顯示裝置，其特征在于， 包括如權(quán)利要求8所述的柵極驅(qū)動(dòng)裝置。
全文摘要
本發(fā)明的目的在于提供一種移位寄存器單元、柵極驅(qū)動(dòng)裝置及顯示裝置，提高移位寄存器的壽命。本發(fā)明的移位寄存器單元包括第一薄膜場(chǎng)效應(yīng)晶體管，其漏極連接第一信號(hào)端，源極連接本級(jí)輸出節(jié)點(diǎn)，柵極連接到第一節(jié)點(diǎn)；第二薄膜場(chǎng)效應(yīng)晶體管，其漏極連接第一信號(hào)端，源極連接拉高節(jié)點(diǎn)，柵極連接到第一節(jié)點(diǎn)；第三薄膜場(chǎng)效應(yīng)晶體管，其漏極連接第二信號(hào)端，源極連接本級(jí)輸出節(jié)點(diǎn)，柵極連接到第二節(jié)點(diǎn)；第四薄膜場(chǎng)效應(yīng)晶體管，其漏極連接第二信號(hào)端，源極連接所述拉高節(jié)點(diǎn)，柵極連接到所述第二節(jié)點(diǎn)；節(jié)點(diǎn)電壓控制模塊，用于在所述移位寄存器單元處于下拉階段時(shí)控制所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輪流處于高電位狀態(tài)。本發(fā)明提高了移位寄存器的壽命。
文檔編號(hào)G09G3/20GK103198781SQ20131006597
公開(kāi)日2013年7月10日 申請(qǐng)日期2013年3月1日 優(yōu)先權(quán)日2013年3月1日
發(fā)明者曾勉, 李小和, 金在光 申請(qǐng)人:合肥京東方光電科技有限公司, 京東方科技集團(tuán)股份有限公司