一種基于fpga的微機接口硬件實驗平臺的制作方法
【專利摘要】本發(fā)明公開了一種基于FPGA的微機接口硬件實驗平臺，包括核心電路、接口電路和外設(shè)電路；核心電路包括FPGA芯片、FPGA配置芯片和晶振，F(xiàn)PGA芯片用于實現(xiàn)8086CPU的功能，F(xiàn)PGA配置芯片用于保存FPGA的配置信息，晶振用于提供FPGA時鐘信號；FPGA芯片包括8086CPU核、UART核、ROM和SRAM，UART核用于串口通信，ROM用于上電后指令跳轉(zhuǎn)至SRAM，SRAM存放運行程序，均采用VHDL硬件描述語言編寫。本發(fā)明具有8086CPU完全功能的微機接口硬件實驗平臺，不僅支持常規(guī)的微機原理和接口實驗，也支持例如操作系統(tǒng)加載過程、BIOS編程之類的高級實驗。
【專利說明】—種基于FPGA的微機接口硬件實驗平臺

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微機接口【技術(shù)領(lǐng)域】，具體涉及一種微機接口硬件實驗平臺，滿足學(xué)生在《微機原理與接口課程》的實驗要求。

【背景技術(shù)】
[0002]《微機原理與接口》課程是目前國內(nèi)眾多高校計算機學(xué)科的一門重要專業(yè)核心課程，該課程是一個實踐性很強的課程，其上機實驗和課程設(shè)計兩個環(huán)節(jié)是教學(xué)的重要環(huán)節(jié)，因此實驗平臺的好壞對學(xué)生真正掌握微機原理和接口技術(shù)有非常大的影響。
[0003]目前市場上所見的《微機原理與接口》實驗平臺從技術(shù)角度來講，主要有下面四種:(1)利用軟件來模擬硬件環(huán)境，學(xué)生在虛擬環(huán)境中實驗的操作過程。(2)通過標(biāo)準(zhǔn)微機的PCI總線或ISA總線驅(qū)動試驗箱。對于基于PCI總線，先采用CPLD/FPGA可編程技術(shù)設(shè)計PC1-1SA總線轉(zhuǎn)換電路。對ISA總線或轉(zhuǎn)換后的ISA總線信號進行驅(qū)動，并以DB62形式提供給外部實驗箱用。(3)利用單片機或其他非8086CPU類型簡單替代或模擬8086CPU。(4)利用8086CPU芯片構(gòu)造實驗平臺。
[0004]第(I)種方法因為完全讓學(xué)生在虛擬環(huán)境中實驗，學(xué)生無法接觸真正的硬件，所以實驗效果很差。第(2)種方法和第(3)種方法在整個實驗過程中完全不能脫離和PC的連接和控制，包括實驗程序在運行過程中也不能脫離。該兩種方法由于其硬件結(jié)構(gòu)所限不支持例如操作系統(tǒng)加載過程、B1S編程等一些高級實驗。第(4)種方法采用了 8086CPU來實現(xiàn)，但是由于該CPU和相關(guān)聯(lián)的輔助芯片(例8284芯片)屬于上世紀(jì)70年代末80年代初的產(chǎn)品，早已停產(chǎn)。只能使用拆機的二手芯片，質(zhì)量無法保證，也無法量產(chǎn)。


【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的以上缺陷，本發(fā)明提供了一種具有8086CPU完全功能的微機接口硬件實驗平臺，不僅支持常規(guī)的微機原理和接口實驗，也支持例如操作系統(tǒng)加載過程、B1S編程之類的高級實驗，該發(fā)明克服了現(xiàn)有方法中純軟件模擬或?qū)嶒炦^程完全不能脫離標(biāo)準(zhǔn)微機的控制或8086CPU停產(chǎn)無供貨的局限。
[0006]一種微機接口硬件實驗平臺，包括核心電路、接口電路和外設(shè)電路，外設(shè)電路與接口電路經(jīng)排線相連接，接口電路與核心電路經(jīng)過排線相連接；核心電路包括FPGA芯片、FPGA配置芯片和晶振，F(xiàn)PGA芯片用于實現(xiàn)8086CPU的功能，F(xiàn)PGA配置芯片用于保存FPGA的配置信息，晶振用于提供FPGA時鐘信號；FPGA芯片包括8086CPU核、UART核、ROM和SRAM，8086CPU核均通過數(shù)據(jù)總線、地址總線和控制總線與UART核、ROM和SRAM相連接，UART核用于串口通信，ROM用于上電后指令跳轉(zhuǎn)至SRAM，SRAM用于存放運行程序，8086CPU核、UART核、ROM和SRAM均采用VHDL硬件描述語言編寫。
[0007]進一步地，所述FPGA芯片采用XC3S500E芯片，所述FPGA配置芯片采用XCF04SV0G20C配置芯片，所述晶振采用50M晶振。
[0008]進一步地，所述外設(shè)電路包括LED、撥碼開關(guān)、AD模塊、DA模塊、按鍵、揚聲器和FPGA電源轉(zhuǎn)換電路。
[0009]進一步地，所述AD模塊采用AD0809芯片，所述DA模塊采用DA0832芯片。
[0010]進一步地，所述接口電路包括8259、8255和8253芯片。
[0011]本發(fā)明克服國內(nèi)實驗平臺所用硬件環(huán)境(模擬80x86環(huán)境)和教材所講的硬件環(huán)境(真實80x86微機環(huán)境)不一樣。提供一種完全獨立的微機接口實驗平臺，能夠使學(xué)生專注于微機接口實驗原理的本質(zhì)理解，開展自主的操作系統(tǒng)實驗設(shè)計，充分開拓了學(xué)生的思維，從而鍛煉學(xué)生的研發(fā)能力和實際動手能力。具體而言，本發(fā)明的技術(shù)特點及有益效果體現(xiàn)在:
[0012]I)用VHDL硬件描述語言在FPGA內(nèi)部實現(xiàn)了 8086CPU核跟UART核使得微機原理實驗平臺可以脫離PC機完全獨立的運行。
[0013]2)與傳統(tǒng)的實驗平臺相比，上述實驗平臺可以實現(xiàn)其它方案實現(xiàn)不了的實驗，如操作系統(tǒng)的移植實驗以及B1S實驗。
[0014]3)該發(fā)明在滿足常規(guī)的微機原理接口技術(shù)和相關(guān)課程教學(xué)要求的同時，還可以使學(xué)生深入到硬件底層去了解底層的硬件具體是怎么樣工作的。
[0015]4)該發(fā)明在滿足常規(guī)的微機原理相關(guān)課程教學(xué)要求的同時還可以用于學(xué)生的課程設(shè)計、畢業(yè)設(shè)計和電子競賽。
[0016]5)該實驗平臺將核心電路與接口電路用排線進行連接使得電路的結(jié)構(gòu)很清晰，便于學(xué)生掌握微機的體系結(jié)構(gòu)。

【專利附圖】

【附圖說明】
[0017]圖1是本發(fā)明實驗平臺總體框圖；
[0018]圖2是本發(fā)明FPGA芯片內(nèi)部實現(xiàn)的功能框圖；
[0019]圖3是本發(fā)明8086CPU核示意圖；
[0020]圖4是本發(fā)明UART核示意圖；
[0021]圖5是本發(fā)明FPGA電路原理圖；
[0022]圖6是本發(fā)明AD模塊電路示意圖；
[0023]圖7是本發(fā)明DA模塊電路示意圖；
[0024]圖8是本發(fā)明按鍵模塊電路示意圖；
[0025]圖9是本發(fā)明FPGA配置芯片電路示意圖；
[0026]圖10是本發(fā)明FPGA電源轉(zhuǎn)換電路示意圖；
[0027]圖11是本發(fā)明核心電路的晶振電路示意圖。

【具體實施方式】
[0028]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。此外，下面所描述的本發(fā)明各個實施方式中所涉及到的技術(shù)特征只要彼此之間未構(gòu)成沖突就可以相互組合。
[0029]本發(fā)明實驗平臺最核心的8086CPU部分是用VHDL語言描述并在FPGA芯片內(nèi)部實現(xiàn)的，整個FPGA就相當(dāng)于一個8086CPU，只不過在FPGA芯片里面還整合了 UART核，這樣FPGA就是一個可以獨立運行的微機，以這個獨立的微機為基礎(chǔ)可以完成各種各樣的微機原理實驗。
[0030]如圖1所示，本發(fā)明提供的基于FPGA的新型微機接口實驗平臺，包括核心電路、接口電路和外設(shè)電路，核心電路包括FPGA芯片，F(xiàn)PGA配置芯片和晶振。接口核心電路包括接口芯片組，外設(shè)電路包括LED，撥碼開關(guān)、AD模塊、DA模塊、按鍵、揚聲器和FPGA電源轉(zhuǎn)換電路。外設(shè)電路與接口電路經(jīng)排線相連接，接口電路與核心電路經(jīng)過排線相連接。本發(fā)明給出一個較佳實施例，核心電路包括XC3S500E FPGA芯片、XCF04SV0G20C配置芯片和50M晶振，接口電路包括8259、8255，8253芯片，外圍電路包括LED，撥碼開關(guān)，按鍵，AD/DA模塊、揚聲器和FPGA電源轉(zhuǎn)換電路。
[0031]如圖2所示，本發(fā)明的核心電路的FPGA芯片內(nèi)部生成的核心部分包括8086CPU核，UART核，ROM和SRAM，8086CPU核均通過數(shù)據(jù)總線、地址總線和控制總線與UART核、ROM和SRAM相連接，UART核用于串口通信，ROM用于上電后指令跳轉(zhuǎn)至SRAM，SRAM用于存放運行程序。它們都是用VHDL硬件描述語言編寫，然后通過Xilinx ISE Design Suitel2.2軟件用下載器下載到FPGA芯片內(nèi)。
[0032]如圖3所示，本發(fā)明的8086CPU核部分包括8086CPU基本的所有功能，唯一的區(qū)別是用VHDL描述出來的8086CPU的數(shù)據(jù)總線是單向的，分為輸入和輸出，而實物8086CPU的數(shù)據(jù)總線是雙向的。
[0033]如圖4所示，本發(fā)明的UART核部分包括的硬串口通信協(xié)議，當(dāng)需要用串口跟微機進行通信的時候只需要再外加一個電平移位芯片就能夠?qū)崿F(xiàn)。
[0034]如圖5所示，本發(fā)明的FPGA芯片引腳電路圖，將用到的FPGA引腳引出來，具體的就是將引出來的引腳以排針的方式從核心電路板引出來。
[0035]如圖6所示，AD模塊采用AD0809芯片，AD0809是CMOS的8位模/數(shù)轉(zhuǎn)換器，采用逐次逼近原理進行A/D轉(zhuǎn)換，芯片內(nèi)有模擬多路轉(zhuǎn)換開關(guān)和A/D轉(zhuǎn)換兩大部分，可對8路O到5V的輸入模擬電壓信號分時進行轉(zhuǎn)換。模擬多路開關(guān)由8路模擬開關(guān)和3位地址鎖存譯碼器組成，可選通8路模擬輸入中的任何一路，地址鎖存信號ALE將3位地址信號ADDA、ADDB、ADDC進行鎖存，然后由譯碼電路選通其中的一路，被選中的通道進行A/D轉(zhuǎn)換。A/D轉(zhuǎn)換部分包括比較器、逐次逼近寄存器(SAR)、256R電阻網(wǎng)絡(luò)、樹樁電子開關(guān)、控制與時序電路等。另外ADC0809輸出具有TTL三態(tài)鎖存緩沖器，可直接連到CPU數(shù)據(jù)總線上。
[0036]如圖7所示，DA模塊采用DA0832芯片，它由一個8位輸入寄存器，一個8位DAC寄存器和一個8位D/A轉(zhuǎn)換器三部分組成。在D/A轉(zhuǎn)換器中采用R-2R電阻網(wǎng)絡(luò)。LE信號為每個輸入寄存器的內(nèi)部控制信號，當(dāng)LE=I時，接收輸入數(shù)據(jù)；當(dāng)LE=O時，內(nèi)部鎖存數(shù)據(jù)。
[0037]如圖8所示，是矩陣按鍵的電路圖，每一組矩陣鍵盤通過1K的上拉電阻驅(qū)動。
[0038]如圖9所示，是本發(fā)明的FPGA配置芯片電路，配置芯片電路引腳包括TMS、TCK、TD1、TD0、GND和VCC，并通過Xilinx ISE Design Suitel2.2來完成配置芯片內(nèi)容的燒寫。
[0039]如圖10所示，是本發(fā)明的FPGA電源轉(zhuǎn)換電路，包括5V轉(zhuǎn)3.3V，5V轉(zhuǎn)2.5V，3.3V轉(zhuǎn) 1.2V。
[0040]如圖11所示，是本發(fā)明的FPGA核心電路中的晶振電路，晶振VCC端通過電感與電源相連。
[0041]以上所述，僅是用以說明本發(fā)明的具體實施案例而已，并非用以限定本發(fā)明的可實施范圍，凡本領(lǐng)域熟練技術(shù)人員在未脫離本發(fā)明所指示的精神與原理下所完成的一切等效改變或修飾，仍應(yīng)由本發(fā)明權(quán)利要求的范圍所覆蓋。
【權(quán)利要求】
1.一種微機接口硬件實驗平臺，包括核心電路、接口電路和外設(shè)電路，外設(shè)電路與接口電路經(jīng)排線相連接，接口電路與核心電路經(jīng)過排線相連接，其特征在于，核心電路包括FPGA芯片、FPGA配置芯片和晶振，F(xiàn)PGA芯片用于實現(xiàn)8086CPU的功能，F(xiàn)PGA配置芯片用于保存FPGA的配置信息，晶振用于提供FPGA時鐘信號；FPGA芯片包括8086CPU核、UART核、ROM和SRAM，8086CPU核均通過數(shù)據(jù)總線、地址總線和控制總線與UART核、ROM和SRAM相連接，UART核用于串口通信，ROM用于上電后指令跳轉(zhuǎn)至SRAM，SRAM用于存放運行程序，8086CPU核、UART核、ROM和SRAM均采用VHDL硬件描述語言編寫。
2.根據(jù)權(quán)利要求1所述的微機接口硬件實驗平臺，其特征在于，所述FPGA芯片采用XC3S500E芯片，所述FPGA配置芯片采用XCF04SV0G20C配置芯片，所述晶振采用50M晶振。
3.根據(jù)權(quán)利要求1或2所述的微機接口硬件實驗平臺，其特征在于，所述外設(shè)電路包括LED、撥碼開關(guān)、AD模塊、DA模塊、按鍵、揚聲器和FPGA電源轉(zhuǎn)換電路。
4.根據(jù)權(quán)利要求3所述的微機接口硬件實驗平臺，其特征在于，所述AD模塊采用AD0809芯片，所述DA模塊采用DA0832芯片。
5.根據(jù)權(quán)利要求1或2所述的微機接口硬件實驗平臺，其特征在于，所述接口電路包括.8259,8255 和 8253 芯片。
【文檔編號】G09B23/18GK104346978SQ201310311009
【公開日】2015年2月11日 申請日期:2013年7月23日 優(yōu)先權(quán)日:2013年7月23日
【發(fā)明者】蘇曙光, 肖來元, 吳濤, 蘇彥君 申請人:華中科技大學(xué)