有機發(fā)光顯示器的驅(qū)動電路以及偏移電壓調(diào)整單元的制作方法
【專利摘要】本發(fā)明公開了一種有機發(fā)光顯示器的驅(qū)動電路以及偏移電壓調(diào)整單元。偏移電壓調(diào)整單元適用于驅(qū)動電路中具有差動輸入級、偏壓級以及輸出級的運算放大器。偏移電壓調(diào)整單元耦接于偏壓級與接地端之間，且包括電阻串以及多個拴鎖單元。電阻串具有第一端、第二端與耦接于第一端與第二端之間的多個電阻，且各該電阻之間串聯(lián)形成多個接點。該些拴鎖單元分別對應(yīng)耦接于該些接點與接地端之間。該些拴鎖單元根據(jù)一控制信號依序?qū)?，以調(diào)整偏壓級產(chǎn)生的偏壓電流。該些拴鎖單元于接收到一栓鎖信號時，進入一拴鎖狀態(tài)，以校正運算放大器的輸出偏移電壓。
【專利說明】有機發(fā)光顯示器的驅(qū)動電路以及偏移電壓調(diào)整單元

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明有關(guān)于一種運算放大器，且特別是一種用于校正運算放大器偏移電壓的偏 移電壓調(diào)整單元以及使用其的有機發(fā)光顯示器的驅(qū)動電路。

【背景技術(shù)】
[0002] 運算放大器因具備高輸入阻抗、低輸出阻抗的特性且可通過電路設(shè)計實現(xiàn)各 類電路功能，例如比較器（comparator)、放大器（amplifier)、緩沖器（buffer)、濾波器 (filter)、模擬至數(shù)字轉(zhuǎn)換器（analog to digital converter, ADC)、數(shù)字模擬轉(zhuǎn)換器 (digital to analog converter，DAC)等，而被電路設(shè)計者應(yīng)用于顯示器，例如液晶顯示器 (Liquid Crystal Display, LCD)或有機發(fā)光顯不器（Organic Light Emitting Display, 0LED)的驅(qū)動電路設(shè)計，例如用于驅(qū)動電路中傳輸影像數(shù)據(jù)的源極驅(qū)動器電路。然而，由于 半導(dǎo)體工藝及集成電路技術(shù)的限制、工藝變異（例如，集成電路參數(shù)變異）以及工作環(huán)境 (例如工作電壓、溫度）等因素，運算放大器的輸出電壓會于運作時產(chǎn)生偏移電壓（Offset Voltage)，亦稱之為零點飄移，進而產(chǎn)生共模信號影響輸出。
[0003] 具體地說，當(dāng)運算放大器的正、反相輸入信號皆為零電壓電平時，運算放大器的輸 出電壓并不為零電壓電平，且為一隨時間變化的電壓信號。因此，當(dāng)運算放大器發(fā)生零點飄 移時，其輸出會影響后端電路的運作。舉例來說，當(dāng)運算放大器作為緩沖器，且用于驅(qū)動有 機發(fā)光顯示器的像素陣列的驅(qū)動電路時，若運算放大器的輸出電壓發(fā)生偏移現(xiàn)象，則會導(dǎo) 致驅(qū)動顯示面板的灰階電壓發(fā)生偏壓，進而影響顯示品質(zhì)。
[0004] 請參照圖1A?圖1D，圖1A?圖1D分別繪示現(xiàn)有運算放大器補償電路的電路圖， 以解決運算放大器的輸出電壓偏移問題。
[0005] 圖1A繪示一種利用自動歸零補償技術(shù)（Auto-zero technology)的自動歸零補 償放大器電路。所述自動歸零補償運算放大器電路主要是利用電容C1儲存以反饋方式檢 測到的偏移電壓，而后再對輸入信號進行補償，以消除偏移電壓造成的影響。然而自動歸 零補償技術(shù)需要使用較大的電容，以防止開關(guān)電路切換所額外造成的誤差。圖1B繪示一 種斬波穩(wěn)零放大器（chopper amplifier)電路，其是利用快速切換開關(guān)將一直流偏壓轉(zhuǎn)換 為一高頻交流信號，而后再利用一低通濾波電路濾除此高頻交流信號。斬波穩(wěn)零放大器 雖可消除直流偏壓，并降低斬波穩(wěn)零放大器中互補式金屬氧化物半導(dǎo)體（Complementary Metal-〇xide_Semiconductor，CMOS)電路運作時產(chǎn)生的閃爍雜訊（Flicker Noise)，但高速 切換開關(guān)會大幅增加電路的功耗。
[0006] 而圖1C繪示一般常用模擬式偏壓消除電路（Analog offset cancellation)架 構(gòu)，其是通過額外設(shè)置多個大電容儲存補償電壓以及模擬控制電路以消除運算放大器的偏 移電壓。圖1D則繪示另一種數(shù)字式偏壓消除電路（digital offset cancellation),以數(shù) 字控制方式補償偏移電壓。然而不論是模擬式偏壓消除電路或是數(shù)字式偏壓消除電路接需 要較大電路面積設(shè)置額位補償電路，故于實務(wù)上，當(dāng)應(yīng)用于大型電路，例如有機發(fā)光顯示器 的驅(qū)動電路時，仍會占用相當(dāng)大的芯片面積，同時亦會增加整體電路的功耗。


【發(fā)明內(nèi)容】

[0007] 有鑒于此，本發(fā)明的目的在于提供一種偏移電壓調(diào)整單元以及有機發(fā)光顯示器的 驅(qū)動電路，此偏移電壓調(diào)整單元可內(nèi)建于驅(qū)動電路的運算放大器，且可主動根據(jù)運算放大 器的輸出電壓，調(diào)整配置運算放大器的偏壓電路產(chǎn)生的偏壓電流，以校正運算放大器因環(huán) 境溫度、電源電壓或工藝因素產(chǎn)生的輸出偏移電壓。
[0008] 本發(fā)明實施例提供一種有機發(fā)光顯示器的驅(qū)動電路，此驅(qū)動電路適用于驅(qū)動一有 機發(fā)光顯示器。所述驅(qū)動電路包括數(shù)字模擬轉(zhuǎn)換單元、控制單元以及輸出單元?？刂茊卧?接于數(shù)字模擬轉(zhuǎn)換單元。輸出單元具有多個緩沖單元，且各該緩沖單元包括運算放大器以 及校正單元。運算放大器具有差動輸入級、偏壓級、輸出級以及偏移電壓調(diào)整單元。偏移電 壓調(diào)整單元耦接于偏壓級與接地端之間，且偏移電壓調(diào)整單元包括一電阻串與多個耦接于 電阻串的拴鎖單元。偏移電壓調(diào)整單元用以調(diào)整該偏壓級產(chǎn)生的一偏壓電流。校正單元耦 接于該些拴鎖單元與運算放大器的輸出端之間。校正單元根據(jù)運算放大器的輸出的一輸出 電壓控制該些拴鎖單元以調(diào)整偏壓級產(chǎn)生的偏壓電流。所述控制單元在一驅(qū)動周期中插入 一校正期間，并控制單元在校正期間中致能校正單元以進行一校正程序。而在完成校正程 序后，校正單元會使該些拴鎖單元進入一拴鎖狀態(tài)，以校正運算放大器的一輸出偏移電壓。
[0009] 在本發(fā)明其中一個實施例中，上述電阻串具有第一端與第二端，且第一端與第二 端分別接偏壓級。第一端與第二端之間串聯(lián)耦接多個電阻，且各該電阻之間串聯(lián)形成多個 接點。該些拴鎖單元分別對應(yīng)耦接于該些接點與該接地端之間。
[0010] 在校正期間，校正單元依序使該些拴鎖單元的其中之一導(dǎo)通，以調(diào)整該偏壓電流， 以使所述輸出偏移電壓趨近于零電壓電平，進而校正運算放大器的輸出偏移電壓。
[0011] 在本發(fā)明其中一個實施例中，當(dāng)校正單元檢測到運算放大器輸出的該輸出電壓由 高電壓電平轉(zhuǎn)換為低電壓電平或由低電壓電平轉(zhuǎn)換為高電壓電平時，校正單元輸出一栓鎖 信號使該些拴鎖單元進入拴鎖狀態(tài)，以使所選擇的該些拴鎖單元其中之一維持導(dǎo)通。
[0012] 本發(fā)明實施例提供一種偏移電壓調(diào)整單元，此偏移電壓調(diào)整單元適用于一運算放 大器。所述運算放大器具有差動輸入級、偏壓級以及輸出級。偏移電壓調(diào)整單元耦接于偏壓 級與接地端之間。偏移電壓調(diào)整單元包括電阻串以及多個拴鎖單元。電阻串具有第一端與 第二端，且第一端與第二端分別耦接于偏壓級。所述第一端與第二端之間串聯(lián)耦接多個電 阻，且各該電阻之間串聯(lián)形成多個接點。多個拴鎖單元分別對應(yīng)耦接于該些接點與接地端 之間。該些拴鎖單元根據(jù)一控制信號依序?qū)ǎ哉{(diào)整偏壓級產(chǎn)生的一偏壓電流。該些拴 鎖單元并于接收到一栓鎖信號時，進入一拴鎖狀態(tài)以校正運算放大器的一輸出偏移電壓。
[0013] 在本發(fā)明其中一個實施例中。上述各該拴鎖單元包括第一晶體管、第二晶體管以 及儲存電容。第一晶體管的源極耦接用以接受控制信號，且第一晶體管的柵極用以接受栓 鎖信號。第二晶體管的漏極耦接于該些電阻之間相對應(yīng)的該接點。第二晶體管的源極耦接 于接地端。第二晶體管的柵極耦接于第一晶體管的漏極。所述儲存電容是耦接于第二晶體 管的柵極與接地端之間。
[0014] 綜上所述，本發(fā)明實施例提供一種偏移電壓調(diào)整單元以及有機發(fā)光顯示器的驅(qū)動 電路，此偏移電壓調(diào)整單元可用于校正運算放大器因操作環(huán)境溫度、供應(yīng)電源電壓或晶體 管工藝因素產(chǎn)生的輸出偏移電壓。偏移電壓調(diào)整單元可主動根據(jù)運算放大器的輸出電壓， 逐步調(diào)整配置運算放大器的偏壓電路產(chǎn)生的偏壓電流，以精確地校正運算放大器運作產(chǎn)生 的輸出偏移電壓。同時，偏移電壓調(diào)整單元另可于校正過程記錄運算放大器的校正設(shè)定，穩(wěn) 定運算放大器的運作。
[0015] 藉此，可避免輸出偏移電壓影響有機發(fā)光顯示面板的運作，提高有機發(fā)光顯示器 的顯示品質(zhì)。偏移電壓調(diào)整單元可內(nèi)建于運算放大器，故可不需額外設(shè)置補償電路。從而， 可大幅度地節(jié)省驅(qū)動電路所需的芯片面積，并降低整體驅(qū)動電路的功耗。
[0016] 為使能更進一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細說 明與附圖，但是此等說明與所附圖式僅用來說明本發(fā)明，而非對本發(fā)明的權(quán)利要求范圍作 任何的限制。

【專利附圖】

【附圖說明】
[0017] 圖1A?圖1D分別是現(xiàn)有運算放大器補償電路的電路圖。
[0018] 圖2是本發(fā)明實施例提供的有機發(fā)光顯示器的電路示意圖。
[0019] 圖3是本發(fā)明實施例提供的緩沖單元的電路圖。
[0020] 圖4是本發(fā)明實施例提供的有機發(fā)光顯示器的驅(qū)動電路的運作波形圖。
[0021] 圖5是本發(fā)明實施例提供的運算放大器的細部電路圖。
[0022] 圖6是本發(fā)明實施例提供的栓鎖單元的電路圖。
[0023] 圖7是本發(fā)明實施例提供的校正單元的電路圖。
[0024] 其中，附圖標(biāo)記說明如下：
[0025] IN :輸入信號
[0026] Cl、Cc、C+、C_ :電容
[0027] Vos :電壓源
[0028] OUT :輸出信號
[0029] 0UT+:正相輸出信號
[0030] OUT-:反相輸出信號
[0031] SAR:連續(xù)漸進寄存器
[0032] DA :數(shù)字模擬轉(zhuǎn)換器
[0033] 1 :有機發(fā)光顯不器
[0034] 10:驅(qū)動電路
[0035] 11:電阻串單元
[0036] 13 :數(shù)字模擬轉(zhuǎn)換單元
[0037] 15 :控制單元
[0038] 17 :輸出單元
[0039] 170 :緩沖單元
[0040] 171 :校正單元
[0041] 1711 :檢測單元
[0042] 1713:栓鎖控制電路
[0043] 173:緩沖電路
[0044] 0A :運算放大器
[0045] 1731 :差動輸入級
[0046] 17311 :N型差動輸入對
[0047] 17313 :P差動輸入對
[0048] 1733 :偏壓級
[0049] 17331 :左側(cè)偏壓電路
[0050] 17333:右側(cè)偏壓電路
[0051] 1735 :偏移電壓調(diào)整單元
[0052] 17351:電阻串
[0053] A :第一端
[0054] B :第二端
[0055] 17353 :栓鎖單元
[0056] 1737 :輸出級
[0057] SW4:第四開關(guān)
[0058] SW5 :第五開關(guān)
[0059] SW1 :第一開關(guān)
[0060] SW2 :第二開關(guān)
[0061] SW3:第三開關(guān)
[0062] 20 :像素陣列
[0063] 21 :開關(guān)單元
[0064] 211 :紅色像素開關(guān)
[0065] 213 :綠色像素開關(guān)
[0066] 215 :藍色像素開關(guān)
[0067] R、G、B:像素
[0068] 23 :像素單元
[0069] CK_R、CK_G、CK_B、CK :時序信號
[0070] 0UT_1 ?0UT_M、0UT_X :灰階電壓
[0071] DATA_IN :影像數(shù)據(jù)信號
[0072] 0Z⑶：校正控制信號
[0073] CMP:輸出電壓
[0074] |{| j、LTH :栓鎖信號
[0075] CNT :控制信號
[0076] POLL :輪詢信號
[0077] CTRL_1 ?CTRL_Y :控制信號
[0078] RESET :重置信號
[0079] V_0FFSET :輸出偏移電壓
[0080] T1?T7:時間點
[0081] VDD:電源端
[0082] GND :接地端
[0083] la、lb:偏壓電流
[0084] Va、Vb、Vc:接點
[0085] V+:正相輸入端
[0086] V-:反相輸入端
[0087] MN1 ?MN11 :NM0S 晶體管
[0088] MP1 ?MP9 :PM0S 晶體管
[0089] VBIAS1 ?VBIAS4 :偏置電壓
[0090] Rl、R2、Rc:電阻
[0091] Ccl、Cc2:米勒電容
[0092] Cgs:儲存電容
[0093] CS1、CS2:電流源
[0094] 0R:或門
[0095] SR:SR 觸發(fā)器
[0096] S、R:輸入端
[0097] Q :輸出端

【具體實施方式】
[0098] 在下文中，將通過圖式說明本發(fā)明的各種例示實施例來詳細描述本發(fā)明。然而，本 發(fā)明概念可能以許多不同形式來體現(xiàn)，且不應(yīng)解釋為限于本文中所闡述的例示性實施例。 此外，在圖式中相同參考數(shù)字可用以表示類似的元件。
[0099] 本發(fā)明主要在于提供一種偏移電壓調(diào)整單元，其可主動根據(jù)運算放大器的輸出電 壓，自動即時調(diào)整運算放大器內(nèi)部的偏壓電流，以校正運算放大器因環(huán)境溫度、工作電壓變 化或工藝因素產(chǎn)生的輸出偏移電壓。據(jù)此，可提高運算放大器的運作效能，并同時降低現(xiàn)有 運算放大器偏移補償電路的功耗。
[0100] 本發(fā)明是以運算放大器應(yīng)用于有機發(fā)光顯示器的驅(qū)動電路的運作方式來作說明， 但此偏移電壓調(diào)整單元亦可適用于其他顯示器（例如液晶顯示器）的驅(qū)動電路或其他運算 放大器的應(yīng)用電路，本實施例并不限制。此外，有機發(fā)光顯示器以及運算放大器的電路架 構(gòu)、運作方式以及運作原理并非本發(fā)明所著重的部分，且為所屬【技術(shù)領(lǐng)域】技術(shù)人員所熟知， 故本發(fā)明僅簡述與本發(fā)明相關(guān)技術(shù)的部份。
[0101] 請參照圖2,圖2繪示本發(fā)明實施例提供的有機發(fā)光顯示器的電路圖。有機發(fā)光顯 示器1包括驅(qū)動電路10以及有機發(fā)光顯示面板20。驅(qū)動電路10耦接于有機發(fā)光顯示面板 20。驅(qū)動電路10用以在每一驅(qū)動周期時，根據(jù)一影像數(shù)據(jù)（image data)對應(yīng)地驅(qū)動有機 發(fā)光顯示面板20上的有機發(fā)光元件顯示一影像畫面。
[0102] 于本實施例中，驅(qū)動電路10包括電阻串單元11、數(shù)字模擬轉(zhuǎn)換單元13、控制單元 15以及輸出單元17。電阻串單元11耦接于數(shù)字模擬轉(zhuǎn)換單元13。數(shù)字模擬轉(zhuǎn)換單元13 耦接于輸出單元17。電阻串單元11、數(shù)字模擬轉(zhuǎn)換單元13以及輸出單元17分別耦接于控 制單元15。輸出單元17并耦接于有機發(fā)光顯示面板20。
[0103] 有機發(fā)光顯示面板20具有多個開關(guān)單元21以及一 MXN像素陣列，且像素陣列包 括多個矩陣式排列的像素單元23,其中M、N為正整數(shù)。該些開關(guān)單元21分別耦接于該些 像素單元23。
[0104] 每一像素單元23是由三個顏色子像素（sub-pixel)構(gòu)成，亦即紅色子像素R、綠色 子像素G以及藍色子像素B所構(gòu)成。每一行（row)是由同一顏色子像素來排列，而每一列 (column)是由紅色子像素R、綠色子像素G及藍色子像素B依序排列。紅色子像素R、綠色 子像素G及藍色子像素B分別是由有機發(fā)光二極管來實現(xiàn)。
[0105] 各該開關(guān)單元21包括紅色像素開關(guān)211、綠色像素開關(guān)213以及藍色像素開關(guān) 215。各該開關(guān)單元21中的紅色像素開關(guān)211耦接于輸出單元17與像素單元23的紅色子 像素R之間。各該開關(guān)單元21中的綠色像素開關(guān)213耦接于輸出單元17與像素單元23的 綠色子像素G之間。各該開關(guān)單元21中的藍色像素開關(guān)215耦接于輸出單元17與像素單 元23的藍色子像素B之間。紅色像素開關(guān)211、綠色像素開關(guān)213以及藍色像素開關(guān)215 分別受控制于控制單元15。于本實施例中，紅色像素開關(guān)211、綠色像素開關(guān)213以及藍色 像素開關(guān)215分別是由NM0S金屬氧化物半導(dǎo)體場效晶體管來實現(xiàn)。
[0106] 具體地說，每一 NM0S金屬氧化物半導(dǎo)體場效晶體管的柵極耦接于控制單元15,以 接收時序信號CK_R、CK_G以及CK_B。每一 NM0S金屬氧化物半導(dǎo)體場效晶體管的源極耦接 于輸出單元17。每一 NM0S金屬氧化物半導(dǎo)體場效晶體管的漏極耦接于像素單元23中相對 應(yīng)的顏色子像素（即紅色子像素R、綠色子像素G或藍色子像素B)。據(jù)此，當(dāng)該NM0S金屬 氧化物半導(dǎo)體場效晶體管導(dǎo)通時，可將驅(qū)動單元10輸出的灰階電壓〇UT_l?0UT_M對應(yīng)地 傳送至對應(yīng)顏色子像素，以驅(qū)動各顏色子像素顯示一灰階。
[0107] 電阻串單元11與數(shù)字模擬轉(zhuǎn)換單元13用以組成數(shù)字模擬轉(zhuǎn)換器（digital to analog converter，DAC)。電阻串單元11可以電阻串或是R2R梯形電阻電路（R2R resistor ladder)來實現(xiàn)。數(shù)字模擬轉(zhuǎn)換單元13可由一開關(guān)陣列組成的解碼電路來實現(xiàn)。數(shù)字模擬 轉(zhuǎn)換單元13用以依據(jù)接收的數(shù)字信號，并通過控制內(nèi)建的開關(guān)陣列的運作，使電阻串單元 11提供相對應(yīng)的輸出電壓。
[0108] 更詳細地說，控制單元15可根據(jù)該影像數(shù)據(jù)對應(yīng)產(chǎn)生驅(qū)動像素單元23的數(shù)字信 號?？刂茊卧?5并驅(qū)動數(shù)字模擬轉(zhuǎn)換單元13控制內(nèi)部的開關(guān)陣列對該數(shù)字信號進行解碼， 以輸出數(shù)據(jù)信號DATA_IN至輸出單元17中的緩沖單元170對應(yīng)驅(qū)動像素單元23中個顏色 子像素。電阻串單元11與數(shù)字模擬轉(zhuǎn)換單元13的電路架構(gòu)與運作方式為現(xiàn)有技藝，在此 不再贅述。
[0109] 輸出單元17包括多個緩沖單元170,其中緩沖單元170的數(shù)量可以是依據(jù)有機發(fā) 光顯示面板20上的開關(guān)單元21的數(shù)量設(shè)置。該些緩沖單元170分別用以將數(shù)字模擬轉(zhuǎn)換 單元13產(chǎn)生多個的數(shù)據(jù)信號DATA_IN同步轉(zhuǎn)換為灰階電壓0UT_1?0UT_M，并輸出至有機 發(fā)光顯示面板20,以對應(yīng)控制像素單元23顯示對應(yīng)影像數(shù)據(jù)的灰階，以產(chǎn)生一影像畫面。
[0110] 各該緩沖單元170進一步包括校正單元171以及緩沖電路173。校正單元171耦 接于控制單元15以及緩沖電路173。緩沖電路173耦接于數(shù)字模擬轉(zhuǎn)換單元13與對應(yīng)的 開關(guān)單元21之間，且受控于控制單元15。緩沖電路173是由運算放大器（未繪示于圖1) 與多個開關(guān)所組成。校正單元171用以依據(jù)緩沖電路173中運算放大器的輸出電壓，校正 運算放大器的輸出偏移電壓V_0FFSET。
[0111] 于本實施例中，有機發(fā)光顯示器1的驅(qū)動電路1〇執(zhí)行的每一驅(qū)動周期可依據(jù)有機 發(fā)光顯示器1的驅(qū)動方式包括至少一驅(qū)動期間以及至少一校正期間。更具體地說，于驅(qū)動 電路10的運作時，控制單元15可于驅(qū)動周期中插入至少一校正期間。
[0112] 舉例來說，若有機發(fā)光顯示器1的驅(qū)動方式是在一驅(qū)動周期內(nèi)依序分別驅(qū)動像素 單元23中紅色子像素R、綠色子像素G及藍色子像素B顯示對應(yīng)的灰階，則驅(qū)動周期可依 序包括三個驅(qū)動期間。而控制單元15可例如是在三個驅(qū)動期間之前，或是三個驅(qū)動期間之 后，亦或是任兩相鄰驅(qū)動期間之間插入校正期間。
[0113] 又舉例來說，若有機發(fā)光顯示器1的驅(qū)動方式是于同一驅(qū)動期間內(nèi)，依序驅(qū)動像 素單元23中紅色子像素R、綠色子像素G及藍色子像素B顯示，則驅(qū)動周期可包括一驅(qū)動期 間以及至少一校正時間?？刂茊卧?5可在此驅(qū)動期間之前或是驅(qū)動期間之后插入校正期 間?？刂茊卧?5亦可依需求在驅(qū)動期間之前或驅(qū)動期間之后分別插入校正期間（例如于 消除殘影的插黑時段進行校正），以即時校正緩沖電路173中運算放大器因操作環(huán)境因素 (例如供應(yīng)電壓切換或環(huán)境溫度變化）而產(chǎn)生的輸出偏移電壓V_0FFSET。
[0114] 控制單元15可依據(jù)實際運作需求于任一驅(qū)動期間之前或之后，或是兩相鄰驅(qū)動 期間之間插入校正時間，以隨時對緩沖電路173中運算放大器進行校正，進而確保運算放 大器于每一驅(qū)動周期的驅(qū)動期間，能準(zhǔn)確輸出灰階電壓驅(qū)動有機發(fā)光顯示面板20的像素 單兀23,提商有機發(fā)光顯不器1的顯不品質(zhì)。
[0115] 簡單來說，控制單元15在校正期間內(nèi)，會致能輸出單元17中各該校正單元171與 對應(yīng)的緩沖電路173各自同步進行校正程序。控制單元15會通過同時輸出時序信號CK、計 數(shù)信號CNT至各該校正單元171以及輸出校正控制信號0ZCD至各該緩沖電路173,以致能 校正單元171與緩沖電路173進行校正程序。各該校正單元171在進行校正程序時，持續(xù) 檢測相應(yīng)的緩沖電路173中運算放大器（未繪示于圖1)的輸出電壓變化，以根據(jù)檢測結(jié)果 對應(yīng)校正緩沖電路173的運算放大器產(chǎn)生的輸出偏移電壓V_0FFSET。
[0116] 在驅(qū)動期間內(nèi)，控制單元15會分別輸出時序信號CK_R、CK_G以及CK_B依序切換 機發(fā)光顯示面板20上的該些紅色像素開關(guān)211、該些綠色像素開關(guān)213以及該些藍色像素 開關(guān)215的運作，并依據(jù)影像數(shù)據(jù)驅(qū)動數(shù)字模擬轉(zhuǎn)換單元13分別對應(yīng)輸出數(shù)據(jù)信號DATA_ IN至各該緩沖電路173。隨后，各該緩沖電路173分別依據(jù)接收的數(shù)據(jù)信號DATA_IN，對應(yīng) 輸出灰階電壓〇UT_l?0UT_M至有機發(fā)光顯示面板20,以驅(qū)動有機發(fā)光顯示面板20上各像 素單元23中對應(yīng)的各顏色子像素顯示對應(yīng)影像數(shù)據(jù)的灰階。
[0117] 據(jù)此，本發(fā)明可通過自動檢測校正運算放大器輸出的輸出偏移電壓V_0FFSET，有 效地消除運算放大器的輸出偏移電壓V_0FFSET于驅(qū)動期間對灰階電壓0UT_1?0UT_M的 影響，并使灰階電壓的偏壓控制在+/_〇. 25LSB。所述+/-0. 25LSB即為灰階電壓的電壓操作 范圍除以表示灰階電壓的總灰階數(shù)（如2~k，其中k為正整數(shù)）。
[0118] 舉例來說，若灰階電壓的電壓操作范圍為0伏特（V)至5伏特，且灰階電壓是以12 位元來代表，則本發(fā)明的校正技術(shù)會使影像灰階電壓的偏壓控制在0. 25* (5伏特/2~ 12)或 是+/-0. 25微伏特（mV)。
[0119] 本發(fā)明的提供的校正技術(shù)可以低功耗方式即時校正運算放大器輸出的輸出偏移 電壓V_0FFSET，進而增加驅(qū)動電路10的運作效益，并提升有機發(fā)光顯示面板20的顯示品 質(zhì)。
[0120] 值得注意的是，由于輸出單元17中，各緩沖電路173的運算放大器的輸出偏移電 &V_0FFSET會因工作因素（例如工作電壓、環(huán)境溫度等）而有所不同，故每一緩沖電路173 中運算放大器的校正時間可能相同，或是不相同。因此，控制單元15所插入的校正期間可 以是以單一運算放大器所需最大校正時間，例如最大輸出偏移電壓V_OFFSET所需的校正 時間來設(shè)定。據(jù)此，以確保各緩沖電路173的運算放大器均可在校正期間完成輸出偏移電 壓V_OFFSET的校正程序。
[0121] 于實務(wù)上，驅(qū)動電路10可通過一驅(qū)動芯片來實現(xiàn)?？刂茊卧?5可以是由微控制 器（microcontroller)或嵌入式控制器（embedded controller)等處理芯片通過固件設(shè)計 來實現(xiàn)，并可整合于驅(qū)動芯片內(nèi)，但本實施例并不以此為限。所述驅(qū)動周期中的驅(qū)動期間與 校正期間可預(yù)先以固件方式寫入內(nèi)建于控制單元15的存儲器。
[0122] 以下針對一緩沖單元170的細部電路與運作方式做進一步說明。請參照圖3并同 時參照圖2,圖3繪示本發(fā)明實施例提供的緩沖單元的電路圖。
[0123] 如前述，每一緩沖單元170包括校正單元171以及緩沖電路173。校正單元171進 一步包括檢測單元1711以及栓鎖控制電路1713。緩沖電路173進一步包括運算放大器0A 以及第一開關(guān)SW1、第二開關(guān)SW2以及第三開關(guān)SW3。運算放大器0A另包括一正相輸入端 (non-inverting terminal)、一反相輸入端（inverting terminal)、一輸出端、多個控制端 以及一栓鎖端。
[0124] 更具體地說，檢測單元1711耦接于栓鎖控制電路1713以及運算放大器0A的輸出 端，以檢測運算放大器0A的輸出電壓CMP。栓鎖控制電路1713耦接于控制單元15以及運 算放大器0A的栓鎖端。栓鎖控制電路1713并用以根據(jù)計數(shù)信號CNT與檢測單元1711的 檢測結(jié)果，對應(yīng)輸出栓鎖信號?TTif至運算放大器0A的栓鎖端，以校正運算放大器0A的 輸出偏移電壓V_0FFSET。
[0125] 運算放大器0A的正相輸入端耦接于數(shù)字模擬轉(zhuǎn)換單元13的輸出，以接收一數(shù)據(jù) 信號DATA_IN。第一開關(guān)SW1的第一端稱接于運算放大器0A的正相輸入端，而第一開關(guān)SW1 的第二端耦接于運算放大器0A的反相輸入端。換言之，運算放大器0A的反相輸入端經(jīng)第 一開關(guān)SW1耦接于運算放大器0A的正相輸入端。
[0126] 運算放大器0A的該些控制端耦接于校正單元171，以分別接受校正單元171輸出 的多組控制信號CTRL_1?CTRL_Y，其中Y為正整數(shù)。詳細地說，運算放大器0A的該些控制 端分別通過多條傳輸線（bus)連接校正單元171，以接受該些控制信號CTRL_1?CTRL_Y。
[0127] 第二開關(guān)SW2是耦接于運算放大器0A的反相輸入端與運算放大器0A的輸出端之 間。第二開關(guān)SW2的第一端耦接于運算放大器0A的反相輸入端，而第二開關(guān)SW2的第二端 耦接于運算放大器0A的輸出端。第三開關(guān)SW3耦接于運算放大器0A的輸出端與有機發(fā)光 顯示面板20的開關(guān)單元21之間。更詳細地說，第三開關(guān)SW3的第一端耦接于運算放大器 0A的輸出端，而第三開關(guān)SW3的第二端分別耦接于紅色像素開關(guān)211、綠色像素開關(guān)213以 及藍色像素開關(guān)215。
[0128] 于本實施例中，第一開關(guān)SW1與第二開關(guān)SW2以及第三開關(guān)SW3會同步切換。具 體地說，于驅(qū)動期間內(nèi)，控制單兀15會輸出一校正控制信號0Z⑶同時導(dǎo)通第二開關(guān)SW2與 第三開關(guān)SW3,并截止第一開關(guān)SW1，以使運算放大器0A、第一開關(guān)SW1、第二開關(guān)SW2以及 第三開關(guān)SW3形成緩沖電路。運算放大器0A在驅(qū)動期間內(nèi)，會根據(jù)正相輸入端接收到的數(shù) 據(jù)信號DATA_IN對應(yīng)輸出灰階電壓0UT_X(亦即灰階電壓0UT_1?0UT_M之一）至有機發(fā) 光顯示面板20上相對應(yīng)的像素單元23中對應(yīng)的顏色子像素，以驅(qū)動有機發(fā)光顯示面板20 上相對的像素單元23顯示對應(yīng)影像數(shù)據(jù)的灰階，以產(chǎn)生一影像畫面。
[0129] 而在校正期間內(nèi)，控制單元15輸出校正控制信號0Z⑶導(dǎo)通第一開關(guān)SW1，并同時 截止第二開關(guān)SW2與第三開關(guān)SW3,以使運算放大器0A與第一開關(guān)SW1形成比較電路，以 供校正單元171的檢測電路1711檢測運算放大器0A的輸出電壓CMP。而校正單元171的 栓鎖控制電路1713則會根據(jù)運算放大器0A的輸出電壓CMP，調(diào)整運算放大器0A的偏移電 流，據(jù)以校正運算放大器0A的輸出偏移電壓V_0FFSET。
[0130] 此時，由于第三開關(guān)SW3截止運作，切斷緩沖電路170與有機發(fā)光顯示面板20的 連結(jié)，故此時運算放大器0A的輸出不會影響有機發(fā)光顯示面板20的運作。
[0131] 更具體地說，控制單元15會于進入校正期間時，輸出重置信號RESET (例如高電壓 電平的重置信號RESET)，以重置栓鎖控制電路1713。同時，控制單元15會輸出校正控制信 號0Z⑶使運算放大器0A與第一開關(guān)SW1形成比較電路。隨后，控制單兀15輸出時序信號 CK致能栓鎖控制電路1713進行校正程序。
[0132] 于校正程序中，校正單元171會根據(jù)計數(shù)信號CNT逐步調(diào)整運算放大器0A內(nèi)部偏 壓電路產(chǎn)生的偏壓電流，使運算放大器0A的輸出偏移電壓V_0FFSET趨近為零電壓電平。而 栓鎖控制電路1713會根據(jù)檢測電路1711檢測運算放大器0A的輸出電壓CMP的檢測結(jié)果， 判斷是否停止校正程序，亦即判斷輸出偏移電壓V_0FFSET是否已被校正約至零電壓電平。
[0133] 當(dāng)檢測電路1711檢測到運算放大器0A的輸出電壓CMP產(chǎn)生一邏輯電平變化，例 如由高電壓電平轉(zhuǎn)換為低電壓電平或由低電壓電平轉(zhuǎn)換為高電壓電平時，栓鎖控制電路 1713輸出栓鎖信號至運算放大器0A的栓鎖端，停止校正程序并使運算放大器0A內(nèi) 部偏壓電路維持目前的偏壓電流，據(jù)以校正輸出偏移電壓V_0FFSET。
[0134] 換言之，當(dāng)檢測電路1711檢測到運算放大器0A的輸出電壓CMP發(fā)生邏輯電平變 化的瞬間時，即表示運算放大器0A的輸出偏移電&V_0FFSET發(fā)生跨零點（zero-crossing) 的情況，據(jù)此判定輸出偏移電壓V_0FFSET以校正約至零電壓電平。
[0135] 值得一提的是，本實施例通過設(shè)置第一開關(guān)SW1、第二開關(guān)SW2以及第三開關(guān)SW3 可將運算放大器0A自動切換成比較電路或緩沖電路，故不須如現(xiàn)有技藝（如圖1C)需配置 額外比較電路，從而可以省去不必要的電路，減少電路面積。同時，亦可以防止額外設(shè)置的 比較電路所產(chǎn)生的偏電壓的誤差，提高校正的精準(zhǔn)度。
[0136] 接著，以下針對有機發(fā)光顯示器1的驅(qū)動電路10的整體運作作詳細說明。請參考 圖4并同時參考圖2與圖3,圖4繪示本發(fā)明實施例提供的有機發(fā)光顯示器的驅(qū)動電路的運 作波形圖。
[0137] 在時間點T1至?xí)r間點T4之間（即驅(qū)動期間），控制單元15輸出低電壓電平的校 正控制信號0ZCD，使輸出單元17中各該些緩沖電路173各自依據(jù)數(shù)字模擬轉(zhuǎn)換單元13輸 出的數(shù)據(jù)信號DATA_IN對應(yīng)產(chǎn)生灰階電壓0UT_X(即灰階電壓0UT_1?0UT_M之一）。同 時，控制單元15依序輸出時序信號CK_R、CK_G以及CK_B致能有機發(fā)光顯示面板20上開關(guān) 單元23中紅色像素開關(guān)211、綠色像素開關(guān)213以及藍色像素開關(guān)215,以將灰階電壓0UT_ X(即灰階電壓0UT_1?0UT_M之一）對應(yīng)傳送至有機發(fā)光顯示面板20上像素單元23。
[0138] 詳細地說，于時間點T1至?xí)r間點T2之間，控制單元15會傳送時序信號CK_R致能 該些紅色像素開關(guān)211，以使輸出單元17中該些緩沖電路173中運算放大器0A輸出的灰 階電壓0UT_X(即灰階電壓0UT_1?0UT_M之一）經(jīng)該些紅色像素開關(guān)211對應(yīng)驅(qū)動有機 發(fā)光顯示面板20上的各該紅色子像素R。在時間點T2至?xí)r間點T3之間，控制單元15傳 送時序信號CK_G致能該些綠色像素開關(guān)213,以使輸出單元17中該些緩沖電路173中運 算放大器0A輸出的灰階電壓OUT_X經(jīng)該些綠色像素開關(guān)213對應(yīng)驅(qū)動有機發(fā)光顯示面板 20上的各該綠色子像素R。在時間點T3至?xí)r間點T4之間，控制單元15輸出時序信號CK_ B致能該些藍色像素開關(guān)215,以使輸出單元17中該些緩沖電路173中運算放大器OA輸出 的灰階電壓〇UT_X經(jīng)該些藍色像素開關(guān)215對應(yīng)驅(qū)動有機發(fā)光顯示面板20上的各該藍色 子像素B。
[0139] 值得注意的是，在驅(qū)動期間內(nèi)，校正單元171中的檢測單元1711會檢測到經(jīng)運算 放大器0A輸出延遲后的灰階電壓。
[0140] 在時間點T4至?xí)r間點17之間（即校正期間），控制單元15會先輸出高電壓電平 的校正控制信號0ZCD，使輸出單元17中該些緩沖電路173轉(zhuǎn)換為比較電路，并比較運算放 大器0A的正、反相輸入端的電壓，以對應(yīng)產(chǎn)生輸出電壓CMP。由于第一開關(guān)SW1導(dǎo)通，使得 運算放大器0A的正、反相輸入端的輸入電壓相同，故可通過檢測運算放大器0A的輸出電 壓，檢測運算放大器0A的輸出偏移電壓V_0FFSET。
[0141] 同時，因運算放大器0A與有機發(fā)光顯示面板20的開關(guān)單元21之間的連接已切 斷，故開關(guān)單元21所接收到的灰階電壓0UT_X為進入校正期間之前的電壓。然于其他實施 方式中，開關(guān)單元21所接收到的灰階電壓0UT_X亦可以預(yù)先利用電路所設(shè)定的電壓（例如 拉高至電源電壓或拉低接地等），本實施例并不限制。而后，控制單元15輸出時序信號CK 驅(qū)動校正單元171中的栓鎖控制電路1713進行校正程序。
[0142] 在時間點T4至?xí)r間點T6之間，控制單元15會輸出計數(shù)信號CNT以使校正單元 171對應(yīng)輸出栓鎖信號LTH (如高電壓電平的信號）以及控制信號CTRL_1?CTRL_Y逐 步調(diào)整運算放大器0A內(nèi)部偏壓電路產(chǎn)生的偏壓電流。當(dāng)檢測電路1711檢測到運算放大器 0A的輸出電壓CMP發(fā)生邏輯電平變化（如由低電壓電平轉(zhuǎn)換為高電壓電平），表示運算放 大器0A的輸出偏移電壓V_0FFSET跨越零點（如時間點T5)時，栓鎖控制電路1713隨即于 時間點T6輸出栓鎖信號LTH (如低電壓電平的信號）至運算放大器〇A的栓鎖端，停止 校正程序，使運算放大器0A內(nèi)部偏壓電路維持目前的偏壓電流，據(jù)以校正輸出偏移電壓V_ OFFSET。
[0143] 隨后，于時間點T7,控制單元15再次進行驅(qū)動期間，并依據(jù)影像數(shù)據(jù)驅(qū)動有機發(fā) 光顯示面板20上像素單元23對應(yīng)顯示。驅(qū)動電路10在此次驅(qū)動期間內(nèi)的運作方式與時 間點T1至?xí)r間點T4相同，故不再贅述。
[0144] 值得一提的是，如前述每一緩沖電路173中的運算放大器0A的輸出偏移電壓乂_ OFFSET并不相同，因此各運算放大器0A實際所需校正時間（即時間點T4至?xí)r間點T6)可 能相同亦可能不同。故校正期間的時間可以是以一運算放大器0A所需的最大校正期間或 是各運算放大器0A平均所需的校正時間來設(shè)置，并預(yù)先設(shè)定于內(nèi)建在控制單元15的存儲 器，但本實施例并不限制。要說明的是，圖4僅用以描述一有機發(fā)光顯示器的驅(qū)動電路的運 作方式以及運算放大器的校正方式，并非用以限定本發(fā)明。
[0145] 為了更具體地說明本發(fā)明中運算放大器0A的校正技術(shù)，以下針對運算放大器0A 的細部電路架構(gòu)與校正方式作進一步的說明。請參考圖5,圖5繪示本發(fā)明實施例提供的運 算放大器的細部電路圖。
[0146] 于本實施例中，運算放大器0A為一折疊差動放大器（differential folded cascade CMOS operational amplifier)。進一步地說，運算放大器0A具有差動輸入級 (differential stage) 1731、偏壓級（bias stage) 1733、偏移調(diào)整單元 1735 以及輸出級 (output stage) 1737。差動輸入級1731耦接于偏壓級1733。偏壓級1733耦接于電源端 VDD與偏移調(diào)整單元1735之間。偏移調(diào)整單元1735耦接于偏壓級1733與接地端GND之 間。輸出級1737耦接于偏壓級1733。
[0147] 偏壓級1733為一對稱式折疊偏壓級，且偏壓級1733的電路與偏移調(diào)整單元1735 形成運算放大器0A的偏壓電路。偏壓級1733用以產(chǎn)生一偏壓電流，以調(diào)整運算放大器0A 的輸出偏移電壓V_0FFSET。
[0148] 運算放大器0A的電路架構(gòu)與運作為現(xiàn)有技藝，故不需詳細說明，然而為完整的說 明本發(fā)明的校正技術(shù)，以下提供運算放大器0A的各級電路的簡述。
[0149] 差動輸入級1731包括N型差動輸入對17311以及P差動輸入對17313。N型差動 輸入對（retype differential pair) 17311 稱接于 P 差動輸入對（p-type differential pair) 17313。運算放大器0A的共模電壓（common-mode voltage)介于0伏特至電源端 VDD的輸入電壓之間。N型差動輸入對17311是由NM0S晶體管麗1、麗2所組成共源極組態(tài) (common source configuration)的匹配晶體對（transistor pair) qNMOS 晶體管MN1、MN2 的源極共同經(jīng)一電流源CS1連接電源端VDD。P差動輸入對17313是由PMOS晶體管MP1、 MP2所組成共源極組態(tài)的匹配晶體對。PM0S晶體管MP1、MP2的源極共同經(jīng)一電流源CS2連 接接地端GND。電流源CS1用以提供一恒定偏壓電流至NM0S晶體管麗1、麗2,而電流源CS1 用以提供一恒定偏壓電流至PM0S晶體管MP1、MP2。
[0150] N型差動輸入對17311中的NM0S晶體管麗2與P差動輸入對17313中的PM0S晶 體管MP1共同連接至運算放大器0A的正向輸入端V+。N型差動輸入對17311中的NM0S晶 體管麗1與P差動輸入對17313中的PM0S晶體管MP2共同連接至運算放大器0A的反相輸 入端V-。NM0S晶體管麗1、麗2的漏極分別耦接至偏壓級1733的NM0S晶體管麗5、MN6的 漏極。PM0S晶體管MP1、MP2的漏極分別耦接至偏壓級1733的PM0S晶體管MP3、MN4的漏 極。
[0151] 偏壓級1733為對稱式偏壓電路，且偏壓級1733可分為左側(cè)偏壓電路17331以 及右側(cè)偏壓電路17333。此外，偏壓級1733包括由PM0S晶體管MP3?MP6形成的電流鏡 (current mirror)、由PM0S晶體管MP7與NM0S晶體管MN3形成的浮接電流源、由PM0S晶 體管MP8以及NM0S晶體管MN4形成的偏壓控制電路、由相互匹配匪0S晶體管麗5?MN8 形成的主動負(fù)載（active load)、偏置電阻R1以及偏置電阻R2。而浮接電流源則用以驅(qū)動 電流鏡，以產(chǎn)生偏壓電流。NM0S晶體管MN5、MN6以及NM0S晶體管MN7、MN8的柵極另可根 據(jù)外部偏置電壓VBIASUVBIAS2,調(diào)整NM0S晶體管麗5?MN8運作于三極管區(qū)的等效電阻 值。NM0S晶體管麗7、MN8的柵極以及PM0S晶體管MP7、MP8的柵極分別是由外部偏置電壓 VBIAS3、VBIAS4 來控制。
[0152] 偏置電阻R1耦接于NM0S晶體管麗7與偏移電壓調(diào)整單元1735之間。偏置電阻 R2耦接于NM0S晶體管MN8與偏移電壓調(diào)整單元1735之間。偏置電阻R1用以調(diào)整配置左 側(cè)偏壓電路17331產(chǎn)生的偏壓電流Ia，而偏置電阻R2用以調(diào)整配置右側(cè)偏壓電路17333產(chǎn) 生的偏壓電流Ib，以控制由節(jié)點Va、Vb輸出至輸出級1737的驅(qū)動電壓。
[0153] 輸出級1737為一軌對軌（rail to rail)輸出級。輸出級1737包括PM0S晶體管 MP9以及NM0S晶體管MN9。PM0S晶體管MP9的柵極耦接于節(jié)點Va，而NM0S晶體管MN9的 柵極耦接于節(jié)點Vb。PM0S晶體管MP9的漏極耦接于電源端VDD，而NM0S晶體管MN9的柵極 耦接于接地端GND。PM0S晶體管MP9與NM0S晶體管MN9的源極并共同連接至運算放大器 0A的輸出端。PM0S晶體管MP9與NM0S晶體管MN9分別根據(jù)偏壓級1733于節(jié)點Va、Vb輸 出的驅(qū)動電壓，對應(yīng)地于PM0S晶體管MP9與NM0S晶體管MN9的源極產(chǎn)生輸出電壓（即輸 出電壓CMP或灰階電壓0UT_X)。
[0154] 輸出級1737另包括頻率補償電路，且頻率補償電路是由開關(guān)SW4、SW5、米勒電容 (miller capacitor)Ccl、Cc2所組成。頻率補償電路是以米勒效應(yīng)補償方式補償運算放大 器0A電路的頻率響應(yīng)。詳細地說，頻率補償電路是通過設(shè)置米勒電容Cel、Cc2,來調(diào)整運 算放大器0A電路的極零點（zero)的位置，調(diào)整運算放大器0A的操作頻寬，以避免運算放 大器0A于高頻下運作不穩(wěn)定。同時，米勒電容Cel、Cc2亦可避免過大電流損壞PM0S晶體 管MP9與NM0S晶體管MN9。
[0155] 于驅(qū)動期間內(nèi)，控制單元15會導(dǎo)通開關(guān)SW4、SW5以進行頻率補償。而于校正期間 內(nèi)，運算放大器0A并不需要頻率補償，故控制單元15會截止開關(guān)SW4、SW5的運作。
[0156] 接著，偏移電壓調(diào)整單元1735用以在校正期間通過調(diào)整左側(cè)偏壓電路17331與接 地端GND之間的等效電阻值（亦即左側(cè)偏置電阻值）以及右側(cè)偏壓電路17333與接地端 GND之間的等效電阻值（亦即右側(cè)偏置電阻值），逐步調(diào)整偏壓電流la、Ib，以校正運算放 大器0A的輸出偏移電壓V_0FFSET。
[0157] 更詳細地說，偏移電壓調(diào)整單元1735包括一電阻串17351與多個拴鎖單元17353， 且該些拴鎖單元17353耦接于電阻串17351。電阻串17351具有第一端A與第二端B。電 阻串17351的第一端A與第二端B分別耦接于偏壓級1733。電阻串17351的第一端A耦接 于偏置電阻R1，而電阻串17351的第二端B耦接于偏置電阻R2。
[0158] 電阻串17351的第一端A與電阻串17351的第二端B之間串聯(lián)耦接多個電阻 Rc (例如z個電阻，且z為正整數(shù)）。各該電阻Rc之間彼此串聯(lián)形成多個接點Vc。而該些 拴鎖單元17353分別對應(yīng)耦接于該些接點Vc與接地端GND之間。也就是，每一拴鎖單元 17353耦接于兩相鄰之電阻Rc之間的接點Vc與接地端GND之間。
[0159] 校正單元171可通過依序?qū)ㄆ齐妷赫{(diào)整單元1735的該些拴鎖單元17353之 一（例如第i個拴鎖單元），亦即導(dǎo)通對應(yīng)連接拴鎖單元17353的接點Vc與接地端GND，調(diào) 整左側(cè)偏置電阻值（即左側(cè)偏壓電路17331與接地端GND之間等效電阻值）與右側(cè)偏置電 阻值（即右側(cè)偏壓電路17333與接地端GND之間的等效電阻值），以調(diào)整偏壓電流la、lb。 具體地說，校正單元171可通過調(diào)整偏壓電流la、lb調(diào)整PM0S晶體管MP9與NM0S晶體管 MN9的柵極的驅(qū)動電壓，以校正運算放大器0A的輸出偏移電壓V_0FFSET。
[0160] 請再參考圖5以及圖3與圖4。于校正期間內(nèi)，當(dāng)控制單元15致能校正單元171 進行校正程序時，控制單元15會輸出計數(shù)信號CNT使校正單元171對應(yīng)輸出控制信號 CTRL_1?CTRL_Y依序?qū)ㄔ撔┧╂i單元之一（例如由最靠近左側(cè)偏壓電路17331的拴鎖 單元17353或是最靠近右側(cè)偏壓電路17333的拴鎖單元17353開始），以對應(yīng)逐步調(diào)整（增 加或減少）左側(cè)偏置電阻值與右側(cè)偏置電阻值。更進一步地說，當(dāng)左側(cè)偏置電阻值增加時， 右側(cè)偏置電阻值會相對減少；當(dāng)左側(cè)偏置電阻值減少時，右側(cè)偏置電阻值會相對地隨之增 加。
[0161] 因此，校正單元171可通過偏移電壓調(diào)整單元1735逐步調(diào)整（增加或減少）左側(cè) 偏置電阻值與右側(cè)偏置電阻值，逐步調(diào)整偏壓電流la、Ib，使運算放大器0A的輸出偏移電 壓V_0FFSET趨近于零電壓電平。
[0162] 當(dāng)校正單元171的檢測單元1711檢測到運算放大器0A輸出的輸出電壓CMP(即 PM0S晶體管即9與NM0S晶體管MN9的源極電壓）由高電壓電平轉(zhuǎn)換為低電壓電平或由低電 壓電平轉(zhuǎn)換為高電壓電平時，校正單元171的栓鎖控制電路1713會輸出栓鎖信號 (例如低電壓電平的信號），停止校正程序并使該些拴鎖單元17353進入拴鎖狀態(tài)（latch state)，以校正運算放大器0A的輸出偏移電壓V_0FFSET。其中，在拴鎖狀態(tài)下，僅該些拴鎖 單元中17353的其中之一維持導(dǎo)通，而其他拴鎖單元17353截止運作。
[0163] 也就是說，校正單元171在校正程序中會根據(jù)檢測單元1711的檢測結(jié)果，依序使 該些拴鎖單元17353的其中之一導(dǎo)通直到運算放大器0A的輸出電壓CMP產(chǎn)生邏輯電平變 化。在完成校正程序后，校正單元171的栓鎖控制電路1713會輸出栓鎖信號；LTH，使該 些拴鎖單元17353進入拴鎖狀態(tài)，以使所選擇的該些拴鎖單元17353其中之一維持導(dǎo)通，以 校正運算放大器0A的輸出偏移電壓V_0FFSET。
[0164] 舉例來說，在進行校正程序中，當(dāng)校正單元171根據(jù)計數(shù)信號CNT導(dǎo)通由偏置電阻 R1算起第四個拴鎖單元17353,檢測單元1711檢測到運算放大器0A輸出的輸出電壓CMP 發(fā)生邏輯電平變化時，栓鎖控制電路1713即會輸出栓鎖信號Yflf，停止校正程序并使該 些拴鎖單元17353進入拴鎖狀態(tài)，亦即僅第四個拴鎖單元17353導(dǎo)通而其他拴鎖單元17353 處于截止?fàn)顟B(tài)的狀態(tài)，直至下一次校正期間。
[0165] 此時，左側(cè)偏置電阻值即為偏置電阻R1+4*電阻Rc，而右側(cè)偏置電阻值即為偏置 電阻R2+(z-4)*電阻Rc。
[0166] 值得一提的是，偏置電阻Rl、R2可依據(jù)運算放大器0A的運作方式（例如偏壓級 1733的運作需求）來設(shè)置。電阻Rc的電阻值可依據(jù)輸出偏移電&V_0FFSET的每一階的校 正需求來設(shè)置，而電阻Rc的數(shù)量則可以是依據(jù)輸出偏移電壓V_0FFSET每一次校正的幅度 來設(shè)置，本實施例并不限制。
[0167] 于本實施例中，計數(shù)信號CNT可為二位元信號（binary signal)且此二位元信號 的位元數(shù)是依據(jù)拴鎖單元17353的數(shù)量來設(shè)定，如ri〇g2(=-1)1,其中z表示電阻串17531中 電阻的數(shù)量。
[0168] 校正單元171另可包括多工單元（未繪示），且多工單元可根據(jù)計數(shù)信號CNT對應(yīng) 產(chǎn)生多組控制信號CTRL_1?CTRL_Y，以分別控制該些拴鎖單元17353的導(dǎo)通與截止運作。 上述運算放大器0A的控制端與控制信號CTRL_1?CTRL_Y的數(shù)量可依據(jù)拴鎖單元17353 的數(shù)量來設(shè)定。所述多工單元可由一對多多工器（multiplexer)來實現(xiàn)。
[0169] 于此架構(gòu)下，控制單元15可于校正期間，輸出計數(shù)信號CNT驅(qū)動各緩沖單元17的 校正單元171的多工單元同步依序?qū)▽?yīng)多個拴鎖單元17353的其中之一，以逐步調(diào)整 各運算放大器0A的內(nèi)部偏壓電流，據(jù)以校正運算放大器0A的輸出偏移電壓V_0FFSET。校 正單元171并可于計數(shù)信號CNT完成導(dǎo)通運算放大器0A的每一拴鎖單元17353 (即當(dāng)計數(shù) 信號CNT達到最大值）或是當(dāng)運算放大器0A的輸出電壓發(fā)生邏輯電平變化時，輸出栓鎖信 號LTH使i亥些拴鎖單元17353進A拴鎖狀:態(tài)，停:止校iE程序。
[0170] 附帶一提的是，在另一實施方式中，控制單元15可僅輸出一時序信號，致能校正 單元171自行驅(qū)動多工單元產(chǎn)生控制信號CTRL_1?CTRL_Y依序?qū)ㄆ齐妷赫{(diào)整單元 1735中的該些拴鎖單元17353的其中之一。于又一實施方式中，多工單元亦可以是內(nèi)建于 運算放大器0A，并根據(jù)控制單元15輸出計數(shù)信號CNT對應(yīng)輸出該些控制信號CTRL_1? CTRL_Y依序?qū)ㄆ齐妷赫{(diào)整單元1735中的該些拴鎖單元17353的其中之一。
[0171] 簡言之，計數(shù)信號CNT與控制信號CTRL_1?CTRL_Y的產(chǎn)生方式可依據(jù)實際電路 設(shè)計或運作需求來設(shè)置，只要可使偏移電壓調(diào)整單元1735中的該些拴鎖單元17353依序?qū)?通，達到逐步調(diào)整運算放大器0A內(nèi)部偏壓電路產(chǎn)生的偏壓電流la、Ib，校正運算放大器0A 的輸出偏移電壓V_0FFSET即可。
[0172] 要說明的是，圖5僅用以描述運算放大器電路架構(gòu)，而運算放大器電路架構(gòu)可依 據(jù)實際電路需求（例如差動輸入級1731的偏壓補償方式、偏壓電路的設(shè)計或輸出級的類別 等）而有所不同。換言之，圖5僅用以描述偏移電壓調(diào)整單元1735應(yīng)用于運算放大器電路 的方式，并非用以限定本發(fā)明。
[0173] 接著，本發(fā)明另提供拴鎖單元17353的一種實施方式。請參考圖6并同時參考圖3 以及圖5,圖6繪示本發(fā)明實施例提供的栓鎖單元的電路圖。各該栓鎖單元17353包括NM0S 晶體管麗10、NM0S晶體管麗11以及儲存電容Cgs。
[0174] NM0S晶體管麗10的源極耦接于校正單元171，以接受控制信號CTRL_i (即控制信 號CTRL_1?CTRL_Y之一）。NM0S晶體管麗10的柵極受控于校正單元171，以接收所述栓 鎖信號LTH" NM0S晶體管MN10的漏極耦接于NM0S晶體管MN11的柵極。NM0S晶體管 麗11的漏極對應(yīng)耦接于相鄰電阻Rc之間的接點Vc。NM0S晶體管麗11的源極耦接于接地 端GND。儲存電容Cgs的第一端耦接于NM0S晶體管麗10的漏極與NM0S晶體管麗10的柵 極之間的接點。儲存電容Cgs的第二端耦接于接地端GND。儲存電容Cgs耦接于NM0S晶體 管麗11的柵極以及NM0S晶體管麗11的源極之間。
[0175] 簡單來說，當(dāng)控制單元15致能校正單元171進行校正程序時，校正單元171的栓 鎖控制電路1713會輸出高電壓電平的栓鎖信號? LTH至NM〇S晶體管麗1〇的柵極。校 正單元171的多工單元（未繪示）隨后根據(jù)計數(shù)信號CNT輸出控制信號CTRL_1?CTRL_Y 至該些拴鎖單元17353的NM0S晶體管MN10的源極，以依序?qū)ㄋ╂i單元17353的其中之 一的NM0S晶體管MN10。同時，于拴鎖單元17353的NM0S晶體管MN10導(dǎo)通時，對該拴鎖單 元17353中的儲存電容Cgs充電，以使NM0S晶體管麗11維持導(dǎo)通一段時間（如儲存電容 Cgs的放電時間）。也就是，當(dāng)儲存電容Cgs充完電時，仍會持續(xù)使NM0S晶體管麗11導(dǎo)通 直至儲存電容Cgs放完電。當(dāng)NM0S晶體管麗10源極接收的控制信號CTRL_i (即控制信號 CTRL_1?CTRL_Y之一）為低電壓電平，即會停止對儲存電容Cgs充電，且NM0S晶體管MN11 并會于儲存電容Cgs放完電時，截止運作。
[0176] 當(dāng)校正單元171的檢測單元1711檢測到運算放大器0A輸出的輸出電壓CMP產(chǎn)生 邏輯電平變化（例如由高電壓電平轉(zhuǎn)換為低電壓電平或由低電壓電平轉(zhuǎn)換為高電壓電平） 時，校正單元171的栓鎖控制電路1713會輸出低電壓電平的栓鎖信號以截止NM〇S 晶體管MN10的運作，使該些拴鎖單元17353進入拴鎖狀態(tài)，亦即僅使所選擇的該些拴鎖單 元17353其中之一的NM0S晶體管MN11維持導(dǎo)通，而使其他拴鎖單元17353中的NM0S晶體 管麗11處于截止?fàn)顟B(tài)，據(jù)以校正運算放大器0A的輸出偏移電壓V_0FFSET。此外，該些拴鎖 單元17353會一直維持在拴鎖狀態(tài)直至下一次校正期間。
[0177] 值得注意的是，于所屬領(lǐng)域技術(shù)人員應(yīng)知如何選擇適當(dāng)儲存電容Cgs，以使選取的 拴鎖單元17353的NM0S晶體管MN11得以在拴鎖狀態(tài)下持續(xù)導(dǎo)通，消除運算放大器0A的輸 出偏移電壓V_0FFSET。據(jù)此，以避免運算放大器0A的輸出偏移電壓V_0FFSET于驅(qū)動期間 內(nèi)影響有機發(fā)光顯示面板20的顯示運作。
[0178] 此外，本實施例揭示以NM0S晶體管開關(guān)電路來實現(xiàn)偏移電壓調(diào)整單元1735的拴 鎖單元17353,而現(xiàn)有使用NM0S晶體管于制作過程可被最小化降低電路所占面積，故本實 施例使用NM0S晶體管開關(guān)電路可以大大的減少驅(qū)動芯片中消除運算放大器0A的輸出偏 移電壓的補償電路所需面積。再者，拴鎖單元17353的電路設(shè)計是采用由兩個NM0S晶體 管組成的存儲器架構(gòu)（2-transistor memory),可記住補償輸出偏移電壓V_0FFSET的校正 設(shè)定，從而更可減少現(xiàn)有需要額外配置的存儲器電路，降低驅(qū)動芯片10所需面積與制作成 本。
[0179] 另外，本發(fā)明實施例另提供校正單元171的實施方式。請參考圖7并同時參考圖3 以及圖5,圖7繪示本發(fā)明實施例提供的校正單元的電路圖。于本實施例中，校正單元171 的檢測單元1711包括或門（or gate)0R ;校正單元171的栓鎖控制電路1713包括SR觸發(fā) 器（SR flip flop)SR，且SR觸發(fā)器SR為負(fù)緣觸發(fā)觸發(fā)器。
[0180] 更進一步地說，或門0R的第一輸入端耦接于運算放大器0A的輸出端，以接收運算 放大器0A的輸出電壓CMP。或門0R的第二輸入端用以接收一輪詢信號POLL，其中若計數(shù) 信號CNT計數(shù)至最大值（即所有栓鎖單元17353皆已被選擇導(dǎo)通）時，輪詢信號POLL為 高電壓電平信號；若計數(shù)信號CNT尚未計數(shù)至最大值（即仍有栓鎖單元17353未被選取導(dǎo) 通）時，輪詢信號POLL為低電壓電平信號。所述輪詢信號POLL可以是由控制單元15直接 輸出，亦或是由校正單元171的一判斷電路根據(jù)計數(shù)信號CNT而產(chǎn)生，本實施例并不限制。
[0181] 或門0R的輸出端耦接于SR觸發(fā)器SR的輸入端S。SR觸發(fā)器SR的輸入端R耦接 控制單元15,以接受重置信號RESET。SR觸發(fā)器SR的致能端CK耦接控制單元15,以接受 時序信號CK。SR觸發(fā)器SR的輸出端j耦接于運算放大器0A的栓鎖端，以根據(jù)檢測單元 1711的檢測結(jié)果對應(yīng)輸出栓鎖信號至運算放大器0A。
[0182] 簡單來說，當(dāng)控制單元15致能校正單元171進行校正期間，控制單元15會輸出重 置信號RESET (例如一脈沖信號）至SR觸發(fā)器SR的輸入端R，以重置SR觸發(fā)器SR。而后， 控制單元15會輸出時序信號CK致能SR觸發(fā)器SR，且SR觸發(fā)器SR會于時序信號CK的下 升緣（falling edge)時，根據(jù)輸入端S的輸入信號于輸出端;Q產(chǎn)生栓鎖信號LTH。
[0183] 詳細地說，于校正期間，在控制單元15會輸出計數(shù)信號CNT依序?qū)ㄆ齐妷赫{(diào) 整單元1735中的該些栓鎖電壓17353之一。
[0184] 當(dāng)運算放大器0A的輸出電壓CMP為低電壓電平，且計數(shù)信號CNT尚未計數(shù)至最大 值時，或門OR的第一、第二輸入端皆為低電壓電平，使得或門0A的輸出為低電壓電平信號， 使得SR觸發(fā)器SR的輸出端輸出高電壓電平的栓鎖信號至運算放大器〇A的栓鎖 端。當(dāng)檢測到運算放大器0A的輸出電壓CMP產(chǎn)生邏輯電平變化或是計數(shù)信號CNT已計數(shù) 至最大值，使得或門OR的第一輸入端或第二輸入端的輸入為高電壓電平時，或門OR即會對 應(yīng)輸出高電壓電平信號，以觸發(fā)SR觸發(fā)器SR。SR觸發(fā)器SR的輸出端丨Q隨后會于下一個 時序信號CK的下升緣，根據(jù)輸出端S輸出低電壓電平的栓鎖信號LT11，使該些栓鎖單兀 17353進入栓鎖狀態(tài)，并使所選擇的該些拴鎖單元17353其中之一維持導(dǎo)通。據(jù)此，以校正 運算放大器0A的輸出偏移電壓V_0FFSET。
[0185] 值得一提的是，于其他實施方式中，亦可利用SR觸發(fā)器SR的輸出端Q輸出的栓鎖 信號LTH(即栓鎖信號ITfiT的反向信號）驅(qū)動運算放大器〇A中該些拴鎖單元17353進入 栓鎖狀態(tài)。舉例來說，可將SR觸發(fā)器SR的輸出端Q經(jīng)一反向器（inverter)電路耦接于運 算放大器0A的栓鎖端或是將運算放大器0A的栓鎖端設(shè)計為低電壓電平觸動（active-low) 模式，以將輸出端Q輸出的栓鎖信號LTH進行反向處理。
[0186] 又舉例來說，若運算放大器0A的栓鎖單元17353中的NM0S晶體管MN10是利用一 PM0S晶體管來實現(xiàn)時，則可以利用SR觸發(fā)器SR的輸出端Q輸出的栓鎖信號LTH來對應(yīng)控 制該些拴鎖單元17353的運作。具體地說，于執(zhí)行校正程序時，校正單元171的R觸發(fā)器SR 的輸出端Q會根據(jù)輪詢信號POLL與輸出電壓CMP輸出低電壓電平的栓鎖信號LTH，以配合 計數(shù)信號CNT依序控制栓鎖單元17353的運作。而當(dāng)檢測到運算放大器0A的輸出電壓CMP 產(chǎn)生邏輯電平變化或是計數(shù)信號CNT已計數(shù)至最大值時，SR觸發(fā)器SR的輸出端Q即會對 應(yīng)輸出高電壓電平的栓鎖信號LTH，使該些拴鎖單元17353進入栓鎖狀態(tài)。也就是，SR觸發(fā) 器SR驅(qū)動該些拴鎖單元17353的方式可依據(jù)實際電路運作需求或是栓鎖單元17353的實 際電路架構(gòu)來設(shè)計，本實施例并不限制。
[0187] 于實務(wù)上，校正單元171亦可以其他方式實現(xiàn)，例如以一比較器來實現(xiàn)。比較器的 正相輸入端耦接于運算放大器0A的輸出端，以接收輸出電壓CMP，而比較器的反相輸入端 耦接于一參考電壓，比較器的輸出端耦接于運算放大器0A的栓鎖端。據(jù)此，比較器可通過 根據(jù)運算放大器0A的輸出電壓CMP與參考電壓，輸出栓鎖信號，以停止校正程序。因此，校 正單元171的實際架構(gòu)可依據(jù)校正運作需求來設(shè)置，圖7僅為一種校正單元的實施方式，并 非用以限定本發(fā)明。
[0188] 綜上所述，本發(fā)明實施例提供一種偏移電壓調(diào)整單元以及有機發(fā)光顯示器的驅(qū)動 電路，此偏移電壓調(diào)整單元可用于校正運算放大器因操作環(huán)境溫度、供應(yīng)電源電壓或晶體 管工藝因素產(chǎn)生的輸出偏移電壓。偏移電壓調(diào)整單元可主動根據(jù)運算放大器的輸出電壓， 逐步調(diào)整配置運算放大器的偏壓電路產(chǎn)生的偏壓電流，以精確地校正運算放大器運作產(chǎn)生 的輸出偏移電壓。同時，偏移電壓調(diào)整單元另可于校正過程記錄運算放大器校正設(shè)定，穩(wěn)定 運算放大器的運作。
[0189] 藉此，可避免此輸出偏移電壓影響有機發(fā)光顯示面板的驅(qū)動運作，提高有機發(fā)光 顯示器的顯示品質(zhì)。此外，本發(fā)明另可通過設(shè)置開關(guān)電路，使運算放大器0A于校正時，自動 切換成比較電路，且所述偏移電壓調(diào)整單元可以是內(nèi)建于運算放大器，故可不須如現(xiàn)有技 藝一樣需額外設(shè)置補償電路，除可大幅節(jié)省驅(qū)動電路所需的芯片面積，亦可防止額外設(shè)置 的比較電路所產(chǎn)生的偏電壓的誤差，提高校正的精準(zhǔn)度，同時降低整體驅(qū)動電路的功耗。
[0190] 以上所述僅為本發(fā)明的實施例，其并非用以局限本發(fā)明的專利權(quán)利要求范圍。
【權(quán)利要求】
1. 一種有機發(fā)光顯示器的驅(qū)動電路，適用于驅(qū)動一有機發(fā)光顯示器，其特征在于該驅(qū) 動電路包括： 一數(shù)字模擬轉(zhuǎn)換單元； 一控制單元，禪接于該數(shù)字模擬轉(zhuǎn)換單元；W及 一輸出單元，具有多個緩沖單元，各該緩沖單元包括： 一運算放大器，具有一差動輸入級、一偏壓級、一輸出級W及一偏移電壓調(diào)整單元，其 中該偏移電壓調(diào)整單元包括一電阻串與多個禪接于該電阻串的拴鎖單元，且該偏移電壓調(diào) 整單元禪接于該偏壓級與一接地端之間，并用W調(diào)整該偏壓級產(chǎn)生的一偏壓電流；W及 一校正單元，禪接于該多個拴鎖單元與該運算放大器的輸出端之間，該校正單元根據(jù) 該運算放大器的輸出的一輸出電壓控制該多個拴鎖單元W調(diào)整該偏壓級產(chǎn)生的該偏壓電 流； 其中，該控制單元在一驅(qū)動周期中插入一校正期間，該控制單元在該校正期間中致能 該校正單元W進行一校正程序，在完成該校正程序后，該校正單元使該多個拴鎖單元進入 一拴鎖狀態(tài)W校正該運算放大器的一輸出偏移電壓。
2. 如權(quán)利要求1所述的有機發(fā)光顯示器，其中該電阻串具有一第一端與一第二端，該 第一端與該第二端分別禪接于該偏壓級，且該第一端與該第二端之間串聯(lián)禪接多個電阻， 各該電阻之間串聯(lián)形成多個接點，該多個拴鎖單元分別對應(yīng)禪接于該多個接點與該接地端 之間；在該校正期間，該校正單元依序使該多個拴鎖單元的其中之一導(dǎo)通，W調(diào)整該偏壓電 流，校正該運算放大器的該輸出偏移電壓。
3. 如權(quán)利要求2所述的有機發(fā)光顯示器，其中當(dāng)該校正單元檢測到該運算放大器輸出 的該輸出電壓由高電壓電平轉(zhuǎn)換為低電壓電平或由低電壓電平轉(zhuǎn)換為高電壓電平時，該校 正單元輸出一栓鎖信號使該多個拴鎖單元進入該拴鎖狀態(tài)，W使所選擇的該多個拴鎖單元 其中之一維持導(dǎo)通。
4. 如權(quán)利要求1所述的有機發(fā)光顯示器，其中該校正單元包括： 一檢測單元，禪接于該運算放大器的輸出端與該控制單元，該檢測單元用W檢測該運 算放大器的該輸出電壓；W及 一栓鎖控制電路，禪接于該檢測單元與該多個拴鎖單元，該栓鎖控制電路在該校正程 序中根據(jù)該檢測單元的檢測結(jié)果，依序使該多個拴鎖單元的其中之一導(dǎo)通直到該運算放大 器的該輸出電壓產(chǎn)生一邏輯電平變化，并且在完成該校正程序后，使該多個拴鎖單元進入 該拴鎖狀態(tài)W使所選擇的該多個拴鎖單元其中之一維持導(dǎo)通。
5. 如權(quán)利要求2所述的有機發(fā)光顯示器，其中該拴鎖單元包括： 一第一晶體管，該第一晶體管的源極禪接于該控制單元，該第一晶體管的柵極受控于 該校正單元； 一第二晶體管，該第二晶體管的漏極禪接于該多個電阻之間相對應(yīng)的該接點，該第二 晶體管的源極禪接于該接地端，該第二晶體管的柵極禪接于該第一晶體管的漏極；W及 一儲存電容，禪接于該第二晶體管的柵極與該接地端之間。
6. 如權(quán)利要求5所述的有機發(fā)光顯示器，其中該校正單元于進行該校正程序時，依序 導(dǎo)通各該拴鎖單元中的該第一晶體管W對該儲存電容充電，使該第二晶體管導(dǎo)通，W調(diào)整 該偏壓電流；當(dāng)該校正單元檢測到該運算放大器輸出的該輸出電壓產(chǎn)生一邏輯電平變化 時，該校正單元截止該第一晶體管的運作，w使該多個拴鎖單元之一的該第二晶體管導(dǎo)通， 而其他拴鎖單元中的該第二晶體管截止，據(jù)W驅(qū)動該多個拴鎖單元進入該拴鎖狀態(tài)。
7. 如權(quán)利要求1所述的有機發(fā)光顯示器，其中該驅(qū)動周期包括至少一驅(qū)動期間與至少 一該校正期間，且在該驅(qū)動期間，該控制單元根據(jù)一影像數(shù)據(jù)驅(qū)動該輸出單元中的各該緩 沖單元輸出一灰階電壓，W使該有機發(fā)光顯示器對應(yīng)顯示一影像畫面。
8. 如權(quán)利要求7所述的有機發(fā)光顯示器，其中該控制單元是于相鄰的兩驅(qū)動期間之間 的一間隔時間插入該校正期間。
9. 如權(quán)利要求7所述的有機發(fā)光顯示器，其中該緩沖單元還包括： 一第一開關(guān)，禪接于該運算放大器的正相輸入端與該運算放大器的反相輸入端之間； 一第二開關(guān)，禪接于該運算放大器的反相輸入端與該運算放大器的輸出端之間；W及 一第H開關(guān)，禪接于該運算放大器的輸出端與該有機發(fā)光顯示器的一有機發(fā)光顯示面 板之間； 其中該控制單元在該校正期間中導(dǎo)通該第一開關(guān)，并截止該第二開關(guān)與該第H開關(guān)， W供該校正單元根據(jù)該運算放大器輸出的該輸出電壓校正該運算放大器的該輸出偏移電 壓；該控制單元在該驅(qū)動期間中，同時導(dǎo)通該第二開關(guān)與該第H開關(guān)，并截止該第一開關(guān)， W使該運算放大器輸出該灰階電壓至該有機發(fā)光顯示面板。
10. -種偏移電壓調(diào)整單元，適用于一運算放大器，該運算放大器具有一差動輸入級、 一偏壓級W及一輸出級，其特征在于該偏移電壓調(diào)整單元禪接于該偏壓級與一接地端之 間，該偏移電壓調(diào)整單元包括： 一電阻串，具有一第一端與一第二端，該第一端與該第二端分別禪接于該偏壓級，且該 第一端與該第二端之間串聯(lián)禪接多個電阻，各該電阻之間串聯(lián)形成多個接點；W及 多個拴鎖單元，分別對應(yīng)禪接于該多個接點與該接地端之間，該多個拴鎖單元根據(jù)一 控制信號依序?qū)ǎ琖調(diào)整該偏壓級產(chǎn)生的一偏壓電流，該多個拴鎖單元并于接收到一栓 鎖信號時，進入一拴鎖狀態(tài)，W校正該運算放大器的一輸出偏移電壓。
11. 如權(quán)利要求10所述的偏移電壓調(diào)整單元，其中當(dāng)該多個拴鎖單元進入該拴鎖狀態(tài) 時，僅該多個拴鎖單元中的其中之一維持導(dǎo)通，而其他拴鎖單元處于截止?fàn)顟B(tài)，W校正該運 算放大器輸出的該輸出偏移電壓。
12. 如權(quán)利要求10所述的偏移電壓調(diào)整單元，其中各該拴鎖單元包括： 一第一晶體管，該第一晶體管的源極用W接受該控制信號，且該第一晶體管的柵極用 W接受該栓鎖信號； 一第二晶體管，該第二晶體管的漏極禪接于該多個電阻之間相對應(yīng)的該接點，該第二 晶體管的源極禪接于該接地端，該第二晶體管的柵極禪接于該第一晶體管的漏極；W及 一儲存電容，禪接于該第二晶體管的柵極與該接地端之間。
13. 如權(quán)利要求12所述的偏移電壓調(diào)整單元，其中當(dāng)各該拴鎖單元的該第一晶體管接 到該控制信號時，該第一晶體管導(dǎo)通W對該儲存電容充電，使該第二晶體管導(dǎo)通，據(jù)W調(diào)整 該偏壓電流；當(dāng)各該拴鎖單元的該第一晶體管的柵極接到該栓鎖信號時，該第一晶體管截 止運作，W使該多個拴鎖單元之一的該第二晶體管導(dǎo)通，而其他拴鎖單元中的該第二晶體 管截止，據(jù)W驅(qū)動該多個拴鎖單元進入該拴鎖狀態(tài)。
14. 如權(quán)利要求10所述的偏移電壓調(diào)整單元，其中該偏移電壓調(diào)整單元禪接一校正單 元，w接受該栓鎖信號，且該校正單元包括： 一檢測單元，禪接于該運算放大器的輸出端與該控制單元，該檢測單元用W檢測該運 算放大器的該輸出電壓；W及 一栓鎖控制電路，禪接于該檢測單元與該多個拴鎖單元，該栓鎖控制電路在該校正程 序中根據(jù)該檢測單元的檢測結(jié)果，依序使該多個拴鎖單元的其中之一導(dǎo)通直到該運算放大 器的該輸出電壓產(chǎn)生一邏輯電平變化，并且在該運算放大器的輸出產(chǎn)生該邏輯電平變化 時，輸出該栓鎖信號W使該多個拴鎖單元進入該拴鎖狀態(tài)，使所選擇的該多個拴鎖單元的 其中之一維持導(dǎo)通。
【文檔編號】G09G3/32GK104347027SQ201310351054
【公開日】2015年2月11日 申請日期:2013年8月13日 優(yōu)先權(quán)日:2013年8月2日
【發(fā)明者】雷家正 申請人:聯(lián)合聚晶股份有限公司