反相器以及包含該反相器的驅(qū)動電路和顯示裝置制造方法
【專利摘要】一種反相器以及包含該反相器的驅(qū)動電路和顯示裝置。本發(fā)明涉及一種反相器，該反相器包括：以耗盡模式工作的第一N型氧化物晶體管；以及以正常模式或增強(qiáng)模式工作的第二N型氧化物晶體管，其中，所述第一N型氧化物晶體管的蝕刻阻擋層與所述第一N型氧化物晶體管的漏極之間的重疊區(qū)域大于所述第一N型氧化物晶體管的所述蝕刻阻擋層與所述第一N型氧化物晶體管的源極之間的重疊區(qū)域。
【專利說明】反相器以及包含該反相器的驅(qū)動電路和顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種反相器，更具體地，涉及一種采用氧化物半導(dǎo)體的反相器，并且涉及一種包括該反相器的驅(qū)動電路和顯示裝置。
【背景技術(shù)】
[0002]隨著信息化社會的到來，使用了各種電子器件，并且電子器件包括對輸入信號的極性進(jìn)行反轉(zhuǎn)的反相器。
[0003]通常，反相器采用具有低能耗和易設(shè)計(jì)的CMOS電路。但是，CMOS電路存在生產(chǎn)成本高、生產(chǎn)工藝復(fù)雜的缺點(diǎn)。
[0004]為了解決這些問題，建議使用增強(qiáng)型或耗盡型的PMOS或NM0S。但是，PMOS或NMOS存在能耗增加并難以實(shí)現(xiàn)全擺幅(full swing)的缺點(diǎn)。
[0005]近年來，積極進(jìn)行了利用具有優(yōu)良電氣特性的氧化物半導(dǎo)體來形成晶體管的研究。采用氧化物半導(dǎo)體的晶體管(也就是氧化物晶體管)由于其材料特性僅被形成為N-型
晶體管。
[0006]參考圖1對利用N-型氧化物晶體管形成的反相器進(jìn)行說明。圖1是根據(jù)相關(guān)技術(shù)的、采用氧化物晶體管的反相器的電路圖。
[0007]參見圖1，構(gòu)成反相器IV的第一 N-型氧化物晶體管Tl和第二 N-型氧化物晶體管T2在分別在耗盡模式和增強(qiáng)模式下工作。通過對第一晶體管Tl和第二晶體管T2進(jìn)行這樣的配置，可以實(shí)現(xiàn)全擺幅(full swing)。
[0008]但是，耗盡型的第一晶體管Tl應(yīng)當(dāng)具有厚的半導(dǎo)體層，增強(qiáng)型的第二晶體管T2應(yīng)當(dāng)具有薄的半導(dǎo)體層。為此，需要兩種工藝來形成晶體管，因此增加了生產(chǎn)成本和工藝步驟。
[0009]可以將第一晶體管Tl配置為雙柵結(jié)構(gòu)并向其提供正電壓。但是，需要形成額外的柵電極的工藝，并且減小了設(shè)計(jì)裕度，還需要額外的選通信號。
[0010]當(dāng)利用NMOS反相器形成選通驅(qū)動電路時(shí)，利用自舉原理將自舉電容與Q節(jié)點(diǎn)連接。因此N節(jié)點(diǎn)的電壓升高，由于高的驅(qū)動電壓，電路中的晶體管產(chǎn)生應(yīng)力，因此可靠性劣化。特別地，氧化物晶體管更容易受到穩(wěn)定性的影響。但是，當(dāng)利用CMOS反相器形成選通驅(qū)動電路時(shí)，不會產(chǎn)生自舉，因此可靠性得到了滿足。
[0011]如上所述，采用N-型氧化物晶體管的驅(qū)動電路存在可靠性方面的問題。

【發(fā)明內(nèi)容】

[0012]因此，本發(fā)明涉及一種反相器，以及包含該反相器的驅(qū)動電路和顯示裝置，其基本上能夠消除由于相關(guān)技術(shù)的限制和缺點(diǎn)引起的一個(gè)或多個(gè)問題。
[0013]本發(fā)明的優(yōu)點(diǎn)在于提供了一種能夠提高穩(wěn)定性的反相器、以及包含該反相器的驅(qū)動電路和顯示裝置。
[0014]本發(fā)明的附加優(yōu)點(diǎn)和特征將會在隨后的說明書中提出，并且一部分可以從說明書中得出，或者通過實(shí)施本發(fā)明得知這些附加優(yōu)點(diǎn)和特征。通過在書面說明書及其權(quán)利要求以及附圖中具體指出的結(jié)構(gòu)可以實(shí)現(xiàn)并獲得本發(fā)明的這些和其他特點(diǎn)。
[0015]如在此進(jìn)行具體實(shí)施和寬泛描述的，為了實(shí)現(xiàn)這些或其他優(yōu)點(diǎn)并根據(jù)本發(fā)明的目的，一種反相器包括:以耗盡模式工作的第一 N型氧化物晶體管；以及以正常模式或增強(qiáng)模式工作的第二 N型氧化物晶體管，其中，所述第一 N型氧化物晶體管的蝕刻阻擋層與所述第一N型氧化物晶體管的漏極之間的重疊區(qū)域大于所述第一N型氧化物晶體管的所述蝕刻阻擋層與所述第一 N型氧化物晶體管的源極之間的重疊區(qū)域。
[0016]另一方面，一種顯示器的選通驅(qū)動電路包括:移位寄存器，其包括多個(gè)反相器并輸出選通信號；其中，每個(gè)反相器包括:以耗盡模式工作的第一 N型氧化物晶體管；以及以正常模式或增強(qiáng)模式工作的第二 N型氧化物晶體管，其中，所述第一 N型氧化物晶體管的蝕刻阻擋層與所述第一N型氧化物晶體管的漏極之間的重疊區(qū)域大于所述第一N型氧化物晶體管的所述蝕刻阻擋層與所述第一 N型氧化物晶體管的源極之間的重疊區(qū)域。
[0017]在再一方面，一種顯示裝置包括:顯示面板；以及選通驅(qū)動電路，其包括向所述顯示面板的選通線輸出選通信號的移位寄存器，其中，所述移位寄存器包括多個(gè)反相器，以及其中，每個(gè)反相器包括:以耗盡模式工作的第一 N型氧化物晶體管；以及以正常模式或增強(qiáng)模式工作的第二 N型氧化物晶體管，其中，所述第一 N型氧化物晶體管的蝕刻阻擋層與所述第一 N型氧化物晶體管的漏極之間的重疊區(qū)域大于所述第一N型氧化物晶體管的所述蝕刻阻擋層與所述第一 N型氧化物晶體管的源極之間的重疊區(qū)域。
[0018]應(yīng)當(dāng)理解，上述一般性描述和隨后的詳細(xì)描述都是示例性和解釋性的，旨在提供對所要求保護(hù)的本發(fā)明做進(jìn)一步的解釋。
【專利附圖】

【附圖說明】
[0019]用于提供對本發(fā)明的進(jìn)一步理解并且被結(jié)合并構(gòu)成說明書一部分的附圖對本發(fā)明實(shí)施方式進(jìn)行了說明，并與說明書一起用來解釋本發(fā)明的主旨，其中:
[0020]圖1是根據(jù)相關(guān)技術(shù)的采用氧化物晶體管的反相器的電路圖；
[0021]圖2和圖3是用于分別地對根據(jù)本發(fā)明實(shí)施方式的反相器的第一和第二氧化物晶體管進(jìn)行例示的平面示意圖；
[0022]圖4和圖5是分別地沿著圖2的IV-1V線和圖3的V-V線截取的截面圖；
[0023]圖6是根據(jù)本發(fā)明實(shí)施方式取決于在源極和漏極與蝕刻阻擋層之間的重疊區(qū)域的閾值電壓的特性曲線圖；
[0024]圖7是示出根據(jù)本發(fā)明實(shí)施方式的顯示裝置的示意圖；
[0025]圖8是根據(jù)本發(fā)明實(shí)施方式的顯示裝置的選通驅(qū)動電路的電路圖；
[0026]圖9是圖8的等效電路圖；以及
[0027]圖10是示出當(dāng)采用根據(jù)本發(fā)明實(shí)施方式的選通驅(qū)動電路時(shí)的模擬結(jié)果的圖?！揪唧w實(shí)施方式】
[0028]將對本發(fā)明所示的實(shí)施方式進(jìn)行詳細(xì)說明，在附圖中示出了本發(fā)明這些的實(shí)施方式。
[0029]圖2和3是用于分別地對根據(jù)本發(fā)明實(shí)施方式的反相器的第一和第二氧化物晶體管進(jìn)行例示的平面示意圖，并且圖4和5是分別地沿著圖2的IV-1V線和圖3的V-V線截取的截面圖。
[0030]可參考圖1描述實(shí)施方式的反相器IV的等效電路。也就是說，反相器IV包括第一晶體管Tl和第二晶體管T2，Tl和T2都包括氧化物半導(dǎo)體。
[0031]第一晶體管Tl用作負(fù)載晶體管，第二晶體管T2用作開關(guān)晶體管。
[0032]第一晶體管Tl在耗盡模式下工作。第二晶體管T2在正常模式或增強(qiáng)模式下工作，優(yōu)選地，在增強(qiáng)模式下工作。在本實(shí)施方式中，為了解釋的目的，第二晶體管T2工作在增強(qiáng)模式下。
[0033]由于第一晶體管Tl工作在耗盡模式下，因此，相對于正常模式下的閾值電壓，第一晶體管Tl具有閾值電壓沿負(fù)方向移動的特性。由于第二晶體管T2工作在增強(qiáng)模式下，因此，相對于正常模式下的閾值電壓，第二晶體管T2具有閾值電壓沿正方向移動的特性。
[0034]為了獲得第一晶體管Tl和第二晶體管T2中每一個(gè)的閾值電壓的特性，調(diào)整在蝕刻阻擋層ESL與源極S和漏極D之間的重疊區(qū)域。以下將會進(jìn)行更詳細(xì)的解釋。
[0035]第一晶體管Tl和第二晶體管T2中的每一個(gè)都包括基板SUB上的柵極G、柵極G上的柵絕緣層G1、柵絕緣層GI上的氧化物半導(dǎo)體層OS、氧化物半導(dǎo)體層OS上的蝕刻阻擋層ESL,以及與氧化物半導(dǎo)體層OS的兩側(cè)分別接觸的源極S和漏極D。
[0036]氧化物半導(dǎo)體層OS可由包含Zn的氧化物材料(例如，ZnO或InGaZn(M)制成，但不限于此。氧化物半導(dǎo)體層OS具有良好的電氣特性，比如遷移率特性。
[0037]蝕刻阻擋層ESL覆蓋氧化物半導(dǎo)體層OS，防止在隨后處理中溝道被蝕刻而出現(xiàn)缺陷。優(yōu)選地但不是必須地，蝕刻阻擋層ESL由氧化物系列材料例如Si02制成。
[0038]在晶體管工作在正常模式的情況下，以蝕刻阻擋層ESL的中心等于溝道的中心的方式形成蝕刻阻擋層ESL。這時(shí)，蝕刻阻擋層ESL和源極S之間的重疊區(qū)域基本上等于蝕刻阻擋層ESL和漏極D之間的重疊區(qū)域。
[0039]通過調(diào)節(jié)蝕刻阻擋層ESL與源極S和漏極D之間的重疊區(qū)域，晶體管的閾值電壓可被調(diào)節(jié)。
[0040]進(jìn)一步參見圖6進(jìn)行解釋，圖6是根據(jù)本發(fā)明實(shí)施方式取決于在源極和漏極與蝕刻阻擋層之間的重疊區(qū)域的閾值電壓的特性曲線圖。
[0041]參見圖6，沿著至漏極D的方向上的位移值是正的，沿著相反方向的位移值是負(fù)的。
[0042]在這方面，隨著蝕刻阻擋層ELS移向漏極D，蝕刻阻擋層ESL和漏極D之間的重疊區(qū)域增大，因此，閾值電壓Vth沿負(fù)的方向上移動。
[0043]相反，隨著蝕刻阻擋層ESL移向源極S，蝕刻阻擋層ESL與源極S之間的重疊區(qū)域增大，因此，閾值電壓Vth沿正的方向上移動。
[0044]因此，通過調(diào)節(jié)蝕刻阻擋層ESL與源極S和漏極D之間的重疊區(qū)域，可以調(diào)節(jié)晶體管的閾值電壓性能(即工作模式)。
[0045]基于此，在該實(shí)施方式中，如圖2和4所示，第一晶體管Tl被配置為具有向漏極D移位的蝕刻阻擋層ESL。因此，蝕刻阻擋層ESL與漏極D之間的重疊區(qū)域大于蝕刻阻擋層ESL與源極S之間的重疊區(qū)域。因此，第一晶體管Tl的閾值電壓負(fù)向移位，因此，工作在耗盡模式下。[0046]如圖3和5所示，第二晶體管T2被配置為具有向源極S移位的蝕刻阻擋層ESL。因此，蝕刻阻擋層ESL與源極S之間的重疊區(qū)域大于蝕刻阻擋層ESL與漏極D之間的重疊區(qū)域。因此，第二晶體管T2的閾值電壓正向位移，因此工作在增強(qiáng)模式下。
[0047]可選的，當(dāng)?shù)诙w管T2工作在正常模式時(shí)，不需要對蝕刻阻擋層ESL進(jìn)行移位。
[0048]如上所述，將蝕刻阻擋層ESL的位置移向源極S或漏極D，并因此晶體管的性能可被調(diào)節(jié)。
[0049]因此，相比于相關(guān)技術(shù)，能夠簡化利用N型氧化物晶體管形成反相器IV的工藝。
[0050]換句話說，在相關(guān)技術(shù)中，氧化物半導(dǎo)體層具有不同的厚度，或者使用采用雙柵極類型，因此，增加了生產(chǎn)成本和工藝步驟。
[0051]但是，在本實(shí)施方式中，通過調(diào)節(jié)蝕刻阻擋層ESL的位置，可以制造采用N型氧化物晶體管的反相器IV。因此，減小了制造成本和工藝步驟。
[0052]優(yōu)選地，相比于第二晶體管T2，第一晶體管Tl的移位值(即，移位距離)是大約Iym或更多。換句話說，蝕刻阻擋層ESL與第一晶體管Tl的漏極D之間的重疊寬度比蝕刻阻擋層ESL與第二晶體管T2的漏極D之間的重疊寬度大I μ m或更多。
[0053]使用以上的反相器IV來對用于顯示裝置的選通驅(qū)動電路進(jìn)行配置，以下參考圖7-9對選通驅(qū)動電路進(jìn)行解釋。
[0054]圖7是示出根據(jù)本發(fā)明實(shí)施方式的顯示裝置的示意圖，圖8是根據(jù)本發(fā)明實(shí)施方式的顯示裝置的選通驅(qū)動電路的電路圖，圖9是圖8的等效電路圖。
[0055]參見圖7，顯示裝置100可包括顯示面板110和用于驅(qū)動顯示面板110的驅(qū)動電路部分。
[0056]驅(qū)動電路部分可包括數(shù)據(jù)驅(qū)動電路120、選通驅(qū)動電路130和定時(shí)控制電路140。
[0057]顯不面板110可包括陣列基板和面向該陣列基板的相對基板。
[0058]在顯示面板110的顯示區(qū)域AA中設(shè)置多個(gè)像素P。將像素P沿著行方向與選通線GL連接并沿著列方向與數(shù)據(jù)線DL連接。
[0059]作為顯示面板110，可以采用各種顯示面板，例如，液晶顯示面板、場發(fā)射顯示面板、包括無機(jī)電致發(fā)光顯示面板和有機(jī)發(fā)光二極管面板的電致發(fā)光顯示面板、以及電泳顯示面板。當(dāng)采用液晶顯示面板時(shí)，顯示裝置100還需要背光單元。
[0060]采用液晶面板作為顯示面板110時(shí)，像素P可包括與選通線GL、數(shù)據(jù)線DL連接的開關(guān)晶體管和與開關(guān)晶體管連接的液晶電容和存儲電容。
[0061]在可選的情況下，即采用有機(jī)發(fā)光二極管面板作為顯示面板110時(shí)，像素P可包與選通線GL和數(shù)據(jù)線DL連接的開關(guān)晶體管、與開關(guān)晶體管連接的驅(qū)動晶體管、在驅(qū)動晶體管的柵極與高電壓源之間連接的存儲電容、以及與驅(qū)動晶體管連接的有機(jī)發(fā)光二極管。
[0062]在以上的情況中，形成在顯示區(qū)域AA的晶體管可以是用于反相器的N型半導(dǎo)體晶體管。
[0063]經(jīng)由接口(例如是LVDS (低壓差分信號)接口和TMDS (最小化傳輸差分信號)接口)從外部主系統(tǒng)向定時(shí)控制電路140提供外部定時(shí)信號，其中，外部定時(shí)信號例如是水平同步信號、垂直同步信號、數(shù)據(jù)使能信號和點(diǎn)時(shí)鐘。
[0064]利用外部定時(shí)信號，定時(shí)控制電路140可生成用于控制數(shù)據(jù)驅(qū)動電路120的數(shù)據(jù)控制信號和用于控制選通驅(qū)動電路130的選通控制信號。[0065]從外部系統(tǒng)向定時(shí)控制電路140提供圖像數(shù)據(jù)，定時(shí)控制電路140處理并向數(shù)據(jù)驅(qū)動電路120提供該圖像數(shù)據(jù)。
[0066]數(shù)據(jù)驅(qū)動電路120可包括例如多個(gè)數(shù)據(jù)驅(qū)動IC DIC0可將數(shù)據(jù)IC DIC以COG(玻上芯片)或COF (覆晶薄膜)的類型與顯示面板110連接，并與數(shù)據(jù)線DL電連接。
[0067]從定時(shí)控制電路140向數(shù)據(jù)驅(qū)動電路120提供數(shù)字圖像數(shù)據(jù)和數(shù)據(jù)控制信號，并且響應(yīng)于該控制信號，數(shù)據(jù)驅(qū)動電路120向各個(gè)數(shù)據(jù)線DL輸出數(shù)據(jù)電壓。例如，根據(jù)控制信號，數(shù)據(jù)驅(qū)動電路120并行形式轉(zhuǎn)換輸入圖像數(shù)據(jù)、將圖像數(shù)據(jù)轉(zhuǎn)換成正極性/負(fù)極性的模擬數(shù)據(jù)電壓，并且向各個(gè)數(shù)據(jù)線DL輸出數(shù)據(jù)電壓。
[0068]根據(jù)來自定時(shí)控制電路140的選通控制信號，選通驅(qū)動電路130向選通線GL順序地提供選通電壓Vout。
[0069]構(gòu)成選通驅(qū)動電路130的電路的至少一部分可以被配置為GIP (面板柵驅(qū)動集成)類型，即構(gòu)成選通驅(qū)動電路130的電路的至少一部分直接形成于顯示面板110的陣列基板處。
[0070]選通驅(qū)動電路130可包括電平轉(zhuǎn)換器(level shifter) 131和移位寄存器132。
[0071]電平轉(zhuǎn)換器131對從定時(shí)控制電路140輸出的選通控制信號進(jìn)行電平轉(zhuǎn)換，并且向移位寄存器132輸出經(jīng)電平轉(zhuǎn)換的信號。
[0072]移位寄存器132可直接以GIP類型形成在陣列基板處，并與選通線GL的一端連接。換句話說，在顯示區(qū)域AA形成陣列元件的處理中，移位寄存器132可形成在非顯示區(qū)域NA中。
[0073]通過利用包括以上所述的N型氧化物晶體管的反相器IV，可以形成移位寄存器132?？梢圆捎门c在顯示區(qū)域AA中形成N型氧化物晶體管相同的工藝來形成用于移位寄存器132的N型氧化物晶體管。
[0074]參見圖8和9，移位寄存器132可包括多個(gè)晶體管。優(yōu)選地，多個(gè)晶體管是N型氧化物晶體管。
[0075]多個(gè)晶體管可包括:第一晶體管Til、T21、T31和T41 ;第二晶體管T12、T22、T32和T42 ;以及由時(shí)鐘信號CLKl和CLK2控制的第三晶體管T3到第五晶體管T5，該第一晶體管和第二晶體管構(gòu)成多個(gè)反相器，即第一至第四反相器IV1-1V4。
[0076]用于分別地形成第一反相器IVl至第四反相器IV4的第一晶體管T11、T21、T31和Τ41是耗盡型晶體管，并且用于分別地形成第一反相器IVl至第四反相器IV4的第二晶體管Τ12、Τ22、Τ32和Τ42是正常型或增強(qiáng)型晶體管。出于解釋的目的，在本實(shí)施方式中采用了增強(qiáng)型的第二晶體管。
[0077]第三晶體管Τ3至第五晶體管Τ5可以是正常型晶體管，但不限于此。
[0078]例如，第三晶體管Τ3被例如第二時(shí)鐘信號CLK2控制，并導(dǎo)通/關(guān)斷輸入信號(例如前端選通信號)。在本實(shí)施方式中，出于解釋的目的，將以下情況作為示例進(jìn)行描述:將選通信號Vout輸出至第一選通線并將選通啟動脈沖Vst輸入第三晶體管。
[0079]將第三晶體管Τ3的輸出信號輸入到串聯(lián)連接的第一反相器IVl至第四反相器IV4。
[0080]第四晶體管Τ4與第三反相器IV3連接，被例如第一時(shí)鐘信號CLKl控制，并且第四晶體管Τ4導(dǎo)通/關(guān)斷低電源電壓Vss輸出。將來自第四晶體管Τ4的輸出信號輸入到第三反相器IV3的低電源電壓輸入端。
[0081]第五晶體管T5與第三反相器IV3和第四反相器IV4之間的節(jié)點(diǎn)連接，并被例如第二時(shí)鐘信號CLK2控制，并且第五晶體管T5導(dǎo)通/關(guān)斷高電源電壓Vdd輸出。將來自第五晶體管T5的輸出信號輸入到第四反相器IV4。
[0082]在以上描述的移位寄存器132中，不需要在選通信號的輸出側(cè)設(shè)置相關(guān)技術(shù)的自舉電容。因此,防止了由于相關(guān)技術(shù)的自舉電容而產(chǎn)生的應(yīng)力。因此,實(shí)施方式的移位寄存器132可獲得如COMS移位寄存器一樣的可靠性，并且能夠穩(wěn)定地工作。
[0083]可將移位寄存器132的電路設(shè)計(jì)應(yīng)用到CMOS移位寄存器的電路設(shè)計(jì)。
[0084]圖10是示出當(dāng)采用根據(jù)本發(fā)明實(shí)施方式的選通驅(qū)動電路時(shí)的模擬結(jié)果的示意圖?？梢钥闯?，選通信號Vout被穩(wěn)定地輸出。
[0085]如上所述，對蝕刻阻擋層的位置進(jìn)行移位，使得蝕刻阻擋層與源極和漏極之間的重疊區(qū)域被調(diào)節(jié)，因此可以有效地實(shí)現(xiàn)氧化物晶體管的耗盡模式和增強(qiáng)模式，因此實(shí)現(xiàn)了與CMOS電路相似的反相器。
[0086]此外，可以采用這樣的反相器形成選通驅(qū)動電路。相比于通過使用自舉原則的相關(guān)技術(shù)的、晶體管經(jīng)受:聞驅(qū)動電壓的應(yīng)力的NMOS或PMOS驅(qū)動電路，該選通驅(qū)動電路具有如CMOS驅(qū)動電路一樣的高可靠性。
[0087]因此，可以減少生產(chǎn)成本和工藝步驟，并且可以制造如CMOS電路一樣的高可靠性電路。
[0088]在不脫離本發(fā)明精神和范圍的情況下，可以本發(fā)明實(shí)施方式進(jìn)行各種修改和變形，這對于本領(lǐng)域技術(shù)人員來說是明顯的。因此，本發(fā)明旨在涵蓋對落入權(quán)利要求及其等同物所要求保護(hù)的范圍內(nèi)的本發(fā)明的修改例和變形例。
[0089]本發(fā)明要求享有于2012年12月28日在韓國提交的韓國專利申請N0.10-2012-0157092的權(quán)益，以引證的方式并入于此，如同在此進(jìn)行了充分闡述一樣。
【權(quán)利要求】
1.一種反相器，該反相器包括: 以耗盡模式工作的第一 N型氧化物晶體管；以及 以正常模式或增強(qiáng)模式工作的第二 N型氧化物晶體管， 其中，所述第一 N型氧化物晶體管的蝕刻阻擋層與所述第一 N型氧化物晶體管的漏極之間的重疊區(qū)域大于所述第一N型氧化物晶體管的所述蝕刻阻擋層與所述第一N型氧化物晶體管的源極之間的重疊區(qū)域。
2.根據(jù)權(quán)利要求1所述的反相器，其中，所述第一N型氧化物晶體管的所述蝕刻阻擋層與所述第一 N型氧化物晶體管的所述漏極之間的重疊寬度比所述第二 N型氧化物晶體管的蝕刻阻擋層與所述第二 N型氧化物晶體管的漏極之間的重疊寬度寬約I μ m或更多。
3.根據(jù)權(quán)利要求1所述的反相器，其中，所述第二N型氧化物晶體管以所述增強(qiáng)模式工作。
4.一種顯示裝置的選通驅(qū)動電路，所述電路包括: 移位寄存器，其包括多個(gè)反相器并輸出選通信號； 其中，每個(gè)反相器包括: 以耗盡模式工作的第一 N型氧化物晶體管；以及 以正常模式或增強(qiáng) 模式工作的第二 N型氧化物晶體管， 其中，所述第一 N型氧化物晶體管的蝕刻阻擋層與所述第一 N型氧化物晶體管的漏極之間的重疊區(qū)域大于所述第一N型氧化物晶體管的所述蝕刻阻擋層與所述第一N型氧化物晶體管的源極之間的重疊區(qū)域。
5.根據(jù)權(quán)利要求4所述的電路，其中，所述第一N型氧化物晶體管的所述蝕刻阻擋層與所述第一 N型氧化物晶體管的所述漏極之間的重疊寬度比所述第二 N型氧化物晶體管的蝕刻阻擋層與所述第二 N型氧化物晶體管的漏極之間的重疊寬度寬約I μ m或更多。
6.根據(jù)權(quán)利要求4所述的電路，其中，所述移位寄存器以面板柵驅(qū)動集成GIP的形式形成于所述顯示裝置的顯示面板。
7.根據(jù)權(quán)利要求4所述的電路，其中，所述多個(gè)反相器包括沿著所述選通信號的輸出方向順序地設(shè)置的第一反相器至第四反相器，以及 其中，所述移位寄存器還包括: 第三晶體管，其被提供有前端選通信號，并且其用于根據(jù)第二時(shí)鐘信號來控制向所述第一反相器的輸出； 第四晶體管，其用于根據(jù)第一時(shí)鐘信號來控制對所述第三反相器的低電源電壓輸入端進(jìn)行的輸出；以及 第五晶體管，其用于根據(jù)所述第二時(shí)鐘信號來控制對所述第四反相器進(jìn)行的高電源電壓的輸出。
8.一種顯示裝置，所述顯示裝置包括: 顯示面板；以及 選通驅(qū)動電路，其包括向所述顯示面板的選通線輸出選通信號的移位寄存器， 其中，所述移位寄存器包括多個(gè)反相器，以及 其中，每個(gè)反相器包括: 以耗盡模式工作的第一 N型氧化物晶體管；以及以正常模式或增強(qiáng)模式工作的第二 N型氧化物晶體管， 其中，所述第一 N型氧化物晶體管的蝕刻阻擋層與所述第一 N型氧化物晶體管的漏極之間的重疊區(qū)域大于所述第一N型氧化物晶體管的所述蝕刻阻擋層與所述第一N型氧化物晶體管的源極之間的重疊區(qū)域。
9.根據(jù)權(quán)利要求8所述的裝置，其中，所述第一N型氧化物晶體管的所述蝕刻阻擋層與所述第一 N型氧化物晶體管的所述漏極之間的重疊寬度比所述第二 N型氧化物晶體管的蝕刻阻擋層與所述第二 N型氧化物晶體管的漏極之間的重疊寬度寬約I μ m或更多。
10.根據(jù)權(quán)利要求8所述的裝置，其中，所述移位寄存器以面板柵驅(qū)動集成GIP的形式形成于所述顯示裝置的顯示面板處。
11.根據(jù)權(quán)利要求8所述的裝置，其中，所述多個(gè)反相器包括沿著所述選通信號的輸出方向順序地設(shè)置的第一反相器至第四反相器，以及 其中，所述移位寄存器還包括: 第三晶體管，其被提供有前端選通信號，并且其用于根據(jù)第二時(shí)鐘信號來控制向所述第一反相器的輸出； 第四晶體管，其用于根據(jù)第一時(shí)鐘信號來控制對所述第三反相器的低電源電壓輸入端進(jìn)行的輸出；以及 第五晶體管，其用于根據(jù)所述第二時(shí)鐘信號來控制對所述第四反相器進(jìn)行的高電源電壓的輸出。
【文檔編號】G09G3/32GK103915055SQ201310728322
【公開日】2014年7月9日 申請日期:2013年12月25日 優(yōu)先權(quán)日:2012年12月28日
【發(fā)明者】鄭塤 申請人:樂金顯示有限公司