柵極驅動電路的制作方法
【專利摘要】本發(fā)明提出一種柵極驅動電路，其包括至少一組柵極驅動單元，其中每組柵極驅動單元包括本級柵極驅動單元及至少一個合并柵極驅動單元，每組柵極驅動單元至少包括第一至第十三開關元件。第一開關元件至第九開關元件構成本級柵極驅動單元，本級柵極驅動單元用于輸出本級柵極驅動信號，第十開關元件至第十三開關元件構成第一個合并柵極驅動單元，第一個合并柵極驅動單元用于輸出下一級柵極驅動信號。本發(fā)明的柵極驅動電路的每組柵極驅動單元共用多個開關元件，以減少開關元件的數(shù)目，功耗低并有利于實現(xiàn)窄邊框的設計。
【專利說明】柵極驅動電路
【技術領域】
[0001]本發(fā)明涉及一種驅動電路，特別涉及一種適用于液晶顯示裝置的柵極驅動電路。【背景技術】
[0002]液晶顯示裝置(Liquid Crystal Display, LCD)具備輕薄、節(jié)能、無福射等諸多優(yōu)點，因此已經逐漸取代傳統(tǒng)的陰極射線管(CRT)顯示器。目前液晶顯示器被廣泛地應用于高清晰數(shù)字電視、臺式計算機、個人數(shù)字助理(PDA)、筆記本電腦、移動電話、數(shù)碼相機等電子設備中。
[0003]以薄膜晶體管(Thin Film Transistor, TFT)液晶顯示裝置為例，其包括:液晶顯示面板和驅動電路，其中，液晶顯示面板包括多條柵極線與多條數(shù)據(jù)線，且相鄰的兩條柵極線與相鄰的兩條數(shù)據(jù)線交叉形成一個像素單元，每個像素單元至少包括一個薄膜晶體管。而驅動電路包括:柵極驅動電路(gate drive circuit)和源極驅動電路(source drivecircuit)。隨著生產者對液晶顯示裝置的低成本化追求以及制造工藝的提高，原本設置于液晶顯示面板以外的驅動電路集成芯片被設置于液晶顯示面板的玻璃基板上成為了可能，例如，將柵極驅動集成電路設置于陣列基板(Gate IC inArray，GIA)上從而簡化液晶顯示裝置的制造過程，并降低生產成本。
[0004]液晶顯示面板與驅動電路的基本工作原理為:柵極驅動電路通過與柵極線電性連接的上拉晶體管向柵極線送出柵極驅動信號Gn，依序將每一行的TFT打開，然后由源極驅動電路同時將一整行的像素單元充電到各自所需的電壓，以顯示不同的灰階。即首先由第一行的柵極驅動電路通過其上拉晶體管將第一行的薄膜晶體管打開，然后由源極驅動電路對第一行的像素單元進行充電。第一行的像素單元充好電時，柵極驅動電路便將該行薄膜晶體管關閉，然后第二行的柵極驅動電路通過其上拉晶體管將第二行的薄膜晶體管打開，再由源極驅動電路對第二行的像素單元進行充放電。如此依序下去，當充好了最后一行的像素單元，便又重新從第一行開始充電。
[0005]但是，由于窄邊框和高穩(wěn)定性的小尺寸面板的發(fā)展，對柵極驅動電路的設計提出了新挑戰(zhàn):一方面，窄的邊框限制了柵極驅動電路的尺寸，對應的TFT的數(shù)目也受到限制，由于每級的本級柵極驅動單元均需要有相應的TFT實現(xiàn)預充電、上拉、下拉及低電平維持等功能，因此每一個TFT都不可缺少；另一方面，高穩(wěn)定性的面板使TFT的數(shù)目增大，然而尺寸的限制卻使得柵極驅動電路的輸出的穩(wěn)定性受到影響，從而造成了柵極驅動電路設計上的一個矛盾。
[0006]因此，有必要提供改進的技術方案以克服現(xiàn)有技術中存在的以上技術問題。

【發(fā)明內容】

[0007]本發(fā)明要解決的主要技術問題是提供一種柵極驅動電路，以解決現(xiàn)有液晶顯示裝置小型化以及高穩(wěn)定性發(fā)展中柵極驅動電路的薄膜晶體管(Thin Film Transistor, TFT)數(shù)目多、功耗大的問題。[0008]為解決上述技術問題，本發(fā)明提供了一種柵極驅動電路，所述柵極驅動電路包括至少一組柵極驅動單元，其中每組柵極驅動單元包括本級柵極驅動單元及至少一個合并柵極驅動單元，每組柵極驅動單元用于輸出至少兩級柵極驅動信號，以分別驅動顯示面板上的一條對應的柵極線，每組柵極驅動單元包括第一至第十三開關元件。所述第一開關元件包括第一通路端、第二通路端和第一控制端，所述第一通路端接收參考低電壓，所述第一控制端接收上兩級柵極驅動信號。所述第二開關元件包括第三通路端、第四通路端和第二控制端，所述第三通路端與所述第二控制端相連，并接收上一級柵極驅動信號。所述第三開關元件包括第五通路端、第六通路端和第三控制端，所述第五通路端接收第一時序信號，所述第三控制端與所述第二開關元件的第四通路端相連，所述第六通路端作為本級柵極驅動單元的輸出端通過第一電容與所述第三控制端相連。所述第四開關元件包括第七通路端、第八通路端和第四控制端，所述第七通路端與所述第二開關元件的第四通路端相連，所述第四控制端接收下三級柵極驅動信號，所述第八通路端接收所述參考低電壓。
[0009]所述第五開關元件包括第九通路端、第十通路端及第五控制端，所述第九通路端與所述第二開關元件的第四通路端相連，所述第十通路端接收所述參考低電壓。所述第六開關元件包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端接收所述參考低電壓，所述第六控制端與所述第二開關元件的第四通路端相連，所述第十二通路端與所述第五開關元件的第五控制端相連。所述第七開關元件包括第十三通路端、第十四通路端及第七控制端，所述第十三通路端與所述本級柵極驅動單元的輸出端相連，所述第七控制端與所述第五開關元件的第五控制端相連，所述第十四通路端接收所述參考低電壓。所述第八開關元件包括第十五通路端、第十六通路端及第八控制端，所述第十五通路端與所述本級柵極驅動單元的輸出端相連，所述第八控制端接收第三時序信號，所述第十六通路端接收所述參考低電壓。所述第九開關元件包括第十七通路端、第十八通路端及第九控制端，所述第十七通路端與所述第九控制端相連并接收所述第一時序信號，所述第十八通路端端與所述第五開關元件的第五控制端相連。
[0010]所述第十開關元件包括第十九通路端、第二十通路端及第十控制端，所述第十九通路端與所述第十控制端相連并接收第二時序信號，所述第二十通路端與所述第五開關元件的第五控制端相連。所述第十一開關元件，其包括第二十一通路端、第二十二通路端及第十一控制端，所述第二十一通路端接收所述第二時序信號，所述第十一控制端與所述第二開關元件的第四通路端相連，所述第二十二通路端作為下一級柵極驅動單元的輸出端通過第二電容與所述第十一控制端相連。所述第十二開關元件包括第二十三通路端、第二十四通路端及第十二控制端，所述第二十三通路端與所述下一級柵極驅動單元的輸出端相連，所述第十二控制端與所述第五開元件的第五控制端相連，所述第二十四通路端接收所述參考低電壓。所述第十三開關元件包括第二十五通路端、第二十六通路端及第十三控制端，所述第二十五通路端與所述下一級柵極驅動單元的輸出端相連，所述第十三控制端接收第四時序信號，所述第二十六通路端接收所述參考低電壓。
[0011]其中，η為大于I的整數(shù)，第一開關元件至第九開關元件構成本級柵極驅動單元，第十開關元件至第十三開關元件構成合并柵極驅動單元，所述本級柵極驅動單元用于輸出本級柵極驅動信號，所述合并柵極驅動單元用于輸出至少一級柵極驅動信號。
[0012]在本發(fā)明的一個實施例中，所述每組柵極驅動單元包括兩個合并柵極驅動單元，所述每組柵極驅動單元用于輸出三級柵極驅動信號，所述每組柵極驅動單元合并柵極驅動單元還包括:第十四開關元件，其包括第二十七通路端、第二十八通路端及第十四控制端，所述第二十七通路端與所述第十四控制端相連并接收第三時序信號，所述第二十八通路端與所述第五開關元件的第五控制端相連；第十五開關元件，其包括第二十九通路端、第三十通路端及第十五控制端，所述第二十九通路端接收所述第三時序信號，所述第十五控制端與所述第二開關元件的第四通路端相連，所述第三十通路端作為下兩級柵極驅動單元的輸出端通過第三電容與所述第十五控制端相連；第十六開關元件，其包括第三十一通路端、第三十二通路端及第十六控制端，所述第三十一通路端與所述下兩級柵極驅動單元的輸出端相連，所述第十六控制端與所述第五開元件的第五控制端相連，所述第三十二通路端接收所述參考低電壓；及至少一個第十七開關元件，其包括第三十三通路端、第三十四通路端及第十七控制端，所述第三十三通路端與所述下兩級柵極驅動單元的輸出端相連，所述第十七控制端接收所述第一時序信號，所述第三十四通路端接收所述參考低電壓，其中，所述第十開關元件至所述第十三開關元件構成第一個合并柵極驅動單元，所述第十四開關元件至所述第十七開關元件構成第二個合并柵極驅動單元，所述第一個合并柵極驅動單元用于輸出下一級柵極驅動信號，所述第二個合并柵極驅動單元用于輸出下兩級柵極驅動信號。
[0013]在本發(fā)明的一個實施例中，所述第三電容為第十五開關元件的所述第三十通路端與所述第十五控制端之間的寄生電容。
[0014]在本發(fā)明的一個實施例中，每個第十五開關元件的所述第三十通路端與所述第十五控制端之間設置有獨立存儲電容，所述第三電容為第十五開關元件的所述第三十通路端與所述第十五控制端之間的寄生電容與所述獨立存儲電容之和。
[0015]在本發(fā)明的一個實施例中，所述每組柵極驅動單元用于輸出四級柵極驅動信號，所述每組柵極驅動單元還包括:第十八開關元件，其包括第三十五通路端、第三十六通路端及第十八控制端，所述第三十五通路端與所述第十八控制端相連并接收第四時序信號，所述第三十六通路端與所述第五開關元件的第五控制端相連；第十九開關元件，其包括第三十七通路端、第三十八路端及第十九控制端，所述第三十七通路端接收所述第四時序信號，所述第十九控制端與所述第二開關元件的第四通路端相連，所述第三十八通路端作為下三級柵極驅動單元的輸出端通過第四電容與所述第十九控制端相連；第二十開關元件，其包括第三十九通路端、第四十通路端及第二十控制端，所述第三十九通路端與所述下三級柵極驅動單元的輸出端相連，所述第二十控制端與所述第五開關元件的第五控制端相連，所述第四十通路端接收所述參考低電壓；及第二十一開關元件，其包括第四十一通路端、第四十二通路端及第二十一控制端，所述第四十一通路端與所述下三級柵極驅動單元的輸出端相連，所述第二十一控制端接收所述第二時序信號，所述第四十二通路端接收所述參考低電壓，其中，所述第十八開關元件至所述第二十一開關元件構成第三個合并柵極驅動單元，所述第三個合并柵極驅動單元用于輸出下三級柵極驅動信號。
[0016]在本發(fā)明的一個實施例中，所述第一電容為所述第三開關元件的所述第三控制端與所述第六通路端之間的寄生電容。
[0017]在本發(fā)明的一個實施例中，所述第三開關元件的第三控制端與第六通路端之間設置有獨立存儲電容，所述第一電容為所述第三開關元件的所述第三控制端與所述第六通路端之間的寄生電容與所述獨立存儲電容之和。
[0018]在本發(fā)明的一個實施例中，所述第二電容為所述第十一開關元件的所述第二十二通路端與所述第十一控制端之間的寄生電容。
[0019]在本發(fā)明的一個實施例中，所述第十一開關元件的所述第二十二通路端與所述第十一控制端之間設置有獨立存儲電容，所述第二電容為所述第十一開關元件的所述第二十二通路端與所述第十一控制端之間的寄生電容與所述獨立存儲電容之和。
[0020]在本發(fā)明的一個實施例中，所述第一開關元件至所述第十三開關元件均為N型晶體管或者P型晶體管。
[0021]本發(fā)明的柵極驅動電路的每組柵極驅動單元共用多個開關元件，以減少開關元件的數(shù)目，功耗低并有利于實現(xiàn)窄邊框的設計。
[0022]通過以下參考附圖的詳細說明，本發(fā)明的其它方面和特征變得明顯。但是應當知道，附圖僅僅為解釋的目的設計，而不是作為本發(fā)明的范圍的限定，這是因為其應當參考附加的權利要求。還應當知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結構和流程。
【專利附圖】

【附圖說明】
[0023]下面將結合附圖，對本發(fā)明的【具體實施方式】進行詳細的說明。
[0024]圖1為本發(fā)明一實施例的柵極驅動電路中的每組柵極驅動單元的電路結構示意圖。
[0025]圖2為如圖1所示的每組柵極驅動單元的時序示意圖。
[0026]圖3為如圖1所示的每組柵極驅動單元在環(huán)境溫度為27°C時的輸出模擬結果示意圖。
[0027]圖4為本發(fā)明一實施例的柵極驅動電路中四組柵極驅動單元的電路結構示意圖。
[0028]圖5為如圖4所示的四組柵極驅動單元的在環(huán)境溫度為27°C時的輸出模擬結果示意圖。
[0029]圖6為不同環(huán)境溫度下如圖1所述的每組柵極驅動單元與現(xiàn)有技術中兩級柵極驅動單元功耗對比示意圖。
[0030]圖7為本發(fā)明第二實施例的柵極驅動電路中的每組柵極驅動單元的電路結構示意圖。
[0031]圖8為如圖8所示的第二實施例的柵極驅動單元的時序示意圖。
[0032]圖9為本發(fā)明第三實施例的柵極驅動電路中的每組柵極驅動單元的電路結構示意圖。
[0033]圖10為如圖10所示的第三實施例的柵極驅動單元的時序示意圖。
【具體實施方式】
[0034]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0035]盡管本發(fā)明使用第一、第二、第三等術語來描述不同的元件、信號、端口、組件或部分，但是這些元件、信號、端口、組件或部分并不受這些術語的限制。這些術語僅是用來將一個元件、信號、端口、組件或部分與另一個元件、信號、端口、組件或部分區(qū)分開來。在本發(fā)明中，一個元件、端口、組件或部分與另一個元件、端口、組件或部分“相連”、“連接”，可以理解為直接電性連接，或者也可以理解為存在中間元件的間接電性連接。除非另有定義，否則本發(fā)明所使用的所有術語(包括技術術語和科學術語)具有與本發(fā)明所屬領域的普通技術人員所通常理解的意思。
[0036]本發(fā)明的柵極驅動電路(也稱為移位寄存器)包括多組柵極驅動單元(也稱為移位寄存單元)，每組柵極驅動單元用于輸出多級柵極驅動信號，每一級的柵極驅動信號依序逐次施加到每行柵極線上，柵極驅動單元之間的連接關系將在下文中做詳細闡述。
[0037]圖1為本發(fā)明的柵極驅動電路中的每組柵極驅動單元的電路結構圖。請參見圖1，本實施例柵極驅動電路，包括多組柵極驅動單元，每組柵極驅動單元用于輸出兩級柵極驅動信號，以分別驅動顯示面板上的一條對應的柵極線。每組柵極驅動單元包括第一開關元件Tl、第二開關元件T2、第三開關元件T3、第四開關元件T4、第五開關元件T5、第六開關元件T6、第七開關元件T7、第八開關元件T8、第九開關元件T9、第十開關元件T10、第十一開關元件T11、第十二開關元件T12及第十三開關元件T13。其中，第一開關元件至第九開關元件T1-T9構成本級柵極驅動單元，第十開關元件至第十三開關元件T10-T13構成合并柵極驅動單元，本級柵極驅動單元用于輸出本級柵極驅動信號Gn，合并柵極驅動單元用于輸出下一級柵極驅動信號Gn+1。
[0038]具體地，第一開關元件Tl包括第一通路端、第二通路端和第一控制端，第一通路端接收參考低電壓VGL，第一控制端接收向上相差兩級的柵極驅動單元所輸出的上兩級柵極驅動信號Gn-2。第二開關元件T2包括第三通路端、第四通路端和第二控制端，第三通路端與第二控制端相連，并接收向上相差一級的柵極驅動單元輸出的上一級柵極驅動信號Gn-1。第三開關元件T3包括第五通路端、第六通路端和第三控制端，第五通路端接收第一時序信號CLKA，第三控制端與第二開關元件T2的第四通路端相連，第六通路端作為本級柵極驅動單元的輸出端通過第一電容Cl與第三控制端相連。第四開關元件T4包括第七通路端、第八通路端和第四控制端，第七通路端與第二開關元件T2的第四通路端相連，第四控制端接收向下相差三級的柵極驅動單元輸出的下三級柵極驅動信號Gn+3，第八通路端接收參考低電壓VGL。
[0039]第五開關元件T5包括第九通路端、第十通路端及第五控制端，第九通路端與第二開關元件T2的第四通路端相連，第十通路端接收參考低電壓VGL。第六開關元件T6包括第十一通路端、第十二通路端及第六控制端，第十一通路端接收參考低電壓VGL，第六控制端與第二開關元件T2的第四通路端相連，第十二通路端與第五開關元件T5的第五控制端相連。第七開關元件T7包括第十三通路端、第十四通路端及第七控制端，第十三通路端與本級柵極驅動單元的輸出端相連，第七控制端與第五開關元件T5的第五控制端相連，第十四通路端接收參考低電壓VGL。第八開關元件T8包括第十五通路端、第十六通路端及第八控制端，第十五通路端與本級柵極驅動單元的輸出端相連，第八控制端接收第三時序信號CLKC，第十六通路端接收參考低電壓VGL。第九開關元件T9包括第十七通路端、第十八通路端及第九控制端，第十七通路端與第九控制端相連并接收第一時序信號CLKA，第十八通路端與第五開關元件T5的第五控制端相連。
[0040]第十開關元件TlO包括第十九通路端、第二十通路端及第十控制端，第十九通路端與第十控制端相連并接收第二時序信號CLKB，第二十通路端與第五開關元件T5的第五控制端相連。第十一開關元件T11，其包括第二十一通路端、第二十二通路端及第十一控制端，第二十一通路端接收第二時序信號CLKB，第十一控制端與第二開關元件T2的第四通路端相連，第二十二通路端作為下一級柵極驅動單元的輸出端通過第二電容C2與第十一控制端相連。第十二開關元件T12包括第二十三通路端、第二十四通路端及第十二控制端，第二十三通路端與下一級柵極驅動單元的輸出端相連，第十二控制端與第五開關元件的第五控制端相連，第二十四通路端接收參考低電壓VGL。第十三開關元件T13包括第二十五通路端、第二十六通路端及第十三控制端，第二十五通路端與下一級柵極驅動單元的輸出端相連，第十三控制端接收第四時序信號CLKD，第二十六通路端接收參考低電壓VGL。
[0041]其中，第一電容Cl為第三開關元件T3的第三控制端與第六通路端之間的寄生電容。當然本領域的技術人員可以理解的是，也可以在第三開關元件T3的第三控制端與第六通路端之間設置獨立存儲電容，此時，第一電容Cl為第三開關元件T3的第三控制端與第六通路端之間的寄生電容 與獨立存儲電容之和。
[0042]其中，第二電容C2為第十一開關元件Tll的第二十二通路端與第十一控制端之間的寄生電容。當然本領域的技術人員可以理解的是，也可以在第十一開關元件Tll的第二十一通路端與第十一控制端之間設置獨立存儲電容，此時，第二電容C2為第十一開關元件Tll的第二十二通路端與第十一控制端之間的寄生電容與獨立存儲電容之和。
[0043]在本實施例中，第一至第十三開關元件T13均利用N型晶體管而實現(xiàn)。第一控制端至第十三控制端為柵極，第一開關元件Tl的第二通路端、第二開關元件T2的第三通路端、第三開關元件T3的第五通路端、第四開關元件T4的第七通路端、第五開關元件T5的第九通路端、第六開關元件T6的第十一通路端、第七開關元件T7的第十三通路端、第八開關元件T8的第十五通路端、第九開關元件T9的第十七通路端、第十開關元件TlO的第十九通路端、第十一開關元件Tll的第二十一通路端、第十二開關元件T12的第二十三通路端及第十三開關元件T13的第二十五通路端均為漏極。第一開關元件Tl的第一通路端、第二開關元件T2的第四通路端、第三開關元件T3的第六通路端、第四開關元件T4的第八通路端、第五開關元件T5的第十通路端、第六開關元件T6的第十二通路端、第七開關元件T7的第十四通路端、第八開關元件T8的第十六通路端、第九開關元件T9的第十八通路端、第十開關元件TlO的第二十通路端、第十一開關元件Tll的第二十二通路端、第十二開關元件T12的第二十四通路端及第十三開關元件T13的第二十六通路端均為源級。
[0044]當然，本領域技術人員可以理解的是，第一至第十三開關元件T13也可以采用其他的開關元件而實現(xiàn)，例如P型晶體管。以下以N型晶體管為例來具體地介紹本發(fā)明的工作原理。
[0045]請參見圖2,其為如圖1所示的每組柵極驅動單元的時序示意圖。如圖2所示，第一時序信號CLKA至第四時序信號CLKD依次相差1/4周期，具體的，第三時序信號CLKC早于第四時序信號CLKD1/4周期、第四時序信號CLKD早于第一時序信號CLKA1/4周期、第一時序信號CLKA早于第二時序信號CLKB1/4周期,第二時序信號CLKB晚于第三時序信號CLKC3/4 周期。
[0046]每組柵極驅動單元的工作過程分為7個階段:
[0047]階段1:當向上相差兩級的柵極驅動單元所輸出的上兩級柵極驅動信號Gn-2為高電平時，第一開關元件Tl導通，節(jié)點QB通過導通的第一開關元件Tl被拉低到參考低電壓VGL，且輸入的第三時序信號CLKC為高電平時，第八開關元件T8導通，本級柵極驅動單元輸出的本級柵極驅動信號Gn的電壓通過導通的第八開關元件T8而被維持在參考低電壓VGL。
[0048]階段2:當向上相差一級的柵極驅動單元所輸出的上一級柵極驅動信號Gn-1的電平由低變高時，第二開關元件T2導通，節(jié)點Q被預充電。當?shù)谒臅r序信號CLKD的電平由低變高時，第十三開關元件T13導通，下一級柵極驅動單元輸出的下一級柵極驅動信號Gn+1的電壓通過導通的第十三開關元件T13被維持在參考低電壓VGL。
[0049]階段3:由于節(jié)點Q在第二階段已經被預充電，因此當?shù)谝粫r序信號CLKA的電平由低到高時，第三開關元件T3導通，處于高電平的第一時序信號CLKA通過導通的第三開關元件T3對本級柵極驅動單元的輸出端進行充電。此時由于第一電容Cl的自舉作用，隨著本級柵極驅動單元輸出端的電壓的升高，其可以使Q點的電壓被進一步拉高，節(jié)點Q處電壓的進一步拉高，使得第三開關元件T3導通地更加充分，從而使得本級柵極驅動單元的輸出端的電壓變?yōu)楦唠娖健Ｖ档米⒁獾氖?，在本發(fā)明中，可以直接采用第三開關元件T3的第三控制端與第六通路端之間的寄生電容作為第一電容Cl，或者為了提升上拉效果，還可以在第三開關元件T3的第三控制端與第六通路端之間設置獨立存儲電容，其中，該獨立存儲電容與第三開關元件T3的第三控制端與第六通路端之間的寄生電容并聯(lián)并共同作為第一電容Cl，即第一電容Cl等于第三開關元件T3的第三控制端與第六通路端之間的寄生電容與獨立存儲電容之和。
[0050]階段4:第一時序信號CLKA的電平由高到低，由于節(jié)點Q在階段2-3時電壓經過了兩次拉升，因此第三開關元件T3導通，柵極驅動單元的輸出端的電壓Gn通過導通的第三開關元件T3被第一時序信號CLKA的低電平拉低，且由于第一電容Cl的自舉作用，節(jié)點Q的電壓被拉低一部分。當?shù)诙r序信號CLKB由低變高時，第十一開關元件Tll導通，下一級柵極驅動單元的輸出端的電壓Gn+Ι通過導通的第十一開關元件Tll被拉高，且由于第二電容C2的自舉作用，節(jié)點Q的電壓被拉高，第十一開關元件Tl I導通得更充分，下一級柵極驅動單元輸出的下一級柵極驅動信號Gn+Ι的電壓被升到高電平。
[0051]階段5:第二時序信號CLKB的電平由高變低，由于在階段4，節(jié)點Q的電壓被拉高且第十一開關元件Tll導通，因此下一級柵極驅動單元的輸出端的電壓G被拉低到參考低電壓VGL。此外，由于第二電容C2的自舉作用，節(jié)點Q被拉低一部分。
[0052]階段6:下拉信號輸入端輸入的下三級驅動信號Gn+3的電平由低到高，第四開關元件T4導通，節(jié)點Q的電壓被拉低到參考低電壓VGL。
[0053]階段7:階段7后為低電平維持階段。在階段5-6時，本級柵極驅動單元所輸出的本級柵極驅動信號Gn及下一級柵極驅動單元輸出的下一級柵極驅動信號Gn+Ι已經被拉低至低電平，因此，在后續(xù)的時間內，即階段7，需要使本級柵極驅動信號Gn及下一級柵極驅動單元輸出的下一級柵極驅動信號Gn+Ι維持在低電平，從而獲得理想的波形。
[0054]但是，由于第一時序信號CLKA及第二時序信號CLKC為時鐘信號，其在后續(xù)的時間內(即階段7之后)還會不停地產生脈沖，會對本級柵極驅動單元輸出的柵極驅動信號及合并柵極驅動單元輸出的下一級柵極驅動信號Gn+Ι產生影響，為了消除這些影響，本發(fā)明實施例利用開關元件T5、T7、T9、TlO及T12來進行改善。
[0055]具體地，在后續(xù)的時間內，當?shù)谝粫r序信號CLKA由低變高時(即圖2所示的第二個及后續(xù)的脈沖內)，第九開關元件T9導通，節(jié)點QB通過導通的第九開關元件T9被充電。受節(jié)點QB處電壓的影響，第五開關元件T5、第七開關元件T7及第十二開關元件T12導通，本級柵極驅動單元輸出的本級柵極驅動信號Gn的電壓通過導通的第五開關元件T5及導通的第七開關元件T7而被維持到參考低電壓VGL，且下一級柵極驅動單元輸出的下一級柵極驅動信號Gn+Ι的電壓通過導通的第十二開關元件T12被維持在參考低電壓VGL。
[0056]同理，當?shù)诙r序信號CLKB由低變高時(即圖2所示的第二個及后續(xù)的脈沖內)，第十開關元件TlO導通，節(jié)點QB通過導通的第十開關元件TlO被充電。受節(jié)點QB處電壓的影響，第五開關元件T5、第七開關元件T7及第十二開關元件T12導通，本級柵極驅動信號Gn的電壓通過導通的第五開關元件T5及導通的第七開關元件T7而被維持到參考低電壓VGL，且下一級柵極驅動單元輸出的下一級柵極驅動信號Gn+Ι的電壓通過導通的第十二開關元件T12被維持在參考低電壓VGL。
[0057]通過對本實施例時序控制的描述可以看到，本實施例的每組柵極驅動單元利用第一開關元件Tl至第十三開關元件T13輸出穩(wěn)定的本級柵極驅動信號Gn及下一級柵極驅動信號Gn+Ι，相較于現(xiàn)有技術中輸出兩級柵極驅動信號則需要單獨的兩級柵極驅動單元，本實施例中只要一組柵極驅動單元就可以輸出兩級柵極驅動信號，且每組柵極驅動單元可以共用多個開關元件，將開關元件減少到了 13個，功耗低并有利于實現(xiàn)窄邊框的設計。
[0058]本實施例每組柵極驅動單元接收向上相差兩級的柵極驅動單元所輸出的上兩級柵極驅動信號Gn-2、向上相差一級的柵極驅動單元所輸出的上一級柵極驅動信號Gn-1、以及向下相差三級的柵極驅動單元所輸出的下三級柵極驅動信號Gn+3。即假設本實施例每組柵極驅動單元中的本級柵極驅動單元是第η級柵極驅動單元及合并柵極驅動單元是第η+1級柵極驅動單元，其中，n ^ 3，其輸出的柵極驅動信號為Gn及Gn+Ι，則向上相差兩級的柵極驅動單元所輸出的上兩級柵極驅動信號為Gn-2，向上相差一級的柵極驅動單元所輸出的上一級柵極驅動信號為Gn-1、以及向下相差三級的柵極驅動單元所輸出的下三級柵極驅動信號為Gn+3。
[0059]值得注意的是，在這種連接方式下，第一組柵極驅動單元沒有向上相差一級的柵極驅動單元，第一組柵極驅動單元沒有向上相差兩級的柵極驅動單元，最后一組柵極驅動單元沒有向下相差三級的柵極驅動單元，第一組柵極驅動單元的上一級柵極驅動信號Gn-Ι，第一組柵極驅動單元的上兩級柵極驅動信號Gn-2，最后一組柵極驅動單元的下三級柵極驅動信號Gn+3均要由外部信號電路提供。
[0060]圖3為如圖1所示的每組柵極驅動單元在環(huán)境溫度為27°C時的輸出模擬結果示意圖。如圖3所示，在環(huán)境溫度為27°C時，本發(fā)明的每組柵極驅動單元能輸出穩(wěn)定的本級柵極驅動信號Gn及下一級柵極驅動信號Gn+1。
[0061]如圖4所示，以四組柵極驅動單元為例，對于如圖1所示的用于輸出本級柵極驅動信號Gn及下一級柵極驅動信號Gn+Ι的每組柵極驅動單元，M端口接收上兩級柵極驅動信號Gn-2，N端口接收上一級柵極驅動信號Gn-1，P端口接收下三級柵極驅動信號Gn+3。而第一組柵極驅動單元沒有向上相差兩級或一級的柵極驅動單元，因此第一組柵極驅動單元的M端口 接收第一外部信號源STVl提供的信號，第一組柵極驅動單元的N端口接收第二外部信號源STV2提供的信號；同時，第四組柵極驅動單元沒有向下相差三級的柵極驅動單元，所以第四組柵極驅動單元的P端口接收第四外部信號源STV3提供的信號。[0062]其中，第一組至第四組柵極驅動單元均接收時序產生電路輸出的四個時序信號。
[0063]圖5為如圖4所示的四組柵極驅動單元的在環(huán)境溫度為27°C時的輸出模擬結果示意圖。如圖5所示，在環(huán)境溫度為27°C時，本發(fā)明的八級柵極驅動單元能輸出穩(wěn)定的八級柵極驅動信號。
[0064]圖6為不同環(huán)境溫度下本發(fā)明與現(xiàn)有技術中兩級柵極驅動單元功耗對比示意圖。如圖6所示，其中假設負載電阻Rload的阻值為1200 Ω，負載電容Cload的容值為60pf。在20°C、27°C及80°C本發(fā)明中320級柵極驅動單元功耗均明顯小于現(xiàn)有技術中320級柵極驅動單元功耗?？梢钥闯?，本發(fā)明的兩級柵極驅動單元在不同的環(huán)境溫度均比現(xiàn)有技術中的兩級柵極驅動單元的功耗低。
[0065]圖7為本發(fā)明第二實施例的柵極驅動電路中的每組柵極驅動單元的電路結構示意圖。如圖7所示的每組柵極驅動電路與圖1所示每組柵極驅動電路的架構基本相同，不同之處僅僅在于:每組柵極驅動單元中具有兩個合并柵極驅動單元，每個合并柵極驅動單元用于輸出一級柵極驅動信號，每組柵極驅動單元用以輸出三級柵極驅動信號。具體的，每組柵極驅動單元還包括:第十四開關元件T14、第十五開關元件T15、第十六開關元件T16、第十七開關元件T17。其中，第一開關元件至第九開關元件T1-T9構成本級柵極驅動單元，第十開關元件至第十三開關元件構成第一個合并柵極驅動單元，第十四開關元件至第十七開關元件構成第二個合并柵極驅動單元，本級柵極驅動單元用于輸出本級柵極驅動信號Gn，第一個合并柵極驅動單元用于輸出下一級柵極驅動信號Gn+1，第二個合并柵極驅動單元用于輸出下兩級柵極驅動信號Gn+2。
[0066]具體的，第十四開關元件T14包括第二十七通路端、第二十八通路端及第十四控制端，第二十七通路端與第十四控制端相連并接收第三時序信號CLKC,第二十八通路端與第五開關元件T5的第五控制端相連。第十五開關元件T15包括第二十九通路端、第三十通路端及第十五控制端，第二十九通路端接收第三時序信號CLKC,第十五控制端與第二開關元件T2的第四通路端相連，第三十通路端作為下兩級柵極驅動單元的輸出端通過第三電容C3與第十五控制端相連。第十六開關元件T16包括第三十一通路端、第三十二通路端及第十六控制端，第三十一通路端與下兩級柵極驅動單元的輸出端相連，第十六控制端與第五開元件T5的第五控制端相連，第三十二通路端接收參考低電壓VGL。第十七開關元件T17包括第三十三通路端、第三十四通路端及第十七控制端，第三十三通路端與下兩級柵極驅動單元的輸出端相連，第十七控制端接收第一時序信號CLKA，第三十四通路端接收參考低電壓VGL。
[0067]其中，第三電容C3為第十五開關元件T15的第十五控制端與第三十通路端之間的寄生電容。當然本領域的技術人員可以理解的是，也可以在第十六開關元件T15的第十五控制端與第三十通路端之間設置有獨立存儲電容，此時，第三電容C3為第十五開關元件T15的第十五控制端與第三十通路端之間的寄生電容與獨立存儲電容之和。
[0068]本實施例的第十四開關元件至第十七開關元件T14-T17與圖1中的第十開關元件至第十三開關元件T10-T13的工作原理相同，在此不再贅述。
[0069]圖8為如圖7所示的每組柵極驅動單元的時序示意圖。如圖8所示的時序示意圖與圖3基本相同，不同之處僅僅在于:圖7所示的每組柵極驅動單元用于輸出本級柵極驅動信號Gn，下一級柵極驅動信號Gn+Ι及下兩級柵極驅動信號Gn+2。[0070]圖9為本發(fā)明第三實施例的柵極驅動電路中的每組柵極驅動單元的電路結構示意圖。如圖9所示的每組柵極驅動電路與圖7所示每組柵極驅動電路的工作架構及原理基本相同，不同之處僅僅在于:每組柵極驅動單元具有三個合并柵極驅動單元，每個合并柵極驅動單元用于輸出一級柵極驅動信號，每組柵極驅動單元用以輸出三級柵極驅動信號。具體的，每組柵極驅動單元還包括:第十八開關元件T18、第十九開關元件T19、第二十開關元件T20、第二十一開關元件T21。其中，第一開關元件至第九開關元件T1-T9構成本級柵極驅動單元，第十開關元件至第十三開關元件構成第一個合并柵極驅動單元，第十四開關元件至第十七開關元件構成第二個合并柵極驅動單元，第十八開關元件至第二十一開關元件構成第三個合并柵極驅動單元，本級柵極驅動單元用于輸出本級柵極驅動信號Gn，第一個合并柵極驅動單元用于輸出下一級柵極驅動信號Gn+Ι，第二個合并柵極驅動單元用于輸出下兩級柵極驅動信號Gn+2，第三個合并柵極驅動單元用于輸出下三級柵極驅動信號Gn+3。
[0071]具體的，第十八開關元件T18包括第三十五通路端、三十六通路端及第十八控制端，第三十五通路端與第十八控制端相連并接收第四時序信號CLKD，第三十六通路端與第五開關元件T5的第五控制端相連。第十九開關元件T19包括第三十七通路端、第三十八通路端及第十九控制端，第三十七通路端接收第四時序信號CLKD，第十九控制端與第二開關元件T2的第四通路端相連，第三十八通路端作為下兩級柵極驅動單元的輸出端通過第四電容C4與第十九控制端相連。第二十開關元件T20包括第三十九通路端、第四十通路端及第二十控制端，第三十九通路端與下三級柵極驅動單元的輸出端相連，第二十控制端與第五開元件T5的第五控制端相連，第四十通路端接收參考低電壓VGL。第二十一開關元件T21包括第四十一通路端、第四十二通路端及第二十一控制端，第四十一通路端與下三級柵極驅動單元的輸出端相連，第二十一控制端接收第二時序信號CLKB，第四十二通路端接收參考低電壓VGL。
[0072]其中，第四電容C4為第十九開關元件T19的第十九控制端與第三十八通路端之間的寄生電容。當然本領域的技術人員可以理解的是，也可以在第十九開關元件T19的第十九控制端與第三十八通路端之間設置有獨立存儲電容，此時，第四電容C4為第十九開關元件T19的第十九控制端與第三十八通路端之間的寄生電容與獨立存儲電容之和。
[0073]圖10為如圖9所示的四級柵極驅動單元的時序示意圖。如圖10所示的時序示意圖與圖8基本相同，不同之處僅僅在于:圖10所示的每組柵極驅動單元用于輸出本級柵極驅動信號Gn，下一級柵極驅動信號Gn+Ι、下兩級柵極驅動信號Gn+2及下三級柵極驅動信號Gn+3 ο
[0074]綜上所述，本發(fā)明的柵極驅動電路的每組柵極驅動單元共用多個開關元件，以減少開關元件的數(shù)目，功耗低并有利于實現(xiàn)窄邊框的設計。
[0075]以上，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例，例如每組柵極驅動單元還可以用于輸出四級或四級以上的柵極驅動信號。但凡是未脫離本發(fā)明技術方案內容，依據(jù)本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內。
[0076]本文中應用了具體個例對本發(fā)明的柵極驅動電路及實施方式進行了闡述，以上實施方式的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領域的一般技術人員，依據(jù)本發(fā)明的思想，在【具體實施方式】及應用范圍上均會有改變之處，綜上，本說明書內容不應理解為對本發(fā)明的限制，本發(fā)明的保護范圍應以所附的權利要求為準。
【權利要求】
1.一種柵極驅動電路，其特征在于，包括至少一組柵極驅動單元，其中每組柵極驅動單元包括本級柵極驅動單元及至少一個合并柵極驅動單元，每組柵極驅動單元用于輸出至少兩級柵極驅動信號，以分別驅動顯示面板上的一條對應的柵極線，每組柵極驅動單元包括: 第一開關元件，其包括第一通路端、第二通路端和第一控制端，所述第一通路端接收參考低電壓，所述第一控制端接收上兩級柵極驅動信號； 第二開關元件，其包括第三通路端、第四通路端和第二控制端，所述第三通路端與所述第二控制端相連，并接收上一級柵極驅動信號； 第三開關元件，其包括第五通路端、第六通路端和第三控制端，所述第五通路端接收第一時序信號，所述第三控制端與所述第二開關元件的第四通路端相連，所述第六通路端作為本級柵極驅動單元的輸出端通過第一電容與所述第三控制端相連； 第四開關元件，其包括第七通路端、第八通路端和第四控制端，所述第七通路端與所述第二開關元件的第四通路端相連，所述第四控制端接收下三級柵極驅動信號，所述第八通路端接收所述參考低電壓； 第五開關元件，其包括第九通路端、第十通路端及第五控制端，所述第九通路端與所述第二開關元件的第四通路端相連，所述第十通路端接收所述參考低電壓； 第六開關元件，其包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端接收所述參考低電壓，所述第六控制端與所述第二開關元件的第四通路端相連，所述第十二通路端與所述第五開關元件的第五控制端相連； 第七開關元件，其包括第十三通路端、第十四通路端及第七控制端，所述第十三通路端與所述本級柵極驅動單元的輸出端相連，所述第七控制端與所述第五開關元件的第五控制端相連，所述第十四通路端接收所述參考低電壓；` 第八開關元件，其包括第十五通路端、第十六通路端及第八控制端，所述第十五通路端與所述本級柵極驅動單元的輸出端相連，所述第八控制端接收第三時序信號，所述第十六通路端接收所述參考低電壓； 第九開關元件，其包括第十七通路端、第十八通路端及第九控制端，所述第十七通路端與所述第九控制端相連并接收所述第一時序信號，所述第十八通路端端與所述第五開關元件的第五控制端相連； 第十開關元件，其包括第十九通路端、第二十通路端及第十控制端，所述第十九通路端與所述第十控制端相連并接收第二時序信號，所述第二十通路端與所述第五開關元件的第五控制端相連； 第十一開關元件，其包括第二十一通路端、第二十二通路端及第十一控制端，所述第二十一通路端接收所述第二時序信號，所述第十一控制端與所述第二開關元件的第四通路端相連，所述第二十二通路端作為下一級柵極驅動單元的輸出端通過第二電容與所述第i 控制端相連； 第十二開關元件，其包括第二十三通路端、第二十四通路端及第十二控制端，所述第二十三通路端與所述下一級柵極驅動單元的輸出端相連，所述第十二控制端與所述第五開元件的第五控制端相連，所述第二十四通路端接收所述參考低電壓；及 第十三開關元件，其包括第二十五通路端、第二十六通路端及第十三控制端，所述第二十五通路端與所述下一級柵極驅動單元的輸出端相連，所述第十三控制端接收第四時序信號，所述第二十六通路端接收所述參考低電壓； 其中，第一開關元件至第九開關元件構成本級柵極驅動單元，第十開關元件至第十三開關元件構成合并柵極驅動單元，所述本級柵極驅動單元用于輸出本級柵極驅動信號，所述合并柵極驅動單元用于輸出下一級柵極驅動信號。
2.如權利要求1所述的柵極驅動電路，其特征在于，所述每組柵極驅動單元包括兩個合并柵極驅動單元，所述每組柵極驅動單元用于輸出三級柵極驅動信號，所述每組柵極驅動單元還包括: 第十四開關元件，其包括第二十七通路端、第二十八通路端及第十四控制端，所述第二十七通路端與所述第十四控制端相連并接收第三時序信號，所述第二十八通路端與所述第五開關元件的第五控制端相連； 第十五開關元件，其包括第二十九通路端、第三十通路端及第十五控制端，所述第二十九通路端接收所述第三時序信號，所述第十五控制端與所述第二開關元件的第四通路端相連，所述第三十通路端作為下兩級柵極驅動單元的輸出端通過第三電容與所述第十五控制端相連； 第十六開關元件，其包括第三十一通路端、第三十二通路端及第十六控制端，所述第三十一通路端與所述下兩級柵極驅動單元的輸出端相連，所述第十六控制端與所述第五開元件的第五控制端相連，所述第三十二通路端接收所述參考低電壓；及 至少一個第十七開關元件，其包括第三十三通路端、第三十四通路端及第十七控制端，所述第三十三通路端與所述下兩級柵極驅動單元的輸出端相連，所述第十七控制端接收所述第一時序信號，所述第三十四通路端接收所述參考低電壓， 其中，所述第十開關元件至所述第十三開關元件構成第一個合并柵極驅動單元，所述第十四開關元件至所述第十七開關元件構成第二個合并柵極驅動單元，所述第一個合并柵極驅動單元用于輸出下一級柵極驅動信號，所述第二個合并柵極驅動單元用于輸出下兩級柵極驅動信號。
3.如權利要求2所述的柵極驅動電路，其特征在于，所述第三電容為第十五開關元件的所述第三十通路端與所述第十五控制端之間的寄生電容。
4.如權利要求2所述的柵極驅動電路，其特征在于，每個第十五開關元件的所述第三十通路端與所述第十五控制端之間設置有獨立存儲電容，所述第三電容為第十五開關元件的所述第三十通路端與所述第十五控制端之間的寄生電容與所述獨立存儲電容之和。
5.如權利要求2所述的柵極驅動電路，其特征在于，所述每組柵極驅動單元用于輸出四級柵極驅動信號，所述每組柵極驅動單元還包括: 第十八開關元件，其包括第三十五通路端、第三十六通路端及第十八控制端，所述第三十五通路端與所述第十八控制端相連并接收第四時序信號，所述第三十六通路端與所述第五開關元件的第五控制端相連； 第十九開關元件，其包括第三十七通路端、第三十八路端及第十九控制端，所述第三十七通路端接收所述第四時序信號，所述第十九控制端與所述第二開關元件的第四通路端相連，所述第三十八通路端作為下`三級柵極驅動單元的輸出端通過第四電容與所述第十九控制端相連；第二十開關元件，其包括第三十九通路端、第四十通路端及第二十控制端，所述第三十九通路端與所述下三級柵極驅動單元的輸出端相連，所述第二十控制端與所述第五開關元件的第五控制端相連，所述第四十通路端接收所述參考低電壓；及 第二十一開關元件，其包括第四十一通路端、第四十二通路端及第二十一控制端，所述第四十一通路端與所述下三級柵極驅動單元的輸出端相連，所述第二十一控制端接收所述第二時序信號，所述第四十二通路端接收所述參考低電壓， 其中，所述第十八開關元件至所述第二十一開關元件構成第三個合并柵極驅動單元，所述第三個合并柵極驅動單元用于輸出下三級柵極驅動信號。
6.如權利要求1所述的柵極驅動電路，其特征在于，所述第一電容為所述第三開關元件的所述第三控制端與所述第六通路端之間的寄生電容。
7.如權利要求1中所述的柵極驅動電路，其特征在于，所述第三開關元件的第三控制端與第六通路端之間設置有獨立存儲電容，所述第一電容為所述第三開關元件的所述第三控制端與所述第六通路端之間的寄生電容與所述獨立存儲電容之和。
8.如權利要求1所述的柵極驅動電路，其特征在于，所述第二電容為所述第十一開關元件的所述第二十二通路端與所述第十一控制端之間的寄生電容。
9.如權利要求1所述的柵極驅動電路，其特征在于，所述第十一開關元件的所述第二十二通路端與所述第十一控制端之間設置有獨立存儲電容，所述第二電容為所述第十一開關元件的所述第二十二通路端與所述第十一控制端之間的寄生電容與所述獨立存儲電容之和。
10.如權利要求1所述的柵極驅動電路，其特征在于，所述第一開關元件至所述第十三開關元件均為N型晶體管或者P型晶體管。
【文檔編號】G09G3/36GK103680458SQ201410000970
【公開日】2014年3月26日 申請日期:2014年1月2日 優(yōu)先權日:2014年1月2日
【發(fā)明者】鄭會龍, 李亞鋒, 喬艷冰, 廖家德 申請人:昆山龍騰光電有限公司