像素電路、顯示基板和顯示裝置制造方法
【專(zhuān)利摘要】本發(fā)明提供一種像素電路，該像素電路包括控制部和發(fā)光二極管，所述控制部包括驅(qū)動(dòng)薄膜晶體管、高電平輸入端、低電平輸入端、參考端、至少一個(gè)電容和多個(gè)開(kāi)關(guān)薄膜晶體管，所述發(fā)光二極管的陰極與所述低電平輸入端相連，所述驅(qū)動(dòng)薄膜晶體管串接在所述發(fā)光二極管和所述高電平輸入端之間，且所述驅(qū)動(dòng)薄膜晶體管的柵極、一個(gè)所述電容、一個(gè)所述開(kāi)關(guān)薄膜晶體管與所述參考端串接，其中，所述參考端與所述低電平輸入端相連，以在所述像素電路的復(fù)位階段對(duì)與所述驅(qū)動(dòng)薄膜晶體管的柵極串接的所述電容進(jìn)行放電。本發(fā)明還提供一種顯示基板和一種顯示裝置。所述像素電路具有較小的功耗。
【專(zhuān)利說(shuō)明】像素電路、顯示基板和顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示裝置領(lǐng)域，具體地，涉及一種像素電路、一種包括該像素電路的顯示基板和一種包括該顯示基板的顯示裝置。
【背景技術(shù)】
[0002]電致發(fā)光顯示裝置的工作過(guò)程包括三個(gè)階段:第一個(gè)階段為像素復(fù)位階段，在像素復(fù)位階段，像素電路的參考端與低電平相連，對(duì)驅(qū)動(dòng)晶體管的柵極進(jìn)行放電；第二個(gè)階段為數(shù)據(jù)寫(xiě)入階段，在數(shù)據(jù)寫(xiě)入階段，為存儲(chǔ)電容充電；第三個(gè)階段為發(fā)光階段，在該發(fā)光階段，為發(fā)光件充電。
[0003]像素復(fù)位時(shí)所需的電平由電路板提供，因此增加了像素電路的驅(qū)動(dòng)電壓。
[0004]因此，如何降低顯示裝置的用電量成為本領(lǐng)域亟待解決的技術(shù)問(wèn)題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種像素電路、一種包括該像素電路的顯示基板和一種包括該顯示基板的顯示裝置，包括所述顯示基板的顯示裝置具有較小的耗電量。
[0006]為了實(shí)現(xiàn)上述目的，作為本發(fā)明的一個(gè)方面，提供一種像素電路，該像素電路包括控制部和發(fā)光二極管，所述控制部包括驅(qū)動(dòng)薄膜晶體管、高電平輸入端、低電平輸入端、參考端、至少一個(gè)電容和多個(gè)開(kāi)關(guān)薄膜晶體管，所述發(fā)光二極管的陰極與所述低電平輸入端相連，所述驅(qū)動(dòng)薄膜晶體管串接在所述發(fā)光二極管和所述高電平輸入端之間，且所述驅(qū)動(dòng)薄膜晶體管的柵極、一個(gè)所述電容、一個(gè)所述開(kāi)關(guān)薄膜晶體管與所述參考端串接，其中，所述參考端與所述低電平輸入端相連，以在所述像素電路的復(fù)位階段對(duì)與所述驅(qū)動(dòng)薄膜晶體管的柵極串接的所述電容進(jìn)行放電。
[0007]優(yōu)選地，所述多個(gè)開(kāi)關(guān)薄膜晶體管包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管和第五薄膜晶體管，至少一個(gè)所述電容包括第一電容和第二電容；
[0008]所述第一薄膜晶體管串接在所述驅(qū)動(dòng)薄膜晶體管的柵極和所述驅(qū)動(dòng)薄膜晶體管的漏極之間，所述第一薄膜晶體管的柵極與第二控制信號(hào)端相連；
[0009]所述第三薄膜晶體管串接在所述驅(qū)動(dòng)薄膜晶體管的漏極和所述發(fā)光二極管的陽(yáng)極之間，所述第三薄膜晶體管的柵極與第一控制信號(hào)端相連；
[0010]所述第五薄膜晶體管串接在所述參考端和所述第二電容的一端之間，所述第五薄膜晶體管的柵極與所述第二控制信號(hào)端相連；
[0011]所述第二薄膜晶體管和所述第四薄膜晶體管串接在所述高電平輸入端和數(shù)據(jù)信號(hào)輸入端之間，所述第二薄膜晶體管的柵極與所述第一控制信號(hào)端相連，所述第四薄膜晶體管的柵極與所述第二控制信號(hào)端相連；
[0012]所述第一電容的一端連接在所述第二薄膜晶體管和所述第四薄膜晶體管之間，所述第一電容的另一端與所述第二電容的一端相連，所述第二電容的另一端與所述驅(qū)動(dòng)薄膜晶體管的柵極相連。
[0013]優(yōu)選地，在所述像素電路的像素復(fù)位階段，所述第一控制信號(hào)端輸出的第一控制信號(hào)和所述第二控制信號(hào)端輸出的第二控制信號(hào)為低電平；
[0014]在所述像素電路的數(shù)據(jù)寫(xiě)入階段，所述第一控制信號(hào)為高電平，所述第二控制信號(hào)為低電平；
[0015]在所述像素電路的發(fā)光階段，所述第一控制信號(hào)為低電平，所述第二控制信號(hào)為高電平。
[0016]作為本發(fā)明的另一個(gè)方面，提供一種顯示基板，該顯示基板包括像素電路，其特征在于，所述像素電路為本發(fā)明所提供的上述像素電路。
[0017]作為本發(fā)明的再一個(gè)方面，提供一種顯示裝置，該顯示裝置包括顯示基板，其中，所述顯示基板為本發(fā)明所提供的上述顯示基板。
[0018]在本發(fā)明所提供的像素電路中，由于參考端始終與低電平輸入端相連，因此在像素復(fù)位階段，外接的直流電源通過(guò)低電平輸入端可以向參考端提供像素復(fù)位所需的低電平，無(wú)需像素電路自身提供該像素電路在復(fù)位階段所需的低電平，從而可以降低像素電路所需的驅(qū)動(dòng)電壓，并因此降低像素電路的能耗。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0019]附圖是用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，并且構(gòu)成說(shuō)明書(shū)的一部分，與下面的【具體實(shí)施方式】一起用于解釋本發(fā)明，但并不構(gòu)成對(duì)本發(fā)明的限制。在附圖中:
[0020]圖1是本發(fā)明所提供的像素電路的一種實(shí)施方式的電路圖；
[0021]圖2是本發(fā)明所提供顯示基板的剖視示意圖。
[0022]附圖標(biāo)記說(shuō)明
[0023]100:控制部 200:金屬導(dǎo)線
【具體實(shí)施方式】
[0024]以下結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】進(jìn)行詳細(xì)說(shuō)明。應(yīng)當(dāng)理解的是，此處所描述的【具體實(shí)施方式】?jī)H用于說(shuō)明和解釋本發(fā)明，并不用于限制本發(fā)明。
[0025]作為本發(fā)明的一個(gè)方面，如圖1所示，提供一種像素電路，一種像素電路，該像素電路包括控制部100和發(fā)光二極管0LED，控制部100包括驅(qū)動(dòng)薄膜晶體管DTFT、高電平輸入端Vdd、低電平輸入端Vss、參考端VMf、至少一個(gè)電容和多個(gè)開(kāi)關(guān)薄膜晶體管，發(fā)光二極管OLED的陰極與低電平輸入端Vss相連，驅(qū)動(dòng)薄膜晶體管DTFT串接在發(fā)光二極管OLED和高電平輸入端Vdd之間，且驅(qū)動(dòng)薄膜晶體管DTFT的柵極、一個(gè)所述電容、一個(gè)所述開(kāi)關(guān)薄膜晶體管與參考端Vref串接，其中，參考端Vref與低電平輸入端Vss相連，以在所述像素電路的復(fù)位階段對(duì)與驅(qū)動(dòng)薄膜晶體管DTFT的柵極串接的所述電容進(jìn)行放電。在圖1中，參考端Vref通過(guò)金屬導(dǎo)線200與低電平輸入端Vss相連
[0026]容易理解的是，控制部100的功能在于使像素電路實(shí)現(xiàn)復(fù)位階段、數(shù)據(jù)寫(xiě)入階段和發(fā)光階段。
[0027]在本發(fā)明所提供的像素電路中，在利用包括所述像素電路的顯示裝置進(jìn)行顯示時(shí)，低電平輸入端Vss與外接于像素電路的直流電源相連，以向發(fā)光二極管OLED的陰極輸入低電平。
[0028]由于參考端Vref始終與低電平輸入端Vss相連，因此在像素復(fù)位階段，外接的直流電源通過(guò)低電平輸入端Vss可以向參考端Vrrf提供像素復(fù)位所需的低電平，無(wú)需像素電路自身提供該像素電路在復(fù)位階段所需的低電平，從而可以降低像素電路所需的驅(qū)動(dòng)電壓，并因此降低像素電路的能耗。
[0029]例如，在現(xiàn)有技術(shù)中，對(duì)于WVGA分辨率的顯示裝置，如果像素電路的復(fù)位的電容為0.5pF,復(fù)位電位平均為6V,刷新率為60幀,所述像素電路產(chǎn)生的功耗P為:
【權(quán)利要求】
1.一種像素電路，該像素電路包括控制部和發(fā)光二極管，所述控制部包括驅(qū)動(dòng)薄膜晶體管、高電平輸入端、低電平輸入端、參考端、至少一個(gè)電容和多個(gè)開(kāi)關(guān)薄膜晶體管，所述發(fā)光二極管的陰極與所述低電平輸入端相連，所述驅(qū)動(dòng)薄膜晶體管串接在所述發(fā)光二極管和所述高電平輸入端之間，且所述驅(qū)動(dòng)薄膜晶體管的柵極、一個(gè)所述電容、一個(gè)所述開(kāi)關(guān)薄膜晶體管與所述參考端串接，其特征在于，所述參考端與所述低電平輸入端相連，以在所述像素電路的復(fù)位階段對(duì)與所述驅(qū)動(dòng)薄膜晶體管的柵極串接的所述電容進(jìn)行放電。
2.根據(jù)權(quán)利要求1所述的像素電路，其特征在于，所述多個(gè)開(kāi)關(guān)薄膜晶體管包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管和第五薄膜晶體管，至少一個(gè)所述電容包括第一電容和第二電容； 所述第一薄膜晶體管串接在所述驅(qū)動(dòng)薄膜晶體管的柵極和所述驅(qū)動(dòng)薄膜晶體管的漏極之間，所述第一薄膜晶體管的柵極與第二控制信號(hào)端相連； 所述第三薄膜晶體管串接在所述驅(qū)動(dòng)薄膜晶體管的漏極和所述發(fā)光二極管的陽(yáng)極之間，所述第三薄膜晶體管的柵極與第一控制信號(hào)端相連； 所述第五薄膜晶體管串接在所述參考端和所述第二電容的一端之間，所述第五薄膜晶體管的柵極與所述第二控制信號(hào)端相連； 所述第二薄膜晶體管和所述第四薄膜晶體管串接在所述高電平輸入端和數(shù)據(jù)信號(hào)輸入端之間，所述第二薄膜晶體管的柵極與所述第一控制信號(hào)端相連，所述第四薄膜晶體管的柵極與所述第二控制信號(hào)端相連； 所述第一電容的一端連接在所述第二薄膜晶體管和所述第四薄膜晶體管之間，所述第一電容的另一端與所述第二電容的一端相連，所述第二電容的另一端與所述驅(qū)動(dòng)薄膜晶體管的柵極相連。
3.根據(jù)權(quán)利要求2所述的像素電路，其特征在于，在所述像素電路的像素復(fù)位階段，所述第一控制信號(hào)端輸出的第一控制信號(hào)和所述第二控制信號(hào)端輸出的第二控制信號(hào)為低電平； 在所述像素電路的數(shù)據(jù)寫(xiě)入階段，所述第一控制信號(hào)為高電平，所述第二控制信號(hào)為低電平； 在所述像素電路的發(fā)光階段，所述第一控制信號(hào)為低電平，所述第二控制信號(hào)為高電平。
4.一種顯示基板，該顯示基板包括像素電路，其特征在于，所述像素電路為權(quán)利要求1至3中任意一項(xiàng)所述的像素電路。
5.一種顯示裝置，該顯示裝置包括顯示基板，其特征在于，所述顯示基板為權(quán)利要求4所述的顯示基板。
【文檔編號(hào)】G09G3/32GK103927983SQ201410119639
【公開(kāi)日】2014年7月16日 申請(qǐng)日期:2014年3月27日 優(yōu)先權(quán)日:2014年3月27日
【發(fā)明者】孫拓 申請(qǐng)人:京東方科技集團(tuán)股份有限公司