移位暫存器群組及驅動其的方法
【專利摘要】本發(fā)明公開了一種移位暫存器群組及驅動其的方法。此移位暫存器群組包括以級連方式依序相接且各提供一個輸出信號的多個移位暫存器。在這些移位暫存器中至少有一個第一移位暫存器的第三控制信號為此第一移位暫存器的后N級的移位暫存器所提供的輸出信號，且此第一移位暫存器的下拉時間是由此第一移位暫存器的后2N級的移位暫存器的驅動節(jié)點的電位所決定。
【專利說明】移位暫存器群組及驅動其的方法
【技術領域】
[0001]本發(fā)明是有關于一種移位暫存器組及驅動其的方法，尤其是有關于一種可變化下拉電位的移位暫存器組及驅動其的方法。
【背景技術】
[0002]陣列柵極驅動(Gate Driver on Array, GOA)技術是直接將柵極驅動電路制作在陣列基板上的一種技術，這種技術可用來代替以外接硅晶片制作驅動晶片的技術。藉由使用GOA技術，柵極驅動電路可以直接做在面板周圍，進而提高面板電路的集成程度。因此，許多廠商會運用GOA技術來減少顯示面板的邊框寬度。
[0003]然而，由于畫面上的每一條掃描線一般都由一個相對應的柵極驅動電路所驅動，因此隨著畫面細致度提高及畫面更新率上升，每一個柵極驅動電路用于驅動對應掃描線的輸出信號處于致能狀態(tài)的時間對應的急速減少。假設第N級的柵極驅動電路的輸出信號在對應的第N條掃描線掃描完成的時候還處于致能的狀態(tài)下，那么就會使原本應該只提供給與第N+1條掃描線相電性耦接的像素的數(shù)據(jù)，被同時充入至與第N條掃描線相電性耦接的像素內，造成顯示畫面的異常。也就是說，每一個柵極驅動電路的輸出信號必須很快的被下拉到非致能的狀態(tài)，否則就可能會使顯示畫面出現(xiàn)異常。
[0004]因此，如何增加柵極驅動電路的輸出信號的下拉速度，已經成為一個研究課題。
【發(fā)明內容】
[0005]為了使新的顯示裝置能有更好的柵極驅動電路輸出信號下拉能力，以下提供了經過改良的移位暫存器組以及相關的驅動方法。
[0006]本發(fā)明的一個實施例提供了 一種移位暫存器群組，其包括多個移位暫存器，這些移位暫存器以級連方式依序相接且各自提供一個輸出信號。每一個移位暫存器包括一個第一輸出端，一個第一輸出端控制電路，一個第一驅動節(jié)點控制電路以及一個第二驅動節(jié)點控制電路。第一輸出端用于提供前述的輸出信號；第一輸出端控制電路除了電性耦接至第一輸出端之外，還接收一個時脈信號，并根據(jù)一個驅動節(jié)點的電位而決定是否將所接收的時脈信號傳遞至第一輸出端。第一驅動節(jié)點控制電路電性耦接至前述的驅動節(jié)點，且此第一驅動節(jié)點控制電路接收一個第一控制信號，并根據(jù)一個第二控制信號而決定是否將所接收的第一控制信號傳遞至驅動節(jié)點。第二驅動節(jié)點控制電路同樣電性耦接至前述的驅動節(jié)點并接收一個第三控制信號，且此第二驅動節(jié)點控制電路將根據(jù)一個第四控制信號而決定是否將所接收的第三控制信號傳遞至前述的驅動節(jié)點。
[0007]此外，在上述實施例的所有移位暫存器中至少存在一個第一移位暫存器，此第一移位暫存器滿足以下條件:第一移位暫存器的第三控制信號為第一移位暫存器的后N級的移位暫存器所提供的輸出信號，且第一移位暫存器的第四控制信號為第一移位暫存器的后2N級的移位暫存器的驅動節(jié)點的電位，而N則為自然數(shù)。
[0008]本發(fā)明的另一個實施例提供了一種移位暫存器群組，其包括以級連方式依序相接的多個移位暫存器，且每一個移位暫存器各自提供一個輸出信號。每一個移位暫存器分別包括第一輸出端、第一輸出端控制電路、第一驅動節(jié)點控制電路以及第二節(jié)點控制電路。第一輸出端用于提供輸出信號；第一輸出端控制電路則電性耦接至第一輸出端，并且根據(jù)驅動節(jié)點的電位而決定是否將所接收的時脈信號傳遞至第一輸出端。第一驅動節(jié)點控制電路電性耦接至前述的驅動節(jié)點，且此驅動節(jié)點控制電路接收第一控制信號與第二控制信號，并根據(jù)第二控制信號而決定是否將第一控制信號傳遞至驅動節(jié)點。第二驅動節(jié)點控制電路同樣電性耦接至驅動節(jié)點，且第二驅動節(jié)點控制電路接收第三控制信號與第四控制信號，并根據(jù)第四控制信號而決定驅動節(jié)點是否響應于第三控制信號操作。其中，這些移位暫存器中存在一個第一移位暫存器，此第一移位暫存器的第三控制信號為第一移位暫存器的后N級的移位暫存器所提供的輸出信號，且第一移位暫存器的第四控制信號為第一移位暫存器的后2N級的移位暫存器的驅動節(jié)點的電位，N為自然數(shù)。
[0009]本發(fā)明的另一個實施例提供了一種驅動前述的移位暫存器群組的方法。此方法首先致能前述第一移位暫存器所對應的第一控制信號，之后禁能第一移位暫存器所對應的第一控制信號并致能第一移位暫存器所對應的時脈信號；接下來，第一移位暫存器所對應的時脈信號將被重新禁能，且第三控制信號被致能，使第一移位暫存器所對應的驅動節(jié)點的電位電平接近被致能時的第一控制信號的電位電平；最后再禁能第三控制信號。
[0010]本發(fā)明提供的前述技術使用了新穎的下拉電位與下拉時間的搭配方式，故此可以加快輸出信號的下拉速度，藉此使畫面能在更高的數(shù)據(jù)更新速率下仍維持正常顯示。
【專利附圖】
【附圖說明】
[0011]圖1A為本發(fā)明一實施例所使用的平面顯示器的電路方塊圖；
[0012]圖1B為本發(fā)明另一實施例所使用的平面顯示器的電路方塊圖；
[0013]圖2為根據(jù)本發(fā)明一實施例的移位暫存器的電路方塊圖；
[0014]圖3為根據(jù)本發(fā)明一實施例的移位暫存器的電路圖；
[0015]圖4為根據(jù)本發(fā)明另一實施例的移位暫存器的電路圖；
[0016]圖5為根據(jù)本發(fā)明再一實施例的移位暫存器的電路圖；
[0017]圖6A為根據(jù)本發(fā)明一實施例的時脈信號的時序圖；
[0018]圖6B為根據(jù)本發(fā)明一實施例的第一級移位暫存器中所使用到的部分信號的時序圖；
[0019]圖7A為根據(jù)本發(fā)明又一實施例的時脈信號的時序圖；
[0020]圖7B為根據(jù)本發(fā)明又一實施例的第一級移位暫存器中所使用到的部分信號的時序圖；
[0021]圖7C為根據(jù)本發(fā)明又一實施例的移位暫存器的電路圖；
[0022]圖8A為根據(jù)本發(fā)明再一實施例的時脈信號的時序圖；
[0023]圖SB為根據(jù)本發(fā)明再一實施例的第一級移位暫存器中所使用到的部分信號的時序圖；
[0024]圖9為根據(jù)本發(fā)明一實施例的驅動移位暫存器群組的方法的流程圖；
[0025]圖10為根據(jù)本發(fā)明一實施例的移位暫存器的驅動節(jié)點波形與現(xiàn)有技術的移位暫存器的驅動節(jié)點波形比較圖；[0026]圖11為根據(jù)本發(fā)明一實施例的移位暫存器的驅動節(jié)點波形與現(xiàn)有技術的移位暫存器的驅動節(jié)點波形比較圖；
[0027]圖12為根據(jù)本發(fā)明一實施例的移位暫存器的輸出信號波形與現(xiàn)有技術的移位暫存器的輸出信號波形比較圖。
[0028]其中，附圖標記:
[0029]10、10a:平面顯示器
[0030]20、30、40、50、60、70、SR(I)?SR(y):移位暫存器
[0031]100:移位暫存器組
[0032]110:數(shù)據(jù)源
[0033]200、200a:第一穩(wěn)定下拉控制電路
[0034]205、205a:第二穩(wěn)定下拉控制電路
[0035]210、210a:第一穩(wěn)定下拉電路
[0036]215、215a:第二穩(wěn)定下拉電路
[0037]220、220a:第一輸出端控制電路
[0038]225、225a:第一輸出端
[0039]230、230a:第一驅動節(jié)點控制電路
[0040]240、240a:第二驅動節(jié)點控制電路
[0041]A:第一控制信號
[0042]B:第二控制信號
[0043]C:第三控制信號
[0044]D:第四控制信號
[0045]D(I)?D(X):數(shù)據(jù)線
[0046]E1?E9:第一?第九期間
[0047]G(I)?G(y)、G(n):輸出信號
[0048]HCl?HCn:時脈信號
[0049]K (η)、P (η):節(jié)點
[0050]LC1、LC2:輸入信號
[0051]Q (η):第η級移位暫存器的驅動節(jié)點
[0052]Q(n+2):第n+2級移位暫存器的驅動節(jié)點
[0053]Q (n+4):第n+4級移位暫存器的驅動節(jié)點
[0054]PaD-Pfcy):像素
[0055]S900?S906:本發(fā)明一實施例的施行步驟
[0056]SD:數(shù)據(jù)驅動器
[0057]ST (η):第η級移位暫存器的啟始信號
[0058]ST(n-2):第n_2級移位暫存器的啟始信號
[0059]Tll ?T64:晶體管
[0060]TCON:時序控制器
[0061]V1:第一電壓電平
[0062]V2:第二電壓電平[0063]VSS、VSSl:預設電位【具體實施方式】
[0064]以下結合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。
[0065]請參照圖1A，其為本發(fā)明一實施例所使用的平面顯示器的電路方塊圖。在本實施例中，平面顯示器10包括了時序控制器(Timing-Controller) TC0N、數(shù)據(jù)驅動器SD、移位暫存器組100、多條數(shù)據(jù)線D(I)~D(X)、分別用于傳遞輸出信號G(I)~G(y)的多條掃描線，以及多個像素Pai) ~P(x，y)。其中，時序控制器TCON提供時脈信號以及控制信號至數(shù)據(jù)驅動器SD以及移位暫存器組100，藉此，移位暫存器組100可依照特定順序致能掃描線，以使與所致能的掃描線相電性耦接的像素Pai)~P(x，y)可分別從數(shù)據(jù)線D(I)~D(X)上接收由數(shù)據(jù)源110經數(shù)據(jù)驅動器SD提供的顯示數(shù)據(jù)。
[0066]進一步來看，本實施例的移位暫存器組100包括了多個移位暫存器SR(I)~SR(y)，這些移位暫存器SR(I)~SR(y)是以級連的方式依序相接，而且每一個移位暫存器SR(I)~SR(y)所提供的輸出信號G(I)~G(y)將被傳送到對應的掃描線，以分別驅動與這 些掃描線相電性耦接的像素Pai)~P(x，y)。
[0067]更詳細地說，在本實施例中，移位暫存器SR(I)所提供的輸出信號G(I)會被傳送到對應的掃描線，而與此掃描線相電性耦接的像素P(1，D、P(2;1)> Pai)...P(x-2;1)> P(x-1;1)以及P0u)則受此掃描線上的輸出信號G(I)的電位所控制，決定是否分別從數(shù)據(jù)線D (I)、D (2)、D (3)...D (x-2), D(x-l)與D(X)上接收數(shù)據(jù)?？刂埔莆粫捍嫫鞑僮鞯男盘栐诒緦嵤├惺菑囊莆粫捍嫫鱏R(I)傳遞到移位暫存器SR(2)，而移位暫存器SR(2)則根據(jù)所接收到的控制信號，同樣將輸出信號G(2)傳送到對應的掃描線；同樣的，與此掃描線相電性耦接的像素P (1，2)、P (2，2)、P (3，2)...P (x-2, 2)、P (x_l, 2) 以及P(x，2)會受到掃描線上的輸出信號G(2)的電位控制，決定是否分別從數(shù)據(jù)線D (I)、D (2)、D (3)D (x-1)與D(X)上接收數(shù)據(jù)。類似的，其他的移位暫存器SR(3)、SR(4)、SR(5) -SR(y-l)與SR(y)所產生的輸出信號G (3)、G(4)、G(5)…G(y-l)與G(y)會被傳送到對應的掃描線，而與這些掃描線相電性耦接的像素，包括
像素 P (1，3)、P (2，3)、P (3，3)...P (x-2, 3)、P (χ-l, 3)、P (χ, 3)、P (1，4)、P (2，4)、P (3，4)...P (χ-2, 4)、P (rl, 4)、P (χ, 4)、P (1，5)、P (2，5)、P (3，5)...P (χ-2, 5)、P (χ-1, 5)、P (χ, 5)、P (1，y_l)、P (2，y_l)、P (3，y_l)...P (χ-2, y_l)、P (χ-1, y_l)、P (χ, y_l)、P (1，y)、
P(2，y)、Pay)...P(x-2，y)、P(x-1；y)以及p(x，y)等等，也分別受到所電性耦接的掃描線上的輸出信號G (3)、G (4)、G (5)…G (y-Ι)與G (y)的電位控制，決定是否從數(shù)據(jù)線D (I)、D⑵、D (3)…D (x-2), D (χ-l)與D(x)上接收數(shù)據(jù)。
[0068]假若移位暫存器SR⑴~SR(y)的輸出信號的電位能夠很快地被拉高，那么顯示數(shù)據(jù)就能很快開始被寫入到像素中；如果輸出信號在顯示數(shù)據(jù)被寫入到像素之后能夠很快的被拉低，那么顯示數(shù)據(jù)就能夠被安定的儲存在像素中，而且還能夠更快的開始下一個像素的顯示數(shù)據(jù)寫入操作。因此，移位暫存器的電路表現(xiàn)特性會影響到整個顯示裝置的效能。
[0069]另請參照圖1B，其為本發(fā)明另一實施例所使用的平面顯示器的電路方塊圖。與圖1A不同，在圖1B所示的平面顯示器IOa中，控制移位暫存器操作的信號是從移位暫存器SR (η)傳遞到移位暫存器SR (n+2)。例如:移位暫存器SR(I)所提供的控制信號會被傳送到移位暫存器SR (3)，而移位暫存器SR (2)所提供的控制信號則會被傳送到移位暫存器SR (4)。除上述區(qū)別之外，平面顯示器IOa與圖1A所示的平面顯示器10大致相同，在此不多加描述。
[0070]請參照圖2，其為根據(jù)本發(fā)明的一實施例的移位暫存器的電路方塊圖。在本實施例中，在移位暫存器組中為第η級的移位暫存器20首要包括第一輸出端控制電路220、第一驅動節(jié)點控制電路230以及第二驅動節(jié)點控制電路240。除此之外，在本實施例中還另外提供了第一穩(wěn)定下拉控制電路200、第二穩(wěn)定下拉控制電路205、第一穩(wěn)定下拉電路210以及第二穩(wěn)定下拉電路215以做為穩(wěn)定電路狀態(tài)之用。第一穩(wěn)定下拉控制電路200根據(jù)驅動節(jié)點Q(n)的電位以及輸入信號LC1，控制第一穩(wěn)定下拉電路210在適當?shù)臅r間區(qū)段內將驅動節(jié)點Q(n)的電位穩(wěn)定維持在一個預設的范圍內。類似的，第二穩(wěn)定下拉控制電路205根據(jù)驅動節(jié)點Q(n)的電位以及輸入信號LC2來控制第二穩(wěn)定下拉電路215，以在適當?shù)臅r間區(qū)段內將驅動節(jié)點Q(ri)的電位穩(wěn)定維持在前述的預設范圍內。當?shù)谝环€(wěn)定下拉電路210受到第一穩(wěn)定下拉控制電路200的控制而執(zhí)行穩(wěn)定驅動節(jié)點Q (η)電位的操作的時候，第一穩(wěn)定下拉電路210會以第一輸出端控制電路220所提供的啟始信號ST (η)的電位來決定驅動節(jié)點Q(η)的電位；同樣的，當?shù)诙€(wěn)定下拉電路215受到第二穩(wěn)定下拉控制電路205的控制而執(zhí)行穩(wěn)定驅動節(jié)點Q(η)電位的操作的時候，第二穩(wěn)定下拉電路215同樣會以啟始信號ST(η)的電位來決定驅動節(jié)點Q(η)的電位。一般來說，第一穩(wěn)定下拉電路210與第二穩(wěn)定下拉電路215是交替被致能，藉此延長第一穩(wěn)定下拉電路210與第二穩(wěn)定下拉電路215中的電子元件的使用壽命。
[0071]除了利用第一穩(wěn)定下拉電路210與第二穩(wěn)定下拉電路215在特定時間區(qū)段中穩(wěn)定驅動節(jié)點Q(η)的電位之外,驅動節(jié)點Q(η)的電位還受到第一驅動節(jié)點控制電路230與第二驅動節(jié)點控制電路240的控制。
[0072]在本實施例中，第一驅動節(jié)點控制電路230將接收第一控制信號A與第二控制信號B，并根據(jù)第二控制信號B的電位而決定是否將第一控制信號A傳遞至驅動節(jié)點Q (η)。另夕卜，第二驅動節(jié)點控制電路240會接收第三控制信號C與第四控制信號D，并根據(jù)第四控制信號D而決定是否將第三控制信號C傳遞至驅動節(jié)點Q (η)。藉由驅動節(jié)點Q(n)以及時脈信號HCl的變化，就可以控制第一輸出端控制電路220提供至第一輸出端225的輸出信號G (η);或者，從另一個角度來看，第一輸出端控制電路220就是根據(jù)驅動節(jié)點Q(n)的電位而決定是否將時脈信號HCl的電位傳遞至第一輸出端225。
[0073]上述的移位暫存器可以利用不同的電路或者控制信號來達成其運作功能及目的。請參照圖3，其即為根據(jù)本發(fā)明一實施例的移位暫存器的電路圖。在本實施例中，移位暫存器30與圖2實施例所示的移位暫存器20類似，但除了包括第一穩(wěn)定下拉控制電路200a、第二穩(wěn)定下拉控制電路205a、第一穩(wěn)定下拉電路210a、第二穩(wěn)定下拉電路215a、第一輸出端控制電路220a、第一輸出端225a、第一驅動節(jié)點控制電路230a以及第二驅動節(jié)點控制電路240a之外，還包括了一些可以穩(wěn)定電路特性的電容及晶體管T31、T32、T33、T34與Τ35等電子元件。這些可以穩(wěn)定電路特性或具其他功效的電子元件并非本發(fā)明的絕對必要元件，此領域的技術人員當可視實際電路需求而進行調整。
[0074]在本實施例中，第一穩(wěn)定下拉控制電路200a包括晶體管T51、T52、T53與Τ54。晶體管Τ51的柵極與晶體管Τ51的第一通路端以及晶體管Τ53的第一通路端電性耦接在一起以接收輸入信號LC1。晶體管Τ51的第二通路端與晶體管Τ52的第一通路端以及晶體管Τ53的柵極端電性耦接在一起。晶體管Τ53的第二通路端與晶體管Τ54的第一通路端電性耦接于節(jié)點P(n)。驅動節(jié)點Q(n)的電位被提供至電性耦接在一起的晶體管T52與晶體管T54的柵極。晶體管T52的第二通路端與晶體管T54的第二通路端一起電性耦接至預設電位VSSl (例如-10伏特)。類似的，第二穩(wěn)定下拉控制電路205a包括晶體管T61、T62、T63與T64。晶體管T61的柵極與晶體管T61的第一通路端以及晶體管T63的第一通路端電性耦接在一起以接收輸入信號LC2。晶體管T61的第二通路端與晶體管T62的第一通路端以及晶體管T63的柵極端電性耦接在一起。晶體管T63的第二通路端與晶體管T64的第一通路端電性耦接于節(jié)點K (η)。驅動節(jié)點Q (η)的電位被提供至電性耦接在一起的晶體管Τ62與晶體管Τ64的柵極。晶體管Τ62的第二通路端與晶體管Τ64的第二通路端一起電性耦接至預設電位VSSI。
[0075]在本實施例中，移位暫存器30的第一穩(wěn)定下拉電路210a包括一個晶體管T42,其柵極電性耦接至前述第一穩(wěn)定下拉控制電路200a中的節(jié)點P (η)，第一通路端電性耦接至驅動節(jié)點Q(η)，第二通路端電性耦接至移位暫存器30所產生的啟始信號ST(η)。藉此，第一穩(wěn)定下拉電路210a可以根據(jù)節(jié)點Ρ(η)的電位而決定是否導通驅動節(jié)點Q(η)與啟始信號ST(n)之間的電性通路。類似的，第二穩(wěn)定下拉電路215a包括一個晶體管T43，其柵極電性耦接至前述第二穩(wěn)定下拉控制電路205a中的節(jié)點K (η)，第一通路端電性耦接至驅動節(jié)點Q(η)，第二通路端電性耦接至移位暫存器30所產生的啟始信號ST(η)。藉此，第二穩(wěn)定下拉電路215a可以根據(jù)節(jié)點Κ(η)的電位而決定是否導通驅動節(jié)點Q(η)與啟始信號ST (η)之間的電性通路。
[0076]在本實施例中，第一驅動節(jié)點控制電路230a包括一個晶體管Τ11。晶體管Tll的柵極接收在移位暫存器20前兩級的移位暫存器所產生的啟始信號ST(n-2)，其第一通路端接收在移位暫存器20前兩級的移位暫存器所產生的輸出信號G(n-2)，而其第二通路端則電性耦接至驅動節(jié)點Q(ri)。藉此，晶體管Tll就可以根據(jù)啟始信號ST(n-2)來決定是否導通輸出信號G(n-2)與驅動節(jié)點Q(n)之間的電性通路。從另一個角度來看，在本實施例中的啟始信號ST(n-2)就相當于圖2所示的實施例中的上拉控制信號B，而輸出信號G(n-2)就相當于圖2所示的實施例中的第一控制信號A，于是第一驅動節(jié)點控制電路230a就可以根據(jù)啟始信號ST(n-2)的電位來決定是否將輸出信號G(n-2)傳遞至驅動節(jié)點Q(η)。
[0077]在本實施例中，第一輸出端控制電路220a包括晶體管T12與T21。晶體管T21的柵極電性耦接至驅動節(jié)點Q(n)，其第一通路端接收時脈信號HC1，第二通路端電性耦接至第一輸出端225a以適時地上拉第一輸出端225a的電位而改變輸出信號G (η)的電位。也就是說，藉由驅動節(jié)點Q(η)以及時脈信號HCl的變化，就可以控制第一輸出端控制電路220a提供至第一輸出端225a的輸出信號G(η)的電位；或者，從另一個角度來看，第一輸出端控制電路220a就是根據(jù)驅動節(jié)點Q(η)的電位而決定是否將時脈信號HCl的電位傳遞至第一輸出端225a而成為輸出信號G (η)的一部份。
[0078]除此之外，第一輸出端控制電路220a中的晶體管Τ12的柵極電性耦接至驅動節(jié)點Q (η)，其第一通路端接收時脈信號HCl，第二通路端則提供啟始信號ST (η)。
[0079]或者，從另一個角度來看，提供啟始信號ST (η)的晶體管Τ12的第二通路端可以被視為第二輸出端，而晶體管Τ12對第二通路端的作用則相當于晶體管Τ21對第一輸出端225a的作用。據(jù)此，可將晶體管T21單獨視為第一輸出端控制電路220a，并將晶體管T12視為第二輸出端控制電路。實際上，這兩個輸出端上拉電路彼此之間的運作是獨立而不互相干擾的。
[0080]以下將配合時序圖以簡要說明第一輸出端控制電路、第一輸出端、第一驅動節(jié)點控制電路以及第二驅動節(jié)點控制電路之間的運作方式。請一并參照圖3、圖6A與圖6B，其中，圖6A是根據(jù)本發(fā)明一實施例的時脈信號的時序圖，而圖6B則是此實施例中的第一級移位暫存器中所使用到的部分信號的時序圖。
[0081]如圖6A所示，在本實施例中，提供至第η級移位暫存器的時脈信號以標號HCn表示，且對相接續(xù)的兩個依序驅動的移位暫存器所提供的時脈信號之間存在著時間上的部分重疊。此外，間隔一個移位暫存器的兩個時脈信號則沒有時間上的重疊。舉例來說，提供至第一級移位暫存器的時脈信號HCl與提供至第二級移位暫存器的時脈信號HC2存在部分重疊，時脈信號HC2與提供至第三級移位暫存器的時脈信號HC3存在部分重疊，而時脈信號HCl與時脈信號HC3則不相重疊。以此類方式提供的時脈信號可被應用在顯示器顯示二維影像的情境之中。此外，由于篇幅所限，圖6Α中僅表示出提供至第一至八級移位暫存器的時脈信號HCl~HC8，而從第九級移位暫存器開始所接收的時脈信號則沒有具體呈現(xiàn)于圖式中。但根據(jù)本實施例的運作模式，可以重復將時脈信號HCl~HC8提供至包括第九級移位暫存器在內的第九級移位暫存器之后的移位暫存器。換句話說，時脈信號HCl會被提供至第(l+8*m)級移位暫存器，m為大于等于O的整數(shù)，時脈信號HC2會被提供至第(2+8*m)級移位暫存器，時脈信號HC3會被提供至第(3+8*m)級移位暫存器，時脈信號HC4會被提供至第(4+8*m)級移位暫存器，時脈信號HC5會被提供至第(5+8*m)級移位暫存器，時脈信號HC6會被提供至第^+8*m)級移位暫存器，時脈信號HC7會被提供至第(7+8*m)級移位暫存器，時脈信號HC8會被提供至第(8+8*m)級移位暫存器。
[0082]請一并參照圖3、圖6A與圖6B，在所示時序之初，第一驅動節(jié)點控制電路230a會接收前兩級移位暫存器所提供的啟始信號ST(l-2)與輸出信號G(l-2)，并且因為這兩者皆處于高電平，所以輸出 信號G(l-2)會被傳遞到驅動節(jié)點Q(I)而使驅動節(jié)點Q(I)向上推升至第一電壓電平V1，進而導通晶體管T12與T21，使啟始信號ST(I)與輸出信號G(I)的電位約略與時脈信號HCl同步，同樣處于邏輯低的狀態(tài)。在此，提供至第一級移位暫存器的啟始信號ST(l-2)與輸出信號G(l-2)有許多種產生方式:其一是利用虛擬兀件(dummy element)模擬出在第一級移位暫存器前兩級所產生的啟始信號ST(1_2)與輸出信號G(l-2)，之后再將所模擬出的信號提供給第一級移位暫存器使用；另一種則是由前一幀畫面的最后幾級移位暫存器來提供所需要的啟始信號ST (1-2)與輸出信號G(l-2)。實做上還有其他的信號產生方法，由于篇幅限制，在此不一一說明。
[0083]在驅動節(jié)點Q(I)被推升到第一電壓電平V1之后，隨著控制第一驅動節(jié)點控制電路230a的啟始信號ST(l-2)的電位下降，晶體管Tll會被截止，驅動節(jié)點Q(I)會處于浮接的狀態(tài)(此時晶體管T41、T42與T43同樣為截止狀態(tài))。在這種狀態(tài)下，隨著時脈信號HCl被致能，驅動節(jié)點Q(I)就會因為電容耦合效應而被隨之向上推升到一個第二電壓電平V2。在此同時，由于晶體管T12與T21保持導通，所以啟始信號ST(I)與輸出信號G(I)的電位約略與時脈信號HCl同步，同樣處于邏輯高的狀態(tài)。
[0084]接下來，隨著時脈信號HCl回落到邏輯低狀態(tài)，驅動節(jié)點Q(I)也會從第二電壓電平V2回落到先前的第一電壓電平V115在此同時，由于晶體管T12與T21仍保持于導通狀態(tài)，所以啟始信號ST⑴與輸出信號G(I)的電位變化趨勢也會朝著回落到與時脈信號HCl邏輯低狀態(tài)時約略相同的電位的方向演變。
[0085]如上所述，在輸出信號G(I)開始回落之前，第一級移位暫存器所產生的各信號與所輸入的信號之間的關系已經十分清楚。整體來說，在本實施例中，驅動節(jié)點Q(I)的電位在時脈信號HCl由邏輯低狀態(tài)上升到邏輯高狀態(tài)的前一個時脈會先被向上推升到第一電壓電平V1并維持一個時脈(這個時間區(qū)間在之后稱為第一期間E1);而在時脈信號HCl被致能的同時，驅動節(jié)點Q(I)的電位會被向上推升到第二電壓電平％并維持一個時脈(這個時間區(qū)間在之后稱為第二期間E2);之后，在時脈信號HCl從邏輯高狀態(tài)回落到邏輯低狀態(tài)的時候，驅動節(jié)點Q(I)也隨著回到第一電壓電平V1并維持一個時脈(這個時間區(qū)間在之后稱為第三期間E3)，并在下一個時脈回到非致能狀態(tài)。再者，本實施例中的輸出信號G(I)及啟始信號ST(I)的變化約略與時脈信號HCl同步。
[0086]根據(jù)上述，可以整理出在第一級移位暫存器的第二驅動節(jié)點控制電路240a中所使用到的驅動節(jié)點Q(n+4)，也就是第五級驅動節(jié)點Q(5)，的電位，以及輸出信號G(n+2)，也就是第三級輸出信號G (3)，的電位，為如圖6B所示的方式存在。
[0087]請一并參照圖3與圖6B，在驅動節(jié)點Q(I)從第二電壓電平V2回到第一電壓電平V1，或者相當于時脈信號HC3轉變到邏輯高狀態(tài)的時候，用來控制第二驅動節(jié)點控制電路240a的晶體管T41是否導通的驅動節(jié)點Q(5)會被推升到第一電壓電平Vp在此同時，輸出信號G(3)會被推升到約略與時脈信號HC3的邏輯高狀態(tài)相同的電位。在此狀態(tài)下，驅動節(jié)點Q(5)正被推升到第一電壓電平％。而由于一般時脈信號HCn高邏輯狀態(tài)的電平高于第一電壓電平V1，因此晶體管T41會將電荷從接收輸出信號G(3)的那一端傳遞到電性耦接至驅動節(jié)點Q(I)的那一端。
[0088]換句話說，在驅動節(jié)點Q(I)處于第三期間E3內的時候，驅動節(jié)點Q(I)并非處于浮接狀態(tài)。藉此，除了可以避免其他信號或漏電現(xiàn)象對節(jié)點Q(I)造成影響之外，也可以加快輸出信號G(i)的下拉速度。
[0089]最后，在前述驅動節(jié)點Q(I)的第三期間E3之后，驅動節(jié)點Q(5)的電位會先被上推至第二電壓電平V2，之后再逐步被下拉回非致能狀態(tài)(這一段時間區(qū)段后稱第一回復期間)。由于在這一段第一回復期間內，晶體管T41都保持在導通的狀態(tài)，所以驅動節(jié)點Q(I)與輸出信號G(3)之間都保持電性導通。更詳細地說，在驅動節(jié)點Q(5)的電位被上推到第二電壓電平V2的期間內，由于晶體管T41的柵極受到極高電位的驅動，所以驅動節(jié)點Q(I)到輸出信號G(3)之間的電性通路會開到最大，藉此達到快速下拉驅動節(jié)點Q(I)電位的目的(因為此時輸出信號G(3)為低電位)。
[0090]借著快速下拉驅動節(jié)點Q(I)的電位，還可以進一步防止在高頻驅動的時候將其他信號傳遞或耦合到輸出信號G(I)上而造成移位暫存器的誤動作。
[0091]同樣的操作原理可適用于圖4與圖5所示的實施例中。請參照圖4，其為根據(jù)本發(fā)明另一實施例的移位暫存器的電路圖。圖4所示的實施例與圖3所示的實施例的差別在于:圖4中晶體管Tll的柵極所接收的是輸出信號G(n-2)，而圖3中晶體管Tll的柵極所接收的則是啟始信號ST(n-2)。由上述的說明可知，啟始信號ST(n-2)與輸出信號G(n_2)的致能期間約略相同，故晶體管Tll的柵極所接收的究竟是啟始信號ST(n-2)還是輸出信號G (n-2)，對于移位暫存器40的運作來說并不會有根本上的改變。因此，在此將不重復敘述圖4所示的實施例的運作過程。[0092]另請參照圖5，其為根據(jù)本發(fā)明再一實施例的移位暫存器的電路圖。圖5的實施例與圖3的實施例的差別在于:在圖5中，移位暫存器50的晶體管Tll的第一通路端所接收的是啟始信號ST (n-2)，而圖3中晶體管Tll的第一通路端所接收的則是輸出信號G(n_2)。但由上述的說明可知，啟始信號ST(n-2)與輸出信號G(n-2)的致能期間約略相同，故晶體管Tll的通路端所接收的究竟是啟始信號ST(n-2)還是輸出信號G(n-2)，對于移位暫存器50的運作來說并不會有根本上的改變。因此，在此將不重復敘述圖5所示的實施例的運作過程。
[0093]雖然上述實施例都是以相差二級以上的移位暫存器的輸出信號及/或啟始信號為當級移位暫存器的輸入，但這并不代表前述實施例所示的電路僅能運用于該等情境之中。
[0094]請參照圖7A，其為根據(jù)本發(fā)明又一實施例的時脈信號的時序圖。在本實施例中，提供至第η級移位暫存器的時脈信號以標號HCn表示，且提供到被連續(xù)驅動的兩個移位暫存器的兩個時脈信號的致能期間并不互相重疊。舉例來說，時脈信號HCl與時脈信號HC2的致能期間并不互相重疊，時脈信號HC2與時脈信號HC3的致能期間也并不互相重疊。同樣的，以此類方式提供的時脈信號也可以應用在顯示器顯示二維影像的情境中。此外，由于篇幅所限，圖7Α中僅表示出提供至第一至六級移位暫存器的時脈信號HCl?HC6，而從第七級移位暫存器開始所接收的時脈信號則沒有具體呈現(xiàn)于圖式中。但根據(jù)本實施例的運作模式，可以重復將時脈信號HCl?HC6提供至包括第七級移位暫存器在內的第七級移位暫存器之后的移位暫存器。換句話說，時脈信號HCl會被提供至第(l+6*m)級移位暫存器，m為大于等于O的整數(shù)，時脈信號HC2會被提供至第(2+6*m)級移位暫存器，時脈信號HC3會被提供至第(3+6*m)級移位暫存器，時脈信號HC4會被提供至第(4+6*m)級移位暫存器，時脈信號HC5會被提供至第(5+6*m)級移位暫存器，時脈信號HC6會被提供至第(6+6*m)級移位暫存器。
[0095]接下來請同時參照圖7B與圖7C，其中圖7B為根據(jù)本發(fā)明又一實施例的第一級移位暫存器中所使用到的部分信號的時序圖，圖7C則是根據(jù)本發(fā)明又一實施例的移位暫存器的電路圖。圖7C所示的實施例與圖3所示的實施例的差異在于:晶體管Tll與晶體管T41所接收的信號并不相同。如圖7C所示，移位暫存器70的晶體管Tll的第一通路端接收的是在本級移位暫存器的前一級移位暫存器所產生的輸出信號G(η-1)，且晶體管Tll的柵極接收的是在本級移位暫存器的前一級移位暫存器所產生的啟始信號ST(n-l);再者，晶體管T41的第二通路端接收本級移位暫存器的后一級移位暫存器所產生的輸出信號G(n+1)，且晶體管T41的柵極接收的是在本級移位暫存器的后兩級移位暫存器的驅動節(jié)點Q(n+2)的電位。
[0096]由于移位暫存器70中的其他電路元件，包括第一穩(wěn)定下拉控制電路、第二穩(wěn)定下拉控制電路、第一穩(wěn)定下拉電路以及第二穩(wěn)定下拉電路等都與圖3所示的實施例中的電路元件具有相同的連接關系，而且相關的電路結構與運作功能也與圖3所示的移位暫存器30相同，故在此不再贅述。
[0097]以下以第一級移位暫存器為例進行說明，因此圖式中的參數(shù)η將直接以I代入。請一并參照圖7Α、圖7Β與圖7C，在所示時序之初，晶體管Tll會接收前一級移位暫存器所提供的啟始信號ST(1-1)與輸出信號G(l-l)，并且因為這兩者皆處于高電平，所以輸出信號G(1-1)會被傳遞到驅動節(jié)點Q(I)而使驅動節(jié)點Q(I)被向上推升至第一電壓電平V1并持續(xù)一段時間(這一段時間后稱第四期間E4)。隨著驅動節(jié)點Q(I)的電位被推升到第一電壓電平V1，晶體管T12與T21會被導通，因此啟始信號ST(I)與輸出信號G(I)的電位將約略與時脈信號HCl同步變化，亦即，同樣處于邏輯低的狀態(tài)。同樣的，提供至第一級移位暫存器的啟始信號ST(1-1)與輸出信號G(1-1)有許多種產生方式:其一是利用虛擬元件模擬出在第一級移位暫存器的前一級移位暫存器所產生的啟始信號ST(1-1)與輸出信號G(1-1)，之后再將所模擬出的信號提供給第一移位暫存器使用；另一種則是由前一幀畫面的最后一級移位暫存器來提供所需要的相關信號。還有許多其他的信號產生方式，限于篇幅就不一一介紹。
[0098]在第四期間E4結束時，隨著啟始信號ST(1-1)的電位下降，晶體管Tll會被截止，而驅動節(jié)點Q(I)就處于浮接的狀態(tài)(此時晶體管T41、T42與T43同樣為截止狀態(tài))。在這種狀態(tài)下，隨著時脈信號HCl被致能，驅動節(jié)點Q(I)就會被向上推升到第二電壓電平V2并持續(xù)一段時間(這一段時間后稱第五期間E5)。在此同時，由于晶體管T12與T21保持導通，所以啟始信號ST(I)與輸出信號G(I)的電位約略與時脈信號HCl同步，同樣處于邏輯高的狀態(tài)。
[0099]接下來，隨著時脈信號HCl回落到邏輯低狀態(tài)，驅動節(jié)點Q(I)也會從第二電壓電平V2回落到先前的第一電壓電平V1并持續(xù)一段時間(這一段時間后稱為第六期間E6)。在此同時，由于晶體管T12與T21仍保持于導通狀態(tài)，所以啟始信號ST(I)與輸出信號G(I)的電位變化趨勢也會朝著回落到與時脈信號HCl邏輯低狀態(tài)時約略相同的電位的方向演變。
[0100]如上所述，在輸出信號G(I)開始回落之前，第一級移位暫存器所產生的各信號與所輸入的信號之間的關系已經十分清楚。整體來說，在本實施例中，驅動節(jié)點Q(I)的電位會先在第四期間E4被向上推升到第一電壓電平V1，接下來在第五期間E5會被進一步向上推升到第二電壓電平V2，之后在第六期間E6再度回到第一電壓電平V1，并在下一個時脈回到非致能狀態(tài)。再者，本實施例中的輸出信號G(I)及啟始信號ST(I)的變化約略與時脈信號HCl同步。
[0101]根據(jù)上述，可以推得當級移位暫存器的后兩級移位暫存器的驅動節(jié)點Q(3)的電位，以及當級移位暫存器的后一級移位暫存器的輸出信號G(2)的電位為如圖7B所示的變化方式。
[0102]請一并參照圖7B與圖7C，在驅動節(jié)點Q(I)從第二電壓電平V2回到第一電壓電平V1，或者相當于時脈信號HC2轉變到邏輯高的時候，用來控制晶體管T41 (在本實施例中，晶體管T41相當于第二驅動節(jié)點控制電路)是否導通的驅動節(jié)點Q(3)的電位會被推升到第一電壓電平％。在此同時,輸出信號G(2)會被推升到約略與時脈信號HC2的邏輯高狀態(tài)相同的電位。由于驅動節(jié)點Q(3)的電位(一般而言前述的第一電壓電平V1約為25伏特，第二電壓電平V2約為60伏特)與輸出信號G (2)的電位(一般在30伏特到-10伏特之間震蕩)都在高電位的狀態(tài)，所以對于晶體管T41來說，正電荷將會從接收輸出信號G(2)的第二通路端補充到電性耦接至驅動節(jié)點Q(I)的第一通路端。于是，在驅動節(jié)點Q(I)處于第六期間E6內的時候，驅動節(jié)點Q(I)并非處于浮接狀態(tài)。藉此，除了可以避免其他信號或漏電現(xiàn)象對節(jié)點Q(I)造成影響之外，也可以加快輸出信號G(I)的下拉速度。
[0103]在前述第六期間^之后，輸出信號G(2)會被拉至非致能狀態(tài)，而驅動節(jié)點Q(3)的電位則會先被上推至第二電壓電平V2，之后再逐步被下拉回非致能狀態(tài)(這一段時間區(qū)段后稱第二回復期間)。由于在這一段第二回復期間內，晶體管T41都保持在導通的狀態(tài)，所以驅動節(jié)點Q(I)與輸出信號G(2)之間都保持電性導通。更詳細地說，在驅動節(jié)點Q(3)的電位被上推到第二電壓電平V2的期間內，由于晶體管T41的柵極受到極高電位的驅動，所以驅動節(jié)點Q(I)到輸出信號G(2)之間的電性通路會開到最大，藉此達到快速下拉驅動節(jié)點Q(I)電位的目的(因為此時輸出信號G(2)為非致能狀態(tài)下的低電位)。而借著快速下拉驅動節(jié)點Q(I)的電位，還可以進一步防止在高頻驅動的時候將其他信號傳遞或耦合到輸出信號G(I)上而造成移位暫存器的誤動作。
[0104]綜合上述實施例，在當級移位暫存器的第一控制信號與第二控制信號為前N級移位暫存器的輸出信號G(n-N)及/或啟始信號ST(n-N)的時候，當級移位暫存器所使用的第三控制信號會是當級移位暫存器的后N級的移位暫存器所提供的輸出信號G(n+N)，且當級移位暫存器的第四控制信號會是當級移位暫存器的后2N級的移位暫存器的驅動節(jié)點Q(n+2N)的電位。其中N為自然數(shù)。
[0105]除了前述的時脈信號序列之外，部分實施例所呈現(xiàn)的電路尚可運用于其他類型的時脈信號序列。舉例來說，請參照圖8A，其為根據(jù)本發(fā)明的再一實施例所使用的時脈信號時序圖。其中，提供至第η級移位暫存器的時脈信號以標號HCn表示，且此類時脈信號可運用于顯示裝置顯示三維影像的情境里。在本實施例中，各時脈信號在同一幀畫面中會提供兩個脈波，而這兩個脈波中間相距一個脈波的時間長度；再者，時脈信號以連續(xù)驅動的兩者為一組，同一組中的時脈信號為相同波形及相同相位，相鄰的兩組時脈信號組之間相差約半個脈波的時間長度。舉例來說，時脈信號HCl與時脈信號HC2合為一組時脈信號組，時脈信號HC3與時脈信號HC4合為一組時脈信號組；同一組中的時脈信號HCl與時脈信號HC2具有相同的波形以及相同的相位，且在兩個連續(xù)的脈波之間間隔有約一個脈波的時間長度，而分屬相鄰的兩組時脈信號組中的時脈信號HCl與時脈信號HC3則相差約半個脈波的時間長度。此外，由于篇幅 所限，圖8Α中僅表示出提供至第一至八級移位暫存器的時脈信號HCl~HC8，而從第九級移位暫存器開始所接收的時脈信號則沒有具體呈現(xiàn)于圖式中。但根據(jù)本實施例的運作模式，可以重復將時脈信號HCl~HC6提供至包括第七級移位暫存器在內的第七級移位暫存器之后的移位暫存器。換句話說，時脈信號HCl會被提供至第(l+8*m)級移位暫存器，m為大于等于O的整數(shù)，時脈信號HC2會被提供至第(2+8*m)級移位暫存器，時脈信號HC3會被提供至第(3+8*m)級移位暫存器，時脈信號HC4會被提供至第(4+8*m)級移位暫存器，時脈信號HC5會被提供至第(5+8*m)級移位暫存器，時脈信號HC6會被提供至第^+8*m)級移位暫存器，時脈信號HC7會被提供至第(7+8*m)級移位暫存器，時脈信號HC8會被提供至第(8+8*m)級移位暫存器。
[0106]接下來請同時參照圖3、圖8A與圖8B，其中圖8B為根據(jù)本發(fā)明再一實施例的第一級移位暫存器中所使用到的部分信號的時序圖。以下以第一級移位暫存器為例進行說明，因此圖式中的參數(shù)η將直接以I代入。此外，如第一穩(wěn)定下拉控制電路200a、第二穩(wěn)定下拉控制電路205a、第一穩(wěn)定下拉電路210a以及第二穩(wěn)定下拉電路215a等電路元件，其大體運作功能與上述各實施例大同小異，在此就不多做說明。
[0107]在圖SB所示時序之初，圖3所示的移位暫存器30的第一驅動節(jié)點控制電路230a會接收前兩級移位暫存器所提供的啟始信號ST(l-2)與輸出信號G(l-2)，并且因為這兩者皆處于高電平，所以輸出信號G(l-2)會被傳遞到驅動節(jié)點Q(I)而使驅動節(jié)點Q(I)向上推升至第一電壓電平V1，進而導通晶體管T12與T21，使啟始信號ST(I)與輸出信號G(I)的電位約略與時脈信號HCl同步，同樣處于邏輯低的狀態(tài)。在此需注意的是，由于此實施例中所使用的時脈信號是以如圖8A所示般的方式提供，所以第一級移位暫存器所接收的前兩級移位暫存器所使用的時脈信號，實際上僅與第一移位暫存器所使用的時脈信號HCl相差半個脈波的時間長度，再加上啟始信號與輸出信號都約略與時脈信號的第一個脈波同步，所以啟始信號ST (1-2)與輸出信號G(1-2)都會約略在時脈信號HCl在此幀畫面中首次被致能的半個脈波時間長度之前，被推升到高電平并維持一段時間(這一段時間在之后被稱為第七期間4)。據(jù)此，驅動節(jié)點Q(I)的電位會在時脈信號HCl在此幀畫面的第一個脈波前約半個脈波時間長度之處，開始被向上推升。相較起來，前幾個實施例的驅動節(jié)點Q(I)的電位則是在時脈信號HCl的脈波前約一個脈波時間長度之處開始被向上推升。
[0108]在第七期間E7的最后，由于時脈信號HCl從邏輯低狀態(tài)轉變?yōu)檫壿嫺郀顟B(tài)，所以驅動節(jié)點Q(I)的電位會因為晶體管T12與晶體管T21的耦合效應而被向上推升至第二電壓電平％并持續(xù)一段時間(這一段時間在之后被稱為第八期間E8)。其中，在第八期間E8初期，也就是晶體管Tll因為啟始信號ST(l-2)與輸出信號G(l-2)都處于高電平而持續(xù)被導通的時候，由于晶體管Tll的柵極與第一通路端之間的電位差接近于零，并且晶體管Tll的兩個通路端之間的電位差較小，所以晶體管Tll的流通電流值很低，藉此可使被推升至第二電壓電平V2的驅動節(jié)點Q(I)的電位不會有過大的電位變化。
[0109]到了第八期間E8的中期，因為使用于本級暫存器的前兩級暫存器的時脈信號(若以代號指稱，可標記為HC(l-2))轉為邏輯低狀態(tài)，所以啟始信號ST(l-2)與輸出信號G(1-2)也就隨之轉為低電位，進而使得晶體管Tll被截止。
[0110]同時，在第八期間E8的中期，本級暫存器的后四級移位暫存器的驅動節(jié)點Q(5)的電位已經開始被推升至第一電壓電平V1，而且晶體管T41的一個通路端所接收的輸出信號G(3)也隨著時脈信號HC3的變化而被推升至代表致能的高電位。如前所述，在一般的設計條件下，各驅動節(jié)點Q(I)或Q(5)的第一電壓電平V1約略為25伏特，第二電壓電平約略為60伏特，而輸出信號的高電位則約為30伏特，因此晶體管T41所受到的偏壓，不管是柵極-源極偏壓或者是柵極-漏極偏壓，兩者明顯都小于零。于是，晶體管T41同樣也處于被截止的狀態(tài)。
[0111]因此，在第八期間E8的中期之后，由于等同于處在浮接的狀態(tài)，所以驅動節(jié)點Q(I)的電位將大致維持穩(wěn)定。
[0112]在第八期間E8的最后，由于時脈信號HCl從邏輯高狀態(tài)轉變?yōu)檫壿嫷蜖顟B(tài)，因此驅動節(jié)點Q(I)的電位將因為耦合效應而回降到約略等同于前述的第一電壓電平V1并持續(xù)一段時間(這一段時間在之后稱為第九期間E9)。很明顯的，在第九期間E9中由于驅動節(jié)點Q(I)還被維持在第一電壓電平V1，所以晶體管T21仍可維持開啟，并因此對輸出信號G(I)提供一條放電路徑。在此同時，隨著驅動節(jié)點Q(5)的電位被推升至第二電壓電平，晶體管T41將被導通，因此驅動節(jié)點Q(I)的電位將受到輸出信號G(3)的影響。換言之，借著調整輸出信號G(3)的波形，就可以改變驅動節(jié)點Q(I)的電位在第九期間E9內的變化方式。
[0113]若以現(xiàn)有技術所使用的移位暫存器來看，驅動節(jié)點Q(I)的電位將在第八期間E8的最后被直接拉低而往一開始的低電位趨近。因此在前述的第九期間E9中，現(xiàn)有技術所使用的移位暫存器無法利用晶體管T21做為輸出信號G(I)的放電路徑，輸出信號G(I)的唯一一條放電路徑就是晶體管T31。也就是這個原因，舊有移位暫存器中的晶體管T31的尺寸必須設計的非常龐大才足以因應高頻率操作的放電速度需求。反過來看，若是采用此實施例中的設計模式，晶體管T31與晶體管T21就可以同時做為輸出信號G(I)的放電路徑。既然晶體管T31已經不是輸出信號G(I)的唯一一條放電路徑，那么在維持同樣放電速度的前提下，就可以大幅度的減少晶體管T31的尺寸，使整體電路的尺寸進一步地縮減。
[0114]此外，同樣的，在驅動節(jié)點Q(I)處于第九期間E9內的時候，驅動節(jié)點Q(I)并非處于浮接狀態(tài)。藉此，除了可以避免其他信號或漏電現(xiàn)象對節(jié)點Q(I)造成影響之外，也可以如上所述般利用晶體管T21來加快輸出信號G(I)的下拉速度。
[0115]最后，在每幀畫面中的每一時脈信號的第二個脈波，實際上并不會對所對應的移位暫存器的上述操作造成額外的影響，故在此不多加討論。
[0116]從另一個角度來看，本發(fā)明的前述各實施例提供了一個驅動移位暫存器群組的方法，其中，此移位暫存器群組使用至少一個前述實施例所提供的移位暫存器。
[0117]請參照圖9，其為根據(jù)本發(fā)明一實施例用于驅動移位暫存器群組的方法的流程圖。在本實施例中，首先先致能移位暫存器所對應的第一控制信號(步驟S900)，在第一控制信號被致能經過一段時間之后，再轉而禁能第一控制信號并致能時脈信號(步驟S902)。時脈信號被致能經過一段時間之后會轉為禁能狀態(tài)，此時再致能前述的第三控制信號，并視需求而調整前述的第四控制信號的電位，以使驅動節(jié)點的電位接近先前被致能時的第一控制信號的電位(步驟S904)。而在步驟S904的后一段時間，再禁能第三控制信號(步驟S906)。
[0118]前述方法是整理先前各實施例后綜合而得，并不限僅能用于特定的實施例中。圖6A、圖7A與圖8A所示的時序圖都能適用于所述的流程之中。
[0119]藉由上述的實施例，移位暫存器的效能將能得到有效地改善。請參照圖10，其為根據(jù)本發(fā)明一實施例的移位暫存器的驅動節(jié)點波形與現(xiàn)有技術的移位暫存器的驅動節(jié)點波形比較圖。在圖10中，使用本發(fā)明實施例所提供的移位暫存器時所造成的當級移位暫存器的驅動節(jié)點Q(n)的電位波形以實線表示，而使用現(xiàn)有技術的移位暫存器時所造成的當級移位暫存器的驅動節(jié)點Q(η)的電位波形則以虛線表示。如圖10所示，以實線表示的波形僅需要2.75微秒就可以達到邏輯低電位，而以虛線表示的波形則需要約4.65微秒才能達到邏輯低電位。由此可知，利用本發(fā)明實施例所提供的移位暫存器的確可以增快驅動節(jié)點的下拉速度。
[0120]另請參照圖11，其為根據(jù)本發(fā)明另一實施例的移位暫存器的驅動節(jié)點波形與現(xiàn)有技術的移位暫存器的驅動節(jié)點波形比較圖。或者，更進一步地說，圖11所示者為使用如圖8Α適用于顯示三維影像的時脈信號所得的結果。同樣的，在圖11中，使用本發(fā)明實施例所提供的移位暫存器時所造成的當級移位暫存器的驅動節(jié)點Q(n)的電位波形以實線表示，而使用現(xiàn)有技術的移位暫存器時所造成的當級移位暫存器的驅動節(jié)點Q(n)的電位波形則以虛線表示。如圖11所示，以實線表示的波形僅需要3.04微秒就可以達到邏輯低電位，而以虛線表示的波形則需要約4.85微秒才能達到邏輯低電位。由此可知，利用本發(fā)明實施例所提供的移位暫存器的確可以增快驅動節(jié)點的下拉速度。
[0121]最后再請參照圖12，其為根據(jù)本發(fā)明一實施例的移位暫存器的輸出信號波形與現(xiàn)有技術的移位暫存器的輸出信號波形比較圖。在圖12中，使用本發(fā)明實施例所提供的移位暫存器時所造成的當級移位暫存器的輸出信號G(n)的電位波形以實線表示，而使用現(xiàn)有技術的移位暫存器時所造成的當級移位暫存器的輸出信號G(n)的電位波形則以虛線表示。如圖12所示，以實線表示的波形僅需要3.26微秒就可以達到邏輯低電位，而以虛線表示的波形則需要約6.38微秒才能達到邏輯低電位。由此可知，利用本發(fā)明實施例所提供的移位暫存器的確可以增快輸出信號的下拉速度。
[0122]當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質的情況下，熟悉本領域的技術人員當可根據(jù)本發(fā)明做出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。
【權利要求】
1.一種移位暫存器群組，包括多個移位暫存器，所述移位暫存器以級連方式依序相接且各自提供一輸出信號，其特征在于，每一所述移位暫存器包括: 一第一輸出端，提供該輸出信號； 一第一輸出端控制電路，電性耦接至該第一輸出端，該第一輸出端控制電路接收一時脈信號，并根據(jù)一驅動節(jié)點的電位而決定是否將該時脈信號傳遞至該第一輸出端； 一第一驅動節(jié)點控制電路，電性耦接至該驅動節(jié)點，該第一驅動節(jié)點控制電路接收一第一控制信號，并根據(jù)一第二控制信號而決定是否將該第一控制信號傳遞至該驅動節(jié)點；以及一第二驅動節(jié)點控制電路，電性耦接至該驅動節(jié)點，該第二驅動節(jié)點控制電路接收一第三控制信號，并根據(jù)一第四控制信號而決定是否將該第三控制信號傳遞至該驅動節(jié)點，其中，所述移位暫存器中的一第一移位暫存器的該第三控制信號為該第一移位暫存器的后N級的該移位暫存器所提供的該輸出信號，且該第一移位暫存器的該第四控制信號為該第一移位暫存器的后2N級的該移位暫存器的該驅動節(jié)點的電位，N為自然數(shù)。
2.根據(jù)權利要求1所述的移位暫存器群組，其特征在于，該第二驅動節(jié)點控制電路包括: 一晶體管，該晶體管包括一控制端、一第一通路端以及一第二通路端，該控制端接收該第四控制信號，該第一 通路端電性耦接至該驅動節(jié)點，該第二通路端接收該第三控制信號。
3.根據(jù)權利要求1或2所述的移位暫存器群組，其特征在于，每一所述移位暫存器還包括: 一第二輸出端，提供一啟始信號；以及 一第二輸出端控制電路，電性耦接至該第二輸出端，該第二輸出端控制電路接收該時脈信號，并根據(jù)該驅動節(jié)點的電位而決定是否將該時脈信號傳遞至該第二輸出端， 其中，該第一移位暫存器的該第一控制信號是該第一移位暫存器的前N級的該移位暫存器所輸出的該啟始信號，且該第一移位暫存器的該第二控制信號也是該第一移位暫存器的前N級的該移位暫存器所輸出的該啟始信號。
4.根據(jù)權利要求1或2所述的移位暫存器組，其特征在于，該第一移位暫存器的該第一控制信號是該第一移位暫存器的前N級的該移位暫存器的該輸出信號。
5.根據(jù)權利要求4所述的移位暫存器組，其特征在于，該第一移位暫存器的該第二控制信號是該第一移位暫存器的前N級的該移位暫存器的該輸出信號。
6.一種移位暫存器群組，包括多個移位暫存器，所述移位暫存器以級連方式依序相接且各自提供一輸出信號，其特征在于，每一所述移位暫存器包括: 一第一輸出端，提供該輸出信號； 一第一輸出端控制電路，電性耦接至該第一輸出端，該第一輸出端控制電路接收一時脈信號，并根據(jù)一驅動節(jié)點的電位而決定是否將該時脈信號傳遞至該第一輸出端； 一第一驅動節(jié)點控制電路，電性耦接至該驅動節(jié)點，該第一驅動節(jié)點控制電路接收一第一控制信號，并根據(jù)一第二控制信號而決定是否將該第一控制信號傳遞至該驅動節(jié)點；以及 一第二驅動節(jié)點控制電路，電性耦接至該驅動節(jié)點，該第二驅動節(jié)點控制電路接收一第三控制信號，并根據(jù)一第四控制信號而決定該驅動節(jié)點是否響應于該第三控制信號操作； 其中，所述移位暫存器中的一第一移位暫存器的該第三控制信號為該第一移位暫存器的后N級的該移位暫存器所提供的該輸出信號，且該第一移位暫存器的該第四控制信號為該第一移位暫存器的后2N級的該移位暫存器的該驅動節(jié)點的電位，N為自然數(shù)。
7.根據(jù)權利要求6所述的移位暫存器群組，其特征在于，該第二驅動節(jié)點控制電路包括: 一晶體管，該晶體管包括一控制端、一第一通路端以及一第二通路端，該控制端接收該第四控制信號，該第一通路端電性耦接至該驅動節(jié)點，該第二通路端接收該第三控制信號。
8.—種驅動如權利要求1所述移位暫存器群組的方法，其特征在于，包括依序進行以下步驟: a.致能該第一移位暫存器所對應的該第一控制信號； b.禁能該第一移位暫存器所對應的該第一控制信號并致能該第一移位暫存器所對應的該時脈信號； c.禁能該第一移位暫存器所對應的該時脈信號，并致能該第三控制信號且使該驅動節(jié)點的電位電平接近被致能時的該第一控制信號的電位電平；以及 d.禁能該第三控制信號。
9.根據(jù)權利要求8所述的方法，其特征在于，該第一移位暫存器所對應的該時脈信號的致能期間與該第一移位暫存器的后一級的移位暫存器所對應的該時脈信號的致能期間有部分重疊，該第一移位暫存器所對應的該時脈信號的致能期間與該第一移位暫存器的前一級的移位暫存器所對應的該時脈信號的致能期間有部分重疊，且該第一移位暫存器的后一級的移位暫存器所對應的該時脈信號的致能期間與該第一移位暫存器的前一級的移位暫存器所對應的該時脈信號的致能期間不相重疊。
10.根據(jù)權利要求8所述的方法，其特征在于，所述移位暫存器以兩個為一組，同一組中的該兩個移位暫存器所對應的為同樣的該時脈信號，包含該第一移位暫存器的一指定組所對應的該時脈信號的致能期間與該指定組的前一組所對應的該時脈信號的致能期間有部分重疊，且該指定組的前一組所對應的該時脈信號的致能期間與該指定組的后一組所對應的該時脈信號的致能期間不相重疊。
【文檔編號】G09G3/20GK103985344SQ201410197185
【公開日】2014年8月13日 申請日期:2014年5月12日 優(yōu)先權日:2014年3月10日
【發(fā)明者】林煒力, 董哲維, 陳嘉亨 申請人:友達光電股份有限公司