一種像素電路及其驅(qū)動方法、顯示裝置制造方法

文檔序號：2547960閱讀：133來源：國知局

導(dǎo)航： X技術(shù)> 最新專利>辦公文教;裝訂;廣告設(shè)備的制造及其產(chǎn)品制作工藝

一種像素電路及其驅(qū)動方法、顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種像素電路及其驅(qū)動方法、顯示裝置，用以避免像素陣列電路布線壓降造成的像素驅(qū)動信號電壓偏差。所述像素電路包括基準電壓建立子電路，充電子電路和驅(qū)動子電路；所述基準電壓建立子電路和充電子電路分別與驅(qū)動子電路相連，基準電壓建立子電路用于在第一時間段內(nèi)建立所述驅(qū)動子電路驅(qū)動發(fā)光器件發(fā)光的驅(qū)動數(shù)據(jù)信號所需的基準電壓，充電子電路在第二時間段內(nèi)為所述驅(qū)動子電路提供所述驅(qū)動數(shù)據(jù)信號所需的用于控制驅(qū)動的數(shù)據(jù)信號電壓；驅(qū)動子電路包括用于驅(qū)動所述發(fā)光器件發(fā)光的驅(qū)動晶體管和用于保持所述基準電壓和數(shù)據(jù)信號電壓的第一電容；第三時間段內(nèi)，第一電容放電使得所述驅(qū)動晶體管導(dǎo)通驅(qū)動所述發(fā)光器件發(fā)光。
【專利說明】一種像素電路及其驅(qū)動方法、顯示裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及有機發(fā)光【技術(shù)領(lǐng)域】，尤其涉及一種有源陣列驅(qū)動有機電致發(fā)光顯示器 (AM0LED)的像素電路及其驅(qū)動方法、顯示裝置。

【背景技術(shù)】
[0002] 有機發(fā)光二極管（Organic Light Emitting Diode，0LED)顯示器因具有功耗低、亮度高、成本低、視角廣，以及響應(yīng)速度快等優(yōu)點，備受關(guān)注，在有機發(fā)光【技術(shù)領(lǐng)域】得到了廣泛的應(yīng)用。
[0003] 0LED顯示器中，驅(qū)動0LED的電流由如下公式（1-1)決定：
[0004] Ioied = K(vgs-vth)2 (1-1)
[0005] 1。16(1為流過0LED的電流，K為系數(shù)因子，Vgs為驅(qū)動0LED的驅(qū)動晶體管柵極和源極之間的電壓，V th為驅(qū)動晶體管的閾值電壓。
[0006] Vgs -般地由保持電容Cst上存儲的數(shù)據(jù)信號電壓Vdata(即像素灰階電壓）以及保持電容Cst的基準電壓確定。現(xiàn)有技術(shù)，基準電壓一般地由為0LED提供驅(qū)動電流的直流電源提供，即提供V dd或Vss的直流電源提供，基準電壓等于直流電源提供的參考電壓Vdd或V ss。因此，現(xiàn)有技術(shù)驅(qū)動0LED的電流由如下公式（1-2)決定：
[0007] I〇ied = K (Vdata-Vdd-Vth)2 (1-2)
[0008] 由于Vdd為直流電源提供的電壓信號，因所有關(guān)聯(lián)像素幾乎在整個幀周期中都保持對0LED的驅(qū)動，與一條直流電源線相關(guān)的像素驅(qū)動電流匯集后電流較大，線路上的電壓降（IR Drop)相應(yīng)較大，直流電源提供的電壓Vdd到達保持電容Cst上的基準電壓端時，已經(jīng)有了 Λ RXI的電壓降，其中R表示像素到電源等效布線電阻，I電源布線上等效電流， Λ表示不同位置像素間的差異。實際為保持電容Cst充電對應(yīng)的基準電壓為Vdd'（Vdd' = Vdd-ARXI)。
[0009] 由于Λ RXI中的I的值較大，R因工藝限制也不能無限降低，因此Vdd'相對于Vdd 的降幅較大，不容忽視。即像素的保持電容Cst保持的電壓信號也會受電壓降IR Drop的影響，從而影響正常的顯示驅(qū)動。
[0010]目前，可以通過像素補償電路補償因不同位置像素不同的IR Drop引起的基準電壓存在差異的問題，但是電路一般都比較復(fù)雜。還包括通過單獨一條連線為保持電容Cst 提供基準電壓，但是布線（Layout)較復(fù)雜。

【發(fā)明內(nèi)容】

[0011] 本發(fā)明實施例提供了一種像素電路及其驅(qū)動方法、顯示裝置，用以避免像素陣列電路布線壓降造成的像素驅(qū)動信號電壓偏差，提高顯示裝置顯示區(qū)域圖像亮度的均勻性。
[0012] 為實現(xiàn)上述目的，本發(fā)明實施例提供的驅(qū)動發(fā)光器件發(fā)光的像素電路，包括：基準電壓建立子電路，充電子電路和驅(qū)動子電路；
[0013] 所述基準電壓建立子電路和所述充電子電路分別與所述驅(qū)動子電路相連，所述基準電壓建立子電路用于在第一時間段內(nèi)建立所述驅(qū)動子電路驅(qū)動發(fā)光器件發(fā)光的驅(qū)動數(shù) 據(jù)信號所需的基準電壓，所述充電子電路在第二時間段內(nèi)為所述驅(qū)動子電路提供所述驅(qū)動數(shù)據(jù)信號所需的用于控制驅(qū)動的數(shù)據(jù)信號電壓；
[0014] 所述驅(qū)動子電路包括：用于驅(qū)動所述發(fā)光器件發(fā)光的驅(qū)動晶體管，和用于保持所述基準電壓和數(shù)據(jù)信號電壓的第一電容；在第三時間段內(nèi)，所述第一電容放電使得所述驅(qū) 動晶體管導(dǎo)通，驅(qū)動所述發(fā)光器件發(fā)光。
[0015] 較佳地，所述基準電壓建立子電路包括用于提供所述基準電壓的第一數(shù)據(jù)信號源，所述第一數(shù)據(jù)信號源為脈沖信號源。
[0016] 較佳地，所述充電子電路包括用于提供所述數(shù)據(jù)信號電壓的第二數(shù)據(jù)信號源，所述第一數(shù)據(jù)信號源和所述第二數(shù)據(jù)信號源為同一數(shù)據(jù)信號源，該第一數(shù)據(jù)信號源在第一時間段輸出所述基準電壓，在所述第一時間段之后的第二時間段輸出所述數(shù)據(jù)信號電壓。
[0017] 較佳地，所述第一數(shù)據(jù)信號源通過用于傳輸數(shù)據(jù)信號電壓的數(shù)據(jù)線傳輸所述基準電壓和數(shù)據(jù)信號電壓。
[0018] 較佳地，所述驅(qū)動晶體管的柵極與所述第一電容的第二端相連，源極和漏極分別與第一參考信號源和發(fā)光器件的輸入端相連，發(fā)光器件的輸出端與第二參考信號源相連。
[0019] 較佳地，所述基準電壓建立子電路，還包括：第一時序控制信號源、第二時序控制信號源、第二電容、第一開關(guān)晶體管和第二開關(guān)晶體管；
[0020] 所述第二電容的兩端分別與所述第一參考信號源和所述第一開關(guān)晶體管的漏極相連；所述第一時序控制信號源與所述第一開關(guān)晶體管的柵極相連，所述第一數(shù)據(jù)信號源與所述第一開關(guān)晶體管的源極相連；所述第二時序控制信號源與所述第二開關(guān)晶體管的柵極相連，第二開關(guān)晶體管的源極與所述第一開關(guān)晶體管的漏極相連，第二開關(guān)晶體管的漏極與所述第一電容的第一端相連。
[0021] 較佳地，所述充電子電路還包括：第三開關(guān)晶體管；
[0022] 所述第三開關(guān)晶體管的柵極與所述第二時序控制信號源相連，源極與所述第一數(shù) 據(jù)信號源相連，漏極與所述第一電容的第二端相連。
[0023] 較佳地，還包括：發(fā)光控制子電路，該發(fā)光控制子電路包括：
[0024] 發(fā)光控制信號源、第四開關(guān)晶體管和第五開關(guān)晶體管，所述第四開關(guān)晶體管和第五開關(guān)晶體管的柵極分別與所述發(fā)光控制信號源相連；
[0025] 所述第四開關(guān)晶體管的源極和漏極分別與所述第一電容的第一端和所述第一參考信號源相連；
[0026] 所述第五開關(guān)晶體管的源極和漏極分別與所述驅(qū)動晶體管的漏極和發(fā)光器件的輸入端相連。
[0027] 較佳地，所述基準電壓建立子電路，還包括：第三時序控制信號源、第四時序控制信號源、第三電容、第六開關(guān)晶體管和第七開關(guān)晶體管；
[0028] 所述第三電容的第二端與所述第二參考信號源相連，第一端與所述第六開關(guān)晶體管的漏極相連；所述第六開關(guān)晶體管的柵極與所述第三時序控制信號源相連，源極與所述第一數(shù)據(jù)信號源相連；
[0029] 所述第七開關(guān)晶體管的柵極與所述第四時序控制信號源相連，源極與所述第三電容的第一端相連，漏極與所述第一電容的第一端相連。
[0030] 較佳地，所述充電子電路還包括：
[0031] 第五時序控制信號源、第八開關(guān)晶體管、第九開關(guān)晶體管；
[0032] 所述第八開關(guān)晶體管的柵極與所述第五時序控制信號源相連，源極與所述第一數(shù) 據(jù)信號源相連，漏極與所述第一電容的第一端相連；
[0033] 所述第九開關(guān)晶體管的柵極與所述第五時序控制信號源相連，源極與所述第一參考信號源相連，漏極與所述第一電容的第二端相連。
[0034] 較佳地，所述第一開關(guān)晶體管、第二開關(guān)晶體管、第三開關(guān)晶體管、第四開關(guān)晶體管、第五開關(guān)晶體管、第六開關(guān)晶體管、第七開關(guān)晶體管、第八開關(guān)晶體管和第九開關(guān)晶體管為η型晶體管或p型晶體管。
[0035] 本發(fā)明實施例提供一種驅(qū)動發(fā)光器件發(fā)光的像素電路的驅(qū)動方法，包括以下步驟：
[0036] 控制基準電壓建立子電路為所述驅(qū)動子電路提供基準電壓，以及控制充電子電路為所述驅(qū)動子電路提供數(shù)據(jù)信號電壓；
[0037] 所述驅(qū)動子電路在所述基準電壓和數(shù)據(jù)信號電壓的作用下，驅(qū)動所述發(fā)光器件發(fā) 光。
[0038] 較佳地，通過與所述基準電壓建立子電路和充電子電路相連的數(shù)據(jù)線，在第一時間段內(nèi)為所述基準電壓建立子電路提供基準電壓，在第二時間段內(nèi)為所述充電子電路提供數(shù)據(jù)信號電壓，所述基準電壓為交流信號電壓。
[0039] 本發(fā)明實施例提供一種顯示裝置，包括上述任一方式的像素電路。
[0040] 本發(fā)明實施例提供的像素電路，包括：基準電壓建立子電路，充電子電路和驅(qū)動子電路；所述基準電壓建立子電路和所述充電子電路分別與所述驅(qū)動子電路相連，所述基準電壓建立子電路用于在第一時間段內(nèi)為所述驅(qū)動子電路提供基準電壓，所述充電子電路在第二時間段內(nèi)為所述驅(qū)動子電路提供數(shù)據(jù)信號電壓；所述驅(qū)動子電路包括：用于驅(qū)動所述發(fā)光器件發(fā)光的驅(qū)動晶體管，和用于維持所述基準電壓和數(shù)據(jù)信號電壓的第一電容；在第三時間段內(nèi)，所述第一電容放電使得所述驅(qū)動晶體管導(dǎo)通，驅(qū)動所述發(fā)光器件發(fā)光。通過基準電壓建立子電路為0LED提供保持數(shù)據(jù)信號電壓的基準電壓，可以保證在發(fā)光階段驅(qū)動 0LED發(fā)光的驅(qū)動電壓與像素電路的布線壓降（IR Drop)無關(guān)，從而提高顯示裝置顯示區(qū)域圖像亮度的均勻性。

【專利附圖】

【附圖說明】
[0041] 圖1為本發(fā)明實施例提供的用于驅(qū)動發(fā)光器件發(fā)光的像素電路之一；
[0042] 圖2為本發(fā)明實施例提供的用于驅(qū)動發(fā)光器件發(fā)光的像素電路之二；
[0043] 圖3為圖1所示的像素電路的具體結(jié)構(gòu)示意圖之一；
[0044] 圖4為圖1所示的像素電路的具體結(jié)構(gòu)示意圖之二；
[0045] 圖5為圖4所示的像素電路工作的時序圖；
[0046] 圖6為圖2所示的像素電路具體結(jié)構(gòu)示意圖；
[0047] 圖7為圖6所示的像素電路工作的時序圖。

【具體實施方式】
[0048] 本發(fā)明實施例提供一種像素電路及其驅(qū)動方法，顯示裝置，用以避免像素陣列電路布線壓降造成的像素驅(qū)動信號電壓偏差，提高顯示裝置顯示區(qū)域圖像亮度的均勻性。
[0049] 需要說明的是，現(xiàn)有技術(shù)驅(qū)動子電路驅(qū)動發(fā)光器件發(fā)光的驅(qū)動數(shù)據(jù)信號所需的基準電壓為直流電源提供的電壓信號V dd，線路上的電壓降（IR Drop)相應(yīng)較大。本發(fā)明通過現(xiàn)有技術(shù)為像素電路提供數(shù)據(jù)信號（即灰階信號，對應(yīng)的電壓為數(shù)據(jù)信號電壓）的數(shù)據(jù)信號源提供所述基準電壓，所述數(shù)據(jù)信號源在時序的控制下先后輸出基準電壓和數(shù)據(jù)信號電壓對應(yīng)的脈沖信號，為相應(yīng)的保持電容Cst充電。
[0050] 所述基準電壓是保證保持電容Cst準確充電的基準電壓。
[0051] 本發(fā)明所述像素電路為與一個發(fā)光器件對應(yīng)的像素電路，多個發(fā)光器件與多個所述像素電路一一對應(yīng)相連；多個不同發(fā)光器件對應(yīng)的像素電路中的所述數(shù)據(jù)信號源可以共用，例如，一列像素對應(yīng)的各像素電路中的數(shù)據(jù)信號源共用，一行像素對應(yīng)的各像素電路中的時序控制信號源可以共用，該處的"共用"可以理解為同時為不同的像素電路提供輸出信號。
[0052] 具體地，針對具有MxN個像素的像素陣列，Μ為像素的總行數(shù)，N為像素的總列數(shù)，具有與Ν列像素一一對應(yīng)相連的Ν條數(shù)據(jù)線，即每一條數(shù)據(jù)線與一列像素中的各所述像素電路相連，為所述像素電路中對應(yīng)的發(fā)光器件的薄膜晶體管的源極提供數(shù)據(jù)信號和基準電壓信號，其中Μ和Ν為正整數(shù)。
[0053] 在每一行像素的掃描周期Τ內(nèi)，分三個階段，分別包括：基準電壓建立階段（行掃描周期的第一階段tl)，充電階段（行掃描周期的第二階段t2)和驅(qū)動階段（行掃描周期的第三階段t3)，其中T = tl+t2+t3。
[0054] 以下將結(jié)合附圖具體說明本發(fā)明實施例提供的像素陣列中的第η行像素中任一像素中的像素電路，其中η = 1、2、3、......、Μ。
[0055] 參見圖1和圖2,本發(fā)明實施例提供的用于驅(qū)動發(fā)光器件D1發(fā)光的像素電路，包括：基準電壓建立子電路1，充電子電路2和驅(qū)動子電路3 ;
[0056] 基準電壓建立子電路1和充電子電路2分別與驅(qū)動子電路3相連；
[0057] 在有源矩陣式顯示的一個行掃描周期內(nèi)，基準電壓建立子電路1用于在基準電壓建立階段（行掃描周期的第一階段）為驅(qū)動子電路3提供基準電壓V Mf(l，即建立驅(qū)動子電路3驅(qū)動發(fā)光器件D1發(fā)光的驅(qū)動數(shù)據(jù)信號（對應(yīng)電壓為V9ra)所需的基準電壓V Mf(l ;
[0058] 充電子電路2在充電階段（行掃描周期的第二階段）為驅(qū)動子電路3提供數(shù)據(jù)信號電壓W該電壓為實現(xiàn)圖像顯示的灰階電壓），即充電子電路2在所述第二時間段內(nèi)為驅(qū)動子電路3提供驅(qū)動數(shù)據(jù)信號需的用于控制驅(qū)動的數(shù)據(jù)信號電壓V data ;
[0059] 驅(qū)動子電路3包括：用于驅(qū)動發(fā)光器件D1發(fā)光的驅(qū)動晶體管T0,和用于維持基準電壓建立子電路1和充電子電路2分別對應(yīng)提供的基準電壓V Mf(l和數(shù)據(jù)信號電壓Vdata的第一電容C1 ;在驅(qū)動階段（行掃描周期的第三階段），第一電容C1放電使得驅(qū)動晶體管T0 導(dǎo)通，驅(qū)動發(fā)光器件D1發(fā)光。
[0060] 需要說明的是，所述數(shù)據(jù)信號為所述第一電容C1充電，第一電容C1的其中一端維持的電壓為所述數(shù)據(jù)信號對應(yīng)的數(shù)據(jù)信號電壓，所述第一電容C1的另一端維持的電壓為所述基準電壓。所述基準電壓用于為數(shù)據(jù)信號充電時提供基準電壓，以保證所述數(shù)據(jù)信號充電后的電壓值準確。
[0061] 所述基準電壓建立子電路獨立于為發(fā)光器件提供驅(qū)動電流的直流電源（即為像素電路待驅(qū)動的發(fā)光器件提供的參考電壓v dd或Vss)，通過基準電壓建立子電路為第一電容 C1提供基準電壓，二者相互獨立。
[0062] 所述發(fā)光器件可以為有機發(fā)光二極管（0LED)或其他有機發(fā)光器件（EL)等。
[0063] 一般地，數(shù)據(jù)信號電壓Vdata為脈沖信號源提供的脈沖電壓，在線路上的充電電流非常小，因此在線路上的壓降也非常小，相比較直流電源提供的直流信號在線路上產(chǎn)生的壓降可以忽略。
[0064] 圖1和圖2是本發(fā)明實施例提供的兩個不同實施方式的像素電路。以發(fā)光器件為 0LED顯示器為例說明，驅(qū)動0LED的電流由如下公式（2-1)決定：
[0065] Ioled = K(Vgs-Vth)2 (2-1)
[0066] 公式（2-1)中的1。^為流過0LED的電流，K為常量系數(shù)，Vgs為驅(qū)動0LED發(fā)光的驅(qū)動晶體管T0的柵極（g)和源極（S)之間的電壓，V th為驅(qū)動晶體管T0的閾值電壓。
[0067] 圖1和圖2所示的像素電路中，Vgs在數(shù)值上等于第一電容C1兩端維持的電壓值，即 Vgs Vdata VrefO ; I〇led =κ (Vdata-Uth)2 ;由此可見，與為OLED提供工作電流的第一參考電壓i和第二參考電壓V#it2無關(guān)，VMf(l為基準電壓建立子電路提供的基準電壓。所述第一參考電壓V #itl為Vdd直流電源，第二參考電壓V#it2為Vss直流電源。
[0068] 在具體實施過程中，所述基準電壓建立子電路中提供基準電壓VMf(l的信號源可以為直流信號源或脈沖信號源。圖1和圖2所示的電路結(jié)構(gòu)可以避免像素電路中提供第一參考電壓和第二參考電壓的參考信號源（即所述直流電源），例如提供Vdd的第一直流電源或提供Vss的第二直流電源為第一電容C1提供基準電壓帶來的線路上的電壓降（IR Drop)。本發(fā)明其中一種較佳的實施方式為基準電壓由脈沖信號源提供，脈沖信號為第一電容充電的電流非常小，幾乎可以忽略，因此，為第一電容的充電電壓的數(shù)值幾乎沒有減小，避免了基準電壓的布線壓降造成驅(qū)動發(fā)光器件D1發(fā)光的驅(qū)動數(shù)據(jù)信號電壓的偏差，提高顯示裝置顯示區(qū)域圖像亮度的均勻性。
[0069] 一般地，通過可以提供Vdd的第一參考信號源（第一直流電源）和提供Vss的第二參考信號源（第二直流電源）為第一電容的一端提供基準電壓，所述第一參考信號源和第二參考信號源為直流電源，且第一參考信號源和第二參考信號源同時為Μ行N列像素提供 Vdd和Vss，Vdd和Vss的數(shù)值非常之大，例如V dd的數(shù)值約等于Μ倍或者Ν倍的Vd，所述Vd為一個像素正常工作時需要的參考電壓。因此，所述V dd和Vss在線路上的電壓降非常之大，導(dǎo)致 Vdd和Vss施加在第一電容的一端時，實際電壓值小于第一參考信號源和第二參考信號源分別提供的電壓值v dd和vss，基準電壓的布線壓降較大，顯示裝置顯示區(qū)域圖像亮度的均勻性較低。
[0070] 優(yōu)選地，所述基準電壓建立子電路中提供VMf(l的信號源為脈沖信號源，換句話說，所述基準電壓建立子電路包括：用于提供基準電壓的第一數(shù)據(jù)信號源，所述第一數(shù)據(jù)信號源為脈沖信號源。上述已經(jīng)有相關(guān)描述，脈沖信號為第一電容充電的電流非常小，在線路中的電流也非常小，幾乎可以忽略，因此，為第一電容的充電電壓\_的數(shù)值幾乎沒有減小，避免了基準電壓的布線壓降造成驅(qū)動發(fā)光器件D1發(fā)光的驅(qū)動數(shù)據(jù)信號電壓V 9ra的偏差，提高顯示裝置顯示區(qū)域圖像亮度的均勻性。
[0071] 所述充電子電路包括用于提供所述數(shù)據(jù)信號電壓Vdata的第二數(shù)據(jù)信號源，所述第一數(shù)據(jù)信號源和所述第二數(shù)據(jù)信號源在硬件上可以為同一數(shù)據(jù)信號源，也可以為相互獨立的信號源。當(dāng)所述第一數(shù)據(jù)信號源和第二數(shù)據(jù)信號源在硬件上為同一數(shù)據(jù)信號源時，其同時具有所述第一數(shù)據(jù)信號源和第二數(shù)據(jù)信號源兩個功能，分別為：為第一電容的一端提供基準電壓的功能，為第一電容的另一端提供數(shù)據(jù)信號電壓（即灰階電壓）的功能，這兩個功能先后執(zhí)行，互不影響。
[0072] 具體地，所述第一數(shù)據(jù)信號源和第二數(shù)據(jù)信號源在硬件上為同一數(shù)據(jù)信號源，該數(shù)據(jù)信號源（該數(shù)據(jù)信號源為同時具有所述兩個功能的所述第一數(shù)據(jù)信號源或第二數(shù)據(jù) 信號源）在第一時間段為所述驅(qū)動子電路提供所述基準電壓，第二時間段為所述驅(qū)動子電路提供數(shù)據(jù)信號電壓，因此所述第一數(shù)據(jù)信號源和第二數(shù)據(jù)信號源在硬件上為同一數(shù)據(jù)信號源時可以簡化電路結(jié)構(gòu)。
[0073] 較佳地，當(dāng)所述第一數(shù)據(jù)信號源和第二數(shù)據(jù)信號源在硬件上為不同的數(shù)據(jù)信號源時，所述第一數(shù)據(jù)信號源和第二數(shù)據(jù)信號源通過用于傳輸數(shù)據(jù)信號電壓V data的數(shù)據(jù)線 (Data line)與所述驅(qū)動子電路相連。當(dāng)所述第一數(shù)據(jù)信號源和所述第二數(shù)據(jù)信號源為同一數(shù)據(jù)信號源，則所述第一數(shù)據(jù)信號源通過用于傳輸數(shù)據(jù)信號電壓V data的數(shù)據(jù)線（Data line)與所述驅(qū)動子電路相連。
[0074] 也就是說，本發(fā)明可以通過數(shù)據(jù)線在不同時間段分別提供基準電壓和數(shù)據(jù)信號電壓，無需獨立于數(shù)據(jù)線再次布線用于提供基準電壓的走線，簡化了電路結(jié)構(gòu)，還避免了像素陣列電路布線壓降造成的像素驅(qū)動信號電壓偏差，重要的是，在像素區(qū)域有限的面積內(nèi)再次布線的難度系數(shù)和成本非常之大。
[0075] 所述數(shù)據(jù)信號源可以通過源極驅(qū)動電路實現(xiàn)，所述數(shù)據(jù)信號源的兩個功能的執(zhí)行時間可以通過時序的控制實現(xiàn)。
[0076] 參見圖1和圖2,具體地，驅(qū)動晶體管T0的柵極與第一電容C1的第二端（B端）相連，源極和漏極分別與第一參考信號源（對應(yīng)提供V #itl的電源電壓（通常為直流電壓））和發(fā)光器件D1的輸入端相連，發(fā)光器件D1的輸出端與第二參考信號源（對應(yīng)提供V #if2的電源電壓（通常為直流電壓））相連。
[0077] 以下將具體說明圖1和圖2所示的像素電路的【具體實施方式】。
[0078] 參見圖3,為圖1所示的像素電路具體結(jié)構(gòu)示意圖，圖1所示的像素電路中，基準電壓建立子電路1，除了包括用于提供基準電壓V Mf(l的第一數(shù)據(jù)信號源之外，還包括：第一時序控制信號源、第二時序控制信號源、第二電容C2、第一開關(guān)晶體管T1和第二開關(guān)晶體管 T2 ；
[0079] 所述第一時序控制信號源和第二時序控制信號源分別通過傳輸信號的信號線將輸出信號傳輸給相應(yīng)的電路，由于所述第一時序控制信號源和第二時序控制信號源分別與像素電路中不同的薄膜晶體管的柵極相連，因此所述傳輸信號的信號線也可以稱為掃描信號線，圖3所示的像素電路中一共包括兩個時序控制信號源和兩條掃描信號線，分別為第一掃描信號線和第二掃描信號線。
[0080] 在一個行掃描周期內(nèi)，第一時序控制信號源和第二時序控制信號源分別輸出不同的時序信號，用于分別控制對應(yīng)的薄膜晶體管在整個行掃描周期不同階段的開啟和關(guān)閉，薄膜晶體管在不同階段開啟或關(guān)閉狀態(tài)因?qū)?yīng)的時序控制信號源輸出的時序信號的高低電平而定。
[0081] 針對第η行和第m列的一個像素，第一數(shù)據(jù)信號源通過圖3所示的數(shù)據(jù)線Data line將數(shù)據(jù)信號Vdata傳輸給相應(yīng)的電路，該數(shù)據(jù)線為整個像素陣列中的第m條數(shù)據(jù)線，所述m和η為正整數(shù)。
[0082] 第一時序控制信號源通過圖3所示的第一掃描信號線Scanl [η]將時序控制信號傳輸?shù)较鄳?yīng)的電路；第二時序控制信號源通過圖3所示的第二掃描信號線Scan2 [η]將時序控制信號傳輸?shù)较鄳?yīng)的電路，η為大于零的正整數(shù)。
[0083] 第二電容C2的兩端分別與第一參考信號源和第一開關(guān)晶體管Τ1的漏極相連；設(shè) 第二電容C2靠近第一開關(guān)晶體管Τ1的一端的為節(jié)點Nref，第一時序控制信號源通過第一掃描信號線Scanl [η]與第一開關(guān)晶體管T1的柵極相連，第一數(shù)據(jù)信號源通過數(shù)據(jù)線 Data line與第一開關(guān)晶體管Τ1的源極相連；第二時序控制信號源通過第二掃描信號線 Scan2 [η]與第二開關(guān)晶體管T2的柵極相連，第二開關(guān)晶體管T2的源極與第一開關(guān)晶體管 Τ1的漏極相連，第二開關(guān)晶體管Τ2的漏極與第一電容C1的第一端（Α端）相連，第一電容 C1的第二端（Β端）與驅(qū)動晶體管Τ0的柵極相連。
[0084] 充電子電路2除了包括用于提供數(shù)據(jù)信號電壓Vdata的第一數(shù)據(jù)信號源（此處第一數(shù)據(jù)信號源為充電子電路2和基準電壓建立子電路1共用的數(shù)據(jù)信號源）之外，還包括：第二開關(guān)晶體管T3 ;
[0085] 第三開關(guān)晶體管T3的柵極通過第二掃描信號線Scan2 [η]與第二時序控制信號源相連，源極通過數(shù)據(jù)線Data line與第一數(shù)據(jù)信號源相連，漏極與第一電容C1的第二端（Β 端）相連。
[0086] 參見圖4,進一步地，圖3所示的像素電路，還包括：發(fā)光控制子電路，該發(fā)光控制子電路包括：
[0087] 發(fā)光控制信號源、第四開關(guān)晶體管T4和第五開關(guān)晶體管T5,第四開關(guān)晶體管T4和第五開關(guān)晶體管T5的柵極分別通過像素電路中的第三掃描信號線Em[n]與發(fā)光控制信號源相連；"Em"為發(fā)光"Emission"的縮寫，Em[n]中的η代表第三條掃描信號線Em[n]對應(yīng) 第η行像素。
[0088] 同理，與上述第一柵線、第二柵線的功能類似，所述第三柵線用于為發(fā)光控制信號源傳輸信號，發(fā)光控制信號源與第四開關(guān)晶體管Τ4和第五開關(guān)晶體管Τ5的柵極相連，因此，發(fā)光控制信號源輸出的信號為控制第四開關(guān)晶體管Τ4和第五開關(guān)晶體管Τ5同時開啟或關(guān)閉的控制信號。
[0089] 也就是說，本發(fā)明將與開關(guān)晶體管的柵極相連的信號傳輸線統(tǒng)稱為掃描信號線，實際上也可以稱為掃描控制信號線或控制信號線，該掃描信號線僅用于傳輸來自相應(yīng)信號源輸出的控制開關(guān)晶體管開啟或關(guān)閉的控制信號。
[0090] 圖4所示的像素電路中在一個行掃描周期內(nèi)，采用三條掃描信號線分別控制該行像素電路的每一像素電路中的不同開關(guān)晶體管的開啟和關(guān)閉，實現(xiàn)一個行掃描周期內(nèi)不同階段對象像素電路不同功能的目的。
[0091] 在具體實施過程中，一行像素對應(yīng)三條掃描信號線，Μ行像素對應(yīng)3Μ條掃描信號線；一行像素中的各像素電路同時受所述三條掃描信號線的控制，最終實現(xiàn)驅(qū)動該行像素對應(yīng)的發(fā)光器件（如0LED)發(fā)光的目的。
[0092] 第四開關(guān)晶體管Τ4的源極和漏極分別與第一電容C1的第一端（Α端）和第一參考信號源相連；
[0093] 第五開關(guān)晶體管T5的源極和漏極分別與驅(qū)動晶體管T0的漏極和發(fā)光器件D1的輸入端相連，發(fā)光器件D1的輸出端與第二參考信號源Vss相連。
[0094] 本發(fā)明所述各時序控制信號源也可以理解為脈沖信號源，所述時序控制信號源輸出高電平或低電平時序信號控制與之相連的開關(guān)晶體管開啟或關(guān)閉。所述時序控制信號源可以通過柵極驅(qū)動電路實現(xiàn)，該柵極驅(qū)動電路可以為芯片電路或集成在基板上的G0A電路。
[0095] 所述驅(qū)動晶體管T0可以是p型晶體管也可以是η型晶體管，所述第一開關(guān)晶體管、第二開關(guān)晶體管、第三開關(guān)晶體管、第四開關(guān)晶體管、第五開關(guān)晶體管可以是Ρ型晶體管也可以是η型晶體管。
[0096] η型晶體管或驅(qū)動晶體管在高電平作用下開啟，低電平作用下關(guān)閉。ρ型晶體管或驅(qū)動晶體管在低電平作用下開啟，高電平作用下關(guān)閉。所述關(guān)閉可以理解為斷開。
[0097] 本發(fā)明以驅(qū)動晶體管Τ0為ρ型晶體管，第一開關(guān)晶體管、第二開關(guān)晶體管、第三開關(guān)晶體管、第四開關(guān)晶體管、和第五開關(guān)晶體管為P型晶體管為例，說明本發(fā)明實施例提供的像素電路以及實現(xiàn)驅(qū)動發(fā)光的原理。對于P型驅(qū)動晶體管，V dd為高于接地點GND的正值， Vdata為正值。Vss為低于接地點GND的負值。
[0098] 以下將結(jié)合圖4和圖5所示的時序圖說明本發(fā)明上述實施例提供的像素電路的工作原理。
[0099] 本發(fā)明像素電路在有源矩陣式顯示的一個行掃描周期內(nèi)包括三個工作階段，依次分別為：基準電壓建立階段、充電階段，驅(qū)動階段；
[0100] 基準電壓建立階段、充電階段，驅(qū)動階段這三個階段中，第一參考信號源輸出 1 = V(ld。弟一參考?η可源?Η?出V參考2 = Vss，Vdd大于Vss。
[0101] 第一階段（Phasel期間）：基準電壓建立階段。
[0102] 第一時序控制信號源通過第一掃描信號線Scanl [η]向第一開關(guān)晶體管T1輸出低電平信號電壓vgatel，第一開關(guān)晶體管Τ1在低電平信號電壓的作用下開啟；
[0103] 第二時序控制信號源通過第二掃描信號線Scan2 [η]向第二開關(guān)晶體管T2和第三開關(guān)晶體管Τ3輸出高電平信號電壓Vgate2，第二開關(guān)晶體管Τ2和第三開關(guān)晶體管Τ3在高電平信號電壓的作用下關(guān)閉；
[0104] 發(fā)光控制信號源通過第三掃描信號線Em[n]向第四開關(guān)晶體管T4和第五開關(guān)晶體管T5輸出高電平信號電壓V Emissim、第四開關(guān)晶體管T4和第五開關(guān)晶體管T5在高電平信號電壓的作用下關(guān)閉；
[0105] 第一數(shù)據(jù)信號源通過數(shù)據(jù)線Data line向第二電容C2輸出高電平信號電壓ViefQ，該電壓VMf(l為所述基準電壓，基準電壓V Mf(l加載到第二電容C2靠近節(jié)點Nref的一端，對第二電容C2的節(jié)點Nref進行充電，充電完成后，節(jié)點Nref的電位V ftef = VMfQ ;
[0106] 第二電容C2上的電荷量為公式（2-2)所示：
[0107] Qrefti = C2 X (Vref〇-V 參考 D (2-2)
[0108] C2為第二電容C2的電容值。
[0109] 可見，在phasel階段，第一時序控制信號源輸出的控制信號（Vgatel)使第一開關(guān)晶體管T1連通數(shù)據(jù)線Data line和第二電容C2靠近節(jié)點Nref的一端，該節(jié)點Nref的一端可以稱為基準電位端Nref。此時第二開關(guān)晶體管T2保持關(guān)斷，與其他電路隔離。數(shù)據(jù)線 Data line上的基準電壓信號VMf(l對第二電容C2充電，建立基準電位VMfQ。
[0110] 第二階段（Phase2期間）：充電階段。
[0111] 第一時序控制信號源通過第一掃描信號線Scanl [η]向第一開關(guān)晶體管T1輸出高電平信號電壓Vgatel，第一開關(guān)晶體管Τ1在高電平信號電壓的作用下關(guān)閉；
[0112] 第二時序控制信號源通過第二掃描信號線Scan2 [η]向第二開關(guān)晶體管T2和第三開關(guān)晶體管Τ3輸出低電平信號電壓Vgate2，第二開關(guān)晶體管Τ2和第三開關(guān)晶體管Τ3在低電平信號電壓的作用下開啟；
[0113] 發(fā)光控制信號源通過第三掃描信號線Em[n]向第四開關(guān)晶體管T4和第五開關(guān)晶體管T5輸出高電平信號電壓V Emissim、第四開關(guān)晶體管T4和第五開關(guān)晶體管T5在高電平信號電壓的作用下關(guān)閉；
[0114] 第一數(shù)據(jù)信號源通過數(shù)據(jù)線Data line向第一電容C1輸出數(shù)據(jù)信號電壓Vdata，該電壓為灰階電壓。數(shù)據(jù)信號電SVdata，通過第三開關(guān)晶體管T3對第一電容C1的第二端進行充電，第一電容C1的第二端（B端）點位為V data。第一電容C1的第一端（A端）的點位為節(jié)點Nref的電位為VNMf = VMfQ ;
[0115] 第一電容Cl和第二電容C2上的電荷Qest和QMf分別為公式（2-3)和公式（2-4) 所示。
[0116] Qcst = (Vdata-Vref) XC! (2-3)
[0117] Qref= (Vref-V#itl)XC2 (2-4)
[0118] Q為第一電容Cl的電容值，C2為第二電容C2的電容值，所述Qest為第一電容Cl 上的電荷量，Qraf為第二電容C2上的電荷量；由于節(jié)點Nref與第一電容和第二電容以外的電路沒有連接，因此，在節(jié)點Nref連接的第一電容和第二電容上，第一電容上的充電電荷應(yīng)等于第二電容上的放電電荷。第一階段第二電容C2上的電荷Q Mf(l無處釋放，因此兩電容上電荷量滿足如下公式（2-5)的關(guān)系：
[01 1 9] Qref-Qcst = QrefO (2~5)
[0120] 將公式（2-2)、（2-3)、（2-4)帶入公式（2-5)可得到公式（2-6);
[0121] (Vref-V 參考 i) XC2-(Vdata-Vref) XCi = (vref0-v 參考 i) XC2 (2-6)
[0122] 整理公式（2-6)得到如下公式（2-7);
[0123] Vref = (Vref〇 X C2+Vdata X Q ACfCi) (2-7)
[0124] 整理公式（2-7)得到如下公式（2-8);
[0125] Vcst = Vdata-Vref = (Vdata-Vref0) X [C2/(C2+Q] (2-8)
[0126] Vest為第一電容Cl兩端的電壓，Vest是一個與V參考i無關(guān)的量，即與IR drop無關(guān) 的量。
[0127] 可見，在phase2階段，數(shù)據(jù)線data line上傳輸數(shù)據(jù)信號1_。此時第一時序控制信號源輸出的控制信號（VgatJ使第一開關(guān)晶體管T1關(guān)閉，第二電容C2上的基準電位信號V Mf(l與數(shù)據(jù)線Data line隔離，該基準電位信號VMf(l保持在所述第二電容C2中，該第二電容C2也稱為保持電容。第二時序控制信號源輸出的控制信號（V gatJ使第二開關(guān)晶體管 T2和第三開關(guān)晶體管T3開啟，使節(jié)點Nref基準電位成為第二電容C2的基準電位，且數(shù)據(jù) 線上的信號電壓vdata對第一電容C1充電，在第一電容C1上建立信號電壓。
[0128] 第三階段：驅(qū)動階段（Phase3期間）
[0129] 第一時序控制信號源通過掃描信號線Scanl [η]向第一開關(guān)晶體管T1輸出高電平信號電壓vgatel，第一開關(guān)晶體管Τ1在高電平信號電壓的作用下關(guān)閉；
[0130] 第二時序控制信號源通過掃描信號線Scan2 [η]向第二開關(guān)晶體管T2和第三開關(guān) 晶體管Τ3輸出高電平信號電壓Vgate2，第二開關(guān)晶體管Τ2和第三開關(guān)晶體管Τ3在高電平信號電壓的作用下關(guān)閉；
[0131] 發(fā)光控制信號源通過掃描信號線Em[n]向第四開關(guān)晶體管T4和第五開關(guān)晶體管 T5輸出低電平信號電壓VEmissim、第四開關(guān)晶體管T4和第五開關(guān)晶體管T5在低電平信號電壓的作用下開啟；
[0132] 第一電容C1兩端的電壓Vest為驅(qū)動晶體管P0的柵極（g)和源極（s)之間的電壓 Vgs。
[0133] 第四開關(guān)晶體管T4開啟，第一電容Cl向驅(qū)動晶體管P0的柵極和源極之間加載與 IR drop 無關(guān)的電壓，Vgs = Vcst = (Vdata-Vref。）X [CV^+Q];
[0134] 第五開關(guān)晶體管T5開啟，驅(qū)動晶體管P0驅(qū)動發(fā)光器件D1發(fā)光，即第五開關(guān)晶體管T5開啟控制驅(qū)動0LED電流1。％。
[0135] 由公式（2-1)可知，Ioled = K(Vgs_Vth)2 = K[ (Vdata_Vref0) X [(VK+Ci) ]-Vth) ]2 ;
[0136] 可見，在phase3階段，第二時序控制信號源輸出的控制信號（Vgate2)使第二開關(guān)晶體管T2和第三開關(guān)晶體管T3關(guān)斷，隔尚數(shù)據(jù)線Data line與第一電容C1,第一電容C1上的信號電壓保持。然后發(fā)光控制信號源輸出的控制信號使第四開關(guān)晶體管T4和第五開關(guān) 晶體管T5開啟，第一電容C1上保持的信號電壓跨接在驅(qū)動晶體管T0的源-漏極之間，驅(qū) 動發(fā)光器件發(fā)光。
[0137] 本發(fā)明第一時序控制信號源和第二時序控制信號源分別控制第一開關(guān)晶體管T1 和第二開關(guān)晶體管T2與數(shù)據(jù)線的導(dǎo)通時間，在上述第一階段和第二階段，第一開關(guān)晶體管 T1和第二開關(guān)晶體管T2不同時導(dǎo)通，即第一時序控制信號源和第二時序控制信號源不重疊地占用行掃描周期內(nèi)與數(shù)據(jù)線連通的時間。
[0138] 由此可見，流過發(fā)光器件D1的電流I。％僅與第一數(shù)據(jù)信號源在第一階段提供的基準電壓v Mf(l，以及在第二階段提供的數(shù)據(jù)信號電壓vdata有關(guān)，以及與第一電容和第二電容的電容大小有關(guān)，與第一參考信號源和第二參考信號源提供的直流電壓無關(guān)，因此，避免了像素陣列電路布線壓降造成的像素驅(qū)動信號電壓偏差，提高顯示裝置顯示區(qū)域圖像亮度的均勻性。
[0139] 以下將具體說明圖2所示的像素電路的【具體實施方式】。
[0140] 參見圖6，為圖2所示的像素電路的具體結(jié)構(gòu)示意圖，圖2所示的像素電路中，基準電壓建立子電路，除了包括用于提供基準電壓V Mf(l的第一數(shù)據(jù)信號源之外，還包括：
[0141] 第三時序控制信號源、第四時序控制信號源、第三電容C3、第六開關(guān)晶體管T6和第七開關(guān)晶體管?7 ;
[0142] 第三電容C3的第二端（B端）與第二參考信號源Vss相連，第一端（A端）與第六開關(guān)晶體管T6的漏極相連；第六開關(guān)晶體管T6的柵極通過第一掃描信號線Scanl [η]與第三時序控制信號源相連，源極通過數(shù)據(jù)線Data line與第一數(shù)據(jù)信號源相連；
[0143] 第七開關(guān)晶體管T7的柵極通過第二掃描信號線Scan2 [η]與第四時序控制信號源相連，源極與第三電容C3的第一端（A端）相連，漏極與第一電容Cl的第一端（N1端）相連。第一電容C1的第二端（N2端）與第一參考信號源Vdd相連。
[0144] 充電子電路還包括：
[0145] 第五時序控制信號源、第八開關(guān)晶體管T8和第九開關(guān)晶體管T9 ;
[0146] 第八開關(guān)晶體管T8的柵極通過第三掃描信號線Scan3 [η]與第五時序控制信號源相連，源極通過數(shù)據(jù)線Data line與第一數(shù)據(jù)信號源相連，漏極與第一電容C1的第一端（Ν1 端）相連；
[0147] 第九開關(guān)晶體管T9的柵極通過第三掃描信號線Scan3 [η]與第五時序控制信號源相連，源極與第一參考信號源Vdd相連，漏極與第一電容C1的第二端（Ν2端）相連。
[0148] 以下將結(jié)合圖6和圖7所示的時序圖說明本發(fā)明上述實施例提供的像素電路的工作原理。
[0149] 本發(fā)明提供的像素電路包括三個工作階段，依次分別為：基準電壓建立階段、充電階段，驅(qū)動階段；
[0150] 基準電壓建立階段、充電階段，驅(qū)動階段三個階段的第一參考信號源Vdd輸出 1 = V(ld。弟一參考?η可源$Η!Ι出V參考2 = V；3E；，V參考1小于V參考2。
[0151] 第一階段（Phasel期間）：基準電壓建立階段。
[0152] 第三時序控制信號源通過第一掃描信號線Scanl [η]向第六開關(guān)晶體管T6輸出低電平信號電壓Vgate;3，第六開關(guān)晶體管Τ6開啟；
[0153] 第四時序控制信號源通過第二掃描信號線Scan2 [η]向第七開關(guān)晶體管T7輸出高電平信號電壓Vgate4，第五時序控制信號源通過第三掃描信號線Scan3[n]向第八開關(guān)晶體管T8和第九開關(guān)晶體管T9輸出高電平信號電壓V gate5，第七開關(guān)晶體管T7、第八開關(guān)晶體管T8、第九開關(guān)晶體管T9關(guān)閉，第一數(shù)據(jù)信號源通過數(shù)據(jù)線Data line向第一電容C1輸出基準電壓VMf(l，通過第六開關(guān)晶體管T6向第三電容C3的第一端（A端）充電，充電完成后，節(jié)電Nref電位為V MfQ ;
[0154] 第三電容C3上電荷量如公式（3-1);
[0155] Qref(l = C3X (VrefCI - V 參考 2) (3-1);
[0156] (：3為第三電容的電容值。
[0157] 第二階段（Phase2期間）：充電階段。
[0158] 第三時序控制信號源通過第一掃描信號線Scanl [η]向第六開關(guān)晶體管T6輸出高電平電壓信號Vgate3，第六開關(guān)晶體管Τ6關(guān)閉；第四時序控制信號源通過第二掃描信號線 Scan2[n]向第七開關(guān)晶體管T7輸出高電平電壓信號Vgate4，第七開關(guān)晶體管T7關(guān)閉；第五時序控制信號源通過第三掃描信號線Scan3 [η]向第八開關(guān)晶體管T8和第九開關(guān)晶體管T9 輸出低電平信號電壓Vgate5，第八開關(guān)晶體管Τ8和第九開關(guān)晶體管T9開啟，第一數(shù)據(jù)信號源通過數(shù)據(jù)線Data line向第一電容C1輸出數(shù)據(jù)信號電壓Vdata，對第一電容C1充電，此時第一數(shù)據(jù)信號源對第一電容C1的N1節(jié)點充電，第一參考信號源輸出的第一參考電壓V #ifl = Vdd對第一電容Cl的N2節(jié)點充電。第一數(shù)據(jù)信號源對第一電容Cl的N1節(jié)點充電，由于通過數(shù)據(jù)線Data line的電流為脈沖信號，充電電流遠小于發(fā)光器件D1的驅(qū)動電流，因電阻造成的電壓降可以忽略。充電完成后，節(jié)點N1和N2上電位V N1和VN2，以及第一電容C1上的電荷量Q。^分別為公式（3-2)、（3-3)和（3-4)所示。
[0159] VN1 = Vdata (3-2)
[0160] Vn2 = V 參考 l (3_3)
[0161] Qesto = (V#if rVdata) XQ (3-4)
[0162] 充電階段結(jié)束時，第一電容Cl的節(jié)點N2(即驅(qū)動晶體管TO的柵極）與驅(qū)動晶體管T0的源極的電壓分別為V #itl，驅(qū)動晶體管T0的柵極和源極之間的電壓差為零。
[0163] 第三階段：驅(qū)動階段（Phase3期間）。
[0164] 第三時序控制信號源通過第一掃描信號線Scanl [η]向第六開關(guān)晶體管T6輸出高電平信號電壓Vgate3，第五時序控制信號源通過第三掃描信號線Scan3[n]向第八開關(guān)晶體管T8和第九開關(guān)晶體管T9輸出高電平信號電壓V gate5 ;第六開關(guān)晶體管T6、第八開關(guān)晶體管T8和第九開關(guān)晶體管T9關(guān)閉；
[0165] 第四時序控制信號源通過第二掃描信號線Scan2[n]向第七開關(guān)晶體管T7輸出低電平信號電壓V gate4，第七開關(guān)晶體管T7開啟，節(jié)點N1點電位從Vdata轉(zhuǎn)換為V,ef(l。不考慮寄生效應(yīng)時，第一電容C1兩端電壓保持不變，則節(jié)點N2電位轉(zhuǎn)換為V #itl+(VMfCI-Vdata);
[0166] 驅(qū)動晶體管TO的柵極和源極之間的電壓Vgs如公式（3-5);
[0167] Vgs = V#if!+ (Vref0-Vdata) - V#if! = Vref0-Vdata (3-5)
[0168] 由此可見，圖6所示的電路中，驅(qū)動晶體管TO的柵極和源極之間的電壓Vgs是一個與第一參考電= vdd和第二參考電&v#if2 = vss無關(guān)的值。因此，避免了像素陣列電路布線壓降造成的像素驅(qū)動信號電壓偏差，提高顯示裝置顯示區(qū)域圖像亮度的均勻性。
[0169] 以下將簡單說明本發(fā)明實施例提供的像素電路的驅(qū)動方法，包括：
[0170] 控制基準電壓建立子電路為所述驅(qū)動子電路提供基準電壓（對應(yīng)上述第一階段），以及控制充電子電路為所述驅(qū)動子電路提供數(shù)據(jù)信號電壓（對應(yīng)上述第二階段）；
[0171] 所述驅(qū)動子電路在所述基準電壓和數(shù)據(jù)信號電壓的作用下，驅(qū)動所述發(fā)光器件發(fā) 光（對應(yīng)上述第三階段）。
[0172] 優(yōu)選地，通過與所述基準電壓建立子電路和充電子電路相連的數(shù)據(jù)線，在第一時間段內(nèi)為所述基準電壓建立子電路提供基準電壓，在第二時間段內(nèi)為所述充電子電路提供數(shù)據(jù)信號電壓，所述基準電壓為交流信號電壓。
[0173] 本發(fā)明實施例還提供一種顯示裝置，包括上述任一方式的像素電路。所述顯示裝置可以為有機發(fā)光顯示面板、有機發(fā)光顯示器件、柔性顯示屏等顯示裝置。
[0174] 本發(fā)明實施例像素電路中的驅(qū)動晶體管可以是薄膜晶體管（Thin Film Transistor，TFT)也可以是金屬氧化物半導(dǎo)體場效應(yīng)管（Metal Oxid Semiconductor, M0S)。本發(fā)明實施例所述的發(fā)光器件可以是有機發(fā)光二極管0LED，有機電致發(fā)光元件 (EL)。像素電路在發(fā)光階段，發(fā)光器件在η型驅(qū)動晶體管或p型驅(qū)動晶體管漏電流的作用下，實現(xiàn)發(fā)光顯示。本發(fā)明實施例提供的像素電路通過數(shù)據(jù)線為0LED提供保持數(shù)據(jù)信號電壓的基準電壓，可以保證在發(fā)光階段驅(qū)動0LED發(fā)光的驅(qū)動電壓與像素電路的布線壓降（IR Drop)無關(guān)，從而提高顯示裝置顯示區(qū)域圖像亮度的均勻性。
[0175] 顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1. 一種驅(qū)動發(fā)光器件發(fā)光的像素電路，其特征在于，包括：基準電壓建立子電路，充電子電路和驅(qū)動子電路；所述基準電壓建立子電路和所述充電子電路分別與所述驅(qū)動子電路相連，所述基準電壓建立子電路用于在第一時間段內(nèi)建立所述驅(qū)動子電路驅(qū)動發(fā)光器件發(fā)光的驅(qū)動數(shù)據(jù)信號所需的基準電壓，所述充電子電路在第二時間段內(nèi)為所述驅(qū)動子電路提供所述驅(qū)動數(shù)據(jù) 信號所需的用于控制驅(qū)動的數(shù)據(jù)信號電壓；所述驅(qū)動子電路包括：用于驅(qū)動所述發(fā)光器件發(fā)光的驅(qū)動晶體管，和用于保持所述基準電壓和數(shù)據(jù)信號電壓的第一電容；在第三時間段內(nèi)，所述第一電容放電使得所述驅(qū)動晶體管導(dǎo)通，驅(qū)動所述發(fā)光器件發(fā)光。
2. 根據(jù)權(quán)利要求1所述的像素電路，其特征在于，所述基準電壓建立子電路包括用于提供所述基準電壓的第一數(shù)據(jù)信號源，所述第一數(shù)據(jù)信號源為脈沖信號源。
3. 根據(jù)權(quán)利要求2所述的像素電路，其特征在于，所述充電子電路包括用于提供所述數(shù)據(jù)信號電壓的第二數(shù)據(jù)信號源，所述第一數(shù)據(jù)信號源和所述第二數(shù)據(jù)信號源為同一數(shù)據(jù) 信號源，該第一數(shù)據(jù)信號源在第一時間段輸出所述基準電壓，在所述第一時間段之后的第二時間段輸出所述數(shù)據(jù)信號電壓。
4. 根據(jù)權(quán)利要求3所述的像素電路，其特征在于，所述第一數(shù)據(jù)信號源通過用于傳輸數(shù)據(jù)信號電壓的數(shù)據(jù)線傳輸所述基準電壓和數(shù)據(jù)信號電壓。
5. 根據(jù)權(quán)利要求3所述的像素電路，其特征在于，所述驅(qū)動晶體管的柵極與所述第一電容的第二端相連，源極和漏極分別與第一參考信號源和發(fā)光器件的輸入端相連，發(fā)光器件的輸出端與第二參考信號源相連。
6. 根據(jù)權(quán)利要求5所述的像素電路，其特征在于，所述基準電壓建立子電路，還包括：第一時序控制信號源、第二時序控制信號源、第二電容、第一開關(guān)晶體管和第二開關(guān)晶體管；所述第二電容的兩端分別與所述第一參考信號源和所述第一開關(guān)晶體管的漏極相連；所述第一時序控制信號源與所述第一開關(guān)晶體管的柵極相連，所述第一數(shù)據(jù)信號源與所述第一開關(guān)晶體管的源極相連；所述第二時序控制信號源與所述第二開關(guān)晶體管的柵極相連，第二開關(guān)晶體管的源極與所述第一開關(guān)晶體管的漏極相連，第二開關(guān)晶體管的漏極與所述第一電容的第一端相連。
7. 根據(jù)權(quán)利要求6所述的像素電路，其特征在于，所述充電子電路還包括：第三開關(guān)晶體管；所述第三開關(guān)晶體管的柵極與所述第二時序控制信號源相連，源極與所述第一數(shù)據(jù)信號源相連，漏極與所述第一電容的第二端相連。
8. 根據(jù)權(quán)利要求7所述的像素電路，其特征在于，還包括：發(fā)光控制子電路，該發(fā)光控制子電路包括：發(fā)光控制信號源、第四開關(guān)晶體管和第五開關(guān)晶體管，所述第四開關(guān)晶體管和第五開關(guān)晶體管的柵極分別與所述發(fā)光控制信號源相連；所述第四開關(guān)晶體管的源極和漏極分別與所述第一電容的第一端和所述第一參考信號源相連；所述第五開關(guān)晶體管的源極和漏極分別與所述驅(qū)動晶體管的漏極和發(fā)光器件的輸入端相連。
9. 根據(jù)權(quán)利要求5所述的像素電路，其特征在于，所述基準電壓建立子電路，還包括：第三時序控制信號源、第四時序控制信號源、第三電容、第六開關(guān)晶體管和第七開關(guān)晶體管；所述第三電容的第二端與所述第二參考信號源相連，第一端與所述第六開關(guān)晶體管的漏極相連；所述第六開關(guān)晶體管的柵極與所述第三時序控制信號源相連，源極與所述第一數(shù)據(jù)信號源相連；所述第七開關(guān)晶體管的柵極與所述第四時序控制信號源相連，源極與所述第三電容的第一端相連，漏極與所述第一電容的第一端相連。
10. 根據(jù)權(quán)利要求9所述的像素電路，其特征在于，所述充電子電路還包括：第五時序控制信號源、第八開關(guān)晶體管、第九開關(guān)晶體管；所述第八開關(guān)晶體管的柵極與所述第五時序控制信號源相連，源極與所述第一數(shù)據(jù)信號源相連，漏極與所述第一電容的第一端相連；所述第九開關(guān)晶體管的柵極與所述第五時序控制信號源相連，源極與所述第一參考信號源相連，漏極與所述第一電容的第二端相連。
11. 根據(jù)權(quán)利要求8或10所述的像素電路，其特征在于，所述第一開關(guān)晶體管、第二開關(guān)晶體管、第三開關(guān)晶體管、第四開關(guān)晶體管、第五開關(guān)晶體管、第六開關(guān)晶體管、第七開關(guān) 晶體管、第八開關(guān)晶體管和第九開關(guān)晶體管為η型晶體管或p型晶體管。
12. -種驅(qū)動發(fā)光器件發(fā)光的像素電路的驅(qū)動方法，其特征在于，包括以下步驟：控制基準電壓建立子電路為所述驅(qū)動子電路提供基準電壓，以及控制充電子電路為所述驅(qū)動子電路提供數(shù)據(jù)信號電壓；所述驅(qū)動子電路在所述基準電壓和數(shù)據(jù)信號電壓的作用下，驅(qū)動所述發(fā)光器件發(fā)光。
13. 根據(jù)權(quán)利要求12所述的方法，其特征在于，通過與所述基準電壓建立子電路和充電子電路相連的數(shù)據(jù)線，在第一時間段內(nèi)為所述基準電壓建立子電路提供基準電壓，在第二時間段內(nèi)為所述充電子電路提供數(shù)據(jù)信號電壓，所述基準電壓為交流信號電壓。
14. 一種顯示裝置，其特征在于，包括權(quán)利要求1-11任一所述的像素電路。
【文檔編號】G09G3/32GK104103238SQ201410270215
【公開日】2014年10月15日申請日期:2014年6月17日優(yōu)先權(quán)日:2014年6月17日
【發(fā)明者】皇甫魯江, 孫亮, 馬占潔申請人:京東方科技集團股份有限公司

完整全部詳細技術(shù)資料下載